KR20000013602A - 액티브 매트릭스 액정표시장치 및 그 방법 - Google Patents

액티브 매트릭스 액정표시장치 및 그 방법 Download PDF

Info

Publication number
KR20000013602A
KR20000013602A KR1019980032565A KR19980032565A KR20000013602A KR 20000013602 A KR20000013602 A KR 20000013602A KR 1019980032565 A KR1019980032565 A KR 1019980032565A KR 19980032565 A KR19980032565 A KR 19980032565A KR 20000013602 A KR20000013602 A KR 20000013602A
Authority
KR
South Korea
Prior art keywords
liquid crystal
source
voltage
reference voltage
signal
Prior art date
Application number
KR1019980032565A
Other languages
English (en)
Other versions
KR100430094B1 (ko
Inventor
이현창
Original Assignee
구본준, 론 위라하디락사
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 론 위라하디락사, 엘지.필립스 엘시디 주식회사 filed Critical 구본준, 론 위라하디락사
Priority to KR10-1998-0032565A priority Critical patent/KR100430094B1/ko
Priority to US09/353,855 priority patent/US6429841B1/en
Publication of KR20000013602A publication Critical patent/KR20000013602A/ko
Application granted granted Critical
Publication of KR100430094B1 publication Critical patent/KR100430094B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0434—Flat panel display in which a field is applied parallel to the display plane
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

플리커 및 잔상을 제거하기에 적합한 액티브 매트릭스 액정표시장치가 개시되게 된다. 액티브 매트릭스 액정표시장치는 매트릭스 형태로 배열되어진 액정 셀들과, 이들 액정셀들 각각에 전계를 인가하기 위한 소오스라인들 및 기준전압라인들을 가지는 액정패널상의 액정 셀들중 적어도 2 이상의 액정셀들에 동일한 계조의 소오스신호가 인가될 때에 그들중 적어도 2 이상의 액정셀들 각각에 인가되는 소오스신호와 기준전압신호와의 차이가 서로 다르게 되도록 한다.

Description

액티브 매트릭스 액정표시장치 및 그 방법 (Active Matrix Liquid Crystal Display and Method thereof)
본 발명은 액티브 매트릭스 액정표시장치 (Active Matrix Liquid Crystal Display)에 관한 것으로, 특히 플리커 보상 기능 (Flicker Compensation Function)과 화면의 균일도 보상기능을 가지는 액티브 매트릭스 액정표시장치 및 그 방법에 관한 것이다.
통상의 액티브 매트릭스 액정표시장치는 전계를 이용하여 액정의 광 투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액티브 매트릭스 액정표시장치는 액정 셀들이 두장의 투명기판들 사이에 매트릭스 형태로 배열되어진 액정패널과, 이 액정패널을 구동하기 위한 구동회로를 구비하게 된다. 액정패널에는, 액정 셀들 각각에 전계를 인가하기 위한 화소전극들과 기준전극(공통전극)들이 마련되게 된다. 화소전극들 각각은 스위치 소자로 사용되는 박막 트랜지스터 (Thin Film Transistor; 이하 "TFT"라 함)의 소오스 및 드레인 단자들을 경유하여 소오스라인 중 어느 하나에 접속되게 된다. TFT들 각각의 게이트단자는 화소전압신호가 1라인분씩의 화소전극들에게 인가되게끔 하는 게이트라인들 중 어느 하나에 접속되게 된다. 또한, 액정패널은 액정 셀들에 인가되는 전계의 방향에 따라 종전계방식의 것과 횡전계방식의 것으로 나누어지게 된다. 종전계방식의 액정패널은 액정 셀들에 인가되는 전계가 투명기판에 대하여 수직한 방향으로 발생되게 한다. 이를 위하여, 종전계방식의 액정패널에서는 화소전극들과 기준전극들이 서로 대향되게 두장의 투명기판들에 각각 배열되게 된다. 이 경우, 기준전극들은 일체된 형태로 두장의 투명기판들중 어느 한쪽에 형성되게 된다. 한편, 횡전계방식의 액정패널은 액정 셀들에 인가되는 전계가 투명기판과 평행한 방향으로 발생되게 한다. 이에 따라, 횡전계방식의 액정패널에서는 화소전극들과 기준전극들 모두가 두장의 투명기판들 중 어느 한쪽에 모두 위치하게 된다. 이러한 횡전계방식의 액정패널에는 기준전극들 모두에 기준전압신호을 공통적으로 공급하기 위한 공통전압라인들이 추가로 필요하게 되며 이러한 공통전압라인은 패널상의 셀의 위치에 따라 그 길이가 다르게 된다. 이들 공통전압라인들(CL)은 도1 에서와 같이 게이트라인들(GL)과 평행하게 또는 도2 에서와 같이 소오스라인들(SL)과 평행하게 배열되게 된다.
이들 액정패널들에서는 스캐닝신호가 하강할 때 소오스라인에 공급되어진 소오스전압(공통전극전압 기준)과 액정셀에 충전되어진 액정 셀 전압과의 차전압에 해당하는 피드 트로우 전압 (Feed Through Voltage, ΔVp)이 발생되게 된다. 이 피드 트로우 전압(ΔVp)은 TFT의 게이트단자와 액정 셀 전극 사이에 존재하는 기생용량에 의해 발생되는 것으로서 액정패널 상에 인가되는 데이터에 따라 그 크기가 변동함으로써 플리커를 유발한다. 다시 말하여, 피드 트로우 전압(△Vp)은 액정 셀들에 따라 그 크기가 달라지게 된다. 이와 같은 단점을 해결하기 위한 방안으로 미합중국특허 제5,583,532호에 개시되어진 액정표시장치가 제안되었다. 그러나, 미합중국특허 제5,583,532호에 개시되어진 액정표시장치는 액정패넬상의 어느 한 화소에 대해서는 보상이 가능하나 액정패넬전체에 대해서는 여전히 문제점이 해결되지 않는다. 즉 액정패넬상의 어느 한 부분(예를 들어 화면좌측)을 기준으로 보상을 행하더라도 다른부분(화면 우측)에서는 여전히 플리커가 발생한다. 이는 액정 셀들에 동일한 크기의 소오스전압신호가 공급되어질 경우에도 액정 셀들의 위치에 따라 발생되는 피드 트로우 전압(ΔVp)의 크기가 다른데에서 기인한다. 이로 인하여, 미합중국특허 제5,583,532호의 액정표시장치에서도 여전히 플리커 및 잔상이 나타날 수밖에 없었다. 이렇게 액정패널 상의 셀들에 따라 크기가 달라지는 피드 트로우 전압(ΔVp)으로 인하여, 액정 셀들의 광 투과율이 불균일하게 된다. 이 결과, 액정패널 상에 표시되는 화상에서 플리커가 발생됨은 물론이거니와 잔상이 표시되게 되고, 나아가 액정패널 상에 표시되는 화상이 왜곡될 수밖에 없다.
이와 같은 단점을 해결하기 위한 방안으로 미합중국특허 제5,583,532호에 개시되어진 액정표시장치가 제안되었다. 그러나, 미합중국특허 제5,583,532호에 개시되어진 액정표시장치는 액정 셀들에 동일한 크기의 소오스전압신호가 공급되어질 경우에 액정 셀들에 모두에서 동일한 크기의 피드 트로우 전압(ΔVp)이 발생되게 할 수 없었다. 이로 인하여, 미합중국특허 제5,583,532호의 액정표시장치에서도 여전히 플리커 및 잔상이 나타날 수밖에 없었다. 이는 피드 트로우 전압(ΔVp)이 단순히 TFT들의 게이트단자들에 인가되는 스캐닝신호의 시간차에 의해서만 영향을 받는 것이 아니라 기준전극들에 인가되는 기준전압신호의 시간차의 영향을 받는 것에 기인한다.
따라서, 본 발명의 다른 목적은 플리커 및 잔상을 제거하기에 적합한 액정표시장치 및 그 방법에 관한 것이다.
도1 은 공통전압라인이 게이트라인과 평행하게 형성되어진 횡전계방식의 액정패널을 개략적으로 도시하는 도면.
도2 는 공통전압라인이 소오스라인과 평행하게 형성되어진 횡전계방식의 액정패널을 개략적으로 도시하는 도면.
도3 은 액정패널 상에 형성되어진 화소를 등가적으로 도시하는 회로도.
도4A 는 게이트라인의 시작점으로부터 가까운 TFT의 게이트단자에 공급되는 스캐닝펄스를 도시하는 파형도.
도4B 는 게이트라인의 시작점으로부터 먼 TFT의 게이트단자에 공급되는 스캐닝펄스를 도시하는 파형도.
도5 는 본 발명의 제1 실시 예에 따른 액티브 매트릭스 액정표시장치를 개략적으로 도시하는 도면.
도6은 도5 에서의 데이터측 구동회로로부터 소오스 라인 그룹별로 인가되는 정(+) 및 부(-)의 소오스신호들간의 중심전압레벨의 변화를 나타낸 도면.
도7A 내지 도7C 은 도8 에서의 기준전압발생기에서 출력되는 기준전압신호의 특성을 나타내는 도면.
도8 은 본 발명의 제2 실시 예에 따른 액티브 매트릭스 액정표시장치를 개략적으로 도시하는 도면.
도9 는 본 발명의 제3 실시 예에 따른 액티브 매트릭스 액정표시장치를 개략적으로 도시하는 도면.
도10 은 도5, 도8 및 도9 에 도시된 기준전압발생기를 상세하게 도시하는 도면.
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시장치는 매트릭스 형태로 배열되어진 액정 셀들과, 이들 액정셀들 각각에 전계를 인가하기 위한 소오스라인들 및 기준전압라인들을 가지는 액정패널과, 액정 셀들중 적어도 2 이상의 액정셀들에 동일한 계조의 소오스신호가 인가될 때에 그들중 적어도 2 이상의 액정셀들 각각에 인가되는 소오스신호와 기준전압신호와의 차이가 다르게 되도록 하는 수단을 구비한다.
본 발명에 따른 액정표시방법은 매트릭스 형태로 배열되어진 액정 셀들과, 이들 액정셀들 각각에 전계를 인가하기 위한 소오스라인들 및 기준전압라인들을 가지는 액정패널 상의 액정 셀들중 적어도 2 이상의 액정셀들에 동일한 계조의 소오스신호를 인가할 때에 그들중 적어도 2 이상의 액정셀들 각각에 인가되는 소오스신호와 기준전압신호와의 차이가 다르게 되도록 한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면을 참조한 실시예에 대한 상세한 설명을 통하여 명백하게 드러나게 될 것이다.
본 발명의 실시 예를 설명하기 전에 종래의 장치에서 발생되는 문제점의 원인을 살펴보기로 한다. 액정패널 상의 화소들은 도3 에서와 같은 등가회로를 가지게 된다. 도3에서, 화소는 게이트라인(GL), 소오스라인(SL) 및 기준[전]전압라인(CL)사이에 접속되어진 TFT(MN)와 그리고 TFT(MN)의 소오스단자와 기준전압라인(CL) 사이에 접속되어진 액정셀(Clc)로 구성되게 된다. 이와 더불어, 화소에는 TFT(MN)의 소오스단자와 게이트라인(GL) 사이에 생성되는 기생 캐패시터(Cgs)와, TFT(MN)의 드레인단자와 소오스단자 사이에 존재하는 기생 저항(Rtft)와, 그리고 액정셀(Clc)과 기준전압라인(CL) 사이에 존재하는 기준라인저항(Rcom)이 포함될 수밖에 없다. 여기서 기생저항 Rtft는 TFT가 Off되는 동안의 등가저항으로서, 일정하게 고정되어 있는 것은 아니다. 액정셀(Clc)는 도4A 및 도4B 에서와 같이 게이트라인(GL)상에 스캐닝신호에 의해 TFT(MN)이 턴-온 (Turn-on)되는 T0로부터 Toff 까지의 기간동안 소오스라인(SL) 상의 소오스전압신호와 기준전압라인(CL) 상의 기준전압과의 차전압을 충전하게 된다. 한편, 기생 캐패시터(Cgs)는 도4A 및 도4B 에서와 같이 스캐닝신호의 상승에지(T0)로부터 스캐닝신호가 하강하기 시작하는 시점(T1) 까지의 기간동안 고전위 게이트전압(Vgh)과 소오스라인(SL) 상의 소오스전압과의 차전압에 의한 전하량(Qcgs)를 충전하게 된다. 스캐닝신호가 하강하기 시작한 시점(T1)으로부터 TFT(MN)이 턴-오프 (Turn-off)되는 시점(Toff)까지의 기간동안, 기생 캐패시터(Cgs)에 충전되어진 전하량(Qcgs)중 일부(Qt)는 TFT(MN)의 소오스단자쪽으로 방전되게 되고 나머지 전압은 기생 캐패시터(Cgs)와 액정셀(Clc)에 재분배되게 된다. 이 때, 기생 캐패시터(Cgs)로부터 액정셀(Clc) 쪽으로 유입되는 전하량(Qc)이 액정셀(Clc)에 충전되어 있는 셀 전압에 [는 소오스전압신호에] 영향을 주게 된다. 여기서, TFT(MN)의 기생저항(Rtft) 쪽으로 유입되는 전하량(Qt)와 액정셀(Clc) 쪽으로으로 유입되는 전하량(Qc)의 합은 소오스전압신호, 스캐닝신호의 고전위전압 및 저전위전압, 그리고 기준전압신호가 모든 화소에 대하여 동일한 조건으로 변화된다면 화소들의 위치와 무관하게 일정하게 유지되게 된다. 그러나, TFT(MN)의 게이트단자에 인가되는 스캐닝신호의 지연량은 화소가 게이트라인(GL)의 시작점으로부터 가까운 경우에는 도4A 에서와 같이 작은 반면에 화소가 게이트라인(GL)의 시작점으로부터 멀리 떨어진 경우에는 커지게 된다. 이와 더불어, 기준전압라인(CL)의 저항(Rcom)도 기준전압라인(CL)의 시작점으로부터 가까운 거리에 있는 화소에서는 작은 반면에 기준전압라인(CL)의 시작점으로부터 멀리 떨어진 화소에서는 커지게 된다. 여기서, 스캐닝신호의 지연량이 모든 화소에 대하여 일정하더라도 기준전압라인(CL)의 저항(Rcom)이 화소의 위치가 기준전압라인(CL)의 시작점으로부터 멀어 질수록 커진다면, 화소의 위치가 기준전압라인(CL)의 시작점으로부터 멀어짐에 따라 기생 캐패시터(Cgs)로부터 액정셀(Clc) 쪽으로 유입되는 전하량(Qc)이 작아지는 반면에 기생 캐패시터(Cgs)로부터 TFT(MN)의 기생저항(Rtft) 쪽으로 유입되는 전하량(Qt)이 많아지게 된다. 이로 인하여, 피드 트로우 전압(ΔVp)은 화소의 위치가 기준전압라인(CL)의 시작점으로부터 멀어 질수록 작아지게 된다. 또한, 기준전압라인(CL)의 저항이 모든 화소들에서 일정한 큰 값을 가진다고 하더라도 스캐닝신호의 지연량이 화소들의 위치가 게이트라인(GL)의 시작점으로부터 멀어 질수록 커지게 되다면, 화소들의 위치가 게이트라인(GL)의 시작점으로부터 멀어짐에 따라 기생 캐패시터(Cgs)로부터 액정셀(Clc) 쪽으로 유입되는 전하량(Qc)는 적어지는 반면에 TFT(MN)의 기생저항(Rtft) 쪽으로 유입되는 전하량(Qt)는 많아지게 된다. 이로 인하여, 피드 트로우 전압(ΔVp)은 화소의 위치가 게이트라인(GL)의 시작점으로부터 멀어 질수록 작아지게 된다. 다시 말하여, 피드 트로우 전압(ΔVp)은 스캐닝신호의 지연시간이 길어 질수록 그리고 기준전압라인(CL)의 저항이 커질수록 작아지게 된다.
이상과 같이, 피드 트로우 전압(ΔVp)이 게이트라인(GL)의 시작점과 화소의 위치와 거리 및 기준전압라인(CL)의 시작점과 화소의 위치와의 거리 모두에 의해 달라질 수밖에 없다. 이로 인하여, 액정패널 상의 임의의 한 위치에 맞추어 소오스전압신호 또는 기준전압신호를 보상하더라도 액정패널 상의 다른 위치에서는 여전히 플리커가 나타날 수 밖에 없을 뿐만 아니라 잔상도 나타날 수밖에 없었다. 이 결과, 종래의 액티브 매트릭스 액정표시장치에 의해 표시되는 화상은 왜곡 될 수밖에 없었다.
이러한 화상의 왜곡을 방지하기 위한 본 발명의 실시 예들을 첨부한 도5 내지 도10 를 참조하여 상세히 설명하기로 한다.
도5 는 본 발명의 제1 실시예에 따른 플리커 제거 기능을 가지는 액정표시장치를 개략적으로 도시한다. 도5 의 액정표시장치에는, 게이트라인들(GL1 내지 GLm)과 소오스라인들(SL1 내지 SLn)이 교차되게 형성됨과 기준전압라인들(CL1 내지 CLn)이 게이트라인들(GL1 내지 GLm)과 평행하게 형성되어진 횡전계방식의 액정패널(10)이 포함되어 있다. 소오스라인들(SL1 내지 SLn) 각각에는 화소전극들(도시하지 않음)이 TFT의 소오스단자 및 드레인단자를 경유하여 접속되게 되고, 게이트라인들(GL1 내지 GLm) 각각에는 TFT들의 게이트단자들이 각각 접속되게 된다. 기준전압라인들(CL1 내지 CLn) 각각에는 기준전극들이 접속되게 된다. 기준전극들과 화소전극들은 액정셀에 횡방향의 전계를 인가하게 된다.
또한, 본 발명의 제1 실시 예에 따른 액정표시장치는 게이트라인들(GL1 내지 GLm)과 접속되어진 게이트측 구동회로(12)와, 소오스라인들(SL1 내지 SLn)에 접속되어진 데이터측 구동회로(14)를 구비한다. 게이트측 구동회로(12)는 스캐닝신호를 m개의 게이트라인들(GL1 내지 GLm)에게 순차적으로 공급함으로써 액정패널(10) 상의 화소들을 1라인분씩 순차적으로 구동하게 된다. 데이터측 구동회로(14)는 게이트라인들(GL1 내지 GLm) 중 어느 하나에 스캐닝신호가 공급될 때마다 n개의 소오스라인들(SL1 내지 SLn) 각각에 소오스전압신호를 공급하게 된다. 또한, 데이터측 구동회로(14)는 n개의 소오스라인들(SL1 내지 SLn)을 i개씩의 소오스라인들을 포함하는 j개의 라인그룹으로 나누고 첫 번째 라인그룹으로부터 j번째 라인그룹으로 갈수록 임의의 계조를 표현하는 정(+) 및 부(-)의 소오스신호들간의 중심전압레벨이 도6 에서와 같이 점진적으로 작아지게 한다. 이러한 데이터측 구동회로(14)에는 j개의 소오스 라인 그룹들 각각에 접속됨과 아울러 감마전압발생기(16)로부터의 j개의 감마전압신호세트들을 분할·입력하는 j개의 소오스 드라이버 집적회로(Integrated Circuit, 이하 "IC"라 함)(DIC1내지DICj)가 포함되게 된다. j개의 감마전압신호세트들 각각은 k개의 감마전압신호로 구성되게 되고, k개의 감마전압신호들은 첫 번째로부터 j 번째 감마전압세트로 갈수록, 즉 소오스 드라이버 IC들(DIC1내지DICj)에 따라 점진적으로 낮아지게 설정되게 된다. j개의 감마전압세트를 발생시키기 위하여, 감마전압발생기(16)는 각각 k개의 감마전압신호를 발생하는 j개의 감마전압발생셀들로 구성되게 된다. 이와 같이, 전압레벨체계가 다른 감마전압세트들을 분할·입력하게 되는 j개의 소오스 드라이버 IC들(DIC1내지DICj)은 동일한 논리값의 비디오 데이터에 대하여 정(+) 및 부(-) 전압레벨들 간의 중심전압레벨이 점진적으로 낮아지는 소오스신호들을 각각 발생하게 된다. 다시 말하여, 동일한 논리값의 데이터가 라인의 화소들 모두에 디스플레이 될 경우, 제1 소오스 드라이버 IC(DIC1)에서 첫 번째 소오스 라인 그룹(SL1내지SLi)에 공급되는 정(+) 및 부(-)의 소오스신호들간의 중심전압레벨은 다른 소오스 라인 그룹(SLi+1내지SLn)에 공급되는 소오스신호의 중심전압레벨들 보다 높게 되고, 제2 소오스 드라이버 IC(DIC2)로부터 두 번째 라인그룹(SLi+1 내지 SL2i)에 공급되는 정(+) 및 부(-)의 소오스신호들간의 중심전압레벨은 첫 번째 소오스 라인 그룹(SL1내지SLi)에 공급되는 정(+) 및 부(-)의 소오스신호들간의 중심전압레벨 보다는 낮은 반면에 세 번째 소오스 라인 그룹(SL2i+1내지SL3i)에 공급되는 정(+) 및 부(-)의 소오스라인들간의 중심전압레벨 보다는 높아지게 되고, 그리고 제j 소오스 드라이버 IC(DICj)에서 j 번째 소오스 라인 그룹(SL(j-1)+1내지SLn)에 공급되는 정(+) 및 부(-)의 소오스신호들간의 중심전압레벨은 다른 소오스 라인 그룹(SLi+1내지SL(j-1))에 공급되는 소오스신호의 중심전압레벨들 보다 낮아지게 된다. 결과적으로, j개의 소오스 드라이버 IC들(DIC1내지DICj) 각각에서 발생되는 정(+) 및 부(-)의 소오스신호들간의 중심전압레벨은 첫 번째 라인그룹(SL1 내지 SLi)으로부터 j번째 라인그룹(SL(j-1)i+1 내지 SLn) 쪽으로 갈수록 점진적으로 낮아지게 한다. 이들 j개의 소오스 드라이버 IC는 게이트라인(GL)에서 스캐닝신호가 지연됨으로 인한 1라인분의 화소들에서 발생되는 피드 트로우 전압(ΔVp)의 차이를 보상하게 된다.
본 발명의 제1 실시 예에 따른 액정표시장치에는 기준전압라인들(CL1 내지 CLn)에 공통적으로 접속되어진 기준전압 발생회로(18)와, 영상데이터를 처리하는 중앙처리장치 (Centural Processing Unit ; 이하 "CPU"라 함)(20)와, 이 CPU(20), 스캐닝측 구동회로(12) 및 데이터측 구동회로(14) 사이에 접속되어진 제어기(22)가 포함되어 있다. 기준전압 발생회로(18)는 n개의 기준전압라인들(CL1 내지 CLn) 모두에 공통적으로 기준전압신호를 공급하게 된다. 이 기준전압 발생회로(18)에서 발생되는 기준전압신호는 m개의 게이트라인들(GL1 내지 GLm)이 순차적으로 인에이블됨에 따라 도7 에서와 같이 점진적으로 변하게 된다. 소오스 신호입력단에서 기준전압신호를 인가하면 도7A에서 보이는 것처럼 점진적으로 높아지게 되고, 소오스 신호입력단 반대쪽에서 기준전압신호를 인가하게 되면 도7B에서 보이는 것처럼 점진적으로 낮아지게 된다. 또한, 양쪽에서 기준전압신호를 인가하면 도7C에 보이는 것처럼 높아지다가 낮아지게 된다. 이렇게 게이트라인들(GL1 내지 GLm)에 따라 기준전압신호의 전압레벨이 점진적으로 변하게됨으로써 임의의 한 소오스 라인(SL)에 접속되어진 화소들에서의 피드 트로우 전압(ΔVp)의 차이가 보상되게 된다. 이와 같이, 소오스라인(SL)이 진행됨에 따라 소오스신호의 정부데이타 중심값이 점진적으로 작아짐과 아울러 게이트 라인(GL)이 진행됨에 따라 기준전압신호의 전압레벨이 점진적으로 변하게 됨으로써 액정패널(10) 상의 모든 화소에서의 피드 트로우 전압(ΔVp)이 같아지게 됨과 아울러 동일한 계조(즉, 논리값)의 비디오 데이터에 대하여 각 화소의 액정에 인가되는 전압이 같게 된다. 이에 따라, 액정패널(10) 상에서 플리커 및 잔상이 나타나지 않게 되고 나아가 화상이 왜곡되지 않게 된다. CPU(20)는 처리된 영상데이터를 제어기(22)에 공급하게 된다. 그러면, 제어기(22)는 CPU(20)로부터의 영상데이터를 데이터측 구동회로(14)내의 j개의 소오스 드라이버 IC들(DIC1내지DICj)에 공통적으로 공급함과 아울러 각종 타이밍신호를 스캐닝측 구동회로(12), 데이터측 구동회로(14) 내의 소오스 드라이버 IC들(DIC1내지DICj), 그리고 기준전압발생기(18)에 공통적으로 공급하게 된다. 그러면, 소오스 드라이버 IC들(DIC1내지DICj) 각각은 감마전압발생기(16)로부터의 감마전압세트를 이용하여 제어기(22)로부터의 비디오 데이터를 아날로그 신호의 형태를 가지는 정(+) 또는 부(-)의 소오스신호로 변환하고 그 변환되어진 소오스신호를 소오스라인(SL)에 공급하게 된다.
도8 는 본 발명의 제2 실시예에 따른 플리커 제거 기능을 가지는 액정표시장치를 개략적으로 도시한다. 도8 의 액정표시장치에는, 게이트라인들(GL1 내지 GLm)과 소오스라인들(SL1 내지 SLn)이 교차되게 형성됨과 기준전압라인들(CL1 내지 CLn)이 소오스라인들(SL1 내지 SLn)과 평행하게 형성되어진 횡전계방식의 액정패널(10)이 포함되어 있다. 소오스라인들(SL1 내지 SLn) 각각에는 화소전극들(도시하지 않음)이 TFT의 소오스단자 및 드레인단자를 경유하여 접속되게 되고, 게이트라인들(GL1 내지 GLm) 각각에는 TFT들의 게이트단자들이 각각 접속되게 된다. 기준전압라인들(CL1 내지 CLn) 각각에는 기준전극들이 접속되게 된다. 기준전극들과 화소전극들은 액정셀에 횡방향의 전계를 인가하게 된다.
또한, 본 발명의 제2 실시 예에 따른 액정표시장치는 게이트라인들(GL1 내지 GLm)과 접속되어진 게이트측 구동회로(12)와, 소오스라인들(SL1 내지 SLn)에 접속되어진 데이터측 구동회로(14)를 구비한다. 게이트측 구동회로(12)는 스캐닝신호를 m개의 게이트라인들(GL1 내지 GLm)에게 순차적으로 공급함으로써 액정패널(10) 상의 화소들을 1라인분씩 순차적으로 구동하게 된다. 데이터측 구동회로(14)는 게이트라인들(GL1 내지 GLm) 중 어느 하나에 스캐닝신호가 공급될 때마다 n개의 소오스라인들(SL1 내지 SLn) 각각에 소오스전압신호를 공급하게 된다. 또한, 데이터측 구동회로(14)는 n개의 소오스라인들(SL1 내지 SLn)을 i개씩의 소오스라인들을 포함하는 j개의 라인그룹으로 나누고 첫 번째 라인그룹으로부터 j번째 라인그룹으로 갈수록 임의의 계조를 표현하는 정(+) 및 부(-)의 소오스신호들간의 중심전압레벨이 도6 에서와 같이 점진적으로 낮아지게 한다. 이러한 데이터측 구동회로(14)에는 j개의 소오스 라인 그룹들 각각에 접속됨과 아울러 감마전압발생기(16)로부터의 j개의 감마전압신호세트들을 분할·입력하는 j개의 소오스 드라이버 집적회로(Integrated Circuit, 이하 "IC"라 함)(DIC1내지DICj)가 포함되게 된다. j개의 감마전압신호세트들 각각은 k개의 감마전압신호로 구성되게 되고, k개의 감마전압신호들은 첫 번째로부터 j 번째 감마전압세트로 갈수록, 즉 소오스 드라이버 IC들(DIC1내지DICj)에 따라 점진적으로 낮아지게 설정되게 된다. j개의 감마전압세트를 발생시키기 위하여, 감마전압발생기(16)는 각각 k개의 감마전압신호를 발생하는 j개의 감마전압발생셀들로 구성되게 된다. 이와 같이, 전압레벨체계가 다른 감마전압세트들을 분할·입력하게 되는 j개의 소오스 드라이버 IC들(DIC1내지DICj)은 동일한 논리값의 비디오 데이터에 대하여 정(+) 및 부(-) 전압레벨들 간의 중심전압레벨이 점진적으로 낮아지는 소오스신호들을 각각 발생하게 된다. 다시 말하여, 동일한 논리값의 데이터가 라인의 화소들 모두에 디스플레이 될 경우, 제1 소오스 드라이버 IC(DIC1)에서 첫 번째 소오스 라인 그룹(SL1내지SLi)에 공급되는 정(+) 및 부(-)의 소오스신호들간의 중심전압레벨은 다른 소오스 라인 그룹(SLi+1내지SLn)에 공급되는 소오스신호의 중심전압레벨들 보다 높아지게 되고, 제2 소오스 드라이버 IC(DIC2)로부터 두 번째 라인그룹(SLi+1 내지 SL2i)에 공급되는 정(+) 및 부(-)의 소오스신호들간의 중심전압레벨은 첫 번째 소오스 라인 그룹(SL1내지SLi)에 공급되는 정(+) 및 부(-)의 소오스신호들간의 중심전압레벨 보다는 낮은 반면에 세 번째 소오스 라인 그룹(SL2i+1내지SL3i)에 공급되는 정(+) 및 부(-)의 소오스라인들간의 중심전압레벨 보다는 높아지게 되고, 그리고 제j 소오스 드라이버 IC(DICj)에서 j 번째 소오스 라인 그룹(SL(j-1)+1내지SLn)에 공급되는 정(+) 및 부(-)의 소오스신호들간의 중심전압레벨은 다른 소오스 라인 그룹(SLi+1내지SL(j-1))에 공급되는 소오스신호의 중심전압레벨들 보다 낮아지게 된다. 결과적으로, j개의 소오스 드라이버 IC들(DIC1내지DICj) 각각에서 발생되는 정(+) 및 부(-)의 소오스신호들간의 중심전압레벨은 첫 번째 라인그룹(SL1 내지 SLi)으로부터 j번째 라인그룹(SL(j-1)i+1 내지 SLn) 쪽으로 갈수록 점진적으로 작아지게 한다. 이들 j개의 소오스 드라이버 IC는 게이트라인(GL)에서 스캐닝신호가 지연됨으로 인한 1라인분의 화소들에서 발생되는 피드 트로우 전압(ΔVp)의 차이를 보상하게 된다.
본 발명의 제2 실시 예에 따른 액정표시장치에는 기준전압라인들(CL1 내지 CLn)에 공통적으로 접속되어진 기준전압 발생회로(18)와, 영상데이터를 처리하는 CPU(20)와, 이 CPU(20), 스캐닝측 구동회로(12) 및 데이터측 구동회로(14) 사이에 접속되어진 제어기(22)가 포함되어 있다. 기준전압 발생회로(18)는 n개의 기준전압라인들(CL1 내지 CLn) 모두에 공통적으로 기준전압신호를 공급하게 된다. 이 기준전압 발생회로(18)에서 발생되는 기준전압신호는 m개의 게이트라인들(GL1 내지 GLm)이 순차적으로 인에이블됨에 따라 도7 에서와 같이 점진적으로 변하게 된다. 소오스 신호입력단에서 기준전압신호를 인가하면 도7A에서 보이는 것처럼 점진적으로 높아지게 되고, 소오스 신호입력단 반대쪽에서 기준전압신호를 인가하게 되면 도7B에서 보이는 것처럼 점진적으로 낮아지게 된다. 또한, 양쪽에서 기준전압신호를 인가하면 도7C에 보이는 것처럼 높아지다가 낮아지게 된다. 이렇게 게이트라인들(GL1 내지 GLm)에 따라 기준전압신호의 전압레벨이 점진적으로 변하게 됨으로써 임의의 한 소오스 라인(SL)에 접속되어진 화소들에서의 피드 트로우 전압(ΔVp)의 차이가 보상되게 된다. 이와 같이, 소오스라인(SL)이 진행됨에 따라 소오스신호의 정부데이타 중심값이 점진적으로 작아짐과 아울러 게이트 라인(GL)이 진행됨에 따라 기준전압신호의 전압레벨이 점진적으로 변하게 됨으로써 함으로써 액정패널(10) 상의 모든 화소에서의 피드 트로우 전압(ΔVp)이 같아지게 됨과 아울러 동일한 계조(즉, 논리값)의 비디오 데이터에 대하여 각 화소의 액정에 인가되는 전압이 같게 된다. 이에 따라, 액정패널(10) 상에서 플리커 및 잔상이 나타나지 않게 되고 나아가 화상이 왜곡되지 않게 된다. CPU(20)는 처리된 영상데이터를 제어기(22)에 공급하게 된다. 그러면, 제어기(22)는 CPU(20)로부터의 영상데이터를 데이터측 구동회로(14)내의 j개의 소오스 드라이버 IC들(DIC1내지DICj)에 공통적으로 공급함과 아울러 각종 타이밍신호를 스캐닝측 구동회로(12), 데이터측 구동회로(14) 내의 소오스 드라이버 IC들(DIC1내지DICj), 그리고 기준전압발생기(18)에 공통적으로 공급하게 된다. 그러면, 소오스 드라이버 IC들(DIC1내지DICj) 각각은 감마전압발생기(16)로부터의 감마전압세트를 이용하여 제어기(22)로부터의 비디오 데이터를 아날로그 신호의 형태를 가지는 정(+) 또는 부(-)의 소오스신호로 변환하고 그 변환되어진 소오스신호를 소오스라인(SL)에 공급하게 된다.
도9 는 본 발명의 제3 실시예에 따른 플리커 제거 기능을 가지는 액정표시장치를 개략적으로 도시한다. 도9 의 액정표시장치에는, 게이트라인들(GL1 내지 GLm)과 소오스라인들(SL1 내지 SLn)이 교차되게 제1 투명기판(24)형성됨과 아울러 기준전극(28)이 제1 투명기판(24)와 대향되는 제2 투명기판(26) 상에 판의 형태로 형성되어진 액정패널이 포함되게 된다. 소오스라인들(SL1 내지 SLn) 각각에는 화소전극들(도시하지 않음)이 TFT의 소오스단자 및 드레인단자를 경유하여 접속되게 되고, 게이트라인들(GL1 내지 GLm) 각각에는 TFT들의 게이트단자들이 각각 접속되게 된다. 기준전극(28)과 화소전극들은 액정셀들 각각에 종방향의 전계를 인가하게 된다.
또한, 본 발명의 제3 실시 예에 따른 액정표시장치는 게이트라인들(GL1 내지 GLm)과 접속되어진 게이트측 구동회로(12)와, 소오스라인들(SL1 내지 SLn)에 접속되어진 데이터측 구동회로(14)를 구비한다. 게이트측 구동회로(12)는 스캐닝신호를 m개의 게이트라인들(GL1 내지 GLm)에게 순차적으로 공급함으로써 액정패널(10) 상의 화소들을 1라인분씩 순차적으로 구동하게 된다. 데이터측 구동회로(14)는 게이트라인들(GL1 내지 GLm) 중 어느 하나에 스캐닝신호가 공급될 때마다 n개의 소오스라인들(SL1 내지 SLn) 각각에 소오스전압신호를 공급하게 된다. 또한, 데이터측 구동회로(14)는 n개의 소오스라인들(SL1 내지 SLn)을 i개씩의 소오스라인들을 포함하는 j개의 라인그룹으로 나누고 첫 번째 라인그룹으로부터 j번째 라인그룹으로 갈수록 임의의 계조를 표현하는 정(+) 및 부(-)의 소오스신호들간의 중심전압레벨이 도6 에서와 같이 점진적으로 낮아지게 한다. 이러한 데이터측 구동회로(14)에는 j개의 소오스 라인 그룹들 각각에 접속됨과 아울러 감마전압발생기(16)로부터의 j개의 감마전압신호세트들을 분할·입력하는 j개의 소오스 드라이버 집적회로(Integrated Circuit, 이하 "IC"라 함)(DIC1내지DICj)가 포함되게 된다. j개의 감마전압신호세트들 각각은 k개의 감마전압신호로 구성되게 되고, k개의 감마전압신호들은 첫 번째로부터 j 번째 감마전압세트로 갈수록, 즉 소오스 드라이버 IC들(DIC1내지DICj)에 따라 점진적으로 낮아지게 설정되게 된다. j개의 감마전압세트를 발생시키기 위하여, 감마전압발생기(16)는 각각 k개의 감마전압신호를 발생하는 j개의 감마전압발생셀들로 구성되게 된다. 이와 같이, 전압레벨체계가 다른 감마전압세트들을 분할·입력하게 되는 j개의 소오스 드라이버 IC들(DIC1내지DICj)은 동일한 논리값의 비디오 데이터에 대하여 정(+) 및 부(-) 전압레벨들 간의 중심전압레벨이 점진적으로 낮아지는 소오스신호들을 각각 발생하게 된다. 다시 말하여, 동일한 논리값의 데이터가 라인의 화소들 모두에 디스플레이 될 경우, 제1 소오스 드라이버 IC(DIC1)에서 첫 번째 소오스 라인 그룹(SL1내지SLi)에 공급되는 정(+) 및 부(-)의 소오스신호들간의 중심전압레벨은 다른 소오스 라인 그룹(SLi+1내지SLn)에 공급되는 소오스신호의 중심전압레벨들 보다 높게 되고, 제2 소오스 드라이버 IC(DIC2)로부터 두 번째 라인그룹(SLi+1 내지 SL2i)에 공급되는 정(+) 및 부(-)의 소오스신호들간의 중심전압레벨은 첫 번째 소오스 라인 그룹(SL1내지SLi)에 공급되는 정(+) 및 부(-)의 소오스신호들간의 중심전압레벨 보다는 낮은 반면에 세 번째 소오스 라인 그룹(SL2i+1내지SL3i)에 공급되는 정(+) 및 부(-)의 소오스라인들간의 중심전압레벨 보다는 높게 되고, 그리고 제j 소오스 드라이버 IC(DICj)에서 j 번째 소오스 라인 그룹(SL(j-1)+1내지SLn)에 공급되는 정(+) 및 부(-)의 소오스신호들간의 중심전압레벨은 다른 소오스 라인 그룹(SLi+1내지SL(j-1))에 공급되는 소오스신호의 중심전압레벨들 보다 낮아지게 된다. 결과적으로, j개의 소오스 드라이버 IC들(DIC1내지DICj) 각각에서 발생되는 정(+) 및 부(-)의 소오스신호들간의 중심전압레벨은 첫 번째 라인그룹(SL1 내지 SLi)으로부터 j번째 라인그룹(SL(j-1)i+1 내지 SLn) 쪽으로 갈수록 점진적으로 낮아지게 한다. 이들 j개의 소오스 드라이버 IC는 게이트라인(GL)에서 스캐닝신호가 지연됨으로 인한 1라인분의 화소들에서 발생되는 피드 트로우 전압(ΔVp)의 차이를 보상하게 된다.
본 발명의 제3 실시 예에 따른 액정표시장치에는 기준전극(28)에 접속되어진 기준전압 발생회로(18)와, 영상데이터를 처리하는 CPU(20)와, 이 CPU(20), 스캐닝측 구동회로(12) 및 데이터측 구동회로(14) 사이에 접속되어진 제어기(22)가 포함되어 있다. 기준전압 발생회로(18)는 기준전극(28)에 기준전압신호를 공급하게 된다. 이 기준전압 발생회로(18)에서 발생되는 기준전압신호는 m개의 게이트라인들(GL1 내지 GLm)이 순차적으로 인에이블됨에 따라 도7 에서와 같이 점진적으로 변하게 된다. 소오스 신호입력단에서 기준전압신호를 인가하면 도7A에서 보이는 것처럼 점진적으로 높아지게 되고, 소오스 신호입력단 반대쪽에서 기준전압신호를 인가하게 되면 도7B에서 보이는 것처럼 점진적으로 낮아지게 된다. 또한, 양쪽에서 기준전압신호를 인가하면 도7C에 보이는 것처럼 높아지다가 낮아지게 된다. 이렇게 게이트라인들(GL1 내지 GLm)에 따라 기준전압신호의 전압레벨이 점진적으로 변하게 됨으로써 임의의 한 소오스 라인(SL)에 접속되어진 화소들에서의 피드 트로우 전압(ΔVp)의 차이가 보상되게 된다. 이와 같이, 소오스라인(SL)이 진행됨에 따라 소오스신호의 정부데이타 중심값이 점진적으로 낮아짐과 아울러 게이트 라인(GL)이 진행됨에 따라 기준전압신호의 전압레벨이 점진적으로 변하게 됨으로써 액정패널(10) 상의 모든 화소에서의 피드 트로우 전압(ΔVp)이 같아지게 됨과 아울러 동일한 계조(즉, 논리값)의 비디오 데이터에 대하여 각 화소의 액정에 인가되는 전압이 같게 된다. 이에 따라, 액정패널(10) 상에서 플리커 및 잔상이 나타나지 않게 되고 나아가 화상이 왜곡되지 않게 된다. CPU(20)는 처리된 영상데이터를 제어기(22)에 공급하게 된다. 그러면, 제어기(22)는 CPU(20)로부터의 영상데이터를 데이터측 구동회로(14)내의 j개의 소오스 드라이버 IC들(DIC1내지DICj)에 공통적으로 공급함과 아울러 각종 타이밍신호를 스캐닝측 구동회로(12), 데이터측 구동회로(14) 내의 소오스 드라이버 IC들(DIC1내지DICj), 그리고 기준전압발생기(18)에 공통적으로 공급하게 된다. 그러면, 소오스 드라이버 IC들(DIC1내지DICj) 각각은 감마전압발생기(16)로부터의 감마전압세트를 이용하여 제어기(22)로부터의 비디오 데이터를 아날로그 신호의 형태를 가지는 정(+) 또는 부(-)의 소오스신호로 변환하고 그 변환되어진 소오스신호를 소오스라인(SL)에 공급하게 된다.
도10 은 도5, 도8 및 도9 에 도시된 기준전압발생기(18)의 실시 예를 상세하게 도시한다. 도10의 기준전압발생기(18)에는 공급전압라인(VSSL)과 기저전압라인(GNDL) 사이에 직렬 접속되어진 m+1 개의 저항들(R1 내지 Rm+1)과, 이들 m+1 개의 저항들(R1내지Rm+1) 간의 m개의 접속점들에 각각 접속됨과 아울러 출력라인(31)에 공통적으로 접속되어진 m개의 제어용 스위치(SW1내지SWm)가 포함되어 있다. m+1 개의 저항들(R1내지Rm+1)은 공급전압라인(VSSL)과 기저전압라인(GNDL) 사이에 인가되는 공급전압(VCC)을 분압함으로써 m개의 분전압들을 발생하게 된다. 이렇게 발생되어진 m개의 분전압들은 점진적으로 증가하는 전압레벨들중 어느 하나를 가지게 된다. 이에 따라, 제1 제어용 스위치(SW1)에는 가장 낮은 분전압이, 제2 제어용 스위치(SW2)에는 두 번째로 낮은 분전압이, 그리고 제m 번째 제어용 스위치(SWm)에는 가장 높은 분전압이 공급되게 된다. 제1 내지 제m 제어용 스위치들(SW1내지SWm)은 링카운터(30)로부터의 m개의 절환제어신호에 의해 1프레임 기간 마다 한번씩 순차적으로 턴-온되게 된다. 이를 위하여, 링카운터(30)는 수직동기신호(VSYNC)에 의해 프레임마다 초기화된 후 수평동기신호(HSYNC)에 의해서 특정논리가 제1 절환제어신호로부터 제m 절환제어신호로 이동되게 한다. 이 결과, 출력라인(31)에는 수평동기기간 마다 일정 전압레벨 만큼씩 높아지는 기준전압신호가 발생되게 된다. 출력라인(31) 상의 기준전압신호가 도5 및 도8 상의 기준전압라인(CL) 및 도9 상의 기준전극(28)에 공급됨으로써 임의의 한 소오스 라인(SL)에 접속되어진 화소들에서의 피드 트로우 전압(ΔVp)의 차이가 보상되게 된다.
상술한 바와 같이, 본 발명에 따른 액정표시장치에서는 소오스라인에 공급되어질 소오스전압신호와 기준전압라인들에 공급되어질 기준전압신호 모두가 점진적으로 변화되게 된다. 이에 따라, 액정패널 상의 모든 화소들중 적어도 2 이상의 화소들에 동일한 계조의 소오스신호가 되어야 할 경우에 그들 화소들 각각에서의 소오스신호의 정부데이타 중심값과 기준전압신호와의 차이가 모두가 달라지게 됨으로써 각 화소에서의 피드 트로우 전압(ΔVp)이 차이게 생기는 것을 보상한다. 이 결과, 본 발명에 따른 액정표시장치에서는 플리커 및 잔상이 나타나지 않게 되고 나아가 액정패널 상에 표시되는 화상이 왜곡되지 않게 된다.
본 발명의 실시예로서 기준전압신호 및 소오스전압신호가 일정한 수의 화소들(즉, i개의 화소들) 단위로 변화되는 것이 설명되었으나 통상의 지식을 가진자라면 화소 단위로 기준전압신호의 크기 및 소오스전압신호의 이득을 조절할 수 있다는 것을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정하여져야만 한다.

Claims (4)

  1. 매트릭스 형태로 배열되어진 액정 셀들과, 이들 액정셀들 각각에 전계를 인가하기 위한 소오스라인들 및 기준전압라인들을 가지는 액정패널과
    상기 액정 셀들중 적어도 2 이상의 액정셀들에 동일한 계조의 소오스신호가 인가될 때에 그들중 적어도 2 이상의 액정셀들 각각에 인가되는 소오스신호의 정부데이타 중심값과 기준전압신호와의 차이가 다르게 되도록 하는 수단을 구비하는 것을 특징으로 하는 액정표시장치.
  2. 매트릭스 형태로 배열되어진 액정 셀들과, 이들 액정셀들 각각에 전계를 인가하기 위한 소오스라인들 및 기준전압라인들을 구비하는 액정표시장치에 있어서,
    상기 액정 셀들중 적어도 2 이상의 액정셀들에 동일한 계조의 소오스신호가 인가될 때에 그들중 적어도 2 이상의 액정셀들 각각에 인가되는 소오스신호의 중심전압레벨과 기준전압신호와의 차이가 다르게 되도록 하는 것을 특징으로 하는 액정표시방법.
  3. 매트릭스 형태로 배열되어진 액정 셀들과, 이들 액정셀들 각각에 전계를 인가하기 위한 소오스라인들과, 상기 매트릭스와 대향되게 형성되어진 기준전극을 구비하는 액정표시장치에 있어서,
    상기 액정 셀들중 적어도 2 이상의 액정셀들에 동일한 계조의 소오스신호가 인가될 때에 그들중 적어도 2 이상의 액정셀들 각각에 인가되는 소오스신호의 중심전압레벨과 기준전압신호와의 차이가 다르게 되도록 하는 수단을 구비하는 것을 특징으로 하는 액정표시장치.
  4. 매트릭스 형태로 배열되어진 액정 셀들과, 이들 액정셀들 각각에 전계를 인가하기 위한 소오스라인들과, 상기 매트릭스와 대향되게 형성되어진 기준전극을 구비하는 액정표시장치에 있어서,
    상기 액정 셀들중 적어도 2 이상의 액정셀들에 동일한 계조의 소오스신호가 인가될 때에 그들중 적어도 2 이상의 액정셀들 각각에 인가되는 소오스신호의 중심전압레벨과 기준전압신호와의 차이가 다르게 되도록 하는 것을 특징으로 하는 액정표시방법.
KR10-1998-0032565A 1998-08-11 1998-08-11 액티브매트릭스액정표시장치및그방법 KR100430094B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-1998-0032565A KR100430094B1 (ko) 1998-08-11 1998-08-11 액티브매트릭스액정표시장치및그방법
US09/353,855 US6429841B1 (en) 1998-08-11 1999-07-15 Active matrix liquid crystal display apparatus and method for flicker compensation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1998-0032565A KR100430094B1 (ko) 1998-08-11 1998-08-11 액티브매트릭스액정표시장치및그방법

Publications (2)

Publication Number Publication Date
KR20000013602A true KR20000013602A (ko) 2000-03-06
KR100430094B1 KR100430094B1 (ko) 2004-07-23

Family

ID=19546936

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0032565A KR100430094B1 (ko) 1998-08-11 1998-08-11 액티브매트릭스액정표시장치및그방법

Country Status (2)

Country Link
US (1) US6429841B1 (ko)
KR (1) KR100430094B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1372135A2 (en) * 2002-06-12 2003-12-17 NEC Viewtechnology, Ltd. Liquid crystal display device and method of driving the same

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4712937B2 (ja) * 2000-03-27 2011-06-29 エーユー オプトロニクス コーポレイション 液晶表示装置、配線構造、電圧供給方法およびコンピュータ
JP3473600B2 (ja) * 2000-12-01 2003-12-08 セイコーエプソン株式会社 液晶表示装置、画像データ補正回路、画像データ補正方法および電子機器
TWI267050B (en) * 2001-11-26 2006-11-21 Samsung Electronics Co Ltd Liquid crystal display and driving method thereof
KR100841616B1 (ko) * 2001-12-31 2008-06-27 엘지디스플레이 주식회사 액정 패널의 구동장치
KR100900539B1 (ko) * 2002-10-21 2009-06-02 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR100890026B1 (ko) * 2002-11-20 2009-03-25 삼성전자주식회사 액정 표시 장치의 구동 장치 및 그 방법
US7436401B2 (en) * 2004-02-12 2008-10-14 Leslie Louis Szepesi Calibration of a voltage driven array
TWI287770B (en) * 2004-03-09 2007-10-01 Novatek Microelectronics Corp Color managing structure and method for panel display apparauts
US6999015B2 (en) * 2004-06-03 2006-02-14 E. I. Du Pont De Nemours And Company Electronic device, a digital-to-analog converter, and a method of using the electronic device
JP4111521B2 (ja) * 2004-10-26 2008-07-02 インターナショナル・ビジネス・マシーンズ・コーポレーション 電気光学装置
KR20060072453A (ko) * 2004-12-23 2006-06-28 삼성에스디아이 주식회사 주사 전극 라인들의 기준 전위가 변하는 전자 방출디스플레이 장치
KR101100889B1 (ko) * 2005-02-26 2012-01-02 삼성전자주식회사 액정표시장치와 그 구동방법
KR100782303B1 (ko) * 2005-08-30 2007-12-06 삼성전자주식회사 블록 딤을 감소시키기 위한 장치와 방법, 및 상기 장치를 구비하는 디스플레이 장치
TW200737090A (en) * 2006-03-30 2007-10-01 Novatek Microelectronics Corp Source driver of an LCD panel with reduced voltage buffers and method of driving the same
TWI327304B (en) * 2006-06-02 2010-07-11 Chimei Innolux Corp Liquid crystal display device and driving method of the same
KR101286528B1 (ko) * 2007-05-16 2013-07-16 엘지디스플레이 주식회사 액정표시장치 및 그의 구동 방법
JP5312779B2 (ja) * 2007-12-13 2013-10-09 ルネサスエレクトロニクス株式会社 液晶表示装置、データ駆動ｉｃ、及び液晶表示パネル駆動方法
TWI386907B (zh) * 2008-01-04 2013-02-21 Chimei Innolux Corp 影像顯示裝置及其影像資料補償方法及裝置
TWI400684B (zh) * 2008-07-22 2013-07-01 Innolux Corp 動態畫面補償之液晶顯示器與其驅動方法
CN102637415B (zh) * 2011-07-22 2014-03-12 京东方科技集团股份有限公司 一种液晶显示装置及其驱动方法
KR102224080B1 (ko) * 2014-06-02 2021-03-10 삼성디스플레이 주식회사 표시장치
CN104332145B (zh) * 2014-11-07 2017-03-01 深圳市华星光电技术有限公司 液晶面板及其驱动方法、液晶显示器
US10339882B2 (en) * 2015-12-09 2019-07-02 L-3 Communications Corporation Fault-tolerant AMLCD display
CN106782265B (zh) * 2016-12-27 2019-01-11 武汉华星光电技术有限公司 显示装置及显示装置显示分屏的消除方法
CN106875896B (zh) * 2017-04-28 2019-04-05 京东方科技集团股份有限公司 一种源极驱动ic、显示装置及其驱动方法
CN106991972B (zh) * 2017-05-02 2019-05-03 深圳市华星光电半导体显示技术有限公司 一种有机发光面板的开机亮度控制方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930008166B1 (ko) * 1985-10-16 1993-08-26 상요덴기 가부시기가이샤 액정 표시 장치의 구동 방법
JPH03168617A (ja) * 1989-11-28 1991-07-22 Matsushita Electric Ind Co Ltd 表示装置の駆動方法
JP2989952B2 (ja) * 1992-01-13 1999-12-13 日本電気株式会社 アクティブマトリクス液晶表示装置
JPH05224235A (ja) * 1992-02-04 1993-09-03 Nec Corp アクティブマトリクス型液晶表示装置
CN1123577A (zh) * 1993-04-05 1996-05-29 西尔拉斯逻辑公司 液晶显示器中串扰的补偿方法和设备
JP3346652B2 (ja) * 1993-07-06 2002-11-18 シャープ株式会社 電圧補償回路および表示装置
KR100234402B1 (ko) * 1996-01-19 1999-12-15 윤종용 액정 표시 장치의 구동 방법 및 장치
JPH09258169A (ja) * 1996-03-26 1997-10-03 Toshiba Corp アクティブマトリクス型液晶表示装置
JP3418074B2 (ja) * 1996-06-12 2003-06-16 シャープ株式会社 液晶表示装置の駆動装置および駆動方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1372135A2 (en) * 2002-06-12 2003-12-17 NEC Viewtechnology, Ltd. Liquid crystal display device and method of driving the same
EP1372135A3 (en) * 2002-06-12 2007-11-14 NEC Display Solutions, Ltd. Liquid crystal display device and method of driving the same

Also Published As

Publication number Publication date
KR100430094B1 (ko) 2004-07-23
US6429841B1 (en) 2002-08-06

Similar Documents

Publication Publication Date Title
KR100430094B1 (ko) 액티브매트릭스액정표시장치및그방법
JP2705711B2 (ja) 液晶表示装置で漏話を除去する方法及び液晶表示装置
KR100239092B1 (ko) 액정표시장치의 구동방법
KR101213810B1 (ko) 액정표시소자의 구동 장치 및 방법
KR100895305B1 (ko) 액정 표시 장치 및 그 구동 방법
KR20080010133A (ko) 액정표시장치 및 그의 구동 방법
KR100496543B1 (ko) 액정 표시 장치 및 그 구동 방법
KR20100063170A (ko) 액정표시장치
KR20040059321A (ko) 액정표시장치
KR20030095112A (ko) 액정표시소자의 구동방법 및 장치
KR101186018B1 (ko) 액정표시장치 및 그의 구동 방법
KR20070071725A (ko) 액정표시소자의 구동 장치
KR100927014B1 (ko) 액정 표시 장치 및 그 구동 방법
KR101264704B1 (ko) 액정표시장치 및 그의 구동 방법
KR20010026325A (ko) 액정 표시장치의 감마전압 보상장치
KR100914196B1 (ko) 액정 패널의 구동장치 및 그 방법
KR100309924B1 (ko) 액정표시장치및액정표시장치의구동방법
KR20070064458A (ko) 액정표시소자의 구동 장치
KR101279306B1 (ko) 액정표시장치 및 그의 구동 방법
KR101159352B1 (ko) 액정표시장치 및 그의 구동 방법
KR20110076647A (ko) 액정 표시장치 및 그의 구동방법
KR100741969B1 (ko) 액정표시장치
KR20020071995A (ko) 킥백 전압을 보상하는 액정 표시 장치
KR100443830B1 (ko) 액정표시장치 및 그 구동방법
KR100783709B1 (ko) 킥백 전압을 보상하는 액정 표시 장치 및 그 구동 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee