KR100741969B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR100741969B1
KR100741969B1 KR1020050026156A KR20050026156A KR100741969B1 KR 100741969 B1 KR100741969 B1 KR 100741969B1 KR 1020050026156 A KR1020050026156 A KR 1020050026156A KR 20050026156 A KR20050026156 A KR 20050026156A KR 100741969 B1 KR100741969 B1 KR 100741969B1
Authority
KR
South Korea
Prior art keywords
scan signal
compensation
signal
voltage level
liquid crystal
Prior art date
Application number
KR1020050026156A
Other languages
English (en)
Other versions
KR20060104210A (ko
Inventor
조인영
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050026156A priority Critical patent/KR100741969B1/ko
Publication of KR20060104210A publication Critical patent/KR20060104210A/ko
Application granted granted Critical
Publication of KR100741969B1 publication Critical patent/KR100741969B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells

Landscapes

  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

킥백전압의 발생을 방지하여 플리커 현상을 감소시킬 수 있는 액정표시장치가 개시된다. 보상된 주사신호는 하이레벨의 게이트전압레벨에서 화소부의 박막트랜지스터를 약한반전시키는 전압레벨로 하강하는 계단형으로 구현된다. 따라서 박막트랜지스터는 약한반전된 상태에서 액정셀의 전하분배시에 액정셀로 킥백전압을 방지하기 위한 전하를 공급한다.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE}
도 1은 일반적인 액정표시장치의 화소회로를 등가적으로 나타내는 회로도이다.
도 2는 종래의 주사신호와 액정셀을 구동하는 전압을 나타내는 파형도이다.
도 3은 본 발명의 실시예에 따른 액정표시장치의 구성도이다.
도 4는 도 3에 도시된 킥백전압보상부의 구성도이다.
도 5는 도 4에 도시된 킥백전압보상부에서 생성되는 보상주사신호의 일 예를 나타내는 파형도이다.
도 6은 도 5에 도시된 보상주사신호에 따라 액정셀을 구동하는 전압을 나타내는 파형도이다.
도 7은 도 4에 도시된 킥백전압보상부에서 생성되는 보상주사신호의 다른 예를 나타내는 파형도이다.
도 8은 도 7에 도시된 보상주사신호에 따라 액정셀을 구동하는 전압을 나타내는 파형도이다.
* 도면의 주요부분에 대한 부호의 설명 *
100 : 화소부 200 : 데이터 구동부
300 : 주사 구동부 400 : 킥백전압보상부
본 발명은 액정표시장치에 관한 것으로, 구체적으로 킥백(Kick Back)전압을 감소시켜 플리커를 감소시킬 수 있는 액정표시장치에 관한 것이다.
액정표시장치(Liquid Crystal Display Device; 이하 LCD라 한다.)는 전계를 이용하여 유전 이방성을 갖는 액정의 배열을 변화시켜 광투과율을 조절함으로써 화상을 표시한다. 이러한 LCD는 화소회로들이 매트릭스 형태로 배열된 액정패널과, 백라이트 유닛 및 상기 액정패널을 구동하기 위한 구동부로 구성된다.
도 1은 일반적인 액정표시장치의 화소회로를 등가적으로 나타내는 회로도이다.
도 1을 참조하면, 액정패널은 주사선과 데이터선이 교차하는 영역에 형성된 화소회로를 가진다.
화소회로는 데이터신호(Dm)에 따라 광투과량을 조절하는 액정셀(CLC)과, 액정셀(CLC)을 구동하기 위한 박막트랜지스터(Thin Film Transistor;이하 TFT라 한다) 및 저장용량성소자(Storage Capacitor;이하 Cst라 한다.)로 구성된다.
TFT는 드레인단자가 데이터선과 연결되고, 소스단자가 액정셀(CLC)의 화소전 극이 연결되며, 주사선으로부터 인가되는 주사신호(Sn)에 의해 제어되어 데이터선으로부터 인가되는 데이터전압을 액정셀(CLC)로 공급한다. 이러한 TFT의 게이트단자와 소스단자 사이에는 기생용량(Cgs)이 존재한다.
상기 액정셀(CLC)은 등가적으로 커패시터로 표현되며, 액정층을 사이에 두고 대향하는 공통전극과 TFT에 접속된 화소전극으로 구성된다. 액정셀(CLC)은 상기 TFT를 통해 화소전극에 데이터전압이 인가되고, 상기 공통전극에 공통전압(Vcom)이 인가되어 액정층에 형성되는 전계에 의해 액정분자들의 배열이 바뀌면서 투과되는 빛의 광량을 조절함으로써 화상을 표시한다.
저장용량성소자(Cst)는 액정셀(CLC)과 병렬 연결되며 액정셀(CLC)의 공통전극과 연결된 하부전극과 이에 대향하는 화소전극으로 구성된다. 저장용량성소자(Cst)는 다음 데이터전압으로 충전될 때까지 충전된 데이터전압을 안정적으로 유지한다.
도 2는 종래의 주사신호와 액정셀을 구동하는 전압을 나타내는 파형도이다.
도 2를 참조하면, 주사선으로부터 상기 TFT의 게이트단자에 하이레벨(Vgh)의 주사신호(Sn)가 인가되면 TFT가 턴온되어 액정셀(CLC)에 데이터전압(Vdata)이 공급된다. 이에 따라 저장용량성소자(Cst)는 상기 게이트단자에 하이레벨(Vgh)의 주사신호(Sn)가 인가되는 동안 상기 데이터전압(Vdata)을 충전한다. 이후 주사선으로부터 상기 TFT의 게이트단자에 로우레벨(Vgl)의 주사신호(Sn)가 인가되면 TFT가 턴오프된다. 이때 액정셀(CLC)은 저장용량성소자(Cst)에 충전된 데이터전압(Vdata)에 대응하는 화상을 표시한다.
이와 같은 LCD에서는 상기 주사신호(Sn)가 하이레벨(Vgh)에서 로우레벨(Vgl)로 하강할 때 상기 데이터전압(Vdata)과 액정셀(CLC)에 충전된 전압(VCLC)과의 차전압에 해당하는 킥백전압(ΔVp)이 발생한다. 즉, 주사신호(Sn)가 하이레벨(Vgh)에서 로우레벨(Vgl)로 하강하면 액정셀(CLC)에서 기생커패시터(Cgs)로 전하분배(Charge Sharing)가 발생하여 액정셀(CLC)에 충전된 전압(VCLC)이 감소한다. 이러한 킥백전압(ΔVp)은 화면에 플리커(Flicker)를 유발하여 화질이 저하되는 문제점이 있었다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 주사신호가 하강할 때에 TFT가 약한반전을 형성하여 액정셀로 전하를 공급함으로써 킥백전압의 발생을 방지할 수 있는 액정표시장치를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 액정표시장치는 소정의 영상을 디스플레이하기 위한 화소부, 화소부에 데이터 신호를 공급하기 위한 데이터 구동부, 제 1 전압레벨을 가지는 주사신호를 순차적으로 발생하기 위한 주사 구동부 및 상기 주사신호를 인가받고, 화소부에 인가된 데이터 신호의 변동을 차단하는 보상주사신호를 화소부에 공급하기 위한 킥백전압보상부로 구성된다.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
실시예
도 3은 본 발명의 실시예에 따른 액정표시장치의 구성도이다.
도 3을 참조하면, 본 발명의 액정표시장치는 화소부(100), 데이터 구동부(200), 주사 구동부(300) 및 킥백전압보상부(400)로 구성된다.
상기의 화소부(100)는 다수의 데이터선(D1~Dm)과 다수의 주사선이 교차하는 영역에 형성된 다수의 화소회로들(P11~Pnm)로 구성된다. 상기의 화소회로들(P11~Pnm)은 도 1에서와 같이 TFT, 액정셀(CLC) 및 저장용량성소자(Cst)로 구성된다.
TFT는 드레인단자가 데이터선과 연결되고, 소스단자가 액정셀(CLC)의 화소전극이 연결되며, 주사선으로부터 인가되는 주사신호(Sn)에 의해 제어되어 데이터전압을 액정셀(CLC)로 공급한다. 이러한 TFT의 게이트단자와 소스단자 사이에는 기생용량(Cgs)이 존재한다.
상기 액정셀(CLC)은 등가적으로 커패시터로 표현되며, 액정층을 사이에 두고 대향하는 공통전극과 TFT에 접속된 화소전극으로 구성된다. 액정셀(CLC)은 다음 데이터전압으로 충전될 때까지 충전된 데이터전압을 안정적으로 유지하기 위한 저장용량성소자(Cst)를 구비한다. 이러한 액정셀(CLC)은 상기 TFT를 통해 화소전극에 데이터전압이 인가되고, 상기 공통전극에 공통전압(Vcom)이 인가되어 액정층에 형성되는 전계에 의해 액정분자들의 배열이 바뀌면서 투과되는 빛의 광량을 조절함으로써 화상을 표시한다.
상기 데이터 구동부(200)는 타이밍 제어부(미도시)로부터 인가되는 데이터제어신호에 응답하여 데이터전압을 화소부(100)와 연결된 데이터선(D1~Dm)에 공급한다.
상기 주사구동부(300)는 타이밍 제어부(미도시)로부터 인가되는 주사제어신호에 응답하여 제 1 전압레벨의 주사신호(S1~Sn)를 생성한 후 상기 제 1 전압레벨의 주사신호(S1~Sn)를 킥백전압보상부(400)에 공급한다.
킥백전압보상부(400)는 주사 구동부(300)와 화소부(100)사이에 위치하며, 주사 구동부(300)로부터 제 1 전압레벨의 주사신호(S1~Sn)를 인가받아 보상주사신호(S'1~S'n)를 화소부(100)로 출력한다.
실시예-1
도 4는 도 3에 도시된 킥백전압보상부(400)의 구성도이며, 도 5는 도 4에 도시된 킥백전압보상부(400)에서 생성되는 보상주사신호(S'1~S'n)의 일예를 나타내는 파형도이다.
도 4 및 도 5를 참조하면, 상기 킥백전압보상부(400)는 주사 구동부(300)로부터 제 1 전압레벨(V1)의 주사신호(Sn)를 인가받고, 지연된 제 1 보상주사신호(Sn1)를 발생하기 위한 제 1 보상신호부(410), 주사 구동부(300)로부터 제 1 전압레벨(V1)의 주사신호(Sn)를 인가받아 제 1 전압 레벨(V1)보다 낮은 제 2 전압레벨(V2)을 가진 제 2 보상주사신호(Sn2)를 출력하는 제 2 보상신호부(430) 및 제 1 보상주사신호(Sn1)와 제 2 보상주사신호(Sn2)를 가산하여 보상주사신호(S'n)를 출력하기 위한 가산기(450)로 구성된다.
제 1 보상신호부(410)는 지연회로부로 구성되며, 주사 구동부(300)와 가산기(450) 사이에 위치한다. 지연회로부는 주사 구동부(300)로부터 제 1 전압레벨(V1)의 주사신호(Sn)를 인가받아 가산기(450)로 일정한 시간동안 지연된 제 1 보상주사신호(Sn1)를 출력한다.
상기의 지연회로부에서 지연되는 일정한 시간은 제 2 보상신호부(430)가 제 1 전압레벨(V1)의 주사신호(Sn)를 인가받아 가산기(450)로 제 2 보상주사신호(Sn2)를 출력할 때까지의 시간을 의미한다. 상기의 지연회로부는 다수의 버퍼를 직렬 연결하여 형성할 수 있으며 지연시간에 따라 버퍼의 수를 조절한다.
따라서 제 1 보상주사신호(Sn1)는 일정한 듀티(d1)의 구형파인 제 1 전압레벨(V1)의 주사신호(Sn)와 같은 크기를 갖는다. 이는 화소부(100)에 형성된 TFT를 턴온시키기 위한 하이레벨의 게이트전압(Vgh)에서 상기 TFT를 턴오프시키기 위한 로우레벨의 게이트전압(Vgl)과 제 2 전압레벨(V2)의 크기를 뺀 것(V1=Vgh-Vgl-V2)과 같다.
제 2 보상신호부(430)는 주사 구동부(300)와 가산기(450) 사이에 위치하며, 감쇄기(433)와 듀티제어부(435)로 구성된다.
감쇄기(433)는 주사 구동부(300)로부터 제 1 전압레벨(V1)의 주사신호(Sn)를 인가받아 듀티제어부(435)로 제 1 전압레벨(V1)보다 낮은 제 2 전압레벨(V2)의 주사신호(Sn)를 출력한다.
감쇄기(433)는 전압분배의 원칙에 따라 입력전압을 일정한 비율로 감소시키는 직렬 연결된 저항들로 구성될 수 있다.
듀티제어부(435)는 타이머(Timer)를 이용하여 구성할 수 있으며, 감쇄기(433)의 출력신호를 수신하여 상기 수신된 신호 듀티를 크게 한 제 2 보상주사신호(Sn2)를 가산기(450)로 출력한다.
따라서 제 2 보상주사신호(Sn2)는 제 1 보상주사신호(Sn1)보다 큰 듀티(d2)를 갖는 구형파로 형성되며, 화소부(100)에 형성된 TFT를 약한반전(Weak Inversion)시키기 위한 게이트전압인 제 2 전압레벨(V2)의 크기를 갖는다.
가산기(450)는 제 1 보상신호부(410)로부터 제 1 보상주사신호(Sn1)와 제 2 보상신호부(430)로부터 제 2 보상주사신호(Sn2)를 인가받아 양 신호를 가산하여 화소부(100)로 보상주사신호(S'n)를 순차적으로 출력한다.
따라서 가산기(450)로부터 출력되는 보상주사신호(S'n)는 제 1 보상주사신호(Sn1)가 제 1 전압레벨(V1)로 상승할 때 하이레벨의 게이트전압레벨(Vgh)로 상승하고, 제 1 보상주사신호(Sn1)가 로우레벨의 게이트전압레벨(Vgl)로 하강할 때 제 2전압레벨(V2)로 하강한다. 그 후 보상주사신호(S'n)는 제 2 보상주사신호(Sn2)가 로우레벨의 게이트전압레벨(Vgl)로 하강할 때 로우레벨의 게이트전압레벨(Vgl)로 하강한다. 즉, 보상주사신호(S'n)는 상기 하이레벨의 게이트전압레벨(Vgh)에서 상기 제 2 전압레벨(V2)로 하강하는 계단형으로 구현된다.
도 6은 도 5에 도시된 보상주사신호에 따라 액정셀을 구동하는 전압을 나타내는 파형도이다.
도 6을 참조하여 도 1의 화소회로의 동작을 살펴보면, TFT의 게이트단자에 하이레벨(Vgh)의 보상주사신호(S'n)가 인가되면 TFT는 턴온된다. 이에 따라 액정셀 (CLC)은 데이터선을 통해 공급되는 데이터전압(Vdata)을 충전한다. 이후 TFT의 게이트단자에 인가되는 보상주사신호(S'n)가 제 2 전압레벨로 하강하면 TFT는 약한반전이 형성된다. TFT가 약한반전 상태인 경우 채널층이 얇게 형성되어 데이터전압(Vdata)에 해당하는 전하 중 일부를 액정셀(CLC)로 이동시킨다. 이러한 전하는 TFT의 기생커패시터(Cgs)와 액정셀(CLC)사이에 전하분배가 발생할 때 게이트전압의 하강으로 인한 킥백전압(ΔVp)이 발생하는 것을 방지한다. 따라서 본 발명의 액정표시장치에서는 킥백전압(ΔVp)에 의한 플리커 발생이 감소되어 액정표시장치의 화질을 향상시킬 수 있다.
실시예-2
도 7은 도 4에 도시된 킥백전압보상부에서 생성되는 보상주사신호의 다른 예를 나타내는 파형도이다.
도 4 및 도 7을 참조하면, 킥백전압보상부(400)는 제 1 보상신호부(410), 제 2 보상신호부(430) 및 가산기(450)로 구성된다.
제 1 보상신호부(410)는 지연회로부로 구성되며, 지연회로부는 주사 구동부(300)와 가산기(450) 사이에 위치한다. 지연회로부는 주사 구동부(300)로부터 제 1 전압레벨(V1)의 주사신호(Sn)를 인가받아 가산기(450)로 일정한 시간동안 지연된 제 1 보상주사신호(Sn1)를 출력한다.
상기의 지연회로부에서 지연되는 일정한 시간은 제 2 보상신호부(430)가 제 1 전압레벨(V1)의 주사신호(Sn)를 인가받아 가산기(450)로 제 2 보상주사신호(Sn2)를 출력할 때까지의 시간보다 큰 시간을 의미한다. 상기의 지연회로부는 다수의 버 퍼를 직렬 연결하여 형성할 수 있으며 지연시간에 따라 버퍼의 수를 조절한다.
따라서 제 1 보상주사신호(Sn1)는 일정한 듀티(d1)의 구형파인 제 1 전압레벨(V1)의 주사신호(Sn)와 같은 크기를 갖는다. 이는 화소부(100)에 형성된 TFT를 턴온시키기 위한 하이레벨의 게이트전압(Vgh)에서 상기 TFT를 턴오프시키기 위한 로우레벨의 게이트전압(Vgl)과 제 2 전압레벨(V2)의 크기를 뺀 것(V1=Vgh-Vgl-V2)과 같다.
제 2 보상신호부(430)는 주사 구동부(300)와 가산기(450) 사이에 위치하며, 감쇄기(433)와 듀티제어부(435)로 구성된다.
감쇄기(433)는 주사 구동부(300)로부터 제 1 전압레벨(V1)의 주사신호(Sn)를 인가받아 듀티제어부(435)로 제 2 전압레벨(V2)의 주사신호(Sn)를 출력한다.
감쇄기(433)는 전압분배의 원칙에 따라 입력전압을 일정한 비율로 감소시키는 직렬 연결된 저항들로 구성될 수 있다.
듀티제어부(435)는 타이머(Timer)를 이용하여 구성할 수 있으며, 감쇄기(433)의 출력신호를 수신하여 상기 수신된 신호 듀티를 크게 한 제 2 보상주사신호(Sn2)를 가산기(450)로 출력한다.
따라서 제 2 보상주사신호(Sn2)는 제 1 보상주사신호(Sn1)보다 큰 듀티(d3)를 갖는 구형파로 형성되며, 화소부(100)에 형성된 TFT를 약한반전(Weak Inversion)시키기 위한 게이트전압인 제 2 전압레벨(V2)의 크기를 갖는다.
가산기(450)는 제 1 보상신호부(410)로부터 제 1 보상주사신호(Sn1)와 제 2 보상신호부(430)로부터 제 2 보상주사신호(Sn2)를 인가받아 양 신호를 가산하여 화 소부(100)로 보상주사신호(S'n)를 순차적으로 출력한다.
따라서 가산기(450)로부터 출력되는 보상주사신호(S'n)는 제 2 보상주사신호(Sn2)가 제 2 전압레벨(V2)로 상승할 때 제 2 전압레벨(V2)로 상승하고, 제 1 보상주사신호(Sn1)가 제 1 전압레벨(V1)로 상승할 때 하이레벨의 게이트전압레벨(Vgh)로 상승한다. 그 후 보상주사신호(S'n)는 제 1 보상주사신호(Sn1)가 로우레벨의 게이트전압레벨(Vgl)로 하강할 때 제 2전압레벨(V2)로 하강하고, 제 2 보상주사신호(Sn2)가 로우레벨의 게이트전압레벨(Vgl)로 하강할 때 로우레벨의 게이트전압레벨(Vgl)로 하강한다. 즉, 보상주사신호(S'n)는 제 2전압레벨(V2)에서 하이레벨의 게이트전압레벨(Vgh)로 상승하고 그 후 하이레벨의 게이트전압레벨(Vgh)에서 상기 제 2 전압레벨(V2)로 하강하는 계단형으로 구현된다.
도 8은 도 7에 도시된 보상주사신호에 따라 액정셀을 구동하는 전압을 나타내는 파형도이다.
도 8을 참조하여 도 1의 화소회로를 살펴보면, TFT의 게이트단자에 제 2 전압레벨(V2)의 보상주사신호(S'n)가 인가되면 TFT는 약한반전이 형성된다. 따라서 소정의 전하를 액정셀에 전달하여 액정셀을 프리차지(Pre-Charge)시킨다. 다음으로 TFT의 게이트단자에 인가되는 보상주사신호(S'n)가 하이레벨(Vgh)로 상승하면 TFT는 턴온되어 액정셀(CLC)은 데이터선을 통해 공급되는 데이터전압(Vdata)을 충전한다. 이후 TFT의 게이트단자에 인가되는 보상주사신호(S'n)가 제 2 전압레벨로 하강하면 TFT는 약한반전이 형성된다. TFT가 약한반전상태인 경우 채널층이 얇게 형성되어 데이터전압(Vdata)에 해당하는 전하 중 일부를 액정셀(CLC)로 이동시킨다. 이 러한 전하는 TFT의 기생커패시터(Cgs)와 액정셀(CLC)사이에 전하분배가 발생할 때 게이트전압의 하강으로 인한 킥백전압(ΔVp)이 발생하는 것을 방지한다. 따라서 본 발명의 액정표시장치에서는 킥백전압(ΔVp)에 의한 플리커 발생이 감소되어 액정표시장치의 화질을 향상시킬 수 있다.
상기와 같은 본 발명에 따르면, 주사신호를 이용하여 TFT가 약한반전을 형성하는 게이트전압레벨의 보상주사신호를 발생함으로써 킥백전압의 발생을 방지할 수 있다. 따라서 본 발명은 플리커 발생이 감소되므로 액정표시장치의 화질을 향상시킬 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (7)

  1. 소정의 영상을 디스플레이하기 위한 화소부;
    상기 화소부에 데이터 신호를 공급하기 위한 데이터 구동부;
    제 1 전압레벨을 가지는 주사신호를 순차적으로 발생하기 위한 주사 구동부; 및
    상기 주사신호를 인가받고, 상기 화소부에 인가된 상기 데이터 신호의 변동을 차단하는 보상주사신호를 상기 화소부에 공급하기 위한 킥백전압보상부를 포함하는 것을 특징으로 하는 액정표시장치.
  2. 제 1항에 있어서, 상기 킥백전압보상부는
    상기 주사신호를 인가받아 일정한 시간동안 지연된 제 1 보상주사신호를 발생하기 위한 제 1 보상신호부;
    상기 주사신호를 인가받아 상기 제 1 전압 레벨보다 낮은 제 2 전압레벨을 가진 제 2 보상주사신호를 출력하는 제 2 보상신호부; 및
    상기 제 1 보상주사신호와 상기 제 2 보상주사신호를 가산하여 상기 보상주사신호를 출력하기 위한 가산기를 포함하는 것을 특징으로 하는 액정표시장치.
  3. 제 2항에 있어서, 상기 제 2 보상신호부는
    상기 주사신호를 인가받아 제 1 전압레벨보다 낮은 제 2 전압레벨을 가진 신호를 출력하는 감쇄기; 및
    상기 감쇄기의 출력신호를 수신하고, 상기 수신된 신호의 듀티가 증가된 상기 제 2 보상주사신호를 출력하는 듀티제어부를 포함하는 것을 특징으로 하는 액정표시장치.
  4. 제 3항에 있어서, 상기 제 1 보상신호부는 다수의 버퍼들로 구성된 지연회로부이며, 상기 일정한 시간은 상기 제 2 보상신호부가 상기 주사신호를 인가받아 상기 제 2 보상주사신호를 출력하는 동안의 시간인 것을 특징으로 하는 액정표시장치.
  5. 제 4항에 있어서, 상기 제 2 보상주사신호의 제 2 전압레벨은 상기 화소부에 형성된 박막트랜지스터를 약한반전(Weak Inversion)시키기 위한 게이트전압만큼의 크기를 갖는 것을 특징으로 하는 액정표시장치.
  6. 제 5항에 있어서, 상기 주사신호의 제 1 전압레벨은 상기 화소부에 형성된 박막트랜지스터를 턴온시키기 위한 하이레벨의 게이트전압에서 상기 박막트랜지스 터를 턴오프시키기 위한 로우레벨의 게이트전압과 상기 보상주사신호의 제 2 전압레벨의 크기를 뺀 만큼의 크기를 갖는 것을 특징으로 하는 액정표시장치.
  7. 상기 제 6항에 있어서, 상기 보상주사신호는 상기 하이레벨의 게이트전압레벨에서 상기 제 2 전압레벨로 하강하는 계단형 구형파인 것을 특징으로 하는 액정표시장치.
KR1020050026156A 2005-03-29 2005-03-29 액정표시장치 KR100741969B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050026156A KR100741969B1 (ko) 2005-03-29 2005-03-29 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050026156A KR100741969B1 (ko) 2005-03-29 2005-03-29 액정표시장치

Publications (2)

Publication Number Publication Date
KR20060104210A KR20060104210A (ko) 2006-10-09
KR100741969B1 true KR100741969B1 (ko) 2007-07-23

Family

ID=37634286

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050026156A KR100741969B1 (ko) 2005-03-29 2005-03-29 액정표시장치

Country Status (1)

Country Link
KR (1) KR100741969B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102257449B1 (ko) 2014-08-05 2021-06-01 삼성디스플레이 주식회사 게이트 구동부, 이를 포함하는 표시 장치 및 이를 이용하는 표시 패널의 구동 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000039601A (ja) * 1998-07-22 2000-02-08 Matsushita Electric Ind Co Ltd 液晶表示装置の駆動方法および駆動装置
KR20030021873A (ko) * 2001-09-08 2003-03-15 삼성전자주식회사 액정 표시 장치의 구동 장치
KR20030067276A (ko) * 2002-02-07 2003-08-14 삼성전자주식회사 클럭 발생 회로와 이를 구비하는 액정 표시 장치
KR20030068632A (ko) * 2002-02-15 2003-08-25 삼성전자주식회사 게이트 구동 전압 발생 회로 및 이를 이용한 액정 표시 장치
KR20040013605A (ko) * 2002-08-07 2004-02-14 삼성전자주식회사 액정 표시 장치 및 이의 구동 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000039601A (ja) * 1998-07-22 2000-02-08 Matsushita Electric Ind Co Ltd 液晶表示装置の駆動方法および駆動装置
KR20030021873A (ko) * 2001-09-08 2003-03-15 삼성전자주식회사 액정 표시 장치의 구동 장치
KR20030067276A (ko) * 2002-02-07 2003-08-14 삼성전자주식회사 클럭 발생 회로와 이를 구비하는 액정 표시 장치
KR20030068632A (ko) * 2002-02-15 2003-08-25 삼성전자주식회사 게이트 구동 전압 발생 회로 및 이를 이용한 액정 표시 장치
KR20040013605A (ko) * 2002-08-07 2004-02-14 삼성전자주식회사 액정 표시 장치 및 이의 구동 방법

Also Published As

Publication number Publication date
KR20060104210A (ko) 2006-10-09

Similar Documents

Publication Publication Date Title
US8325126B2 (en) Liquid crystal display with reduced image flicker and driving method thereof
KR101285054B1 (ko) 액정표시장치
US9910329B2 (en) Liquid crystal display device for cancelling out ripples generated the common electrode
US7978163B2 (en) Apparatus and method for driving a liquid crystal display
JP4330059B2 (ja) 液晶表示装置及びその駆動制御方法
KR101265333B1 (ko) 액정표시장치 및 그의 구동 방법
KR20100119322A (ko) 액정표시장치와 그 구동방법
KR20000013602A (ko) 액티브 매트릭스 액정표시장치 및 그 방법
KR20080064244A (ko) 표시 장치의 구동 장치
US9196208B2 (en) Gate drive method in which a flickering phenomen is eliminated and gate drive device of liquid crystal display
KR100741969B1 (ko) 액정표시장치
KR20100030173A (ko) 액정표시장치
KR101186018B1 (ko) 액정표시장치 및 그의 구동 방법
KR100927014B1 (ko) 액정 표시 장치 및 그 구동 방법
KR20060067291A (ko) 표시 장치
KR100984358B1 (ko) 액정 표시 장치 및 그 구동 장치
KR101264704B1 (ko) 액정표시장치 및 그의 구동 방법
KR20060062645A (ko) 킥백전압 보상방법과 이를 이용한 액정표시장치
KR20070064458A (ko) 액정표시소자의 구동 장치
KR20080044454A (ko) 액정표시장치 및 그의 구동 방법
KR20040035376A (ko) 확산 스펙트럼을 이용한 액정 표시 장치의 구동 장치 및방법
KR100961958B1 (ko) 액정 표시 장치의 구동 장치
KR20040106770A (ko) 액정 표시 장치의 구동 장치
KR101287758B1 (ko) 액정표시장치 및 그의 구동 방법
KR20070093266A (ko) 액정표시소자 및 그의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee