KR20030067276A - 클럭 발생 회로와 이를 구비하는 액정 표시 장치 - Google Patents

Abstract

본 발명은 아몰퍼스 실리콘(a-Si) 액정 표시 장치에서 킥백 전압 보상을 위한 클럭 발생 회로와 이를 구비하는 액정 표시 장치를 개시한다.

본 발명에 따르면, 외부로부터 제공되는 저전압의 클럭 신호를 증폭하여 고전압의 클럭 신호를 출력하는 액정 표시 장치의 클럭 발생 회로에 있어서, 제1 스위칭부는 저전압의 클럭 신호를 근거로 제1 스위칭 신호를 출력하고, 턴-온 전압 제어부는 고전압의 최대치 전원전압에 연결되고, 제1 스위칭 신호에 응답하여 TFT 스위칭 소자의 턴-온/오프를 제어하기 위해 출력되는 클럭 신호의 턴-온을 제어하며, 제2 스위칭부는 저전압의 클럭 신호를 근거로 제2 스위칭 신호를 출력하고, 턴-오프 전압 제어부는 고전압의 최소치 전원전압에 연결되고, 제2 스위칭 신호에 응답하여 클럭 신호의 턴-오프를 제어한다.

그 결과, TFT LCD를 구동하기 위한 클럭 신호의 발생시 슬루 레이트를 제거하므로써 TFT 스위칭 소자의 충전율 저하를 방지할 수 있고, 킥백 보상용 클럭 신호를 발생하므로써 플리커 문제를 해결할 수 있다.

Description

클럭 발생 회로와 이를 구비하는 액정 표시 장치{CIRCUIT FOR GENERATING A CLOCK AND LIQUID CRYSTAL DISPLAY WITH THE SAME}

본 발명은 클럭 발생 회로와 이를 구비하는 액정 표시 장치에 관한 것으로, 보다 상세하게는 아몰퍼스 실리콘(a-Si) 액정 표시 장치에서 킥백 전압 보상을 위한 클럭 발생 회로와 이를 구비하는 액정 표시 장치에 관한 것이다.

최근 들어 정보 처리 기기는 다양한 형태, 다양한 기능, 더욱 빨라진 정보처리 속도를 갖도록 급속하게 발전되고 있다. 이러한 정보처리 장치에서 처리된 정보는 전기적인 신호 형태를 갖는다. 사용자가 정보처리 장치에서 처리된 정보를 육안으로 확인하기 위하여는 인터페이스 역할을 하는 디스플레이 장치를 필요로 한다.

최근에 액정 표시 장치가 대표적인 CRT방식의 디스플레이 장치에 비하여, 경량, 소형이면서, 고해상도, 저전력 및 친환경적인 잇점을 가지며 풀 컬러화가 가능하여 차세대 디스플레이 장치로 부각되고 있다.

액정 표시 장치는 액정의 특정한 분자배열에 전압을 인가하여 다른 분자배열로 변환시키고, 이러한 분자 배열에 의해 발광하는 액정셀의 복굴절성, 선광성, 2색성 및 광산란특성 등의 광학적 성질의 변화를 시각 변화로 변환하는 것으로, 액정셀에 의한 빛의 변조를 이용한 디스플레이이다.

액정 표시 장치는 크게 TN(Twisted Nematic) 방식과 STN(Super-Twisted Nematic)방식으로 나뉘고, 구동방식의 차이로 스위칭 소자 및 TN액정을 이용한 액티브 매트릭스(Active matrix)표시방식과 STN 액정을 이용한 패시브 매트릭스(passive matrix)표시 방식이 있다.

이 두 방식의 큰 차이점은 액티브 매트릭스 표시 방식은 TFT-LCD에 사용되며, 이것은 TFT를 스위치로 이용하여 LCD를 구동하는 방식이며, 패시브 매트릭스 표시방식은 트랜지스터를 사용하지 않기 때문에 이와 관련한 복잡한 회로를 필요로 하지 않는다.

TFT-LCD는 a-Si TFT LCD와, poly-Si TFT LCD로 구분된다. poly-Si TFT LCD는소비전력이 작고, 가격이 저렴하지만 a-Si TFT와 비교하여 TFT 제조공정이 복잡한 단점이 있다. 그래서, poly-Si TFT LCD는 IMT-2000 폰의 디스플레이와 같이 소형 디스플레이 장치에 주로 적용된다.

a-Si TFT LCD는 대면적이 용이하고 수율이 높아서 주로 노트 북 PC, LCD 모니터, HDTV 등의 대화면 디스플레이 장치에 적용된다.

도 1은 poly-TFT LCD의 TFT 기판의 구성을 나타낸 개략도이고, 도 2는 종래의 a-Si LCD의 TFT 기판의 구성을 나타낸 개략도이다.

도 1에 도시한 바와 같이, poly-Si TFT LCD는 픽셀 어레이가 형성된 유리기판(10) 상에 데이터 구동회로(12) 및 게이트 구동회로(14)를 형성하고, 단자부(16)와 통합 인쇄 회로 기판(20)을 필름 케이블(18)로 연결한다. 이와 같은 구조는 제조 원가를 절감하고 구동회로의 일체화로 전력손실을 최소화할 수 있다.

그러나, 도 2에 도시한 바와 같이, a-Si TFT LCD는 연성 인쇄회로기판(32) 상에 COF(CHIP ON FLIM)방식으로 데이터 구동칩(34)을 형성하고, 연성 인쇄 회로 기판(32)을 통하여 데이터 인쇄회로기판(36)과 픽셀 어레이의 데이터 라인 단자부를 연결한다. 또한, 연성 인쇄 회로 기판(38) 상에 COF방식으로 게이트 구동칩(40)을 형성하고, 연성 인쇄 회로 기판(40)을 통하여 게이트 인쇄 회로 기판(42)과 픽셀 어레이의 게이트 라인 단자부를 연결한다.

또한, 최근에는 게이트 전원 공급부를 데이터 인쇄 회로 기판에 실장하는 통합 인쇄 회로 기판 기술을 채용하여 게이트 인쇄 회로 기판을 제거하는 기술이 소개되고 있다.

이에 본 발명의 기술과 과제는 이러한 점에 착안한 것으로, 본 발명의 제1 목적은 a-TFT LCD 게이트 구동회로를 위해 높은 슬루 레이트를 갖고, 킥백 전압을 감소시키며, 저소비 전력을 통해 구동이 가능한 클럭 발생 회로를 제공하는 것이다.

또한 본 발명의 다른 목적은 a-TFT 게이트 쉬프트 레지스터 회로를 내장하는 액정 표시 장치의 구동하기 위해 기존의 타이밍 콘트롤러를 채용한 클럭 발생 회로를 제공하는 것이다.

또한 본 발명의 또 다른 목적은 상기한 본 발명의 목적에 의한 클럭 발생 회로를 구비하는 액정 표시 장치를 제공하는 것이다.

또한 본 발명의 또 다른 목적은 상기한 본 발명의 다른 목적에 의한 클럭 발생 회로를 구비하는 액정 표시 장치를 제공하는 것이다.

도 1은 poly-TFT LCD의 TFT 기판의 구성을 나타낸 개략도이다.

도 2는 a-Si LCD의 TFT 기판의 구성을 나타낸 개략도이다.

도 3은 본 발명에 의한 a-Si TFT 액정 표시 장치의 분해 사시도를 나타낸다.

도 4는 본 발명에 의한 바람직한 일 실시예의 a-Si TFT LCD의 TFT 기판의 구성을 나타낸 도면이다.

도 5는 상기한 도 4의 데이터 구동회로의 쉬프트 레지스터의 블록도이다.

도 6은 상기한 도 4의 게이트 구동회로의 시프트 레지스터의 블록도이다.

도 7은 상기한 도 6에 의한 구동 파형을 설명하기 위한 도면이다.

도 8은 일반적인 클럭 발생 회로를 설명하기 위한 도면이다.

도 9는 상기한 도 8에 의한 시뮬레이션 결과를 설명하기 위한 파형도이다.

도 10은 본 발명의 제1 실시예에 따른 클럭 발생 회로를 설명하기 위한 도면이다.

도 11은 상기한 도 10에 의한 구동 파형의 시뮬레이션 결과를 설명하기 위한 도면이다.

도 12는 본 발명의 제2 실시예에 따른 클럭 발생 회로를 설명하기 위한 도면이다.

도 13은 상기한 도 12에 의한 구동 파형의 시뮬레이션 결과를 설명하기 위한 도면이다.

도 14는 상기한 도 12의 방전 저항에 의해 발생되는 누설 전류를 설명하기 위한 도면이다.

도 15는 본 발명의 제3 실시예에 따른 클럭 발생 회로를 설명하기 위한 도면이다.

도 16은 상기한 도 15에 의한 구동 파형의 시뮬레이션 결과를 설명하기 위한 도면이다.

도 17은 본 발명의 제4 실시예에 따른 클럭 발생 회로를 설명하기 위한 도면이다.

도 18은 상기한 도 17에 의한 구동 파형의 시뮬레이션 결과를 설명하기 위한 도면이다.

도 19는 일반적으로 게이트 드라이버 IC를 갖는 TFT LCD에서 타이밍 제어부의 출력을 설명하기 위한 파형도이다.

도 20은 본 발명에 따라 2H 주기의 신호를 발생하기 위한 D-플립 플롭을 도시한다.

도 21은 상기한 도 20에 의해 출력되는 신호의 파형을 설명하기 위한 도면이다.

도 22는 본 발명의 제5 실시예에 따른 클럭 발생 회로를 설명하기 위한 도면이다.

도 23a는 상기한 도 22에 의한 홀수번째 클럭 발생을 위한 신호이고, 도 23b는 상기한 도 22에 의한 짝수번째 클럭 발생을 위한 신호이다.

<도면의 주요부분에 대한 부호의 설명>

10 : 유리기판12 : 데이터 구동회로

14 : 게이트 구동회로16 : 단자부

18 : 필름 케이블20 : 인쇄 회로 기판

100 : 액정 표시 장치110 : 액정 표시 패널 어셈블리

120 : 백라이트 어셈블리130 : 샤시

140 : 커버200 : 클럭 발생 회로

210, 212, 230 : 제1 스위칭부220 : 턴-온 전압 제어부

240 : 턴-오프 전압 제어부250 : 방전부

260 : 방전 제어부

상기한 본 발명의 목적을 실현하기 위한 하나의 특징에 따른 클럭 발생 회로는, 외부로부터 제공되는 저전압의 클럭 신호를 증폭하여 고전압의 클럭 신호를 액정 표시 장치에 제공하는 클럭 발생 회로에 있어서,

상기 저전압의 클럭 신호를 근거로 제1 스위칭 신호를 출력하는 제1 스위칭부;

상기 고전압의 최대치 전원전압에 연결되고, 상기 제1 스위칭 신호에 응답하여 TFT 스위칭 소자의 턴-온/오프를 제어하기 위해 출력되는 클럭 신호의 턴-온을제어하는 턴-온 전압 제어부;

상기 저전압의 클럭 신호를 근거로 제2 스위칭 신호를 출력하는 제2 스위칭부; 및

상기 고전압의 최소치 전원전압에 연결되고, 상기 제2 스위칭 신호에 응답하여 상기 클럭 신호의 턴-오프를 제어하는 턴-오프 전압 제어부를 포함하여 이루어진다.

여기서, 상기한 클럭 발생 회로는 게이트 온 전압의 충전후 킥백 전압의 보상을 위해 상기 게이트 온 전압보다 작은 제1 게이트 온 전압이 되도록 방전하는 방전부를 더 포함하는 것이 바람직하다. 이때, 상기한 클럭 발생 회로는 상기 방전부를 통해 누설되는 누설 전류를 차단하는 방전 제어부를 더 포함하는 것이 바람직하다.

또한 상기한 제1 스위칭부는 수직 공백 시간 동안 인가되는 소정의 수직 블랭크 신호를 인가받고, 상기 저전압의 클럭 신호를 근거로 제1 스위칭 신호를 출력하는 것이 바람직하다.

또한, 상기한 본 발명의 다른 목적을 실현하기 위한 하나의 특징에 따른 클럭 발생 회로는, 외부로부터 제공되는 저전압의 클럭 신호를 증폭하여 고전압의 클럭 신호를 액정 표시 장치에 제공하는 클럭 발생 회로에 있어서,

외부로부터 OE 신호를 제공받고, 상기 OE 신호와 STV 신호를 근거로 발생된 OCS 신호 또는 ECS 신호에 응답하여 제1 스위칭 신호를 출력하는 제1 스위칭부;

상기 제1 스위칭 신호를 제공받고, 외부로부터 제공되는 CPV 신호에 응답하여 제2 스위칭 신호를 출력하는 제2 스위칭부;

상기 고전압의 최대치 전원전압에 연결되고, 상기 제2 스위칭 신호에 응답하여 TFT 스위칭 소자의 턴-온/오프를 제어하는 클럭 신호의 턴-온을 제어하는 턴-온 전압 제어부;

상기 OE 신호를 제공받고, 상기 OCS 신호 또는 ECS 신호에 응답하여 제3 스위칭 신호를 출력하는 제3 스위칭부;

상기 고전압의 최소치 전원전압에 연결되고, 상기 제3 스위칭 신호에 응답하여 상기 클럭 신호의 턴-오프를 제어하는 턴-오프 전압 제어부;

상기 TFT 스위칭 소자의 게이트 온 전압 충전후 상기 게이트 온 전압보다는 작은 제1 게이트 온 전압이 되도록 방전하는 방전부; 및

상기 CPV 신호에 응답하여 상기 방전부를 통해 누설되는 누설 전류를 차단하는 방전 제어부를 포함하여 이루어진다.

여기서, 상기한 OCS 신호는 상기 OE 신호와 STV 신호를 근거로 발생되어, 홀수번째 게이트 라인의 구동을 위한 제1 클럭 신호를 생성하는 것이 바람직하다.

또한 상기한 ECS 신호는 상기 OE 신호와 STV 신호를 근거로 발생되어, 짝수번째 게이트 라인의 구동을 위한 제2 클럭 신호를 생성하는 것이 바람직하다.

또한 상기한 클럭 발생 회로는 클리어단에 STV 신호를 입력받고, 클럭단에 입력되는 OE 신호에 동기하여 일단을 통해 상기 OCS 신호를 출력하고, 타단을 통해 상기 ECS 신호를 출력하는 D-플립플롭을 더 포함하는 것이 바람직하다.

또한 상기한 본 발명의 또 다른 목적을 실현하기 위한 하나의 특징에 따른액정 표시 장치는, 투명기판 상에 형성된 표시 셀 어레이 회로, 데이터 구동회로, 게이트 구동회로를 포함하고, 상기 표시 셀 어레이 회로는 복수의 데이터 라인들과 복수의 게이트 라인과 TFT 스위칭 소자를 포함하고, 각 표시 셀회로는 대응하는 데이터 및 게이트 라인 쌍에 연결된 액정 표시 장치에 있어서,

상기 게이트 구동회로는,

복수의 스테이지들이 종속 연결되고, 첫 번째 스테이지에는 개시신호가 입력단자에 결합되고, 각 스테이지들의 출력신호에 의해 상기 복수의 게이트 라인들을 순차적으로 선택하는 쉬프트 레지스터로 구성되며, 상기 쉬프트 레지스터의 홀수번째 스테이지들의 제1 클럭단자와 제2 클럭단자에는 소정의 클럭 발생 회로로부터 제공되는 제1 클럭신호와 상기 제1 클럭신호와는 위상이 반전하는 제2 클럭신호가 각각 제공되고, 짝수번째 스테이지들의 제1 클럭단자와 제2 클럭단자에는 상기 클럭 발생 회로로부터 제공되는 상기 제2 클럭신호와 상기 제1 클럭신호가 각각 제공되며,

상기 클럭 발생 회로는,

상기 저전압의 클럭 신호를 근거로 제1 스위칭 신호를 출력하는 제1 스위칭부;

상기 제1 스위칭 신호에 응답하여, TFT 스위칭 소자의 턴-온/오프를 제어하기 위해 출력되는 제1 또는 제2 클럭 신호의 턴-온을 제어하는 턴-온 전압 제어부;

상기 저전압의 클럭 신호를 근거로 제2 스위칭 신호를 출력하는 제2 스위칭부; 및

상기 제2 스위칭 신호에 응답하여, 상기 제1 또는 제2 클럭 신호의 턴-오프를 제어하는 턴-오프 전압 제어부를 포함하여, 외부로부터 제공되는 저전압의 클럭 신호를 증폭하여 상기 쉬프트 레지스터에 고전압의 제1 또는 제2 클럭 신호를 출력하는 것을 특징으로 한다.

또한 상기한 본 발명의 또 다른 목적을 실현하기 위한 하나의 특징에 따른 액정 표시 장치는, 투명기판 상에 형성된 표시 셀 어레이 회로, 데이터 구동회로, 게이트 구동회로를 포함하고, 상기 표시 셀 어레이 회로는 복수의 데이터 라인들과 복수의 게이트 라인과 TFT 스위칭 소자를 포함하고, 각 표시 셀회로는 대응하는 데이터 및 게이트 라인 쌍에 연결된 액정 표시 장치에 있어서,

상기 게이트 구동회로는,

복수의 스테이지들이 종속 연결되고, 첫 번째 스테이지에는 개시신호가 입력단자에 결합되고, 각 스테이지들의 출력신호에 의해 상기 복수의 게이트 라인들을 순차적으로 선택하는 쉬프트 레지스터로 구성되며, 상기 쉬프트 레지스터의 홀수번째 스테이지들의 제1 클럭단자와 제2 클럭단자에는 소정의 클럭 발생 회로로부터 제공되는 제1 클럭신호와 상기 제1 클럭신호와는 위상이 반전하는 제2 클럭신호가 각각 제공되고, 짝수번째 스테이지들의 제1 클럭단자와 제2 클럭단자에는 상기 클럭 발생 회로로부터 제공되는 상기 제2 클럭신호와 상기 제1 클럭신호가 각각 제공되며,

상기 클럭 발생 회로는,

외부로부터 OE 신호를 제공받고, 상기 OE 신호와 STV 신호를 근거로 발생된OCS 신호 또는 ECS 신호에 응답하여 제1 스위칭 신호를 출력하는 제1 스위칭부;

상기 제1 스위칭 신호를 제공받고, 외부로부터 제공되는 CPV 신호에 응답하여 제2 스위칭 신호를 출력하는 제2 스위칭부;

상기 고전압의 최대치 전원전압에 연결되고, 상기 제2 스위칭 신호에 응답하여 TFT 스위칭 소자의 턴-온/오프를 제어하는 클럭 신호의 턴-온을 제어하는 턴-온 전압 제어부;

상기 OE 신호를 제공받고, 상기 OCS 신호 또는 ECS 신호에 응답하여 제3 스위칭 신호를 출력하는 제3 스위칭부;

상기 고전압의 최소치 전원전압에 연결되고, 상기 제3 스위칭 신호에 응답하여 상기 클럭 신호의 턴-오프를 제어하는 턴-오프 전압 제어부;

상기 TFT 스위칭 소자의 게이트 온 전압 충전후 상기 게이트 온 전압보다는 작은 제1 게이트 온 전압이 되도록 방전하는 방전부; 및

상기 CPV 신호에 응답하여 상기 방전부를 통해 누설되는 누설 전류를 차단하는 방전 제어부를 포함하여, 외부로부터 제공되는 저전압의 클럭 신호를 증폭하여 상기 쉬프트 레지스터에 고전압의 제1 또는 제2 클럭 신호를 출력하는 것을 특징으로 한다. 여기서, 상기한 액정 표시 장치는 클리어단에 STV 신호를 입력받고, 클럭단에 입력되는 OE 신호에 동기하여 일단을 통해 상기 OCS 신호를 출력하고, 타단을 통해 상기 ECS 신호를 출력하는 D-플립플롭을 더 포함하는 것이 바람직하다.

이러한 클럭 발생 회로와 이를 구비하는 액정 표시 장치에 의하면, TFT LCD를 구동하기 위한 클럭 신호의 발생시 슬루 레이트를 제거하므로써 TFT 스위칭 소자의 충전율 저하를 방지할 수 있고, 킥백 보상용 클럭 신호를 발생하므로써 플리커 문제를 해결할 수 있다.

이하, 첨부한 도면을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.

도 3은 본 발명에 의한 a-Si TFT 액정 표시 장치의 분해 사시도를 나타낸다.

도 3을 참조하면, 액정 표시 장치(100)는 크게 액정 표시 패널 어셈블리(110), 백라이트 어셈블리(120), 샤시(130) 및 커버(140)를 포함한다.

액정 표시 패널 어셈블리(110)는 액정 표시 패널(112), 연성 인쇄회로기판(116), 통합 제어 및 데이터 구동칩(118)을 포함한다. 액정 표시 패널(112)은 TFT 기판(112a)과 칼라필터기판(112b)을 포함한다. TFT 기판(112a)에는 a-Si TFT 공정에 의해 표시셀 어레이 회로, 데이터 구동회로, 게이트 구동회로 및 외부연결단자들이 형성된다. 칼라필터기판(112b)에는 칼라필터 및 투명공통전극들이 형성된다. TFT 기판(112a)과 칼라필터기판(112b)은 서로 대향되고 이들 사이에 액정이 주입된 다음에 봉입된다.

연성 인쇄회로기판(116)에 설치된 통합 제어 및 데이터 구동칩(118)과 TFT 기판(112a)의 회로들은 연성인쇄회로기판(116)에 의해 전기적으로 연결된다. 연성인쇄회로기판(116)은 데이터신호, 데이터 타이밍신호, 게이트 타이밍신호 및 게이트 구동전압들을 TFT 기판(112a)의 데이터 구동회로 및 게이트 구동회로에 제공한다.

백라이트 어셈블리(120)는 램프 어셈블리(122), 도광판(124), 광학시트들(126), 반사판(128) 및 몰드 프레임(129)을 포함한다.

도 4는 본 발명에 의한 바람직한 일 실시예의 a-Si TFT LCD의 TFT 기판의 구성을 나타낸 도면이다.

도 4를 참조하면, 본 발명의 TFT 기판(112a) 위에는 표시 셀 어레이 회로(150), 데이터 구동회로(160), 게이트 구동회로(170), 데이터 구동회로 외부연결단자(162, 163), 게이트 구동회로 외부연결단자부(172)가 TFT 공정시 함께 형성된다.

표시 셀 어레이 회로(150)는 컬럼 방향으로 연장된 m 개의 데이터 라인들(DL1~DLm)과 로우방향으로 연장된 n 개의 게이트 라인들(GL1~GLn)을 포함한다.

본 발명의 실시예는 2인치 액정 표시 패널에서 데이터 라인 및 게이트 라인의 수는 525(176 ×3) ×192 해상도를 가진다.

데이터 라인들과 게이트 라인들의 각 교차점들에는 스위칭 트랜지스터(ST)가 형성된다. 스위칭 트랜지스터(STi)의 드레인은 데이터 라인(DLi)에 연결되고, 게이트는 게이트 라인(GLi)에 연결된다. 스위칭 트랜지스터(STi)의 소오스는 투명화소전극(PE)에 연결된다. 투명화소전극(PE)과 칼라필터 기판(112b)에 형성된 투명공통전극(CE)의 사이에 액정(LC)이 위치하게 된다.

그러므로, 투명화소전극(PE)과 투명공통전극(CE) 사이에 인가된 전압에 의해 액정배열이 제어되어 통과되는 광량을 제어하여 각 픽셀의 계조 표시를 하게 된다.

데이터 구동회로(160)는 쉬프트 레지스터(164)와 528개의 스위칭 트랜지스터들(SWT)을 포함한다. 528개의 스위칭 트랜지스터들(SWT)은 66개씩 8개의 데이터 라인블록(BL1~BL8)을 형성한다.

각 데이터 라인블록(BLi)은 66개의 데이터 입력단자로 구성된 외부입력단자(163)에 66개의 입력단자들이 공통으로 연결되고, 대응하는 66개의 데이터 라인들에 66개의 출력단자들이 연결된다. 또한, 쉬프트 레지스터(164)의 8개의 출력단자들 중 대응하는 하나의 출력단자에 블록선택단자가 연결된다.

528개의 스위칭 트랜지스터들(SWT) 각각은 대응하는 데이터 라인에 소오스가 연결되고, 66개의 데이터 입력단자들 중 대응하는 입력단자에 드레인이 연결되고, 게이트에 블록선택단자에 연결된 a-Si TFT MOS 트랜지스터로 구성된다.

따라서, 528개의 데이터 라인들은 66개씩 8개의 블록으로 분할되고, 쉬프트 레지스터(164)의 8개의 블록선택신호에 의해 순차적으로 각 블록들이 선택된다.

쉬프트 레지스터(164)는 3단자의 외부연결단자(162)를 통하여 제1 클럭신호(CKH), 제2 클럭신호(CKHB), 블록선택 개시신호(STH)를 제공받는다. 쉬프트 레지스터(164)의 출력단자들은 각각 대응하는 라인 블록들의 블록선택단자에 연결된다.

도 5는 상기한 도 4의 데이터 구동회로의 쉬프트 레지스터의 블록도이다.

도 5를 참조하면, 본 발명에 의한 쉬프트 레지스터(164)는 9개의 스테이지(SRH1~SRH9)들이 종속 연결된다. 즉, 각 스테이지의 출력단자(OUT)가 다음 스테이지의 입력단자(IN)에 연결된다. 스테이지들의 수는 데이터 라인 블록들에 대응하는 8개의 스테이지(SRH1~SRH8)와 하나의 더미 스테이지(SRH9)로 구성된다. 각 스테이지는 입력단자(IN), 출력단자(OUT), 제어단자(CT), 클럭신호 입력단자(CK),제1 전원전압단자(VSS), 제2 전원전압단자(VDD)를 가진다. 8개의 스테이지들(SRH1~SRH8)은 각 데이터 라인 블록들(BL1~BL8)의 블록선택단자에 블록선택 개시신호(BE1~BE8)들을 각각 제공한다. 블록선택 개시신호는 각 라인 블록들의 인에이블신호이다.

홀수번째 스테이지들(SRH1, SRH3, SRH5, SRH7, SRH9)에는 제1 클럭신호(CKH)가 제공되고, 짝수번째 스테이지들(SRC2, SRC4, SRH6, SRH8)에는 제2 클럭신호(CKHB)가 제공된다. 제1 클럭신호(CKH)와 제2 클럭신호(CKHB)는 서로 반대되는 위상을 가진다. 클럭신호 CKH, CKHB의 듀티 기간은 1/66ms이하로 한다.

각 스테이지들의 각 제어단자(CT)에는 다음 스테이지의 출력신호가 제어신호로 제어단자(CT)에 입력된다. 즉, 제어단자(CT)에 입력되는 제어신호는 자신의 출력신호의 듀티 기간만큼 지연된 신호가 된다.

따라서, 각 스테이지의 출력신호들이 순차적으로 액티브 구간(하이상태)을 가지고 발생되므로, 각 출력신호의 액티브 구간에서 대응되는 데이터 라인 블록들이 선택되어 인에이블되게 된다.

더미 스테이지(SRH9)는 이전 스테이지(SRH8)의 제어단자(CT)에 제어신호를 제공하기 위한 것이다.

도 6은 상기한 도 4의 게이트 구동회로의 시프트 레지스터의 블록도이다.

도 6을 참조하면, 상기한 도 4의 게이트 구동회로(170)는 하나의 쉬프트 레지스터로 구성되고, 상기한 쉬프트 레지스터는 복수의 스테이지들(SRC1~SRC4)이 종속 연결된다. 즉, 각 스테이지의 출력단자(OUT)가 다음 스테이지의 입력단자(IN)에연결된다. 스테이지들은 게이트 라인들에 대응하는 192개의 스테이지들(SRC1~SRC192)과 하나의 더미 스테이지(SRC193)로 구성된다. 각 스테이지는 입력단자(IN), 출력단자(OUT), 제어단자(CT), 클럭신호 입력단자(CK), 제1 전원전압단자(VSS), 제2 전원전압단자(VDD)를 가진다.

첫 번째 스테이지의 입력단자(IN)에는 도 7에 도시한 개시신호(ST)가 입력된다. 여기서 개시신호는 수직동기신호에 동기된 펄스신호이다.

각 스테이지의 출력신호(OUT1~OUT192)는 대응되는 각 게이트 라인에 연결된다. 홀수번째 스테이지들(SRC1, SRC3)에는 제1 클럭신호(CK)가 제공되고, 짝수번째 스테이지들(SRC2, SRC4)에는 제2 클럭신호(CKB)가 제공된다. 제1 클럭신호(CK)와 제2 클럭신호(CKB)는 서로 반대되는 위상을 가진다. 클럭신호 CK, CKB의 듀티 기간은 16.6/192ms의 기간이 될 것이다.

그러므로, 데이터 구동회로의 쉬프트 레지스터(164)의 클럭신호의 듀티기간에 비하여 게이트 구동회로의 쉬프트 레지스터(170)의 클럭신호의 듀티기간이 약 8배 이상이 된다.

각 스테이지(SRC1, SRC2, SRC3)의 각 제어단자(CT)에는 다음 스테이지(SRC2, SRC3, SRC4)의 출력신호(OUT2, OUT3, OUT4)가 제어신호로 제어단자(CT)에 입력된다. 즉, 제어단자(CT)에 입력되는 제어신호는 자신의 출력신호의 듀티 기간만큼 지연된 신호가 된다.

따라서, 각 스테이지의 출력신호들이 순차적으로 액티브 구간(하이상태)을 가지고 발생되므로, 각 출력신호의 액티브 구간에서 대응되는 수평라인이 선택되게된다.

도 7은 상기한 도 6에 의한 구동 파형을 설명하기 위한 도면이다.

도 7을 참조하면, 상기한 쉬프트 레지스터, 바람직하게는 각각의 스테이지는 2H를 1주기로 하는 제1 클럭신호(CKV) 또는 상기 제1 클럭신호에 위상이 반전하는 제2 클럭신호(CKVB)중 어느 하나를 인가받아 복수의 게이트 신호를 TFT LCD 게이트 라인에 순차적으로 출력한다. 이때 상기한 클럭신호(CKV 또는 CKVB)는 a-TFT LCD를 구동하기 위해 타이밍 컨트롤러(미도시)로부터 출력되는 신호, 예를 들어, 0 내지 3V 진폭의 신호를 -8 내지 24V 진폭의 신호로 증폭된 신호이다.

이처럼 증폭된 제1 및 제2 클럭신호(CKV 또는 CKVB)를 발생하기 위해서는 일반적으로 연산증폭기(OP AMP)를 포함하는 클럭 발생 회로를 통해 이루어진다.

도 8은 일반적인 클럭 발생 회로를 설명하기 위한 도면이고, 도 9는 상기한 도 8에 의한 시뮬레이션 결과를 설명하기 위한 파형도이다.

도 8을 참조하면, 일반적으로 연산증폭기(OP AMP)의 비반전 입력단에 인가되는 V1은 타이밍 콘트롤러(미도시)로부터 출력된 2H 주기의 50% 듀티를 갖는 0 내지 3V 신호이다. 연산증폭기는 비반전 입력단에 연결된 저항비(R1/R2)로서 그 출력 신호(CKV-opamp)의 진폭을 결정한다.

하지만, 이러한 연산증폭기에서는 필연적으로 슬루 레이트(Slew Rate) 특성을 가지고 있기 때문에 고해상도의 TFT-LCD 구동상에 문제를 유발할 수 있다. 여기서, 슬루 레이트(slew rate)는 연산증폭기의 입력에 계단파 신호를 인가하였을 때, 출력전압이 시간에 따라 변화하는 속도로서, 슬루 레이트가 클수록 좋다.

즉, 도 9에 도시한 시뮬레이션에서 이상적인 1H 폭의 클럭 파형과 비교할 때 OP AMP의 슬루 레이트 효과로 TFT LCD를 구동시키기 위한 액티브 하이 시간의 축소와 1H 시간을 중복하게되어 이 파형으로 TFT LCD를 구동하면 픽셀의 충전율이 저하되어 이상 화질이 발생되는 문제점이 있다.

따라서, 연산증폭기의 슬루 레이트 특성을 고려하여 1H 보다 짧은 시간동안 OP AMP를 동작시킬 수밖에 없는데, 이는 1H 시간이 줄어들게 되는 고해상도 TFT-LCD에서는 그 문제가 더욱 크게 발생한다.

도 10은 본 발명의 제1 실시예에 따른 클럭 발생 회로를 설명하기 위한 도면이고, 도 11은 상기한 도 10에 의한 구동 파형의 시뮬레이션 결과를 설명하기 위한 도면이다. 특히 높은 슬루 레이트를 갖는 클럭 발생 회로를 설명한다.

도 10을 참조하면, 본 발명의 제1 실시예에 따른 클럭 발생 회로(200)는 제1 스위칭부(210), 턴-온 전압 제어부(220), 제2 스위칭부(230) 및 턴-오프 전압 제어부(240)를 포함한다.

제1 스위칭부(210)는 에미터단이 접지되고, 콜렉터단이 턴-온 전압 제어부(220)에 연결된 트랜지스터(Q1)와, 일단이 트랜지스터(Q1)의 베이스단에 연결되고 타단이 전원(V30)에 연결된 저항(R1)으로 이루어져, 전원(V30)에 의해 온/오프 스위칭되어 턴-온 전압 제어부(220)의 기동을 제어한다.

턴-온 전압 제어부(220)는 에미터단이 전원(V1)에 연결되고, 콜렉터단이 출력단에 연결된 트랜지스터(Q2)와, 일단이 트랜지스터(Q2)의 에미터단에 연결되고 타단이 트랜지스터(Q2)의 베이스단에 연결된 저항(R2), 일단이 트랜지스터(Q2)의콜렉터단에 연결되고, 타단이 제1 스위칭부(210)에 연결된 저항(R3)으로 이루어져, 제1 스위칭부(210)의 제어에 의해 온되어 전원(V1)을 출력단을 통해 출력한다.

제2 스위칭부(230)는 에미터단이 전원(V29)에 연결되고 콜렉터단이 턴-오프 전압 제어부(240)에 연결된 트랜지스터(Q3)와, 일단이 트랜지스터(Q3)의 베이스단에 연결되고 타단이 전원(V30)에 연결된 저항(R6)으로 이루어져, 전원(V30)의 레벨에 의해 온/오프되어 턴-오프 전압 제어부(240)의 기동을 제어한다.

턴-오프 전압 제어부(240)는 에미터단이 전원(V3)에 연결되고 콜렉터단이 출력단에 연결된 트랜지스터(Q4)와, 일단이 트랜지스터(Q4)의 베이스단에 연결되고 타단이 제2 스위칭부(230)에 연결된 저항(R5)과, 일단이 트랜지스터(Q4)의 에미터단에 공통되어 전원(V3)에 연결되고 타단이 저항(R5)의 타단에 공통되어 제2 스위칭부(230)에 연결된 저항(R20)으로 이루어져, 제2 스위칭부(230)의 제어에 의해 온되어 전원(V3)을 출력단을 통해 출력한다.

동작시, 트랜지스터(Q2)로부터 TFT 스위칭 소자를 턴-온하기 위한 전압(Von)(V1)을, 트랜지스터(Q4)로 TFT 스위칭 소자를 턴-오프하기 위한 전압(Voff)(V3)을 CKV에 번갈아 가며 인가한다. 이때 각 트랜지스터(Q2, Q4)의 턴-온/턴-오프 제어는 트랜지스터(Q1) 및 트랜지스터(Q3)로 제어한다.

즉, 타이밍 컨트롤러(미도시)로부터 인가되는 0 내지 3V 전위의 2H 주기신호인 전원(V30)이 하이레벨(즉, 3V)이면 트랜지스터(Q1)가 턴-온되고, 이에 따라 트랜지스터(Q2)의 베이스에 베이스 전류가 흐르게 되어 트랜지스터(Q2)가 턴-온되며, 이때 트랜지스터(Q2)를 통해 V1 전압(Von)이 CKV 라인에 인가된다.

반면에, 전원(V30)이 로우레벨(즉, 0V)이면 트랜지스터(Q3)가 턴-온되고, 이에 따라 트랜지스터(Q4)의 베이스에 베이스 전류가 흐르게 되어 트랜지스터(Q4)가 턴-온되며, 이때 트랜지스터(Q4)를 통해 V3 전압(Voff)이 CKV 라인에 인가된다.

이처럼, 본 발명의 제1 실시예에 의한 이상적인 동작으로 만들어지는 CKV 파형과 상기한 도 8에서 도시한 연산증폭기에 의한 동작으로 만들어지는 CKV 파형과의 비교는 도 11의 시뮬레이션 결과로서 확인할 수 있다.

즉, 도 11에 도시된 바와 같이, 연산증폭기에 의한 클럭의 파형은 OP AMP의 특성인 슬루 레이트로 인하여 액정 표시 장치의 TFT를 충분히 충전하기에는 부족한 기간을 가지고 있으나, 본 발명의 제1 실시예에 따른 클럭의 파형은 구형파에 근접하는 파형을 나타내므로 슬루 레이트가 대폭 개선할 수 있고, 이에 따라 액정 표시 장치의 TFT 충전 시간을 충분히 유지할 수 있다.

이로써, TFT 스위칭 소자의 온 전압(Von)에서 오프 전압(Voff) 전압 사이를 스윙하는 클럭 발생회로의 슬루 레이트로 인한 TFT LCD 충전시간 감소량을 최소화할 수 있어 개선된 화질을 제공할 수 있다.

또한, 일반적인 연산증폭기를 이용한 클럭 발생회로에서는 전원전압 레벨을 풀 스윙할 수 없었으나, 본 발명의 제1 실시예에서는 전원전압 레벨을 풀 스윙할 수 있으므로 액정 표시 장치의 TFT에 충분한 전압을 인가할 수 있다.

그리고, 일반적인 연산증폭기의 자체 소비전류로 인한 LCD 모듈의 소비 전력이 증가하나, 본 발명의 제1 실시예에서는 트랜지스터(Q2)와 트랜지스터(Q4)가 번갈아 가며 턴-온되도록 하기 때문에 클럭 발생 회로 자체의 소비 전력을 최소화할수 있고, 이에 따라 LCD 모듈의 소비 전력을 저감시킬 수 있다.

한편, 일반적으로 킥백(Kickback) 현상은 TFT 스위칭 소자의 온/오프를 제어하는 게이트 온/오프 전압(Von/Voff)에 비례한다. 이러한 킥백 현상을 줄여 화질을 개선하기 위해서 게이트 온 전압(Von)보다 작은 제1 게이트 온 전압(Von1)을 킥백 현상이 발생할 때 인가하여 클럭 파형의 형상을 제어하는 제2 실시예를 아래에서 설명한다.

도 12는 본 발명의 제2 실시예에 따른 클럭 발생 회로를 설명하기 위한 도면이고, 도 13은 상기한 도 12에 의한 구동 파형의 시뮬레이션 결과를 설명하기 위한 도면이다.

도 12를 참조하면, 본 발명의 제2 실시예에 따른 클럭 발생 회로는 제1 스위칭부(210), 턴-온 전압 제어부(220), 제2 스위칭부(230), 턴-오프 전압 제어부(240) 및 방전부(250)를 포함하고, 저항(Rline)은 액정 패널의 라인 저항이고, 캐패시터(C1)는 CKV 라인의 기생 용량으로서 액정 패널의 상/하단에 걸쳐 배선되기 때문에 수 nF의 용량을 갖는다.

제1 스위칭부(210)는 에미터단이 접지되고, 콜렉터단이 턴-온 전압 제어부(220)에 연결된 트랜지스터(Q1)와, 일단이 트랜지스터(Q1)의 베이스단에 연결되고 제1 전원전압(IN1)에 연결된 저항(R1)으로 이루어져, 제1 전원전압(IN1)에 의해 온/오프 스위칭되어 턴-온 전압 제어부(220)의 기동을 제어한다.

턴-온 전압 제어부(220)는 에미터단이 전원(V1)에 연결되고, 콜렉터단이 출력단에 연결된 트랜지스터(Q2)와, 일단이 트랜지스터(Q2)의 에미터단에 연결되고타단이 트랜지스터(Q2)의 베이스단에 연결된 저항(R2), 일단이 트랜지스터(Q2)의 콜렉터단에 연결되고, 타단이 제1 스위칭부(210)에 연결된 저항(R3)으로 이루어져, 제1 스위칭부의 제어에 의해 온되어 전원(V1)을 출력단을 통해 출력한다.

제2 스위칭부(230)는 에미터단이 제2 전원전압(IN2)에 연결되고 콜렉터단이 턴-오프 전압 제어부(240)에 연결된 트랜지스터(Q3)와, 일단이 트랜지스터(Q3)의 베이스단에 연결되고 타단이 접지된 저항(R6)으로 이루어져, 제2 전원전압(IN2)의 레벨에 의해 온/오프되어 턴-오프 전압 제어부(240)의 기동을 제어한다.

턴-오프 전압 제어부(240)는 에미터단이 전원전압(V3)에 연결되고 콜렉터단이 출력단에 연결된 트랜지스터(Q4)와, 일단이 트랜지스터(Q4)의 베이스단에 연결되고 타단이 제2 스위칭부(230)에 연결된 저항(R5)과, 일단이 트랜지스터(Q4)의 에미터단에 공통되어 전원전압(V3)에 연결되고 타단이 저항(R5)의 타단에 공통되어 제2 스위칭부(230)에 연결된 저항(R20)으로 이루어져, 제2 스위칭부(230)의 제어에 의해 온되어 전원(V3)을 출력단을 통해 출력한다.

방전부(250)는 방전 저항(RD)으로 이루어져, 캐패시터(C1)에 게이트 온 전압(Von)의 충전 후 제1 게이트 온 전압(Von1) 레벨이 되도록 방전시킨다.

이를 위해 타이밍 제어부(미도시)에서 발생되는 0 내지 3V 전위의 2H 주기신호인 제1 전원전압(IN1)이 50% (1H) 이하의 듀티일 필요가 있고, 줄어드는 듀티 시간 동안 킥백 보상 파형이 만들어진다. 이때 게이트 오프 전압(Voff)을 인가하는 트랜지스터(Q4)는 CKVB를 위한 제2 전원전압(IN2)이어야 한다.

도 13의 시뮬레이션 결과에서 볼 수 있듯이 제1 입력전압(VIN1)의 줄어든 듀티 시간동안 킥백 보상을 위한 파형이 발생되는 클럭 신호(CKV)을 만들 수 있음을 확인할 수 있다.

상기와 같은 클럭을 a-TFT로 만들어지는 게이트 회로에 인가함으로써 킥백 현상을 줄여 플리커 등의 화질이 개선되는 TFT LCD 모듈을 제공할 수 있다.

그러나, 상기 본 발명의 제2 실시예의 회로에서는 트랜지스터(Q2)가 턴-온되었을 때 방전 저항(RD)을 경로로 하여 도 14와 같이 누설 전류(LEAKAGE CURRENT)가 형성된다. 이때 발생되는 누설 전류(I_leakage)는 (Von-Voff)/RD에 의해 결정된다.

도 14를 참조하면, 클럭(CKV)이 액티브 로우일 때에는 정상적인 전류가 흐르나, 클럭(CKV)이 액티브 하이일 때에는 레벨 저감된 전류가 흐르는 것을 확인할 수 있다. 이처럼 레벨 저감된 전류는 방전 저항을 경로로 하여 누설 전류가 발생함을 확인할 수 있고, 이러한 누설 전류에 의해 LCD 모듈의 소비 전력이 증가하는 단점이 있다.

그러면, 본 발명의 제2 실시예에서 방전 저항을 경로로 하여 발생되는 누설 전류를 차단하여 LCD 모듈의 소비 전력을 저감하기 위한 일례를 첨부하는 도면을 참조하여 설명한다.

도 15는 본 발명의 제3 실시예에 따른 클럭 발생 회로를 설명하기 위한 도면이고, 도 16은 상기한 도 15에 의한 구동 파형의 시뮬레이션 결과를 설명하기 위한 도면으로, 특히 상기한 방전 저항을 경로로 하여 발생되는 누설 전류를 차단하기 위한 실시예이다.

도 15를 참조하면, 본 발명의 제3 실시예에 따른 클럭 발생 회로는 제1 스위칭부(210), 턴-온 전압 제어부(220), 제2 스위칭부(230), 턴-오프 전압 제어부(240), 방전부(250) 및 방전 제어부(260)를 포함하는데, 상기한 제1 스위칭부(210), 턴-온 전압 제어부(220), 제2 스위칭부(230), 턴-오프 전압 제어부(240) 및 방전부(250)는 상기한 도 12에서 도시하였으므로 그 상세한 설명은 생략한다.

방전 제어부(260)는 트랜지스터(Q5), 저항(R59), 트랜지스터(Q6), 저항(R60) 및 저항(R61)으로 이루어져, 턴-온 전압 제어부(220)에 의해 턴-온 전압이 출력될 때 턴-오프되어 방전부(250)를 통해 누설되는 누설 전류를 차단한다.

보다 상세히는, 트랜지스터(Q5)는 에미터단이 전원전압(V34)에 연결되고, 베이스단이 저항(R59)을 경유하여 제1 전원전압(IN1)에 연결된다. 트랜지스터(Q6)는 에미터단이 전원전압(V33)에 연결되고, 베이스단이 저항(R60)을 경유하여 트랜지스터(Q5)의 콜렉터단에 연결되고, 컬렉터단이 방전부(250)에 연결된다. 저항(R61)의 일단은 트랜지스터(Q6)의 에미터단에 연결되고 타단은 트랜지스터의 콜렉터단에 연결된다.

동작시, 턴-온 전압 제어부(220)의 트랜지스터(Q2)가 턴-온되었을 때 방전 제어부(260)의 트랜지스터(Q6)는 반드시 턴-오프되므로 방전 저항(RD)의 타단은 플로팅 상태로 전이되어 방전 저항(RD)에 의해 발생되는 누설 전류는 전혀 없다. 이때 트랜지스터(Q2)의 온/오프를 제어하는 제1 전원전압(IN1)으로 트랜지스터(Q6)의 오프/온을 제어한다.

이러한 회로 동작을 통해 도 16에서 도시한 바와 같이, 상기한 도 14에서 도시한 킥백 보상 파형과 동일한 결과를 제공함과 함께 LCD 모듈의 소비 전력을 줄일수 있다.

한편, 일반적으로 디스플레이 장치에서는 타이밍 포맷상 수직 공백 시간을 표시하는 별도의 컨트롤 신호가 필수적으로 존재한다. 이러한 별도의 수직 공백 시간을 표시하는 신호에 동기하여 트랜지스터(Q2)를 턴-오프시키므로써, 액정 표시 장치의 소비 전력을 최소화할 수 있다.

그러면, 수직 공백 시간을 표시하는 신호를 이용하여 액정 표시 장치의 소비 전력을 최소화하기 위한 일례를 첨부하는 도면을 참조하여 설명한다.

도 17은 본 발명의 제4 실시예에 따른 클럭 발생 회로를 설명하기 위한 도면이고, 도 18은 상기한 도 17에 의한 구동 파형의 시뮬레이션 결과를 설명하기 위한 도면이다.

도 17을 참조하면, 본 발명의 제4 실시예에 따른 클럭 발생 회로는 제1 스위칭부(210), 턴-온 전압 제어부(220), 제2 스위칭부(230), 턴-오프 전압 제어부(240) 및 방전부(250)를 포함하고, 상기한 도 12와 비교할 때 제1 스위칭부(210)에 구비되는 트랜지스터(Q1)의 에미터를 통해 수직 블랭크 신호(VBS; Vertical Blank Signal)를 인가하는 것이 상이하므로 상세한 설명은 생략한다.

동작시, 수직 공백 시간동안 수직 블랭크 신호(VBS)가 인가되어 트랜지스터(Q1)는 턴-오프되고, 트랜지스터(Q2)의 베이스 전류는 차단되어 트랜지스터(Q2)를 턴-오프시키므로써 액정 표시 장치의 소비 전력을 최소화시킬 수 있다.

즉, 수직 공백 시간 동안 클럭이 발생되지 않도록 게이트 오프 전압(Voff) 레벨을 유지하도록 제어하므로써 클럭 발생시의 캐패시터(C1)의 충/방전에 의한 소비 전력을 제거할 수 있다.

도 18에 도시된 시뮬레이션 결과에서 확인할 수 있듯이 수직 블랭크 신호(VBS) 구간에서 클럭 신호(CKV)의 발생을 억제시켜 소비 전력을 절감시킬 수 있다.

그러면, a-TFT 게이트 쉬프트 레지스터 회로를 내장하는 TFT LCD를 구동하기 위해 기존의 타이밍 콘트롤러를 이용하는 일례를 첨부하는 도면을 참조하여 설명한다.

한편, a-TFT 게이트 쉬프트 레지스터 회로를 내장하는 TFT LCD를 구동하기 위해 별도의 타이밍 콘트롤러의 개발없이 기존의 타이밍 콘트롤러를 이용한 클럭 발생 회로를 첨부하는 도면을 참조하여 설명한다.

도 19는 일반적으로 게이트 드라이버 IC를 갖는 TFT LCD에서 타이밍 제어부의 출력을 설명하기 위한 파형도이다.

도 19에 도시한 바와 같이, 일반적으로 타이밍 제어부에서 출력되는 신호는 게이트 드라이버 IC의 쉬프트 레지스터를 동작시키기 위한 1H 주기의 CPV 신호, TFT LCD 내의 게이트 파형 지연 현상만큼 게이트 IC 출력을 억제시키는 OE(Output Enable) 신호, 그리고 수직 동기 시작 신호인 STV(STart Vertical) 신호를 포함한다.

여기서, 일반적인 OE 신호는 게이트 드라이버 IC의 마지막 출력이 발생된 이후부터 다음 프레임의 STV 신호가 발생되기까지의 수직 공백 시간 동안에는 게이트 드라이버 IC 출력이 억제되도록 풀 하이 상태를 유지하고, 그 이외의 시간에서는TFT LCD내의 게이트 파형 지연 시간 동안 일정 듀티의 하이 상태를 갖는 1H 주기의 펄스이다.

이러한 STV와 OE 신호를 이용하여 2H 주기의 신호를 발생하기 위해 첨부하는 도 20과 같은 D-플립플롭을 이용한다.

도 20은 본 발명에 따라 2H 주기의 신호를 발생하기 위한 D-플립 플롭을 도시한다.

도 20을 참조하면, STV 신호에 의해 D-플립플롭이 클리어(CLEAR)되어 QB는 하이 레벨이 되며, OE 신호의 라이징 에지에 토글되는 2H 주기의 신호가 발생하게 된다.

즉, 클리어단(/CLR)에 STV 신호를 입력받은 후 클럭단(CLK)에 입력되는 OE 신호에 동기하여 2H를 1주기로 하여 50% 듀티를 갖는 Q 신호와 QB 신호를 각각 발생시킨다. 이때, 발생된 QB 신호는 도 21에 도시한 바와 같이 홀수번째 게이트 라인(GATE ODD LINE)용 제1 클럭 제어신호(CKV)의 생성을 위해 OCS(ODD CLOCK SIGNAL)로 사용하고, Q 신호는 도 21에 도시한 바와 같이 짝수번째 게이트 라인(GATE EVEN LINE)용 제2 클럭 제어신호(CKVB)의 생성을 위해 ECS(EVEN CLOCK SIGNAL)로 사용한다.

그러면, 도 21에 도시한 신호들 중 CPV, OE, OSC 신호를 이용하여 제1 클럭신호(CKV)를 발생시키는 실시예를 설명한다.

도 22는 본 발명의 제5 실시예에 따른 클럭 발생 회로를 설명하기 위한 도면이고, 도 23a는 상기한 도 22에 의한 홀수번째 클럭(CKV) 발생을 위한 신호이고,도 23b는 상기한 도 22에 의한 짝수번째 클럭(CKVB) 발생을 위한 신호이다.

도 22를 참조하면, 본 발명의 제5 실시예에 따른 클럭 발생 회로는 제1 스위칭부(210), 턴-온 전압 제어부(220), 제2 스위칭부(230), 턴-오프 전압 제어부(240), 방전부(250), 방전 제어부(260) 및 제3 스위칭부(212)를 포함한다.

제1 스위칭부(210)는 에미터단이 접지되고, 콜렉터단이 턴-온 전압 제어부(220)에 연결된 트랜지스터(Q1)와, 일단이 트랜지스터(Q1)의 베이스단에 연결되고 CPV에 연결된 저항(R1)으로 이루어져, CPV에 의해 온/오프 스위칭되어 턴-온 전압 제어부(220)의 기동을 제어한다.

턴-온 전압 제어부(220)는 에미터단이 전원(V1)에 연결되고, 콜렉터단이 출력단에 연결된 트랜지스터(Q2)와, 일단이 트랜지스터(Q2)의 에미터단에 연결되고 타단이 트랜지스터(Q2)의 베이스단에 연결된 저항(R2), 일단이 트랜지스터(Q2)의 콜렉터단에 연결되고, 타단이 제1 스위칭부(210)에 연결된 저항(R3)으로 이루어져, 제1 스위칭부(210)의 제어에 의해 온되어 전원(V1)을 클럭 신호(CKV)로 하여 출력단을 통해 출력한다.

제2 스위칭부(230)는 에미터단이 OE에 연결되고 콜렉터단이 턴-오프 전압 제어부(240)에 연결된 트랜지스터(Q3)와, 일단이 트랜지스터(Q3)의 베이스단에 연결되고 타단이 OCS 연결된 저항(R6)으로 이루어져, OCS의 레벨에 의해 온/오프되어 턴-오프 전압 제어부(240)의 기동을 제어한다.

턴-오프 전압 제어부(240)는 에미터단이 전원전압(V3)에 연결되고 콜렉터단이 출력단에 연결된 트랜지스터(Q4)와, 일단이 트랜지스터(Q4)의 베이스단에 연결되고 타단이 제2 스위칭부(230)에 연결된 저항(R5)과, 일단이 트랜지스터(Q4)의 에미터단에 공통되어 전원전압(V3)에 연결되고 타단이 저항(R5)의 타단에 공통되어 제2 스위칭부(230)에 연결된 저항(R20)으로 이루어져, 제2 스위칭부(230)의 제어에 의해 기동되어 오프 레벨의 클럭 신호를 출력단을 통해 출력한다.

방전부(250)는 방전 저항(RD)으로 이루어져, 캐패시터(C1)에 게이트 온 전압(Von)의 충전 후 제1 게이트 온 전압(Von1) 레벨이 되도록 방전시킨다.

방전 제어부(260)는 트랜지스터(Q5), 저항(R59), 트랜지스터(Q6), 저항(R60) 및 저항(R61)으로 이루어져, 턴-온 전압 제어부(220)에 의해 턴-온 전압, 또는 클럭 신호(CKV)가 출력될 때 턴 오프되어 방전부(250)를 통해 누설되는 누설 전류를 차단한다.

보다 상세히는, 트랜지스터(Q5)는 에미터단이 전원전압(V34)에 연결되고, 베이스단이 저항(R59)을 경유하여 CPV에 연결된다. 트랜지스터(Q6)는 에미터단이 전원전압(V33)에 연결되고, 베이스단이 저항(R60)을 경유하여 트랜지스터(Q5)의 콜렉터단에 연결되고, 컬렉터단이 방전부(250)에 연결된다. 저항(R61)의 일단은 트랜지스터(Q6)의 에미터단에 연결되고 타단은 트랜지스터(Q6)의 콜렉터단에 연결된다.

제3 스위칭부(212)는 에미터단이 OE 신호에 연결되고 콜렉터단이 제1 스위칭부에 연결된 트랜지스터(Q7), 일단이 OCS에 연결되고 타단이 트랜지스터(Q7)의 베이스단에 연결된 저항(R7)으로 이루어져, OCS 신호를 근거로 온/오프되어 OE 신호를 제1 스위칭부(210)에 제공한다.

동작시, 게이트 온 전압(Von)을 CKV 라인에 인가하는 트랜지스터(Q2)의 제어를 위해 트랜지스터(Q1)의 에미터와 연결되는 트랜지스터(Q7)의 베이스와 에미터의 제어신호 입력으로 각각 OCS와 OE 신호를 인가하고, 트랜지스터(Q1)의 베이스에서는 CPV 신호를 인가한다.

그리고 게이트 오프 전압(Voff) 레벨을 CKV 라인에 인가하는 트랜지스터(Q4)의 제어 신호로서 OE 신호를 인가하고, 킥백 보상용 신호를 발생시키는 트랜지스터(Q6)의 제어 신호로서 CPV 신호를 인가하는 특징을 갖는다.

따라서, 트랜지스터(Q2)가 턴-온되는 조건은 OE 신호가 로우 레벨이고, OCS 신호가 하이 레벨이며, CPV 신호가 하이 레벨이다. 그리고 트랜지스터(Q4)는 OE 신호가 하이일 때만 턴-온되고, 트랜지스터(Q6)는 CPV 신호가 로우 레벨일 때 턴-온된다.

이처럼 턴-온 전압 제어부(220)의 트랜지스터(Q2)의 턴-온시, 턴-오프 전압 제어부(230)의 트랜지스터(Q4)나 방전제어부(260)의 트랜지스터(Q6)가 턴-온되는 상황을 제거할 수 있어 소비 전력의 증가를 차단한다.

상기 회로의 시뮬레이션 결과는 도 23a와 같다. 즉, 기존의 타이밍 컨트롤러로부터 출력되는 OE신호와 STV 신호를 이용하여 ECS와 OCS를 각각 생성할 수 있고, 이러한 OCS 신호를 이용하여 제1 클럭 신호(CKV)를 발생시킬 수 있음을 확인할 수 있다.

이상의 본 발명의 제5 실시예에서는 제1 클럭 신호(CKV)를 발생하는 회로를 위주로 설명하였으나, 상기 제1 클럭 신호에 위상이 반전하는 제2 클럭 신호(CKVB)를 발생하기 위해서는 상기 도 22의 회로도에서 OCS 신호를 ECS 신호로 대체하면도 23b에 도시된 파형을 얻을 수 있다.

이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

이상에서 설명한 바와 같이, 본 발명의 다양한 실시예들에 의하면, a-TFT 게이트 회로를 내장하는 TFT LCD를 구동하기 위한 클럭 신호(CKV, CKVB)를 발생시키는 본 발명의 방법으로써 일반적인 연산증폭기를 이용하여 클럭을 발생할 때 OP AMP의 특성에 의해 필수적으로 수반되는 슬루 레이트의 문제에 의해 발생되는 충전율 저하를 방지할 수 있다.

또한, 킥백 보상용 클럭 신호를 발생하므로써, 킥백 현상에 의해 발생되는 플리커 문제를 해결하여 액정 표시 장치의 화질을 개선할 수가 있고, 소비전력을 개선할 수 있다.

또한, 종래의 타이밍 콘트롤러를 변경하지 않고서도 클럭 신호를 발생시킬 수 있기 때문에 a-TFT 게이트 회로를 내장하는 TFT LCD에 이용되는 타이밍 컨트롤러의 개발 비용을 절감할 수 있다.

Claims (11)

1. 외부로부터 제공되는 저전압의 클럭 신호를 증폭하여 고전압의 클럭 신호를 액정 표시 장치에 제공하는 클럭 발생 회로에 있어서,

   상기 저전압의 클럭 신호를 근거로 제1 스위칭 신호를 출력하는 제1 스위칭부;

   상기 고전압의 최대치 전원전압에 연결되고, 상기 제1 스위칭 신호에 응답하여 TFT 스위칭 소자의 턴-온/오프를 제어하기 위해 출력되는 클럭 신호의 턴-온을 제어하는 턴-온 전압 제어부;

   상기 저전압의 클럭 신호를 근거로 제2 스위칭 신호를 출력하는 제2 스위칭부; 및

   상기 고전압의 최소치 전원전압에 연결되고, 상기 제2 스위칭 신호에 응답하여 상기 클럭 신호의 턴-오프를 제어하는 턴-오프 전압 제어부를 포함하는 클럭 발생 회로.
2. 제1항에 있어서, 상기 클럭 발생 회로는 게이트 온 전압의 충전후 킥백 전압의 보상을 위해 상기 게이트 온 전압보다 작은 제1 게이트 온 전압이 되도록 방전하는 방전부를 더 포함하는 것을 특징으로 하는 클럭 발생 회로.
3. 제2항에 있어서, 상기 클럭 발생 회로는 상기 방전부를 통해 누설되는 누설전류를 차단하는 방전 제어부를 더 포함하는 것을 특징으로 하는 클럭 발생 회로.
4. 제1항에 있어서, 상기 제1 스위칭부는 수직 공백 시간 동안 인가되는 소정의 수직 블랭크 신호를 인가받고, 상기 저전압의 클럭 신호를 근거로 제1 스위칭 신호를 출력하는 것을 특징으로 하는 클럭 발생 회로.
5. 외부로부터 제공되는 저전압의 클럭 신호를 증폭하여 고전압의 클럭 신호를 액정 표시 장치에 제공하는 클럭 발생 회로에 있어서,

   외부로부터 OE 신호를 제공받고, 상기 OE 신호와 STV 신호를 근거로 발생된 OCS 신호 또는 ECS 신호에 응답하여 제1 스위칭 신호를 출력하는 제1 스위칭부;

   상기 제1 스위칭 신호를 제공받고, 외부로부터 제공되는 CPV 신호에 응답하여 제2 스위칭 신호를 출력하는 제2 스위칭부;

   상기 고전압의 최대치 전원전압에 연결되고, 상기 제2 스위칭 신호에 응답하여 TFT 스위칭 소자의 턴-온/오프를 제어하는 클럭 신호의 턴-온을 제어하는 턴-온 전압 제어부;

   상기 OE 신호를 제공받고, 상기 OCS 신호 또는 ECS 신호에 응답하여 제3 스위칭 신호를 출력하는 제3 스위칭부;

   상기 고전압의 최소치 전원전압에 연결되고, 상기 제3 스위칭 신호에 응답하여 상기 클럭 신호의 턴-오프를 제어하는 턴-오프 전압 제어부;

   상기 TFT 스위칭 소자의 게이트 온 전압 충전후 상기 게이트 온 전압보다는작은 제1 게이트 온 전압이 되도록 방전하는 방전부; 및

   상기 CPV 신호에 응답하여 상기 방전부를 통해 누설되는 누설 전류를 차단하는 방전 제어부를 포함하는 클럭 발생 회로.
6. 제5항에 있어서, 상기 OCS 신호는

   상기 OE 신호와 STV 신호를 근거로 발생되어, 홀수번째 게이트 라인의 구동을 위한 제1 클럭 신호를 생성하는 것을 특징으로 하는 클럭 발생 회로.
7. 제5항에 있어서, 상기 ECS 신호는

   상기 OE 신호와 STV 신호를 근거로 발생되어, 짝수번째 게이트 라인의 구동을 위한 제2 클럭 신호를 생성하는 것을 특징으로 하는 클럭 발생 회로.
8. 제5항에 있어서, 상기 클럭 발생 회로는 클리어단에 STV 신호를 입력받고, 클럭단에 입력되는 OE 신호에 동기하여 일단을 통해 상기 OCS 신호를 출력하고, 타단을 통해 상기 ECS 신호를 출력하는 D-플립플롭을 더 포함하는 것을 특징으로 하는 클럭 발생 회로.
9. 투명기판 상에 형성된 표시 셀 어레이 회로, 데이터 구동회로, 게이트 구동회로를 포함하고, 상기 표시 셀 어레이 회로는 복수의 데이터 라인들과 복수의 게이트 라인과 TFT 스위칭 소자를 포함하고, 각 표시 셀회로는 대응하는 데이터 및게이트 라인 쌍에 연결된 액정 표시 장치에 있어서,

   상기 게이트 구동회로는,

   복수의 스테이지들이 종속 연결되고, 첫 번째 스테이지에는 개시신호가 입력단자에 결합되고, 각 스테이지들의 출력신호에 의해 상기 복수의 게이트 라인들을 순차적으로 선택하는 쉬프트 레지스터로 구성되며, 상기 쉬프트 레지스터의 홀수번째 스테이지들의 제1 클럭단자와 제2 클럭단자에는 소정의 클럭 발생 회로로부터 제공되는 제1 클럭신호와 상기 제1 클럭신호와는 위상이 반전하는 제2 클럭신호가 각각 제공되고, 짝수번째 스테이지들의 제1 클럭단자와 제2 클럭단자에는 상기 클럭 발생 회로로부터 제공되는 상기 제2 클럭신호와 상기 제1 클럭신호가 각각 제공되며,

   상기 클럭 발생 회로는,

   상기 저전압의 클럭 신호를 근거로 제1 스위칭 신호를 출력하는 제1 스위칭부;

   상기 제1 스위칭 신호에 응답하여, TFT 스위칭 소자의 턴-온/오프를 제어하기 위해 출력되는 제1 또는 제2 클럭 신호의 턴-온을 제어하는 턴-온 전압 제어부;

   상기 저전압의 클럭 신호를 근거로 제2 스위칭 신호를 출력하는 제2 스위칭부; 및

   상기 제2 스위칭 신호에 응답하여, 상기 제1 또는 제2 클럭 신호의 턴-오프를 제어하는 턴-오프 전압 제어부를 포함하여, 외부로부터 제공되는 저전압의 클럭 신호를 증폭하여 상기 쉬프트 레지스터에 고전압의 제1 또는 제2 클럭 신호를 출력하는 것을 특징으로 하는 액정 표시 장치.
10. 투명기판 상에 형성된 표시 셀 어레이 회로, 데이터 구동회로, 게이트 구동회로를 포함하고, 상기 표시 셀 어레이 회로는 복수의 데이터 라인들과 복수의 게이트 라인과 TFT 스위칭 소자를 포함하고, 각 표시 셀회로는 대응하는 데이터 및 게이트 라인 쌍에 연결된 액정 표시 장치에 있어서,

    상기 게이트 구동회로는,

    복수의 스테이지들이 종속 연결되고, 첫 번째 스테이지에는 개시신호가 입력단자에 결합되고, 각 스테이지들의 출력신호에 의해 상기 복수의 게이트 라인들을 순차적으로 선택하는 쉬프트 레지스터로 구성되며, 상기 쉬프트 레지스터의 홀수번째 스테이지들의 제1 클럭단자와 제2 클럭단자에는 소정의 클럭 발생 회로로부터 제공되는 제1 클럭신호와 상기 제1 클럭신호와는 위상이 반전하는 제2 클럭신호가 각각 제공되고, 짝수번째 스테이지들의 제1 클럭단자와 제2 클럭단자에는 상기 클럭 발생 회로로부터 제공되는 상기 제2 클럭신호와 상기 제1 클럭신호가 각각 제공되며,

    상기 클럭 발생 회로는,

    외부로부터 OE 신호를 제공받고, 상기 OE 신호와 STV 신호를 근거로 발생된 OCS 신호 또는 ECS 신호에 응답하여 제1 스위칭 신호를 출력하는 제1 스위칭부;

    상기 제1 스위칭 신호를 제공받고, 외부로부터 제공되는 CPV 신호에 응답하여 제2 스위칭 신호를 출력하는 제2 스위칭부;

    상기 고전압의 최대치 전원전압에 연결되고, 상기 제2 스위칭 신호에 응답하여 TFT 스위칭 소자의 턴-온/오프를 제어하는 클럭 신호의 턴-온을 제어하는 턴-온 전압 제어부;

    상기 OE 신호를 제공받고, 상기 OCS 신호 또는 ECS 신호에 응답하여 제3 스위칭 신호를 출력하는 제3 스위칭부;

    상기 고전압의 최소치 전원전압에 연결되고, 상기 제3 스위칭 신호에 응답하여 상기 클럭 신호의 턴-오프를 제어하는 턴-오프 전압 제어부;

    상기 TFT 스위칭 소자의 게이트 온 전압 충전후 상기 게이트 온 전압보다는 작은 제1 게이트 온 전압이 되도록 방전하는 방전부; 및

    상기 CPV 신호에 응답하여 상기 방전부를 통해 누설되는 누설 전류를 차단하는 방전 제어부를 포함하여, 외부로부터 제공되는 저전압의 클럭 신호를 증폭하여 상기 쉬프트 레지스터에 고전압의 제1 또는 제2 클럭 신호를 출력하는 것을 특징으로 하는 액정 표시 장치.
11. 제10항에 있어서, 상기 액정 표시 장치는 클리어단에 STV 신호를 입력받고, 클럭단에 입력되는 OE 신호에 동기하여 일단을 통해 상기 OCS 신호를 출력하고, 타단을 통해 상기 ECS 신호를 출력하는 D-플립플롭을 더 포함하는 것을 특징으로 하는 액정 표시 장치.