JPH06317807A - マトリクス表示装置およびその駆動方法 - Google Patents

マトリクス表示装置およびその駆動方法

Info

Publication number
JPH06317807A
JPH06317807A JP10574193A JP10574193A JPH06317807A JP H06317807 A JPH06317807 A JP H06317807A JP 10574193 A JP10574193 A JP 10574193A JP 10574193 A JP10574193 A JP 10574193A JP H06317807 A JPH06317807 A JP H06317807A
Authority
JP
Japan
Prior art keywords
data signal
pixel
pixels
signal line
scanning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10574193A
Other languages
English (en)
Inventor
Kenichi Kato
憲一 加藤
Yutaka Yoneda
裕 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP10574193A priority Critical patent/JPH06317807A/ja
Priority to US08/238,517 priority patent/US5777591A/en
Publication of JPH06317807A publication Critical patent/JPH06317807A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3666—Control of matrices with row and column drivers using an active matrix with the matrix divided into sections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp

Abstract

(57)【要約】 【目的】 簡単な構成によって表示品位を格段に向上す
ることができるマトリクス表示装置及びその駆動方法を
提供する。 【構成】 走査基板１５上に、Ｍ行Ｎ列のマトリクス状
に配列されている画素１２は、全行に亘って１列目から
Ｎ／２列目までの第１画素群２８と、（Ｎ／２＋１）列
目からＮ列目までの第２画素群２９とに区分される。第
１画素群２８に於て、各行毎の画素電極２２にそれぞれ
共通に接続され、各走査信号線１９とそれぞれ平行な複
数の第１制御線３０が、走査基板１５上に形成される。
また、第２画素群２９に於て、各行毎の画素電極２２に
それぞれ共通に接続され、各走査信号線１９とそれぞれ
平行で、第１制御線３０と電気的に遮断されている複数
の第２制御線３１が、走査基板１５上に形成される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、例として、アクティブ
マトリクス液晶表示装置などのマトリクス表示装置およ
びその駆動方法に関する。
【０００２】
【従来の技術】図１３は、従来技術のＴＦＴ（薄膜トラ
ンジスタ）を用いたアクティブマトリクス型液晶表示装
置（以下、表示装置）１のブロック図であり、図１４
は、表示装置１の画素２の電気的等価回路を示すブロッ
ク図である。従来技術に於いて、表示装置１は、走査基
板と対向基板とが対向し、相互の間に液晶が注入され、
周囲がシール材でシールされた構成を有している。該走
査基板３上には、相互に平行な複数のデータ信号線４
と、該データ信号線４の延びる方向と垂直な方向に延
び、相互に平行な複数の走査信号線５とが配置される。
該複数のデータ信号線４と複数の走査信号線５との各交
点近傍に、それぞれ画素２が配置され、各画素２は、走
査基板３上に於て、Ｍ行Ｎ列のマトリクス状に配列され
ている。
【０００３】各画素２は、前記液晶層の等価容量６と補
助容量７とを含んで構成される。各画素２は、画素２毎
に設けられたＴＦＴ８のドレインに接続され、ＴＦＴ８
において、走査信号線５にゲートが接続されデータ信号
線４にソースが接続される。各ＴＦＴ８は、走査信号線
５からの走査信号によって、電気的に導通または遮断状
態が切換られる。前記各データ信号線４はデータ出力回
路９に接続され、各走査信号線５は走査回路１０に接続
される。
【０００４】図１５は、表示装置１の動作状態を説明す
るタイムチャートである。図１５を併せて参照して、表
示装置１の表示動作について説明する。データ出力回路
９には、図１５（１）に示される映像信号Ｓｇが入力さ
れる。この映像信号Ｓｇは、水平走査期間毎にその極性
が反転されている。データ出力回路８は、前記水平走査
期間内に於て、該映像信号Ｓｇを予め定める一定の時間
間隔でサンプリングすると同時に、該水平走査期間毎に
各データ信号線４に出力する。このため、データ信号線
４の電位は、図１５（２）〜同図（４）に示す波形とな
る。
【０００５】ここで、データ信号線４がＮ本である場
合、図１３（２）のデータ信号は、１列目のデータ信号
線４における電位を示し、図１３（３）のデータ信号
は、Ｎ／２列目のデータ信号線４における電位を示し、
図１３（４）のデータ信号は、Ｎ列目のデータ信号線４
における電位を示す。図１３（５）及び同図（６）は、
走査回路１０によって、ｍ（１≦ｍ≦Ｍ−１）本目及び
（ｍ＋１）本目の走査信号線５にそれぞれ印加される走
査信号の波形を示す。
【０００６】データ信号線４に印加されたデータ信号
は、走査信号線５における走査信号がＴＦＴ８の閾値電
圧以下となり、ＴＦＴ８がオフするまでの期間に亘り、
前記画素に書き込まれる。
【０００７】
【発明が解決しようとする課題】従来の駆動方法に於
て、データ信号線４に印加されるデータ信号は、水平走
査期間における有効表示期間内に切り替わるため、走査
信号線５に印加される走査信号を、前記映像信号の水平
走査期間におけるブランキング期間内に立ち下げなけれ
ばならない。このため、Ｎ列目のデータ信号線４におけ
るデータ信号が切り替わってから、現水平走査期間に対
応する走査信号線５における走査信号が立ち下がるまで
の図１５に示す期間Ａは、最大で水平走査期間の２割程
度となる。ここで、走査信号線５の数が多くなった場
合、即ち水平走査期間の時間長さが短くなった場合、ブ
ランキング期間の水平走査期間に対する割合は一定であ
るため、期間Ａは必然的に短くなる。このため、Ｎ列目
付近のデータ信号線４に接続された画素電極に対して、
液晶が完全に予め定めた表示状態に切り替わるに必要な
充分な書込み時間を確保することが困難になり、画面上
に表示むらが生じるという問題点がある。
【０００８】この様な問題点を解決しようとする他の従
来技術として、特開昭６２ー４３６２２に開示されてい
る走査信号線を分割する技術がある。この従来技術は、
走査基板における走査信号線を、走査基板の行方向に沿
って複数に分割し、分割されて得られた複数列毎の走査
信号線を、相互に位相が異なる独立した信号によって駆
動する。これによって、前記複数列毎の走査信号線に対
応する画素ブロック内の各画素に対して、充分な書込み
時間を確保するようにしている。一方、この従来技術に
於て、走査信号線を分割して得られた複数の画素ブロッ
ク毎に走査回路素子が必要であり、表示装置の部品点数
が増大し、かつ多数の走査回路素子を実装するための走
査基板の構成が複雑になるという新たな問題点を生じ
る。
【０００９】本発明は、上記問題点を解決しようとして
成されたものであり、簡単な構成によって表示品位を格
段に向上することができるマトリクス表示装置及びその
駆動方法を提供することが本発明の目的である。
【００１０】
【課題を解決するための手段】本発明のマトリクス表示
装置は、基板上にマトリクス状に配列され、行方向に沿
って１列または複数列毎に複数のグループに区分された
複数の画素と、複数の画素の間に配置され、列方向に沿
い、相互に平行な複数のデータ信号線と、該複数の画素
の間に配置され、行方向に沿い、相互に平行な複数の走
査信号線と、行方向に沿う複数の画素と、該行方向に沿
う複数の画素に対応する複数のデータ信号線とにそれぞ
れ接続され、且つ各走査信号線にそれぞれ接続されてい
る複数の第１スイッチ素子と、該画素の複数のグループ
の、少なくとも一つのグループにおける該複数の画素
と、該複数の画素における各画素がそれぞれ接続されて
いるデータ信号線とに、各第１スイッチ素子と直列に接
続されている複数の第２スイッチ素子と、該複数のデー
タ信号線毎に映像信号の水平走査期間内の所定のタイミ
ングで該映像信号をサンプリングすると同時にデータ信
号線に出力するデータ信号線駆動手段とを備えており、
そのことによって、上記目的が達成される。
【００１１】また、本発明のマトリクス表示装置の駆動
方法は、基板上にマトリクス状に配列され、行方向に沿
って１列または複数列毎に複数のグループに区分された
複数の画素と、複数の画素の間に配置され、列方向に沿
い、相互に平行な複数のデータ信号線と、該複数の画素
の間に配置され、行方向に沿い、相互に平行な複数の走
査信号線と、行方向に沿う複数の画素と、該行方向に沿
う複数の画素に対応する複数のデータ信号線とにそれぞ
れ接続され、且つ各走査信号線にそれぞれ接続されてい
る複数の第１スイッチ素子と、該画素の複数のグループ
の少なくとも一つのグループにおける該複数の画素と、
該複数の画素における各画素がそれぞれ接続されている
データ信号線とに、各第１スイッチ素子と直列に接続さ
れている複数の第２スイッチ素子と、該複数のデータ信
号線毎に映像信号の水平走査期間内の所定のタイミング
で、該映像信号をサンプリングすると同時にデータ信号
線に出力するデータ信号線駆動手段とを含むマトリクス
表示装置の該複数のデータ信号線に、該データ信号線駆
動手段によって、映像信号の水平走査期間毎に、該水平
期間に対応する水平映像信号を出力して表示を行うマト
リクス表示装置の駆動方法であって、画素行に接続され
た該複数の第１スイッチ素子を導通させる水平走査信号
を、当該画素行に表示を行う映像信号の水平走査期間を
含め、当該画素行の次段の画素行に表示を行う映像信号
の水平走査期間まで走査信号線に入力し、当該画素行の
水平走査信号の走査期間の内、少なくとも次段の画素行
に表示を行う映像信号の水平走査期間において、該デー
タ信号線駆動手段によって、次段の画素行に表示を行う
映像信号がサンプリング及び出力されるデータ信号線に
接続された画素を含む該画素のグループの第２スイッチ
素子を当該期間遮断する各工程を備えており、そのこと
によって、上記目的が達成される。
【００１２】
【作用】本発明に従えば、基板上に複数の画素がマトリ
クス状に配列され、該複数の画素は、行方向に沿って１
列または複数列毎に複数のグループに区分されている。
該複数の画素の間において、列方向に沿い、相互に平行
な複数のデータ信号線が配置され、また、該複数の画素
の間において、行方向に沿い、相互に平行な複数の走査
信号線が配置されている。行方向に沿う複数の画素を、
該行方向に沿う複数の画素に対応する複数のデータ信号
線にそれぞれ接続している。各走査信号線にそれぞれ接
続されている複数の第１スイッチ素子が設けられてい
る。該画素の複数のグループの少なくとも一つのグルー
プにおける該複数の画素と、該複数の画素における各画
素がそれぞれ接続されているデータ信号線とに、各第１
スイッチ素子と直列に、複数の第２スイッチ素子が接続
されている。該複数のデータ信号線において、データ信
号線毎に映像信号の水平走査期間内の所定のタイミング
で該映像信号をサンプリングすると同時にデータ信号線
に出力するデータ信号線駆動手段が設けられている。
【００１３】これによって、該画素の複数のグループ毎
に、該グループを駆動する回路素子を設ける必要がな
く、表示装置の部品点数を削減することができる。更に
駆動回路素子を実装するための基板の構成を簡略化する
ことができる。
【００１４】また、本発明のマトリクス表示装置の駆動
方法において、まず、画素行に接続された該複数の第１
スイッチ素子を導通させる水平走査信号を、当該画素行
に表示を行う映像信号の水平走査期間を含め、当該画素
行の次段の画素行に表示を行う映像信号の水平走査期間
まで、水平走査線に入力する。当該画素行の水平走査信
号の走査期間の内、少なくとも次段の画素行に表示を行
う映像信号の水平走査期間において、該データ信号線駆
動手段によって、次段の画素行に表示を行う映像信号が
サンプリング及び出力されるデータ信号線に接続された
画素を含む該画素のグループの第２スイッチ素子を、当
該期間遮断する。
【００１５】本発明の駆動方法によれば、当該画素行の
全ての画素のグループは、グループ内の画素に表示を行
う映像信号が、グループ内の全てのデータ信号線にサン
プリング及び出力された後の第１スイッチ素子及び第２
スイッチ素子の導通期間を十分に確保できる。これによ
って、該残余のグループの画素に対して、映像信号を表
示むらが生じないように書き込むことができる。従っ
て、走査信号線の数が多くなり、水平走査期間の時間長
さが短くなった場合において、行方向の全ての画素に対
して、映像信号を表示むらを生じないように書き込むこ
とができ、表示品位を格段に向上することができる。
【００１６】
【実施例】本発明を実施例について以下に説明する。図
１〜図１２に本発明の一実施例を示す。図１は本発明の
一実施例のアクティブマトリクス液晶表示装置（以下、
表示装置）１１の平面図であり、図２は表示装置１１の
画素１２付近の断面図であり、図３は表示装置１１の画
素１２付近の電気的等価回路を示すブロック図である。
【００１７】本実施例の表示装置１１は、表示部１３と
駆動回路１４とを有している。表示部１３は、Ｍ行Ｎ列
のマトリクス状に配列された複数の画素電極２２と配向
膜２３とが形成されている走査基板１５と、対向電極２
４と配向膜２５とが形成されている対向基板１６とを対
向させ、相互の間に液晶１７を注入し、周囲をシール材
でシールした構成を有している。該走査基板１５上にお
いて、前記マトリクス状に配列されている複数の画素電
極２２の間に、相互に平行なＮ本のデータ信号線１８
と、該データ信号線１８の延びる方向と垂直な方向に延
び、相互に平行なＭ本の走査信号線１９とが形成されて
いる。該複数のデータ信号線１８と複数の走査信号線１
９との各交点近傍に、それぞれ前記画素電極２２を備え
る画素１２が設けられている。。
【００１８】走査基板１５上に、Ｍ行Ｎ列のマトリクス
状に配列されている画素１２は、本実施例に於て、行方
向に沿って２分割される。即ち、全行に亘って１列目か
らＮ／２列目までの第１画素群２８と、（Ｎ／２＋１）
列目からＮ列目までの第２画素群２９とに区分される。
第１画素群２８に於て、各行毎の画素電極２２にそれぞ
れ共通に接続され、各走査信号線１９とそれぞれ平行な
複数の第１制御線３０が、走査基板１５上に形成され
る。また、第２画素群２９に於て、各行毎の画素電極２
２にそれぞれ共通に接続され、各走査信号線１９とそれ
ぞれ平行で、第１制御線３０と電気的に遮断されている
複数の第２制御線３１が、走査基板１５上に形成され
る。
【００１９】前記データ信号線１８は、データ出力回路
３２に接続され、データ出力回路３２は、外部から入力
された映像信号を、後述するように水平走査期間毎に、
各データ信号線１８に出力する。前記走査信号線１９
は、走査回路３３に接続され、走査回路３３は、前記水
平走査期間毎に、該水平走査期間の有効表示期間に亘っ
て、走査信号を各走査信号線１９に順次的に出力する。
これらのデータ出力回路３２及び走査回路３３は、マイ
クロコンピュータなどとして実現される制御回路３４に
接続され、前述したような動作を行うように制御され
る。これらデータ出力回路３２、走査回路３３及び制御
回路３４を含んで、駆動回路１４が構成される。
【００２０】各画素１２は、画素電極２２と対向電極２
４との間の前記液晶１７の等価容量２０と補助容量２１
とを含んでいる。本実施例に於て、各画素１２毎に、そ
れぞれｎチャネルＴＦＴとして形成される第１ＴＦＴ２
６と、第２ＴＦＴ２７とがそれぞれ設けられる。各画素
電極２２は、画素電極２２毎に設けられている第１ＴＦ
Ｔ２６のドレインに接続され、第１ＴＦＴ２６のソース
は、第２ＴＦＴ２７のドレインに接続される。第２ＴＦ
Ｔ２７のソースはデータ信号線１８に接続される。ま
た、第１ＴＦＴ２６のゲートは、前記走査信号線１９に
接続され、第２ＴＦＴ２７のゲートは、画素１２が画素
群２８、２９のいずれに属するかに対応して、第１制御
線３０あるいは第２制御線３１のいずれかに接続され
る。
【００２１】以上の構成を有する表示装置１１の動作に
ついて説明する。図４は、表示装置１１の動作状態を説
明するタイムチャートである。データ出力回路３２に、
図４（１）に示される映像信号Ｓｇが入力される。この
映像信号Ｓｇは、例としてＮＴＳＣ方式における水平走
査期間Ｈ毎にその極性が反転されている。データ出力回
路３２は、前記水平走査期間Ｈ内に於て、該映像信号Ｓ
ｇを予め定める一定の時間間隔でサンプリングすると同
時に、各データ信号線１８に、水平走査方向に沿って順
次的に出力する。これによって、データ信号線１８の電
位は、図４（２）〜同図（４）に示すように、時間的に
順次遅延したタイミングになる。
【００２２】総計Ｎ列のデータ信号線１８に関して、図
４（２）のデータ信号ＳＤ１は、１列目のデータ信号線
１８における電位を示し、図４（３）のデータ信号ＳＤ
２はＮ／２列目のデータ信号線１８における電位を示
し、図４（４）のデータ信号ＳＤ３は、Ｎ列目のデータ
信号線１８における電位を示す。１列目〜Ｎ列目のデー
タ信号線１８におけるデータ信号ＳＤ１〜ＳＤ３（総称
する場合は、符号ＳＤで示す）は、前記水平走査期間Ｈ
に等しい期間だけ信号が保持される。
【００２３】図４（５）及び同図（６）は、走査回路３
３によって、ｍ（１≦ｍ≦Ｍ−１）本目及び（ｍ＋１）
本目の走査信号線１９に、それぞれ印加される走査信号
ＳＣ１、ＳＣ２（総称する場合は、符号ＳＣで示す）の
波形を示している。本実施例に於て、走査信号ＳＣは、
独自の水平走査期間Ｈａを有する。図４（７）及び同図
（８）に、制御回路３４から第１制御線３０及び第２制
御線３１に出力される周期Ｈのパルス信号である第１制
御信号Ｃ１及び第２制御信号Ｃ２の波形を示している。
この第１制御信号Ｃ１及び第２制御信号Ｃ２と、前記走
査信号ＳＣとのタイミングは以下のようにして定められ
る。
【００２４】まず、第１制御信号Ｃ１の立ち下がり時刻
ｔ７を、ｍ行目の画素行に表示される映像信号が、１列
目のデータ信号線１８にサンプリング及び出力される時
刻ｔ１、Ｎ／２列目のデータ信号線１８にサンプリング
及び出力される時刻ｔ２、データ信号線１８に供給され
たデータ信号が各画素電極２２に充電されるのに必要な
時間長さＴＣ及び水平走査期間の時間長さＨに対して、
下記の第１式を満たすように定める。
【００２５】
【数１】（ｔ２＋ＴＣ）≦ｔ７≦ｔ１＋Ｈ 次に、走査信号ＳＣ１の立ち上がり時刻ｔ４及び第１制
御信号Ｃ１の立ち上がり時刻ｔ６を、前記時刻ｔ７及び
ｍ行目の画素行に表示される映像信号が、Ｎ列目のデー
タ信号線１８にサンプリング及び出力される時刻ｔ３に
対して、下記の第２式および第３式、
【００２６】
【数２】ｔ４≦（ｔ７−ＴＣ）
【００２７】
【数３】（ｔ３＋ＴＣ−Ｈ）≦ｔ６≦（ｔ７−ＴＣ） を満足するように設定する。
【００２８】同様に、走査信号ＳＣ１の立ち下がり時刻
ｔ５及び第２制御信号Ｃ２の立ち下がり時刻ｔ９を、前
記時刻ｔ２、ｔ６及びｍ行目の画素行に表示される映像
信号がＮ列目のデータ信号線１８にサンプリング及び出
力される時刻ｔ３に対して、下記の第４式〜第６式、
【００２９】
【数４】（ｔ３＋ＴＣ）≦ｔ５≦（ｔ６＋Ｈ）
【００３０】
【数５】（ｔ３＋ＴＣ）≦ｔ５≦（ｔ２＋Ｈ）
【００３１】
【数６】（ｔ３＋ＴＣ）≦ｔ９≦（ｔ３＋Ｈ） を満たすように設定する。
【００３２】更に前記時刻ｔ５、ｔ９に対し、第２制御
信号Ｃ２の立ち上がり時刻ｔ８を、下記第７式及び第８
式、
【００３３】
【数７】（ｔ９−Ｈ）≦ｔ８≦（ｔ５−ＴＣ）
【００３４】
【数８】（ｔ９−Ｈ）≦ｔ８≦（ｔ９−ＴＣ） を満たすように設定する。
【００３５】ここで、図４に示す本実施例のタイムチャ
ートに於て、各時刻ｔ１、ｔ２及びｔ３の間に、
【００３６】
【数９】（ｔ２−ｔ１）＜Ｈ／２
【００３７】
【数１０】（ｔ３−ｔ２）＜Ｈ／２
【００３８】
【数１１】ＴＣ＜Ｈ／２ の関係が成立することを利用して、各時刻ｔ１、ｔ２及
びｔ３の間が下記の関係式、
【００３９】
【数１２】（ｔ２＋ＴＣ）＜（ｔ１＋Ｈ／２＋ＴＣ）＝
（ｔ１＋Ｈ）＝ｔ７
【００４０】
【数１３】（ｔ７−ＴＣ）＞（ｔ７−Ｈ）＝ｔ１＝ｔ４
【００４１】
【数１４】 (t3+TC-H)<(t3-H/2)<(t1+H/2)=t6<(t7-H/2)<(t7-TC)
【００４２】
【数１５】 (t3+TC)<(t3+H/2)=t5<(t2+H)<(t1+3H/2)=(t6+H)
【００４３】
【数１６】（ｔ３＋ＴＣ）＜（ｔ３＋Ｈ／２）＝ｔ９＜
（ｔ３＋Ｈ）
【００４４】
【数１７】(t9-H)=(t3-H/2)<t3=t8=(t5-H/2)=(t9-H/2)<
(t5-TC)=(t9-TC) を満足するようにしている。
【００４５】このため制御信号Ｃ１、Ｃ２のハイレベル
期間Ｔ２、Ｔ３は共に等しくなり、
【００４６】
【数１８】Ｔ２＝Ｔ３＝Ｈ／２ となる。
【００４７】以上のように定められるタイミングに基づ
いた表示動作の詳細を、ｍ行目の画素行に表示を行う場
合を例に用いて説明する。
【００４８】走査回路３３は、図４（５）に示すように
ｍ行目の走査信号線１９に、時刻ｔ４においてローレベ
ルからハイレベルに切り替わる走査信号ＳＣ１を出力す
る。この走査信号ＳＣ１によって、第１及び第２画素群
２８、２９における第１ＴＦＴ２６はオンするが、第１
制御信号Ｃ１はオフ状態であり、該第１画素群２８の画
素電極２２にデータ信号は供給されない。
【００４９】また、時刻ｔ４から、該時刻ｔ４以降の制
御信号Ｃ１の最初の立ち上がりタイミングである時刻ｔ
６の間の期間の内、時刻ｔ４から、該時刻ｔ４以降の制
御信号Ｃ２の最初の立ち下がりタイミングである時刻ｔ
１０、
【００５０】
【数１９】ｔ１０＝ｔ９−Ｈ の間の期間に於て、第２制御信号Ｃ２はハイレベルであ
る。一方、この期間に於て、データ出力回路３２から第
２画素群２９に対応するデータ信号線１８には、（ｍ−
１）行目の画素行に表示される映像信号が出力されてい
る。その後、時刻ｔ１０から時刻ｔ６の間の期間におい
ては、第２制御信号Ｃ２はローレベルとなるため、第２
画素群２９の画素電極２２にデータ信号は供給されな
い。従って、前記時刻ｔ４〜時刻ｔ６の間の期間Ｔ１に
おいて、ｍ行目の走査信号線１９への走査信号ＳＣがハ
イレベルであるが、表示部１３のｍ行目の画素行の画素
電極２２には、実際の表示に対応したデータ信号は供給
されない。
【００５１】前記時刻ｔ６において、第１制御信号Ｃ１
は、ハイレベルになり、第２ＴＦＴ２７がオンする。こ
のとき、第１画素群２８に対応するデータ信号線１８
に、ｍ行目の画素行に表示される映像信号が出力されて
おり、第１画素群２８の画素電極２２に実際の表示に対
応したデータ信号が供給されるが、第２画素群２９の画
素電極２２にデータ信号は供給されない。前記時刻ｔ６
から前記期間Ｔ２の長さの期間Ａが経過した時刻ｔ７に
おいて、第１制御信号Ｃ１がローレベルに切り替わり、
第２ＴＦＴ２７がオフする。これ以降、走査信号ＳＣ１
がローレベルに切り替わるまでの期間Ｂを含む期間に於
て、画素電極２２は対向電極２４との間の液晶１７にお
いて、前記データ信号ＳＤを保持する。
【００５２】一方、前記第２制御信号Ｃ２の立ち上がり
タイミングである時刻ｔ８において第２制御信号Ｃ２が
ハイレベルになり、第２画素群２９の第２ＴＦＴ２７が
オンする。この時刻ｔ８において、図４（２）〜同図
（４）に示すように、第２画素群２９に対応するデータ
信号線１８にも、ｍ行目の画素行に表示される映像信号
が出力されており、第２画素群２９の画素電極２２に、
実際の表示に対応したデータ信号が供給される。
【００５３】前記時刻ｔ８から期間Ｔ３の長さの期間Ｃ
が経過した前記時刻ｔ９において、走査信号ＳＣ１がロ
ーレベルに切り替わる。これによって、第１および第２
画素群２８、２９に於ける第１ＴＦＴ２６及び第２画素
群２９における第２ＴＦＴ２７がオフ状態になる。これ
以降の期間に於て、次に、ｍ行目の走査信号線１９の信
号がハイレベルに立ち上がるまで、ｍ行目の第１および
第２画素群２８、２９の画素電極２２は、前記書き込ま
れたデータを保持する。
【００５４】ここで、前記第１制御信号Ｃ１がローレベ
ルに切り替わる時刻ｔ７において、次に走査される（ｍ
＋１）本目の走査信号線１９に、走査回路３３が走査信
号ＳＣ２を出力する。以下、（ｍ＋１）本目の走査信号
線１９に対して、前述したように各信号が印加され、表
示動作が行われる。即ち、（ｍ＋１）本目の走査信号線
１９への走査信号ＳＣ２において、その立ち上がりタイ
ミングから期間Ｔ１が経過するまでの間は、ｍ本目の走
査線１９に関する表示動作の説明と同様に、（ｍ＋１）
行目の画素行の画素電極２２のいずれにおいても、実際
の表示に対応した信号は供給されない。
【００５５】従って、ｍ本目の走査信号線１９に接続さ
れているＮ個の画素電極２２の内、第２画素群２９の画
素電極２２へのデータ信号の書込みは、ｍ本目と（ｍ＋
１）本目との走査信号線１９に関する水平走査期間に亘
って行われることになる。これによって、前記期間Ａ、
Ｃを、データ信号が画素１２に完全に書き込まれるに必
要な時間長さに選ぶことが出来るので、表示装置１１に
於ける画素１２の密度が高くなっても、いずれの画素電
極２２に対しても、データ信号線１８に供給されたデー
タ信号が、各画素電極２２に充電されるのに必要な時間
を確保することでき、画面上の表示むらを解消すること
ができ、表示品位を格段に向上することができる。
【００５６】また、本実施例に於て、前記表示品位の向
上を、第１および第２制御信号線３０、３１をパターン
ニングマスクの変更によって形成するのみで、実現する
ことができる。従って、部品点数を増大せず簡便な構成
の表示装置を実現することができる。
【００５７】本実施例に於て、表示部１３の区分は、第
１画素群２８及び第２画素群２９がそれぞれ等しい列数
の画素１２を含むように分割される区分法に限らない。
本実施例に於て、第１および第２ＴＦＴ２６、２７を、
ｎチャネルＴＦＴとして説明したが、ｐチャネルＴＦＴ
であってもよい。この場合、各走査信号線１９への走査
信号ＳＣ及び第１、第２制御線３０、３１への第１、第
２制御信号Ｃ１、Ｃ２の極性は、前記実施例の場合と逆
になる。また、本実施例に於て、制御信号線３０、３１
は第１画素群２８及び第２画素群２９毎にそれぞれ共通
に連結されて駆動されていたが、第１画素群２８及び第
２画素群２９内で、各制御信号線３０、３１を更に各行
毎に独立して制御回路３４に接続して、各制御信号線３
０、３１を個別に駆動するようにしてもよい。
【００５８】また、本実施例に於て、画素電極２２毎の
スイッチ素子として、ＴＦＴ２６、２７を用いた表示装
置１１を例示しているが、このＴＦＴ２６、２７に於
て、結晶ＳｉやアモルファスＳｉを用いるようにしても
よい。更に、走査基板１５に単結晶Ｓｉの基板を用い
て、該Ｓｉ基板上に前記実施例の駆動回路１４を構成し
ても、上記実施例で述べた効果と同様な効果を達成する
ことができる。
【００５９】図５は、本発明の第２の実施例の表示装置
３５の平面図であり、図６は、表示装置３５の第１画素
群２８の画素１２付近の電気的等価回路を示すブロック
図であり、図７は本実施例の第２画素群２９の画素１２
付近の電気的等価回路を示すブロック図であり、図８は
本実施例の表示装置３５の動作状態を説明するタイムチ
ャートである。以下の説明には、図２を併せて参照す
る。
【００６０】本実施例は、前述の実施例に類似し、対応
する部分には、同一の参照符号を付す。本実施例の特徴
は、前記実施例の表示部１３の構成に於て、表示部１３
を前記実施例と同様に第１画素群２８及び第２画素群２
９に区分し、第１画素群２８及び第２画素群２９の各画
素電極２２における同一の行に配列される画素電極２２
毎に、第１画素群２８と第２画素群２９に亘る制御線３
７を設けるようにしたことである。各行毎の制御線３７
は、共通に制御回路３４に接続されている。
【００６１】また、本実施例に於て、各画素１２は、第
１実施例と同様に、画素電極２２と対向電極２４との間
の前記液晶１７の等価容量２０と補助容量２１とを含ん
でいる。本実施例に於て、第１画素群２８の各画素１２
毎に、図６に示されるようにそれぞれｎチャネルＴＦＴ
として形成される第１ＴＦＴ２６と、第２ＴＦＴ２７と
がそれぞれ設けられる。各画素電極２２は、画素電極２
２毎に設けられている第１ＴＦＴ２６のドレインに接続
され、第１ＴＦＴ２６のソースは、第２ＴＦＴ２７のド
レインに接続される。第２ＴＦＴ２７のソースはデータ
信号線１８に接続される。また、第１ＴＦＴ２６のゲー
トは、前記走査信号線１９に接続され、第２ＴＦＴ２７
のゲートは制御線３７に接続される。
【００６２】図７（１）に示すように、第２画素群２９
の各画素１２毎に、ｎチャネルＴＦＴとして形成されて
いる第１ＴＦＴ３８と、ｐチャネルＴＦＴとして形成さ
れている第２ＴＦＴ３９とが直列に接続されている。各
画素電極２２は、画素電極２２毎に設けられている第１
ＴＦＴ３８のドレインに接続され、第１ＴＦＴ３８のソ
ースは、第２ＴＦＴ３９のドレインに接続される。第２
ＴＦＴ３９のソースはデータ信号線１８に接続される。
第１ＴＦＴ３８のゲートは、前記走査信号線１９に接続
され、第２ＴＦＴ３９のゲートは制御線３７に接続され
る。図７（２）〜同図（３）は、第２画素群２９におけ
る画素１２毎のスイッチング素子の他の構成例をそれぞ
れ示す。
【００６３】図８は、表示装置３５の動作状態を説明す
るタイムチャートである。図８を併せて参照して、以上
の構成を有する表示装置１１の動作について説明する。
【００６４】データ出力回路３２に、図８（１）に示さ
れる映像信号Ｓｇが入力される。この映像信号Ｓｇは、
水平走査期間Ｈ毎にその極性が反転されている。データ
出力回路３２は、前記水平走査期間Ｈ内に於て、該映像
信号Ｓｇを予め定める一定の時間間隔でサンプリングす
ると同時に各データ信号線１８に、水平走査方向に沿っ
て順次的に出力する。これにより、データ信号線１８の
電位は、図８（２）〜同図（４）に示すように、時間的
に順次遅延したタイミングになる。
【００６５】図８（２）のデータ信号ＳＤ１は、１列目
のデータ信号線１８における電位を示し、図８（３）の
データ信号ＳＤ２は、Ｎ／２列目のデータ信号線１８に
おける電位を示し、図８（４）のデータ信号ＳＤ３は、
Ｎ列目のデータ信号線１８における電位を示す。１列目
〜Ｎ列目のデータ信号線１８において、データ信号ＳＤ
１〜ＳＤ３は、前記水平走査期間Ｈに等しい期間だけ信
号が保持される。
【００６６】図８（５）及び同図（６）は、走査回路３
３によって、ｍ（１≦ｍ≦Ｍ−１）本目及び（ｍ＋１）
本目の走査信号線１９に、それぞれ印加される走査信号
ＳＣ１、ＳＣ２の波形を示す。本実施例に於て、走査信
号ＳＣは、独自の水平走査期間Ｈｂを有する。
【００６７】図８（７）に、制御回路３４から制御線３
７に出力される周期Ｈのパルス信号である制御信号Ｃの
波形を示す。この制御信号Ｃと前記走査信号ＳＣとのタ
イミングは、以下のようにして定められる。
【００６８】まず、ｍ行目の画素行に表示される映像信
号が、１列目のデータ信号線１８にサンプリング及び出
力される時刻ｔ１１、該映像信号がＮ／２列目のデータ
信号線１８に、サンプリング及び出力される時刻ｔ１
２、データ信号線１８に供給されたデータ信号が各画素
電極２２に充電されるのに必要な時間長さＴＣ及び映像
信号の水平走査期間の時間長さＨに対して定められる関
係式、
【００６９】
【数２０】（ｔ１２＋ＴＣ）≦ｔ１７≦ｔ１１＋Ｈ を満足するように、制御信号Ｃの立ち上がり時刻ｔ１７
を設定する。
【００７０】次に、走査信号ＳＣ１の立ち上がり時刻ｔ
１４及び制御信号Ｃの立ち上がり時刻ｔ１６を、前記時
刻ｔ１７及びｍ行目の画素行に表示される映像信号がＮ
列目のデータ信号線１８にサンプリング及び出力される
時刻ｔ１３に対して、下記の関係式、
【００７１】
【数２１】ｔ１４≦（ｔ１７−ＴＣ）
【００７２】
【数２２】 （ｔ１３＋ＴＣ−Ｈ）≦ｔ１６≦（ｔ１７−ＴＣ） を満足するように定める。
【００７３】同様に、走査信号ＳＣ１の立ち下がり時刻
ｔ１５を、前記時刻ｔ１２、ｔ１６及びｍ行目の画素行
に表示される映像信号がＮ列目のデータ信号線１８にサ
ンプリング及び出力される前記時刻ｔ１３に対して、下
記の関係式、
【００７４】
【数２３】（ｔ１３＋ＴＣ）≦ｔ１５≦（ｔ１６＋Ｈ）
【００７５】
【数２４】（ｔ１３＋ＴＣ）≦ｔ１５≦（ｔ１２＋Ｈ）
を満たすように定める。
【００７６】ここで、図８に示す本実施例のタイムチャ
ートに於いて、各時刻ｔ１１、ｔ１２及びｔ１３に、下
記の関係、
【００７７】
【数２５】（ｔ１２−ｔ１１）＜Ｈ／２
【００７８】
【数２６】（ｔ１３−ｔ１２）＜Ｈ／２
【００７９】
【数２７】ＴＣ＜Ｈ／２ が有ることを利用する。前記第２５式〜第２７式から、
各時刻ｔ１１、ｔ１２及びｔ１３が下記の各関係式、
【００８０】
【数２８】（ｔ１２＋ＴＣ）＜（ｔ１１＋Ｈ／２＋Ｔ
Ｃ）＝（ｔ１１＋Ｈ）＝ｔ１７
【００８１】
【数２９】 （ｔ１７−ＴＣ）＞（ｔ１７−Ｈ）＝ｔ１１＝ｔ１４
【００８２】
【数３０】(t13+TC-H)<(t13-H/2)<(t11+H/2)=t16<(t17-
H/2)<(t17-TC)
【００８３】
【数３１】 (t13+TC)<(t13+H/2)=t5<(t12+H)<(t11+3H/2)=(t16+H) を満足するように定めている。
【００８４】このため、制御信号Ｃのハイレベル期間Ｔ
２は、
【００８５】
【数３２】Ｔ２＝Ｈ／２ となる。
【００８６】以上のタイミングに基づいた表示動作の詳
細を、ｍ行目の画素行に表示を行う場合を例に用いて説
明する。
【００８７】前記制御線３７に、制御回路３３から、図
８（７）に示すように制御信号Ｃが出力されている。走
査回路３３は、図８（５）に示すように、ｍ行目の走査
信号線１９に、時刻ｔ１４においてローレベルからハイ
レベルに切り替わる走査信号ＳＣ１を出力する。
【００８８】この走査信号ＳＣ１によって、第１及び第
２画素群２８、２９における第１ＴＦＴ２６、３８はオ
ンする。時刻ｔ１４から、該時刻ｔ１４以降の制御信号
Ｃの最初の立ち上がりタイミングである時刻ｔ１６の間
の期間Ｔ１１に於て、制御信号Ｃはローレベルである。
この期間に於て、第１画素群２８の第２ＴＦＴ２７はオ
フし、第２画素群２９の第２ＴＦＴ３９はオンする。こ
れにより、第１画素群２８の画素電極２２に、データ信
号は供給されない。また、第２画素群２９に対応するデ
ータ信号線１８には、（ｍ−１）行目の画素行に表示さ
れる映像信号が出力されている。このため、第２画素群
２９の画素電極２２には、本来供給されるべきｍ行目の
画素行に表示されるデータ信号は、供給されない。従っ
て、前記時刻ｔ１１〜時刻ｔ１２の間の期間Ｔ１２にお
いて、ｍ行目の走査信号線１９への走査信号ＳＣがハイ
レベルであるが、表示部１３のｍ行目の画素行の画素電
極２２には、実際の表示に対応したデータ信号は供給さ
れない。
【００８９】前記時刻ｔ１６において、制御信号Ｃはハ
イレベルになり、第１画素群２８の第２ＴＦＴ２７はオ
ンし、第２画素群２９の第２ＴＦＴ３９はオフする。こ
のとき、第１画素群２８に対応するデータ信号線１８に
は、ｍ行目の画素行に表示される映像信号が出力されて
おり、第１画素群２９画素電極２２に、実際の表示に対
応したデータ信号が供給される。一方、第２画素群２９
の画素電極２２にデータ信号は供給されない。
【００９０】時刻ｔ１６から、前記期間Ｔ２の長さの期
間Ａ１が経過した時刻ｔ１７において、制御信号Ｃがロ
ーレベルに切り替わる。これにより、第１画素群２８の
第２ＴＦＴ２７はオフする。これ以降、走査信号ＳＣ１
がローレベルに切り替わる時刻ｔ１５までの期間Ｂ１に
於て、第１画素群２８の画素電極２２は、対向電極２４
との間の液晶１７において、前記データ信号ＳＤを保持
する。一方、この期間Ｂ１において、第２画素群２９の
第２ＴＦＴ３９はオンし、第２画素群２９に対応するデ
ータ信号線１８に、ｍ行目の画素行に表示される映像信
号が既に出力されている。これにより、第２画素群２９
の画素電極２２に、実際の表示に対応したデータ信号が
供給される。
【００９１】時刻ｔ１５において、走査信号ＳＣ１がロ
ーレベルに切り替わると、第１および第２画素群２８、
２９の第１ＴＦＴ２６、３８がオフ状態になる。これ以
降の期間において、次にｍ行目の走査信号線１９の信号
がハイレベルに立ち上がるまで、ｍ行目の第１及び第２
画素群２８、２９の画素電極２２は、前記書き込まれた
データを保持する。
【００９２】ここで、前記制御信号Ｃがローレベルに切
り替わる時刻ｔ１７において、次に走査される（ｍ＋
１）本目の走査信号線１９に、走査回路３３が走査信号
ＳＣ２を出力する。以下、（ｍ＋１）本目の走査信号線
１９に対して、前述したように各信号が印加され表示動
作が行われる。即ち、（ｍ＋１）本目の走査信号線１９
への走査信号ＳＣ２において、その立ち上がりタイミン
グから期間Ｔ１１が経過するまでの間は、（ｍ＋１）本
目の走査線１９に関する表示動作は、第１及び第２画素
群２８、２９のいずれにおいても、行われない。
【００９３】以下に、第２画素群２８の画素１２のスイ
ッチング素子が、図７（２）あるいは図７（３）のいず
れかに示される構成である場合を説明する。図７（２）
に示されるように、ｎチャネルＴＦＴである第２ＴＦＴ
３９ａが用いられる場合、第２ＴＦＴ３９ａのゲート
は、前記走査信号線１９に接続される。図７（３）の場
合、単一のｎチャネルＴＦＴ３８が用いられ、該ＴＦＴ
３８のゲートは、走査信号線１９に接続される。前記図
７（２）及び図７（３）に示す構成は、電気的に相互に
等価であり、表示動作は同一である。
【００９４】この場合の表示動作は、前記第２実施例の
表示動作と類似している。第１画素群２８の表示動作
は、前記実施例と同一である。そこで、第２画素群２９
についてのみ着目して、以下にその動作について説明す
る。走査信号ＳＣ１が時刻ｔ１４でハイレベルになる
と、ＴＦＴ３９ａ、３８はオンする。時刻ｔ１１から時
刻ｔ１５まで、Ｎ列目のデータ信号線１８に、（ｍ−
１）行目の画素行に表示される映像信号が出力されてい
る。このため、第２画素群２９のデータ信号線１８に本
来供給されるべきｍ行目の画素行に表示されるデータ信
号の供給は完了していない。
【００９５】前記時刻ｔ１３において、Ｎ列目のデータ
信号線１８にｍ行目の画素行に表示される映像信号が出
力される。このため、第２画素群２９の画素電極２２
に、少なくとも時刻ｔ１３から、走査信号ＳＣ１が立ち
下がる時刻ｔ１５までの期間、データ信号ＳＤ３が供給
される。
【００９６】その後、時刻ｔ１５において、走査信号Ｓ
Ｃ１がローレベルに切り替わる。これにより、第１およ
び第２画素群２８、２９に於ける第１ＴＦＴ２６、３８
がオフ状態になる。これ以降の期間に於て、次に、ｍ行
目の走査信号線１９の信号がハイレベルに立ち上がるま
で、ｍ行目の第１および第２画素群２８、２９の画素電
極２２は、前記書き込まれたデータを保持する。以下、
（ｍ＋１）本目の走査信号線１９に対して、前述したよ
うに各信号が印加され表示動作が行われる。
【００９７】このような構成のスイッチング素子を有す
る第２画素群２９を有する本実施例の表示装置３５によ
っても、前記実施例で延べた効果と同様の効果を実現す
ることができる。
【００９８】また、本実施例に於て、表示部１３の区分
は、第１画素群２８及び第２画素群２９がそれぞれ等し
い列数の画素１２を含むように分割されるに限らない。
また各行毎の制御線３７は、行毎に個別に制御されるよ
うにしてもよい。本実施例に於て、ＴＦＴ２６、２７、
３８、３９ａをｎチャネルＴＦＴとし、ＴＦＴ３９をｐ
チャネルＴＦＴとして説明したが、ＴＦＴの導電形式
は、これらの逆であってもよい。この場合、各走査信号
線１９への走査信号ＳＣ及び制御線３７への制御信号Ｃ
の極性は、本実施例の場合と逆になる。本実施例に於
て、画素電極２２毎のスイッチ素子として、ＴＦＴ２
６、２７、３８、３９、３９ａを用いた表示装置３５を
例示しているが、ＴＦＴ２６、２７、３８、３９、３９
ａに於て、結晶ＳｉやアモルファスＳｉを用いるように
してもよい。走査基板１５に単結晶Ｓｉの基板を用い、
該Ｓｉ基板上に前記実施例の駆動回路１４を構成して
も、上記実施例で述べた効果と同様な効果を達成するこ
とができる。
【００９９】図９は、本発明の第３の実施例の表示装置
４０の平面図であり、図１０は、表示装置４０の第１画
素群２８の画素１２付近の電気的等価回路を示すブロッ
ク図であり、図１１は本実施例の第２画素群２９の画素
１２付近の電気的等価回路を示すブロック図であり、図
１２は本実施例の表示装置４０の動作状態を説明するタ
イムチャートである。以下の説明において、図２が併せ
て参照される。
【０１００】本実施例は、前述の実施例に類似し、対応
する部分には、同一の参照符号を付す。本実施例の特徴
は、前記実施例の表示装置３５の構成に於て、表示部１
３を前記実施例と同様に第１画素群２８及び第２画素群
２９に区分したことである。前記各実施例における制御
線３０、３１、３７は採用されない。
【０１０１】本実施例に於て、ｍ（１≦ｍ≦Ｍ−１）本
目の走査信号線１９に、該走査信号線１９に対応する第
１画素群２８と第２画素群２９との複数の画素１２がそ
れぞれ接続される。第１画素群２８の各画素１２毎に、
図１０に示されるようにｎチャネルＴＦＴとして形成さ
れる第１ＴＦＴ４１と、ｐチャネルＴＦＴとして形成さ
れる第２ＴＦＴ４２とがそれぞれ設けられる。第１ＴＦ
Ｔ４１のゲートは、前記ｍ本目の走査信号線１９に接続
され、第２ＴＦＴ４２のゲートは（ｍ＋１）本目の走査
信号線１９に接続される。
【０１０２】第２画素群２９の各画素１２毎に、図１１
（１）に示されるようにそれぞれｎチャネルＴＦＴとし
て形成される第１及び第２ＴＦＴ４３、４４がそれぞれ
設けられる。第１ＴＦＴ４３のゲートは、前記ｍ本目の
走査信号線１９に接続され、第２ＴＦＴ４４のゲートは
（ｍ＋１）本目の走査信号線１９に接続される。図１１
（２）及び同図（３）は、第２画素群２９における画素
１２毎のスイッチング素子の他の構成例をそれぞれ示
す。
【０１０３】図１２は、表示装置４０の動作状態を説明
するタイムチャートである。図１２を併せて参照して、
以上の構成を有する表示装置４０の動作について説明す
る。データ出力回路３２に、図１２（１）に示される映
像信号Ｓｇが入力される。該データ出力回路３２は、前
記水平走査期間Ｈ内に於いて、該映像信号Ｓｇを予め定
める一定の時間間隔でサンプリングすると同時に、各デ
ータ信号線１８に、水平走査方向に沿って該映像信号を
順次的に出力する。これにより、データ信号線１８の電
位は、図１２（２）〜同図（４）に示すように、時間的
に順次遅延したタイミングになる。
【０１０４】図１２（２）のデータ信号ＳＤ１は、１列
目のデータ信号線１８における電位を示し、図１２
（３）のデータ信号ＳＤ２は、Ｎ／２列目のデータ信号
線１８における電位を示し、図１２（４）のデータ信号
ＳＤ３は、Ｎ列目のデータ信号線１８における電位を示
す。１列目〜Ｎ列目のデータ信号線１８において、デー
タ信号ＳＤ１〜ＳＤ３は、前記水平走査期間Ｈに等しい
期間だけ保持される。
【０１０５】図１２（５）及び同図（６）は、走査回路
３３によって、ｍ（１≦ｍ≦Ｍ−１）本目及び（ｍ＋
１）本目の走査信号線１９に、それぞれ印加される走査
信号ＳＣ１、ＳＣ２の波形を示す。本実施例に於て、走
査信号ＳＣは、独自の水平走査期間Ｈｂを有する。
【０１０６】この走査信号ＳＣのタイミングは、以下の
ようにして定められる。
【０１０７】まず、走査信号ＳＣ１の立ち下がり時刻ｔ
２５を、ｍ行目の画素行に表示される映像信号がＮ／２
列目のデータ信号線１８にサンプリング及び出力される
時刻ｔ２２、Ｎ列目のデータ信号線１８にサンプリング
及び出力される時刻ｔ２３、データ信号線１８に供給さ
れたデータ信号が各画素電極２２に充電されるのに必要
な時間長さＴＣ及び水平走査期間の時間長さＨに対し
て、関係式、
【０１０８】
【数３３】（ｔ２３＋ＴＣ）≦ｔ２５≦（ｔ２２＋Ｈ） が成立するように設定する。
【０１０９】次に、走査信号ＳＣ１の立ち上がり時刻ｔ
２４が、前記時刻ｔ２５、ｍ行目の画素行に表示される
映像信号がＮ／２列目のデータ信号線１８にサンプリン
グ及び出力される時刻ｔ２２に対して、関係式、
【０１１０】
【数３４】 （ｔ２２＋ＴＣ−Ｈ）≦ｔ２４≦（ｔ２５−ＴＣ−Ｈ） を成立するように設定される。
【０１１１】ここで、図１２に示す本実施例のタイムチ
ャートに於いて、各時刻ｔ２１、ｔ２２及びｔ２３の間
に、
【０１１２】
【数３５】（ｔ２２−ｔ２１）＜Ｈ／２
【０１１３】
【数３６】（ｔ２３−ｔ２２）＜Ｈ／２
【０１１４】
【数３７】ＴＣ＜Ｈ／２ の関係があることを利用する。前記第３５式〜第３７式
から、各時刻ｔ２１、ｔ２２及びｔ２３を、
【０１１５】
【数３８】（ｔ２３＋ＴＣ）＜（ｔ２３＋Ｈ／２）＝ｔ
２５＜（ｔ２２＋Ｈ）
【０１１６】
【数３９】（t22+TC-H）＜（t21+H/2+TC-H）＜t21＝t24
＜（t25-TC-H） が成立するように定める。
【０１１７】以上のタイミングに基づいた表示動作の詳
細を、ｍ行目の画素行に表示を行う場合を例に用いて説
明する。走査回路３３は、図１２（５）及び同図（６）
に示すように、ｍ行目及び（ｍ＋１）行目の各走査信号
線１９に、時刻ｔ２４においてローレベルからハイレベ
ルに切り替わる走査信号ＳＣ１及びローレベル状態であ
る走査信号ＳＣ２を出力する。
【０１１８】この走査信号ＳＣ１によって、第１及び第
２画素群２８、２９における第１ＴＦＴ４１、４３はオ
ンする。走査信号ＳＣ２によって、第１画素群２８にお
ける第１ＴＦＴ４２はオンし、第２画素群２９に於ける
第２ＴＦＴ４４はオフする。時刻ｔ２４から、前記（ｍ
＋１）行目の走査信号線１９への走査信号ＳＣ２の立ち
上がりタイミングの時刻ｔ２２迄の前記期間Ｈと同一の
時間長さである期間Ａ２において、第１画素群２８の画
素１２に対して、データ信号ＳＤの書き込みが行われ
る。また、第２画素群２９に於て第２ＴＦＴ４４はオフ
状態である。従って、第２画素群２９の画素１２に対し
て、データ信号ＳＤの書き込みは行われていない。
【０１１９】時刻ｔ２４から前記期間Ａ２が経過した時
刻ｔ２６において、（ｍ＋１）本目の走査信号線１９へ
の走査信号ＳＣ２がハイレベルになり、第１画素群２８
の第２ＴＦＴ４２はオフし、第２画素群２９の第２ＴＦ
Ｔ４４はオンする。これにより、第１画素群２８におけ
る画素１２において書き込まれたデータ信号が保持さ
れ、第２画素群２９の画素１２へのデータ信号ＳＤの書
き込みが開始される。このデータ信号ＳＤの書き込み
は、走査信号ＳＣ１が立ち下がる時刻ｔ２５迄の期間Ｂ
２に亘り行われる。この期間Ｂ２は、従来技術に於ける
前記期間Ａよりも格段に長い時間に選ぶことができる。
従って、データ信号線１８に供給されたデータ信号を、
第２画素群９の画素電極２２に充電するのに十分な長さ
に選ぶことができる。
【０１２０】前記時刻ｔ２６から、前記期間Ｂ２が経過
した時刻ｔ２５において、走査信号ＳＣ１がローレベル
に切り替わる。これにより、第１および第２画素群２
８、２９に於ける第１ＴＦＴ２６、３８がオフ状態にな
る。これ以降の期間に於て、次にｍ行目の走査信号線の
信号がハイレベルに立ち上がるまで、ｍ行目の第１及び
第２画素群２８、２９の画素電極２２は、前記書き込ま
れたデータを保持する。ここで、前記図１２（５）に示
される走査信号ＳＣ１がローレベルに切り替わる時刻ｔ
２５において、次に走査される（ｍ＋１）本目の走査信
号線１９への走査信号ＳＣ２が、走査回路３３によって
ハイレベルとされる。これにより、第１画素群２８の第
２ＴＦＴ４２以下、（ｍ＋１）本目の走査信号線１９に
対して、前述したように各信号が印加され、表示動作が
行われる。
【０１２１】以下に、第２画素群２８の画素１２のスイ
ッチング素子が、図１１（２）あるいは図１１（３）の
いずれかである場合を説明する。図１１（２）に示され
るように、ｎチャネルＴＦＴである第２ＴＦＴ４４ａが
用いられる場合、第２ＴＦＴ４４ａのゲートは、前記走
査信号線１９に接続される。図１１（３）の場合、単一
のｎチャネルＴＦＴ４３が用いられ、該ＴＦＴ４３のゲ
ートは、走査信号線１９に接続される。前記図１１
（２）及び図１１（３）に示す構成は、電気的に相互に
等価であり、表示動作は同一である。
【０１２２】この場合の表示動作は、前記第３実施例の
表示動作と類似している。第１画素群２８の表示動作
は、前記実施例と同一である。そこで、以下の説明に於
いて、第２画素群２９についてのみ着目する。走査信号
ＳＣ１が時刻ｔ２４でハイレベルになると、ＴＦＴ４４
ａ、４３はオンする。このとき、時刻ｔ２４から時刻ｔ
２３まで、Ｎ列目のデータ信号線１８には、（ｍ−１）
行目の画素行に表示される映像信号が出力されている。
このため、第２画素群２９のデータ信号線１８に本来供
給されるべきｍ行目の画素行に表示されるデータ信号の
供給が完了しておらず、時刻ｔ１３に、Ｎ列目のデータ
信号線１８にｍ行目の画素行に表示される映像信号が出
力される。このため、第２画素群２９の画素電極２２
は、少なくとも時刻ｔ１３から走査信号ＳＣ１が立ち下
がる時刻ｔ１５迄の期間Ｃ２に、データ信号ＳＤ３が供
給されることになる。前記期間Ｃ２は、従来技術で説明
した期間Ａよりも長く選ぶことが出来る。
【０１２３】このような構成のスイッチング素子を有す
る第２画素群２９を有する本実施例の表示装置３５によ
っても、前記実施例で延べた効果と同様の効果を実現す
ることができる。
【０１２４】本実施例に於て、表示部１３の区分は、第
１画素群２８及び第２画素群２９がそれぞれ等しい列数
の画素１２を含むように分割されるに限らない。また、
本実施例に於て、ＴＦＴ４１、４３、４４、４４ａをｎ
チャネルＴＦＴとし、ＴＦＴ４２をｐチャネルＴＦＴと
して説明したが、ＴＦＴの導電形式は、これらの逆であ
ってもよい。この場合、各走査信号線１９への走査信号
ＳＣの極性は、本実施例の場合と逆になる。本実施例に
於て、画素１２毎のスイッチ素子として、ＴＦＴ４１、
４３、４４、４４ａを用いた表示装置３５を例示してい
るが、ＴＦＴ４１、４３、４４、４４ａに於て、結晶Ｓ
ｉやアモルファスＳｉを用いるようにしてもよい。走査
基板１５に単結晶Ｓｉの基板を用い、該Ｓｉ基板上に前
記実施例の駆動回路１４を構成しても、上記実施例で述
べた効果と同様な効果を達成することができる。
【０１２５】
【発明の効果】本発明のマトリクス表示装置及びその駆
動方法を用いることにより、下記の効果を奏することが
できる。本発明に従えば、基板上に複数の画素がマトリ
クス状に配列され、該複数の画素は、行方向に沿って１
列または複数列毎に複数のグループに区分されている。
該複数の画素の間において、列方向に沿い、相互に平行
な複数のデータ信号線が配置され、また、該複数の画素
の間において、行方向に沿い、相互に平行な複数の走査
信号線が配置されている。行方向に沿う複数の画素を、
該行方向に沿う複数の画素に対応する複数のデータ信号
線にそれぞれ接続し、且つ各走査信号線にそれぞれ接続
されている複数の第１スイッチ素子が設けられている。
該画素の複数のグループの少なくとも一つのグループに
おける該複数の画素と、該複数の画素における各画素が
それぞれ接続されているデータ信号線とに、各第１スイ
ッチ素子と直列に、複数の第２スイッチ素子が接続され
ている。該複数のデータ信号線は、データ信号線毎に映
像信号の水平走査期間内の所定のタイミングで、該映像
信号をサンプリングすると同時にデータ信号線に出力す
るデータ信号線駆動手段に接続されている。
【０１２６】これにより、該画素の複数のグループ毎
に、該グループを駆動する回路素子を設ける必要がな
く、表示装置の部品点数を削減することができ、更に駆
動回路素子を実装するための基板の構成を簡略化するこ
とができる。
【０１２７】また、本発明のマトリクス表示装置の駆動
方法において、まず、画素行に接続された該複数の第１
スイッチ素子を導通させる水平走査信号を、当該画素行
に表示を行う映像信号の水平走査期間を含め、当該画素
行の次段の画素行に表示を行う映像信号の水平走査期間
まで走査信号線に入力する。当該画素行の水平走査信号
のうち、少なくとも次段の画素行に表示を行う映像信号
の水平走査期間において、該データ信号線駆動手段によ
り、次段の画素行に表示を行う映像信号がサンプリング
及び出力されるデータ信号線に接続された画素を含む該
画素のグループの第２スイッチ素子を当該期間遮断す
る。
【０１２８】本発明の駆動方法によれば、当該画素行の
全ての画素のグループは、該グループ内の画素に表示を
行う映像信号が、グループ内の全てのデータ信号線にサ
ンプリング及び出力された後の第１スイッチ素子及び第
２スイッチ素子の導通期間を十分に確保できる。これに
より、該残余のグループの画素に対して、映像信号を表
示むらが生じないように書き込むことができる。従っ
て、走査信号線の数が多くなり、水平走査期間の時間長
さが短くなった場合において、行方向の全ての画素に対
して、映像信号を表示むらを生じないように書き込むこ
とができ、表示品位を格段に向上することができる。
【図面の簡単な説明】
【図１】本発明の一実施例の表示装置１１の平面図であ
る。
【図２】本実施例の表示装置１１の画素１２付近の断面
図である。
【図３】表示装置１１の画素１２付近の電気的等価回路
を示すブロック図である。
【図４】本実施例の表示装置１１の動作状態を説明する
タイムチャートである。
【図５】本発明の第２の実施例の表示装置３５の平面図
である。
【図６】表示装置３５の第１画素群２８の画素１２付近
の電気的等価回路を示すブロック図である。
【図７】本実施例の第２画素群２９の画素１２付近の電
気的等価回路を示すブロック図である。
【図８】本実施例の表示装置３５の動作状態を説明する
タイムチャートである。
【図９】本発明の第３の実施例の表示装置４０の平面図
である。
【図１０】表示装置４０の第１画素群２８の画素１２付
近の電気的等価回路を示すブロック図である。
【図１１】本実施例の第２画素群２９の画素１２付近の
電気的等価回路を示すブロック図である。
【図１２】本実施例の表示装置４０の動作状態を説明す
るタイムチャートである。
【図１３】従来技術のＴＦＴを用いたアクティブマトリ
クス型液晶表示装置１のブロック図である。
【図１４】表示装置１の画素２の電気的等価回路を示す
ブロック図である。
【図１５】表示装置１の動作を説明するタイムチャート
である。
【符号の説明】
１１、３５、４０ 表示装置 １２ 画素 １３ 表示部 １４ 駆動回路 １５ 走査基板 １８ データ信号線 １９ 走査信号線 ２２ 画素電極 ２６、２７、３８、３９、４１、４２、４４ ＴＦＴ ２８ 第１画素群 ２９ 第２画素群 ３０ 第１制御線 ３１ 第２制御線 ３２ データ出力回路 ３３ 走査回路 ３４ 制御回路 ３７ 制御線

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 基板上にマトリクス状に配列され、行方
    向に沿って１列または複数列毎に複数のグループに区分
    された複数の画素と、 複数の画素の間に配置され、列方向に沿い、相互に平行
    な複数のデータ信号線と、 該複数の画素の間に配置され、行方向に沿い、相互に平
    行な複数の走査信号線と、 行方向に沿う複数の画素と、該行方向に沿う複数の画素
    に対応する複数のデータ信号線とにそれぞれ接続され、
    且つ各走査信号線にそれぞれ接続されている複数の第１
    スイッチ素子と、 該画素の複数のグループの、少なくとも一つのグループ
    における該複数の画素と、該複数の画素における各画素
    がそれぞれ接続されているデータ信号線とに、各第１ス
    イッチ素子と直列に接続されている複数の第２スイッチ
    素子と、 該複数のデータ信号線毎に映像信号の水平走査期間内の
    所定のタイミングで該映像信号をサンプリングすると同
    時にデータ信号線に出力するデータ信号線駆動手段とを
    含むマトリクス表示装置。
  2. 【請求項２】 前記複数の第２スイッチ素子における行
    方向に沿う複数の第２スイッチ素子にそれぞれ接続され
    ている複数の制御信号線が設けられている請求項１に記
    載のマトリクス表示装置。
  3. 【請求項３】 基板上にマトリクス状に配列され、行方
    向に沿って１列または複数列毎に複数のグループに区分
    された複数の画素と、複数の画素の間に配置され、列方
    向に沿い、相互に平行な複数のデータ信号線と、該複数
    の画素の間に配置され、行方向に沿い、相互に平行な複
    数の走査信号線と、行方向に沿う複数の画素と、該行方
    向に沿う複数の画素に対応する複数のデータ信号線とに
    それぞれ接続され、且つ各走査信号線にそれぞれ接続さ
    れている複数の第１スイッチ素子と、該画素の複数のグ
    ループの、少なくとも一つのグループにおける該複数の
    画素と、該複数の画素における各画素がそれぞれ接続さ
    れているデータ信号線とに、各第１スイッチ素子と直列
    に接続されている複数の第２スイッチ素子と、該複数の
    データ信号線毎に映像信号の水平走査期間内の所定のタ
    イミングで該映像信号をサンプリングすると同時にデー
    タ信号線に出力するデータ信号線駆動手段とを含むマト
    リクス表示装置の該複数のデータ信号線に、該データ信
    号線駆動手段によって、映像信号の水平走査期間毎に、
    該水平期間に対応する水平映像信号を出力して表示を行
    うマトリクス表示装置の駆動方法であって、 画素行に接続された該複数の第１スイッチ素子を導通さ
    せる水平走査信号を、当該画素行に表示を行う映像信号
    の水平走査期間を含め、該画素行の次段の画素行に表示
    を行う映像信号の水平走査期間まで走査信号線に入力
    し、 当該画素行の水平走査信号の走査期間の内、少なくとも
    次段の画素行に表示を行う映像信号の水平走査期間にお
    いて、該データ信号線駆動手段によって、次段の画素行
    に表示を行う映像信号がサンプリング及び出力されるデ
    ータ信号線に接続された画素を含む該画素のグループの
    第２スイッチ素子を当該期間遮断するようにしたマトリ
    クス表示装置の駆動方法。
JP10574193A 1993-05-06 1993-05-06 マトリクス表示装置およびその駆動方法 Withdrawn JPH06317807A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10574193A JPH06317807A (ja) 1993-05-06 1993-05-06 マトリクス表示装置およびその駆動方法
US08/238,517 US5777591A (en) 1993-05-06 1994-05-05 Matrix display apparatus employing dual switching means and data signal line driving means

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10574193A JPH06317807A (ja) 1993-05-06 1993-05-06 マトリクス表示装置およびその駆動方法

Publications (1)

Publication Number Publication Date
JPH06317807A true JPH06317807A (ja) 1994-11-15

Family

ID=14415698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10574193A Withdrawn JPH06317807A (ja) 1993-05-06 1993-05-06 マトリクス表示装置およびその駆動方法

Country Status (2)

Country Link
US (1) US5777591A (ja)
JP (1) JPH06317807A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1026945A (ja) * 1996-07-10 1998-01-27 Hitachi Ltd 画像表示素子、画像表示装置およびその駆動方法
EP0953959A3 (en) * 1998-04-30 2000-10-18 Hewlett-Packard Company Electro-optical material-based display device having analog pixel drivers
JP2002082651A (ja) * 2000-06-22 2002-03-22 Semiconductor Energy Lab Co Ltd 表示装置
US6587089B1 (en) 1999-03-04 2003-07-01 Nec Corporation LCD panel and LCD device equipped therewith
JP2007178811A (ja) * 2005-12-28 2007-07-12 Tpo Hong Kong Holding Ltd 液晶表示装置およびその制御方法
JP2012073617A (ja) * 2011-10-17 2012-04-12 Tpo Hong Kong Holding Ltd 液晶表示装置およびその制御方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5959598A (en) 1995-07-20 1999-09-28 The Regents Of The University Of Colorado Pixel buffer circuits for implementing improved methods of displaying grey-scale or color images
US5767828A (en) 1995-07-20 1998-06-16 The Regents Of The University Of Colorado Method and apparatus for displaying grey-scale or color images from binary images
JP3468986B2 (ja) * 1996-04-16 2003-11-25 株式会社半導体エネルギー研究所 アクティブマトリクス回路および表示装置
JP3442581B2 (ja) * 1996-08-06 2003-09-02 株式会社ヒューネット ネマティック液晶の駆動方法
JP3406508B2 (ja) * 1998-03-27 2003-05-12 シャープ株式会社 表示装置および表示方法
JPH11296150A (ja) 1998-04-10 1999-10-29 Masaya Okita 液晶の高速駆動方法
US6249269B1 (en) 1998-04-30 2001-06-19 Agilent Technologies, Inc. Analog pixel drive circuit for an electro-optical material-based display device
JP2001034237A (ja) * 1999-07-21 2001-02-09 Fujitsu Ltd 液晶表示装置
TW502854U (en) * 2000-07-20 2002-09-11 Koninkl Philips Electronics Nv Display device
JP4123711B2 (ja) * 2000-07-24 2008-07-23 セイコーエプソン株式会社 電気光学パネルの駆動方法、電気光学装置、および電子機器
KR100733879B1 (ko) * 2000-12-30 2007-07-02 엘지.필립스 엘시디 주식회사 액정표시장치
KR100753365B1 (ko) * 2001-10-16 2007-08-30 삼성전자주식회사 쉬프트 레지스터 및 이를 갖는 액정표시장치
JP4794801B2 (ja) * 2002-10-03 2011-10-19 ルネサスエレクトロニクス株式会社 携帯型電子機器の表示装置
US8411006B2 (en) * 2005-11-04 2013-04-02 Sharp Kabushiki Kaisha Display device including scan signal line driving circuits connected via signal wiring
JP2009204702A (ja) * 2008-02-26 2009-09-10 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法および電子機器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58144888A (ja) * 1982-02-23 1983-08-29 セイコーインスツルメンツ株式会社 行列形液晶表示装置
JPS62243622A (ja) * 1986-04-16 1987-10-24 Asahi Chem Ind Co Ltd 変性アラミド材料の製造方法
US4870396A (en) * 1987-08-27 1989-09-26 Hughes Aircraft Company AC activated liquid crystal display cell employing dual switching devices
JPH01291216A (ja) * 1988-05-19 1989-11-22 Fujitsu Ltd アクティブマトリクス型液晶表示装置
JP2973204B2 (ja) * 1989-08-10 1999-11-08 セイコーエプソン株式会社 画像表示装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1026945A (ja) * 1996-07-10 1998-01-27 Hitachi Ltd 画像表示素子、画像表示装置およびその駆動方法
EP0953959A3 (en) * 1998-04-30 2000-10-18 Hewlett-Packard Company Electro-optical material-based display device having analog pixel drivers
EP1255242A1 (en) * 1998-04-30 2002-11-06 Agilent Technologies Inc. (a Delaware Corporation) Electro-optical material-based display device having analog pixel drivers
US6587089B1 (en) 1999-03-04 2003-07-01 Nec Corporation LCD panel and LCD device equipped therewith
JP2002082651A (ja) * 2000-06-22 2002-03-22 Semiconductor Energy Lab Co Ltd 表示装置
JP2007178811A (ja) * 2005-12-28 2007-07-12 Tpo Hong Kong Holding Ltd 液晶表示装置およびその制御方法
JP2012073617A (ja) * 2011-10-17 2012-04-12 Tpo Hong Kong Holding Ltd 液晶表示装置およびその制御方法

Also Published As

Publication number Publication date
US5777591A (en) 1998-07-07

Similar Documents

Publication Publication Date Title
JPH06317807A (ja) マトリクス表示装置およびその駆動方法
KR101030528B1 (ko) 쉬프트 레지스터 및 이를 사용한 액정표시장치
US6373460B1 (en) Matrix-type image display device having level shifters
JP2833546B2 (ja) 液晶表示装置
US6512505B1 (en) Liquid crystal display apparatus, its driving method and liquid crystal display system
EP0362974B1 (en) Driving circuit for a matrix type display device
US4779085A (en) Matrix display panel having alternating scan pulses generated within one frame scan period
US6727875B1 (en) High-definition liquid crystal display including sub scan circuit which separately controls plural pixels connected to the same main scan wiring line and the same sub scan wiring line
JPH06337400A (ja) マトリクス型表示装置及び駆動方法
US5796380A (en) Liquid crystal apparatus and method of driving same
US20030038795A1 (en) Display apparatus
JPS6056026B2 (ja) 液晶パネルの駆動方式
KR100317823B1 (ko) 평면표시장치와, 어레이기판 및 평면표시장치의 구동방법
JPH10133174A (ja) 液晶ディスプレイの駆動装置
JP3055620B2 (ja) 液晶表示装置およびその駆動方法
JP4007239B2 (ja) 表示装置
US7358949B2 (en) Liquid crystal display device pixel and drive circuit
JP3202345B2 (ja) 液晶表示装置
CN109272950A (zh) 扫描驱动电路及其驱动方法、显示装置
KR20010070517A (ko) 블랭킹 기간 중에 블랭킹 데이터가 기입되는 표시 장치
JPH02210985A (ja) マトリクス型液晶表示装置の駆動回路
KR100751197B1 (ko) 액정표시장치의 게이트 구동회로
JP3131411B2 (ja) 液晶ディスプレイ装置
KR102529079B1 (ko) 표시 장치의 게이트 드라이버
JPH0628425B2 (ja) 画像表示装置の駆動回路

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000801