JP2012073617A - 液晶表示装置およびその制御方法 - Google Patents
液晶表示装置およびその制御方法 Download PDFInfo
- Publication number
- JP2012073617A JP2012073617A JP2011228144A JP2011228144A JP2012073617A JP 2012073617 A JP2012073617 A JP 2012073617A JP 2011228144 A JP2011228144 A JP 2011228144A JP 2011228144 A JP2011228144 A JP 2011228144A JP 2012073617 A JP2012073617 A JP 2012073617A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- gate
- channel transistor
- display device
- pixel array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】液晶表示装置は、それぞれ液晶素子(1、2、11)を有する画素アレイと、ゲート線(G)と、ソース線(S)と、ゲート線にゲートが接続され、ゲート線が活性化されたときはソース線のうちの選択されたものから対応する液晶素子を電圧を印加する薄膜トランジスタ回路(3〜8,12〜15)とを備え、この薄膜トランジスタ回路は、各画素について対応するソース線と液晶素子間に複数のトランジスタを直列接続して構成される。画素位置によりpチャネルトランジスタを含めることにより行間交流あるいは列間交流の制御で行列間交流と同様の動作が実現できる。
【選択図】図1
Description
マトリクス状に配設され、それぞれ液晶素子を有する画素アレイと、
前記画素アレイの行単位に設けられ、対となる2行間に設けられたゲート線と、
前記画素アレイの列単位に設けられ、列ごとに反対極性の電圧を供給する複数のソース線と、
前記対となる2行間に設けられ、画素の両側のソース線のいずれかを選択する信号を供給する左右選択線と、
直列に接続され、ゲートが前記左右選択線に接続された第1のnチャネルトランジスタおよびpチャネルトランジスタ、およびこれらの接続点と液晶素子間に接続され、ゲートが液晶素子に対応するゲート線に接続された第2のnチャネルトランジスタとを備えたアクティブマトリクス型液晶表示装置が提供される。
マトリクス状に配設され、それぞれ液晶素子を有する画素アレイと、
前記画素アレイ全体に設けられた対向電極と、
前記画素アレイの複数の行単位に設けられたゲート線と、
前記画素アレイの複数の列単位に設けられたソース線と、
前記ゲート線にゲートが接続され、前記ゲート線が活性化されたときは前記ソース線のうちの選択されたものから対応する前記液晶素子を電圧を印加する薄膜トランジスタ回路と、
前記トランジスタと前記液晶素子との接続点と前記対向電極間に設けられた補助容量と、を備え、
前記薄膜トランジスタ回路は、各画素について対応するソース線と液晶素子間に複数のトランジスタを直列接続して構成されたことを特徴とするアクティブマトリクス型液晶表示装置が提供される。
マトリクス状に配設され、それぞれ液晶素子を有する画素アレイと、
前記画素アレイ全体に設けられた対向電極と、
前記画素アレイの行単位に設けられ、対となる2行間に設けられたゲート線と、
前記画素アレイの列単位に設けられ、列ごとに反対極性の電圧を供給する複数のソース線と、
前記対となる2行間に設けられ、画素の両側のソース線のいずれかを選択する信号を供給する左右選択線と、
直列に接続され、ゲートが前記左右選択線に接続された第1のnチャネルトランジスタおよびpチャネルトランジスタ、およびこれらの接続点と液晶素子間に接続され、ゲートが液晶素子に対応するゲート線に接続された第2のnチャネルトランジスタと、
前記第2のnチャネルトランジスタと前記液晶表示素子との接続点と前記対向電極間に
設けられた補助容量とを備えたアクティブマトリクス型液晶表示装置が提供される。
マトリクス状に配設され、それぞれ液晶素子を有する画素アレイと、
前記画素アレイの複数の行単位に設けられたゲート線と、
前記画素アレイの複数の列単位に設けられたソース線と、
前記ゲート線にゲートが接続され、前記ゲート線が活性化されたときは前記ソース線のうちの選択されたものから対応する前記液晶素子を電圧を印加する薄膜トランジスタ回路と、
前記薄膜トランジスタ回路と前記液晶表示素子の接続ノードに接続された補助容量と、
この補助容量に接続された対向電極とを備え、
前記対向電極は、前記液晶素子の書き込み中に前記補助容量により多くの電荷が蓄積され、前記書き込み終了後に前記液晶表示素子の接続ノードの電位の絶対値を増加させるようにその電位が変動されるものであることを特徴とするアクティブマトリクス型表示装置が提供される。
ゲート線GaおよびGbが共にハイである期間に対向電極CNは一旦負側に引き下げられる。液晶と補助容量の接続ノードをPで表すと、最初の水平走査期間にP1ノードにはソース線SMより電圧が供給され、液晶1MNへの書き込みが行われると共に、補助容量9MNも充電される。
3、4、5、6、7、8、12、13、14、15、22 トランジスタ
9、16、23 補助容量
C 対向電極
Ga、Gb ゲート線
L/R 左右選択線
S ソース線
Claims (13)
- マトリクス状に配設され、それぞれ液晶素子を有する画素アレイと、
前記画素アレイの行単位に設けられ、対となる2行間に設けられたゲート線と、
前記画素アレイの列単位に設けられ、列ごとに反対極性の電圧を供給する複数のソース線と、
前記対となる2行間に設けられ、画素の両側のソース線のいずれかを選択する信号を供給する左右選択線と、
直列に接続され、ゲートが前記左右選択線に接続された第1のnチャネルトランジスタおよびpチャネルトランジスタ、およびこれらの接続点と液晶素子間に接続され、ゲートが液晶素子に対応するゲート線に接続された第2のnチャネルトランジスタとを備えたアクティブマトリクス型液晶表示装置。 - 前記直列接続されたnチャネルトランジスタとpチャネルトランジスタは隣接するソース線間に接続されたことを特徴とする請求項1に記載のアクティブマトリクス表示装置。
- 前記直列接続されたnチャネルトランジスタとpチャネルトランジスタは隣接する列の反対導電型トランジスタと直列接続され、これらの接続点とこれら隣接列間に存在するソース線との間に対応する行のゲート線にゲートが接続されたnチャネルトランジスタを備えたことを特徴とする請求項1に記載のアクティブマトリクス表示装置。
- 前記ゲート線は水平走査期間ごとに隣接行に活性状態が移動し、前記左右選択線の状態は列走査期間ごとに交番するように制御されるものであることを特徴とする
請求項1ないし3のいずれかに記載のアクティブマトリクス表示装置。 - マトリクス状に配設され、それぞれ液晶素子を有する画素アレイと、
前記画素アレイ全体に設けられた対向電極と、
前記画素アレイの複数の行単位に設けられたゲート線と、
前記画素アレイの複数の列単位に設けられたソース線と、
前記ゲート線にゲートが接続され、前記ゲート線が活性化されたときは前記ソース線のうちの選択されたものから対応する前記液晶素子を電圧を印加する薄膜トランジスタ回路と、
前記トランジスタと前記液晶素子との接続点と前記対向電極間に設けられた補助容量と、を備え、
前記薄膜トランジスタ回路は、各画素について対応するソース線と液晶素子間に複数のトランジスタを直列接続して構成されたことを特徴とするアクティブマトリクス型液晶表示装置。 - 前記ゲート線は、対となる隣接行に対応する2本がゲート線対となって前記隣接行間に配置されたことを特徴とする請求項5に記載のアクティブマトリクス表示装置。
- 前記トランジスタ回路の直列接続された複数のトランジスタは、前記画素アレイにおいて、1つの対角線位置に存在するものは、2つともnチャネルトランジスタ、他の対角線位置に存在するものは1つがnチャネルトランジスタで他の1つがpチャネルトランジスタであり、前記2つのトランジスタの一方のゲートは前記ゲート線対の一方に、2つのトランジスタの他方のゲートは前記ゲート線対の他方にそれぞれ接続されたことを特徴とする請求項6に記載のアクティブマトリクス型液晶表示装置。
- 前記ゲート線対には、前記対となる2行が選択されるときには、その1方は水平走査期間ごとにハイレベルが印加され、他方には1行分の水平走査期間終了後にハイからロウあるいはその逆のレベル変化を生じ、このハイからロウあるいはその逆のレベル変化は垂直走査期間ごとに交換されるような制御が行われるとともに、
前記対向電極は、1水平走査期間ごとに低レベルと高レベルとを交番するように制御されることを特徴とする請求項6に記載のアクティブマトリクス型液晶表示装置。 - マトリクス状に配設され、それぞれ液晶素子を有する画素アレイと、
前記画素アレイ全体に設けられた対向電極と、
前記画素アレイの行単位に設けられ、対となる2行間に設けられたゲート線と、
前記画素アレイの列単位に設けられ、列ごとに反対極性の電圧を供給する複数のソース線と、
前記対となる2行間に設けられ、画素の両側のソース線のいずれかを選択する信号を供給する左右選択線と、
直列に接続され、ゲートが前記左右選択線に接続された第1のnチャネルトランジスタおよびpチャネルトランジスタ、およびこれらの接続点と液晶素子間に接続され、ゲートが液晶素子に対応するゲート線に接続された第2のnチャネルトランジスタと、
前記第2のnチャネルトランジスタと前記液晶表示素子との接続点と前記対向電極間に
設けられた補助容量とを備えたアクティブマトリクス型液晶表示装置。 - 前記直列接続されたnチャネルトランジスタとpチャネルトランジスタは隣接するソース線間に接続されたことを特徴とする請求項9に記載のアクティブマトリクス表示装置。
- 前記直列接続されたnチャネルトランジスタとpチャネルトランジスタは隣接する列の反対導電型トランジスタと直列接続され、これらの接続点とこれら隣接列間に存在するソース線との間に対応する行のゲート線にゲートが接続されたnチャネルトランジスタを備えたことを特徴とする請求項9に記載のアクティブマトリクス表示装置。
- 前記ゲート線は水平走査期間ごとに隣接行に活性状態が移動し、前記左右選択線の状態は列走査期間ごとに交番するように制御されるものであることを特徴とする
請求項9ないし11のいずれかに記載のアクティブマトリクス表示装置。 - マトリクス状に配設され、それぞれ液晶素子を有する画素アレイと、
前記画素アレイの複数の行単位に設けられたゲート線と、
前記画素アレイの複数の列単位に設けられたソース線と、
前記ゲート線にゲートが接続され、前記ゲート線が活性化されたときは前記ソース線のうちの選択されたものから対応する前記液晶素子を電圧を印加する薄膜トランジスタ回路と、
前記薄膜トランジスタ回路と前記液晶表示素子の接続ノードに接続された補助容量と、
この補助容量に接続された対向電極とを備え、
前記対向電極は、前記液晶素子の書き込み中に前記補助容量により多くの電荷が蓄積され、前記書き込み終了後に前記液晶表示素子の接続ノードの電位の絶対値を増加させるようにその電位が変動されるものであることを特徴とするアクティブマトリクス型表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011228144A JP5337856B2 (ja) | 2011-10-17 | 2011-10-17 | 液晶表示装置およびその制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011228144A JP5337856B2 (ja) | 2011-10-17 | 2011-10-17 | 液晶表示装置およびその制御方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005378506A Division JP4954548B2 (ja) | 2005-12-28 | 2005-12-28 | 液晶表示装置およびその制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012073617A true JP2012073617A (ja) | 2012-04-12 |
JP5337856B2 JP5337856B2 (ja) | 2013-11-06 |
Family
ID=46169774
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011228144A Expired - Fee Related JP5337856B2 (ja) | 2011-10-17 | 2011-10-17 | 液晶表示装置およびその制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5337856B2 (ja) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6120091A (ja) * | 1984-07-09 | 1986-01-28 | 日本電信電話株式会社 | 画像表示装置 |
JPH06317807A (ja) * | 1993-05-06 | 1994-11-15 | Sharp Corp | マトリクス表示装置およびその駆動方法 |
JPH11501413A (ja) * | 1995-12-15 | 1999-02-02 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | マトリックス表示装置 |
JP2000275609A (ja) * | 1999-03-24 | 2000-10-06 | Fujitsu Ltd | アクティブマトリクス型液晶表示装置 |
JP2000356785A (ja) * | 1999-06-15 | 2000-12-26 | Sharp Corp | 液晶表示装置 |
JP2001194646A (ja) * | 2000-01-13 | 2001-07-19 | Hitachi Ltd | アクティブマトリクス液晶表示装置 |
JP2002023709A (ja) * | 2000-07-11 | 2002-01-25 | Seiko Epson Corp | 電気光学装置、およびその駆動方法並びにそれを用いた電子機器 |
JP2003228342A (ja) * | 2002-02-05 | 2003-08-15 | Fujitsu Ltd | 液晶表示装置 |
JP2003255912A (ja) * | 2002-03-05 | 2003-09-10 | Seiko Epson Corp | 電気光学装置、それを用いた電子機器および電気光学装置の駆動方法 |
JP2004233526A (ja) * | 2003-01-29 | 2004-08-19 | Mitsubishi Electric Corp | 液晶表示装置 |
-
2011
- 2011-10-17 JP JP2011228144A patent/JP5337856B2/ja not_active Expired - Fee Related
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6120091A (ja) * | 1984-07-09 | 1986-01-28 | 日本電信電話株式会社 | 画像表示装置 |
JPH06317807A (ja) * | 1993-05-06 | 1994-11-15 | Sharp Corp | マトリクス表示装置およびその駆動方法 |
JPH11501413A (ja) * | 1995-12-15 | 1999-02-02 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | マトリックス表示装置 |
JP2000275609A (ja) * | 1999-03-24 | 2000-10-06 | Fujitsu Ltd | アクティブマトリクス型液晶表示装置 |
JP2000356785A (ja) * | 1999-06-15 | 2000-12-26 | Sharp Corp | 液晶表示装置 |
JP2001194646A (ja) * | 2000-01-13 | 2001-07-19 | Hitachi Ltd | アクティブマトリクス液晶表示装置 |
JP2002023709A (ja) * | 2000-07-11 | 2002-01-25 | Seiko Epson Corp | 電気光学装置、およびその駆動方法並びにそれを用いた電子機器 |
JP2003228342A (ja) * | 2002-02-05 | 2003-08-15 | Fujitsu Ltd | 液晶表示装置 |
JP2003255912A (ja) * | 2002-03-05 | 2003-09-10 | Seiko Epson Corp | 電気光学装置、それを用いた電子機器および電気光学装置の駆動方法 |
JP2004233526A (ja) * | 2003-01-29 | 2004-08-19 | Mitsubishi Electric Corp | 液晶表示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5337856B2 (ja) | 2013-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102037688B1 (ko) | 표시 장치 | |
KR100712118B1 (ko) | 도트 반전을 수행하는 액정 표시 장치 및 액정 표시 장치의구동 방법 | |
US20060139281A1 (en) | Liquid crystal display device | |
TWI460707B (zh) | 顯示裝置 | |
US20020158993A1 (en) | Liquid crystal display | |
WO2013024754A1 (ja) | 表示装置 | |
JP2005018077A (ja) | 液晶表示装置及びその駆動方法 | |
TWI383357B (zh) | 液晶顯示器及其驅動方法 | |
JP2007052396A (ja) | 駆動回路、表示装置及び表示装置の駆動方法 | |
JP2013182102A (ja) | 液晶表示装置、液晶表示装置の駆動方法、及び、電子機器 | |
US20180039146A1 (en) | Active matrix substrate, and display device including same | |
US20160217757A1 (en) | Active matrix substrate, display panel, and display device including the same | |
JP2007065454A (ja) | 表示装置の駆動方法および表示装置 | |
US10199004B2 (en) | Display device | |
JP2009251608A (ja) | 液晶ディスプレイモジュール及び液晶ディスプレイ駆動方法 | |
JP2004341134A (ja) | 画像表示装置 | |
JP5667359B2 (ja) | 画素回路、画素回路の駆動方法および駆動回路並びに電気光学装置 | |
WO2009148006A1 (ja) | 表示装置 | |
JP4954548B2 (ja) | 液晶表示装置およびその制御方法 | |
US20210132453A1 (en) | Liquid crystal display device | |
JP5337856B2 (ja) | 液晶表示装置およびその制御方法 | |
JP4975322B2 (ja) | アクティブマトリクス型液晶表示装置およびその制御方法 | |
JP2017198914A (ja) | 表示装置 | |
JP5228396B2 (ja) | アクティブマトリックス型表示装置 | |
WO2013035623A1 (ja) | 液晶表示装置およびその駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130329 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130409 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130708 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130723 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130805 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |