JP2013182102A - 液晶表示装置、液晶表示装置の駆動方法、及び、電子機器 - Google Patents

Abstract

【課題】コモン電圧の電圧値を調整する手法などを用いなくても、液晶容量に定常的に印加される直流電圧に起因するフリッカを抑制可能な液晶表示装置、当該液晶表示装置の駆動方法、及び、当該液晶表示装置を有する電子機器を提供する。
【解決手段】記憶機能を有する画素が配置されて成り、液晶容量の対向電極にコモン電圧を供給する一方、液晶容量の画素電極にコモン電圧と同じ第１の電圧または所定の周期で極性が反転する第２の電圧を供給する液晶表示装置において、少なくとも第２の電圧の振幅を調整するようにする。
【選択図】 図１２

Description

本開示は、液晶表示装置、液晶表示装置の駆動方法、及び、電子機器に関する。

液晶表示装置には、記憶機能を持つ画素が配置されて成る液晶表示装置、例えば、画素内にデータを記憶可能なメモリ部を有する、所謂、ＭＩＰ(Memory In Pixel)方式の液晶表示装置がある（例えば、特許文献１参照）。

この種の液晶表示装置にあっては、液晶容量の対向電極に画素共通にコモン電圧Ｖ_COMを印加する一方、液晶容量の画素電極にはコモン電圧Ｖ_COMと同相の電圧ＦＲＰまたは逆相の電圧ＸＦＲＰを適宜印加することになる。

特開２００７−１４７９３２号公報

ところで、液晶表示装置においては、液晶容量に定常的に直流電圧が印加されていると、当該直流電圧に起因してフリッカ（ちらつき）が発生することが知られている。この液晶容量に定常的に印加される直流電圧に起因するフリッカを抑制するために、従来は、コモン電圧Ｖ_COMの電圧値を調整する手法などを用いていた。

本開示は、コモン電圧の電圧値を調整する手法などを用いなくても、液晶容量に定常的に印加される直流電圧に起因するフリッカを抑制可能な液晶表示装置、当該液晶表示装置の駆動方法、及び、当該液晶表示装置を有する電子機器を提供することを目的とする。

上記の目的を達成するための本開示の液晶表示装置は、
記憶機能を有する画素が配置されて成り、
液晶容量の対向電極にコモン電圧を供給する一方、前記液晶容量の画素電極に前記コモン電圧と同じ第１の電圧または所定の周期で極性が反転する第２の電圧を供給する駆動部と、
少なくとも前記第２の電圧の振幅を調整する調整部とを備える構成となっている。そして、本開示の液晶表示装置は、各種の電子機器において、その表示部として用いて好適なものである。

また、上記の目的を達成するための本開示の液晶表示装置の駆動方法は、
記憶機能を有する画素が配置されて成り、
液晶容量の対向電極にコモン電圧を供給する一方、前記液晶容量の画素電極に前記コモン電圧と同じ第１の電圧または所定の周期で極性が反転する第２の電圧を供給する液晶表示装置の駆動に当たって、
少なくとも前記第２の電圧の振幅を調整する構成となっている。

ここで、コモン電圧と同じ第１の電圧とは、コモン電圧が所定の周期で極性が反転する電圧であるときはコモン電圧と同相の電圧を言い、コモン電圧が直流電圧であるときはコモン電圧と同じ電圧値の直流電圧を言うものとする。そして、コモン電圧が所定の周期で極性が反転する電圧であるときは、第１の電圧及び第２の電圧の振幅を調整し、コモン電圧が直流電圧であるときは、第２の電圧の振幅を調整するということになる。

ここで、コモン電圧が所定の周期で極性が反転する電圧であるときを例に採ると、コモン電圧と同相の第１の電圧及び逆相の第２の電圧の振幅を調整することで、コモン電圧の電圧値を調整しなくても、液晶容量に定常的に印加される直流電圧を振幅調整分によって補正することができる。そして、第１の電圧及び第２の電圧の振幅を調整するには、これら電圧を出力するバッファの電源電圧を変更することで容易に対応できる。従って、コモン電圧の電圧値を調整する手法などに比べて、バッファの電源電圧を変更するという極めて簡単な手法にて、液晶容量に定常的に印加される直流電圧に起因するフリッカを抑制できる。

本開示によれば、コモン電圧の電圧値を調整する手法などを用いなくても、これら手法に比べて極めて簡単な手法にて、液晶容量に定常的に印加される直流電圧に起因するフリッカを抑制することができる。

図１は、本開示の実施形態に係るアクティブマトリクス型液晶表示装置の構成の概略を示すシステム構成図である。 図２は、ＭＩＰ方式の画素の回路構成の一例を示すブロック図である。 図３は、ＭＩＰ方式の画素の動作説明に供するタイミングチャートである。 図４は、ＭＩ方式Ｐの画素の具体的な回路構成の一例を示す回路図である。 図５は、面積階調法における画素分割についての説明図である。 図６は、３分割画素構造における３つの副画素電極と２組の駆動回路との対応関係を示す回路図である。 図７は、画素面積に２：１の重みを付けることによって２ビットで４階調を表現する面積階調法での階調表現例を示す図である。 図８は、フリッカ抑制のための参考例１に係る調整部を示す構成図である。 図９は、フリッカ抑制のための参考例２に係る調整部を示す構成図である。 図１０は、フリッカ抑制のための参考例３に係る調整部を示す構成図である。 図１１は、フリッカ抑制のための実施例１に係る調整部を示す構成図である。 図１２は、実施例１の場合のコモン電圧Ｖ_COM、同相の電圧ＦＲＰ、逆相の電圧ＸＦＲＰ、及び、白表示／黒表示時の画素電位Ｖ_pixを示す波形図である。 図１３は、フリッカ抑制のための実施例２に係る調整部を示す構成図である。 図１４は、実施例２の場合のコモン電圧Ｖ_COM、同相の電圧ＦＲＰ、及び、逆相の電圧ＸＦＲＰを示す波形図である。

以下、本開示の技術を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。本開示は実施形態に限定されるものではなく、実施形態における種々の数値などは例示である。以下の説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は以下の順序で行う。
１．本開示の液晶表示装置、液晶表示装置の駆動方法、及び、電子機器、全般に関する説明
２．実施形態に係る液晶表示装置
２−１．システム構成
２−２．ＭＩＰ方式の画素
２−３．面積階調法
２−４．液晶容量に定常的にかかる直流電圧に起因するフリッカの問題について
２−５．実施形態の特徴部分
３．電子機器
４．本開示の構成

＜１．本開示の液晶表示装置、液晶表示装置の駆動方法、及び、電子機器、全般に関する説明＞
本開示の液晶表示装置は、記憶機能を持つ画素が配置されて成る液晶表示装置である。この種の液晶表示装置としては、例えば、画素内にデータを記憶可能なメモリ部を有する、所謂、ＭＩＰ(Memory In Pixel)方式の液晶表示装置を例示することができる。また、画素にメモリ性液晶を用いることで、画素に記憶機能を持つ液晶表示装置とすることができる。本開示の液晶表示装置は、モノクロ表示対応の液晶表示装置であってもよいし、カラー表示対応の液晶表示装置であってもよい。

画素に記憶機能を有する液晶表示装置は、画素にデータを記憶できることで、モード切替えスイッチによってアナログ表示モードによる表示と、メモリ表示モードによる表示とを実現できる。ここで、「アナログ表示モード」とは、画素の階調をアナログ的に表示する表示モードである。また、「メモリ表示モード」とは、画素に記憶されている２値のデータ（論理“１”／論理“０”）に基づいて、画素の階調をデジタル的に表示する表示モードである。

記憶機能を持つ画素の駆動に当たっては、液晶容量の対向電極にコモン電圧を供給する一方、液晶容量の画素電極にコモン電圧と同じ第１の電圧または所定の周期で極性が反転する第２の電圧を供給することによって駆動が行われることになる。液晶容量は、画素電極と当該画素電極に対向して形成される対向電極との間で画素単位で発生する容量を意味する。

このとき、コモン電圧としては、所定の周期で極性が反転する電圧であってもよいし、直流電圧であってもよい。所定の周期で極性が反転するコモン電圧を用いる駆動法は、所謂、コモン反転（Ｖ_com反転）駆動法である。

ここで、コモン電圧が所定の周期で極性が反転する電圧であるときは、コモン電圧と同じ第１の電圧として、コモン電圧と同相の電圧を用いることになる。このとき、第２の電圧は、コモン電圧と逆相の電圧ということになる。

また、コモン電圧が直流電圧であるときは、コモン電圧と同じ第１の電圧として、コモン電圧と同じ電圧値の直流電圧を用いることになる。このとき、第２の電圧は、所定の周期で極性が反転する電圧ということになる。

ところで、液晶表示装置においては、液晶容量の対向電極と画素電極との間における電池効果で液晶容量に直流電圧が定常的にかかる。そして、液晶容量に定常的に直流電圧が印加されていると、当該直流電圧に起因してフリッカ（ちらつき）が発生することが知られている。

そこで、本開示の液晶表示装置、液晶表示装置の駆動方法、及び、電子機器にあっては、液晶容量に定常的に印加される直流電圧に起因するフリッカを抑制するために、少なくとも第２の電圧の振幅を調整する構成を採ることを特徴とする。

ここで、「少なくとも第２の電圧」ということは、コモン電圧が所定の周期で極性が反転する電圧であるときは、第１の電圧及び第２の電圧ということになり、コモン電圧が直流電圧であるときは、第２の電圧ということになる。

そして、コモン電圧が所定の周期で極性が反転する電圧であるときは、第１の電圧及び第２の電圧の振幅を調整することになる。また、コモン電圧が直流電圧であるときは、第２の電圧をその平均値がコモン電圧に対して正側にずれるように、好ましくは、第２の電圧の振幅を調整することになる。

第１の電圧及び第２の電圧の振幅、または、第２の電圧の振幅の調整に当たっては、液晶容量に定常的にかかる直流電圧の２倍の電圧分だけ正側の電圧値を調整するようにするのが好ましい。このように、正側の電圧値の調整幅を、液晶容量に定常的にかかる直流電圧の２倍の電圧分とすることで、液晶容量に定常的に印加される直流電圧を振幅調整分によって補正することができる。

第１の電圧及び第２の電圧は、バッファを経て供給される、即ち、バッファから出力される。従って、正側の電圧値の調整に当たっては、バッファの電源電圧によって正側の電圧値を設定するのが好ましい。これによれば、バッファの電源電圧を変更するという極めて簡単な手法にて、液晶容量に定常的に印加される直流電圧に起因するフリッカを抑制できる。

＜２．実施形態に係る液晶表示装置＞
続いて、本開示の実施形態に係る液晶表示装置である、アクティブマトリクス型液晶表示装置について説明する。

［２−１．システム構成］
図１は、本開示の実施形態に係るアクティブマトリクス型液晶表示装置の構成の概略を示すシステム構成図である。液晶表示装置は、少なくとも一方が透明な２枚の基板（図示せず）が所定の間隔をもって対向して配置され、これら２枚の基板間に液晶が封入されたパネル構造となっている。

本実施形態に係る液晶表示装置１０は、液晶容量を含む複数の画素２０が行列状に２次元配列されてなる画素アレイ部３０と、当該画素アレイ部３０の周辺に配置された表示駆動部とを有する構成となっている。表示駆動部は、信号線駆動部４０、制御線駆動部５０、及び、駆動タイミング発生部６０などから成り、例えば、画素アレイ部３０と同じ液晶表示パネル（基板）１１上に集積され、画素アレイ部３０の各画素２０を駆動する。

ここで、液晶表示装置１０がカラー表示対応の場合は、１つの画素は複数の副画素（サブピクセル）から構成され、この副画素の各々が画素２０に相当することになる。より具体的には、カラー表示用の液晶表示装置では、１つの画素は、赤色（Ｒ）光の副画素、緑色（Ｇ）光の副画素、青色（Ｂ）光の副画素の３つの副画素から構成される。

但し、１つの画素としては、ＲＧＢの３原色の副画素の組み合わせに限られるものではなく、３原色の副画素に更に１色あるいは複数色の副画素を加えて１つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色光の副画素を加えて１つの画素を構成したり、色再現範囲を拡大するために補色光の少なくとも１つの副画素を加えて１つの画素を構成したりすることも可能である。

本実施形態に係る液晶表示装置１０は、画素２０として記憶機能を有する画素、例えば、画素毎にデータを記憶可能なメモリ部を有するＭＩＰ方式の画素を用い、アナログ表示モードによる表示とメモリ表示モードによる表示の両方に対応可能な構成となっている。ＭＩＰ方式の画素を用いる液晶表示装置１０にあっては、画素２０に常に一定電圧がかかることになるために、画素トランジスタの光リーク等による経時的な電圧変動によるシェーディングの問題を解消できる利点がある。

図１において、画素アレイ部３０のｍ行ｎ列の画素配列に対して、列方向に沿って信号線３１₁〜３１_n（以下、単に「信号線３１」と記述する場合もある）が画素列毎に配線されている。また、行方向に沿って制御線３２₁〜３２_m（以下、単に「制御線３２」と記述する場合もある）が画素行毎に配線されている。ここで、「列方向」とは画素列の画素の配列方向（即ち、垂直方向）を言い、「行方向」とは画素行の画素の配列方向（即ち、水平方向）を言う。

信号線３１(３１₁〜３１_n)の各一端は、信号線駆動部４０の画素列に対応した各出力端に接続されている。信号線駆動部４０は、任意の階調を反映した信号電位（アナログ表示モードではアナログ電位、メモリ表示モードでは２値電位）を、対応する信号線３１に対して出力するように動作する。また、信号線駆動部４０は、例えばメモリ表示モードの場合でも、画素２０内に保持する信号電位の論理レベルを入れ替える場合、必要な階調を反映した信号電位を対応する信号線３１に対して出力するように動作する。

図１では、制御線３２₁〜３２_mについて、１本の配線として示しているが、１本に限られるものではない。実際には、制御線３２₁〜３２_mは複数本の配線からなる。この制御線３２₁〜３２_mの各一端は、制御線駆動部５０の画素行に対応した各出力端に接続されている。制御線駆動部５０は、例えばアナログ表示モードの場合、信号線駆動部４０から信号線３１₁〜３１_nに出力される、階調を反映した信号電位の画素２０に対する書込み動作の制御を行う。

駆動タイミング発生部（ＴＧ；タイミングジェネレータ）６０は、信号線駆動部４０及び制御線駆動部５０を駆動するための各種の駆動パルス（タイミング信号）を生成し、これら駆動部４０，５０に供給する。

［２−２．ＭＩＰ方式の画素］
続いて、画素２０として用いるＭＩＰ方式の画素について説明する。ＭＩＰ方式の画素は、アナログ表示モードによる表示とメモリ表示モードによる表示の両方に対応可能な構成となっている。前にも述べたように、アナログ表示モードとは、画素の階調をアナログ的に表示する表示モードである。また、メモリ表示モードとは、画素内のメモリに記憶されている２値情報（論理“１”／“０”）に基づいて、画素の階調をデジタル的に表示する表示モードである。

メモリ表示モードの場合、メモリ部に保持されている情報を用いるため、階調を反映した信号電位の書込み動作をフレーム周期で実行する必要がない。そのため、メモリ表示モードの場合は、階調を反映した信号電位の書き込み動作をフレーム周期で実行する必要があるアナログ表示モードの場合に比べて消費電力が少なくて済む、換言すれば、表示装置の低消費電力化を図ることができる利点がある。

図２は、ＭＩＰ方式の画素２０の回路構成の一例を示すブロック図である。また、図３に、ＭＩＰ方式の画素２０の動作説明に供するタイミングチャートを示す。

画素２０は、液晶容量２１の他、図面の簡略化のために図示を省略するが、例えば薄膜トランジスタ（ＴＦＴ）から成る画素トランジスタ及び保持容量を有する構成となっている。液晶容量２１は、画素電極とこれに対向して形成される対向電極との間で発生する液晶材料の容量成分を意味している。液晶容量２１の対向電極にはコモン電圧Ｖ_COMが全画素共通に印加される。図３のタイミングチャートに示すように、コモン電圧Ｖ_COMは、所定の周期（例えば、フレーム周期）で極性が反転する電圧である。

画素２０は更に、３つのスイッチ素子２２〜２４及びラッチ部２５を有するＳＲＡＭ機能付きの画素構成となっている。スイッチ素子２２は、信号線３１（図１の信号線３１₁〜３１_nに相当）に一端が接続されている。そして、図１の制御線駆動部５０から制御線３２（図１の制御線３２₁〜３２_mに相当）を介して走査信号φＶが与えられることによってオン（閉）状態となり、図１の信号線駆動部４０から信号線３１を介して供給されるデータＳＩＧを取り込む。この場合の制御線３２は走査線ということになる。ラッチ部２５は、互いに逆向きに並列接続されたインバータ２５１，２５２によって構成されており、スイッチ素子２２によって取り込まれたデータＳＩＧに応じた電位を保持（ラッチ）する。

スイッチ素子２３，２４の各一方の端子には、コモン電圧Ｖ_COMと同相の電圧ＦＲＰ及び逆相の電圧ＸＦＲＰが与えられる。スイッチ素子２３，２４の各他方の端子は共通に接続され、本画素回路の出力ノードＮ_outとなる。スイッチ素子２３，２４は、ラッチ部２５の保持電位の極性に応じていずれか一方がオン状態となる。これにより、対向電極にコモン電圧Ｖ_COMが印加されている液晶容量２１の画素電極に対して、コモン電圧Ｖ_COMと同相の電圧ＦＲＰまたは逆相の電圧ＸＦＲＰが印加される。

図３から明らかなように、ノーマリーブラック（無電圧印加時に黒表示）の液晶パネルの場合、ラッチ部２５の保持電位が負側極性のときは、液晶容量２１の画素電位がコモン電圧Ｖ_COMと同相になるため黒表示となる。また、ラッチ部２５の保持電位が正側極性のときは、液晶容量２１の画素電位がコモン電圧Ｖ_COMと逆相になるため白表示となる。

上述したことから明らかなように、ＭＩＰ方式の画素２０にあっては、ラッチ部２５の保持電位の極性に応じてスイッチ素子２３，２４のいずれか一方がオン状態となることにより、液晶容量２１の画素電極に対して、同相の電圧ＦＲＰまたは逆相の電圧ＸＦＲＰが印加される。これにより、先述したように、画素２０には常に一定電圧が印加されることになるためにシェーディングが発生する懸念はない。

図４は、画素２０の具体的な回路構成の一例を示す回路図であり、図中、図２と対応する部分には同一符号を付して示している。

図４において、スイッチ素子２２は、例えばＮｃｈＭＯＳトランジスタＱ_n10から成る。ＮｃｈＭＯＳトランジスタＱ_n10は、一方のソース／ドレイン電極が信号線３１に接続され、ゲート電極が制御線（走査線）３２に接続されている。

スイッチ素子２３，２４は共に、例えば、ＮｃｈＭＯＳトランジスタ及びＰｃｈＭＯＳトランジスタが並列に接続されてなるトランスファスイッチから成る。具体的には、スイッチ素子２３は、ＮｃｈＭＯＳトランジスタＱ_n11及びＰｃｈＭＯＳトランジスタＱ_p11が互いに並列に接続された構成となっている。スイッチ素子２４は、ＮｃｈＭＯＳトランジスタＱ_n12及びＰｃｈＭＯＳトランジスタＱ_p12が互いに並列に接続された構成となっている。

スイッチ素子２３，２４は、必ずしも、ＮｃｈＭＯＳトランジスタ及びＰｃｈＭＯＳトランジスタを並列接続して成るトランスファスイッチである必要はない。スイッチ素子２３，２４を、単一導電型のＭＯＳトランジスタ、即ち、ＮｃｈＭＯＳトランジスタあるいはＰｃｈＭＯＳトランジスタを用いて構成することも可能である。スイッチ素子２３，２４の共通接続ノードが、本画素回路の出力ノードＮ_outとなる。

インバータ２５１，２５２は共に、例えばＣＭＯＳインバータから成る。具体的には、インバータ２５１は、ＮｃｈＭＯＳトランジスタＱ_n13及びＰｃｈＭＯＳトランジスタＱ_p13のゲート電極同士及びドレイン電極同士が共通に接続された構成となっている。インバータ２５２は、ＮｃｈＭＯＳトランジスタＱ_n14及びＰｃｈＭＯＳトランジスタＱ_p14のゲート電極同士及びドレイン電極同士が共通に接続された構成となっている。

上記の回路構成を基本とする画素２０が、行方向（水平方向）及び列方向（垂直方向）に展開されて行列状に配置されることになる。この画素２０の行列状配列に対して、画素列毎の信号線３１及び画素行毎の制御線３２に加えて、コモン電圧Ｖ_COMと同相、逆相の電圧ＦＲＰ，ＸＦＲＰを伝送する配線３３，３４と、正側電源電圧Ｖ_DD、負側電源電圧Ｖ_SSの電源線３５，３６とが画素列毎に配線されている。

上述したように、本実施形態に係るアクティブマトリクス型液晶表示装置１０は、表示データに応じた電位を保持するラッチ部２５を有するＳＲＡＭ機能付き画素（ＭＩＰ）２０が行列状に配置された構成となっている。尚、本実施形態では、画素２０に内蔵するメモリ部としてＳＲＡＭを用いる場合を例に挙げたが、ＳＲＡＭは一例に過ぎず、他の構成のメモリ部、例えば、ＤＲＡＭを用いる構成であってもよい。

このＭＩＰ方式の液晶表示装置１０は、画素２０毎に記憶機能（メモリ部）を持つことで、前にも述べたように、アナログ表示モードによる表示と、メモリ表示モードによる表示とを実現できる。そして、メモリ表示モードの場合、メモリ部に保持されている画素データを用いて表示を行うことから、階調を反映した信号電位の書き込み動作を単発実行するため常時フレーム周期で実行する必要がなく、液晶表示装置１０の消費電力の低減を図ることができる、という利点がある。

また、表示画面を部分的に、即ち、表示画面の一部だけを書き換えたい、というニーズがある。この場合、部分的に画素データを書き換えれば良いことになる。表示画面を部分的に書き換える、即ち、画素データを部分的に書き換えると、書き換えを行わない画素についてはデータを転送する必要がなくなる。従って、データ転送量を減らすことができるため、液晶表示装置１０の更なる省電力化を図ることができる、という利点もある。

［２−３．面積階調法］
ところで、画素内部に記憶機能を有する表示装置、例えば、ＭＩＰ方式の液晶表示装置にあっては、画素毎に１ビットで２階調しか表現を行うことができない。そのために、ＭＩＰ方式を採用するに当たっては、階調表現方式として、１つの画素を複数の副画素で構成し、当該複数の副画素の電極の面積の組み合わせによって階調を表示する面積階調法を用いる構成とするのが好ましい。

ここで、「面積階調法」とは、面積比を２⁰,２¹，２²，・・・，２^N-1、という具合に重み付けしたＮ個の副画素電極で２^N個の階調を表現する階調表現方式である。この面積階調法は、例えば、画素回路を構成するＴＦＴ（Thin Film Transistor：薄膜トランジスタ）の特性ばらつきによる画質の不均一性を改善する等の目的で採用される。

具体的には、画素２０の表示領域となる画素電極を、面積的に重み付けした複数の画素（副画素）電極に分割する面積階調法を用いる。画素電極としては、透過電極であってもよいし、反射電極であってもよい。そして、ラッチ部２５の保持電位によって選択された画素電位を面積的に重み付けした画素電極に通電し、重み付けした面積の組み合わせによって階調表示を行うようにする。

ここでは、理解を容易にするために、画素電極（副画素電極）の面積（画素面積）に２：１の重みを付けることによって２ビットで４階調を表現する面積階調法を例に挙げてより具体的に説明するものとする。

画素面積に２：１の重みを付ける構造としては、図５の（Ａ）に示すように、画素２０の画素電極を面積１の副画素電極２０１と、当該副画素電極２０１の２倍の面積（面積２）の副画素電極２０２とに分割する構造が一般的である。しかし、図５の（Ａ）の構造の場合には、１画素の中心（重心）に対する各階調（表示画像）の中心（重心）が揃わない（一致しない）ため、階調表現の点で好ましくない。

１画素の中心に対する各階調の中心を揃える構造としては、図５の（Ｂ）に示すように、面積２の副画素電極２０４の中心部を例えば矩形形状にくり抜き、そのくり抜いた矩形領域の中心部に面積１の副画素電極２０３を配置する構造が考えられる。しかし、図５の（Ｂ）の構造の場合には、副画素電極２０３の両側に位置する、副画素電極２０４の連結部２０４_A，２０４_Bの幅が狭いため、副画素電極２０４全体の反射面積が小さくなるとともに、連結部２０４_A，２０４_Bの辺りの液晶配向が難しい。

上述したように、面積階調で、無電界時に液晶分子が基板に対してほぼ垂直になるＶＡ（Vertical Aligned：垂直配向）モードにしようとすると、液晶分子に対する電圧のかかり方が、電極形状や電極サイズなどによって変わるため、良好に液晶配向させることが難しい。また、副画素電極の面積比が反射率比になるとは限らないので階調設計が難しい。反射率は、副画素電極の面積や液晶配向などによって決まる。図５の（Ａ）の構造の場合は、面積比が１：２であっても電極周辺の長さの比が１：２とはならない。従って、副画素電極の面積比が反射率比になるとは限らない。

このような観点からすると、面積階調法を採用するに当たっては、階調の表現性と反射面積の有効活用を考える上では、図５の（Ｃ）に示すように、画素電極を例えば同じ面積（大きさ）の３つの副画素電極２０５，２０６_A，２０６_Bに分割する、所謂、３分割の電極構成にするのが好ましい。

この３分割の電極構成の場合、中央の副画素電極２０５を挟む上下２つの副画素電極２０６_A，２０６_Bを組とし、当該組となる２つの副画素電極２０６_A，２０６_Bを同時に駆動する。このとき、下位ビットには面積１の副画素電極２０５を接続し、上位ビットには面積２の副画素電極２０６_A，２０６_Bを接続する。これにより、２つの副画素電極２０６_A，２０６_Bと中央の副画素電極２０５との間で画素面積に２：１の重みを付けることができる。また、上位ビットの面積２の副画素電極２０６_A，２０６_Bを２等分して中央の副画素電極２０５を挟んで上下に配置していることで、１画素の中心（重心）に対する各階調の中心（重心）を揃えることができる。

ここで、３つの副画素電極２０５，２０６_A，２０６_Bの各々について駆動回路と電気的にコンタクトを取るとすると、図５の（Ａ），（Ｂ）の構造に比べて金属配線のコンタクト数が増えるため画素サイズが大きくなり、高精細化の阻害要因となる。特に、画素２０毎にメモリ部を有するＭＩＰ方式の画素構成の場合には、図４から明らかなように、１つの画素２０内にトランジスタ等の多くの回路構成素子やコンタクト部が存在することになり、レイアウト面積的に余裕がないために、コンタクト部１個が画素サイズに大きく影響を及ぼす。

コンタクト数を減らすには、１個の副画素電極２０５を挟むことによって互いの距離が離れた２つの副画素電極２０６_A，２０６_B同士を電気的に結合する（結線する）画素構造とすれば良い。そして、図６に示すように、１つの駆動回路２０７_Aで１個の副画素電極２０５を駆動し、他の１つの駆動回路２０７_Bで残りの２つの副画素電極２０６_A，２０６_Bを同時に駆動するようにする。ここで、駆動回路２０７_A，２０７_Bは、図４に示した画素回路に相当する。

このように、２つの副画素電極２０６_A，２０６_Bを１つの駆動回路２０７_Bによって駆動するようにすることにより、２つの副画素電極２０６_A，２０６_Bを別々の駆動回路によって駆動する構成を採る場合に比べて画素２０の回路構成を簡略化できる利点がある。また、本例に係る面積階調法では、図７に示すように、３つの副画素が全て消灯状態となる階調０、真ん中の副画素のみが点灯状態となる階調１、上下の２つの副画素が点灯状態となる階調２、及び、３つの副画素が全て点灯状態となる階調３の計４階調を２ビットで表現することになる。

尚、ここでは、メモリ機能を有する画素として、画素毎にデータを記憶可能なメモリ部を持つＭＩＰ方式の画素を用いる場合を例に挙げたが、これは一例に過ぎない。メモリ機能を有する画素としては、ＭＩＰ方式の画素の他に、例えば、周知のメモリ性液晶を用いる画素を例示することができる。

［２−４．液晶容量に定常的にかかる直流電圧に起因するフリッカの問題について］
ところで、液晶表示装置においては、前にも述べたように、対向電極と画素電極との間における電池効果で液晶容量に直流電圧が定常的にかかる。そして、液晶容量に定常的に直流電圧が印加されていると、当該直流電圧に起因してフリッカ（ちらつき）が発生することが知られている。この直流電圧に起因するフリッカを発生させないようにするために、従来から、種々の手法を採る調整部が用いられている。この従来の手法について以下に参考例として説明する。

（参考例１）
図８は、フリッカ抑制のための参考例１に係る調整部を示す構成図である。図８に示すように、参考例１に係る調整部７０_Aは、液晶表示パネル１１に対して例えばパネル外部に設けられる。そして、コモン電圧Ｖ_COM、当該コモン電圧Ｖ_COMと同相の電圧ＦＲＰ、及び、逆相の電圧ＸＦＲＰは、調整部７０_Aの出力段を構成するバッファ７１₁，７１₂，７１₃から出力され、液晶表示パネル１１に与えられる。

バッファ７１₁，７１₂，７１₃には、コモン電圧Ｖ_COM、同相の電圧ＦＲＰ、及び、逆相の電圧ＸＦＲＰの正側の電圧値を決める電源電圧が正電源から与えられている。尚、本例の場合、コモン電圧Ｖ_COM、同相の電圧ＦＲＰ、及び、逆相の電圧ＸＦＲＰの負側の電圧値は接地（ＧＮＤ）レベルとなっている。バッファ７１₁，７１₂，７１₃は、入力されるクロックパルスに同期してコモン電圧Ｖ_COM、同相の電圧ＦＲＰ、及び、逆相の電圧ＸＦＲＰを出力する。

かかる構成の参考例１に係る調整部７０_Aでは、液晶容量に定常的にかかる直流電圧に起因するフリッカを視聴者が認識しないように、バッファ７１₁，７１₂，７１₃に入力されるクロックパルスの周波数を上げるようにしている。クロックパルスの周波数を上げるということは、コモン電圧Ｖ_COM、同相の電圧ＦＲＰ、及び、逆相の電圧ＸＦＲＰの周波数を上げるということである。

一例として、コモン電圧Ｖ_COM、同相の電圧ＦＲＰ、及び、逆相の電圧ＸＦＲＰの周波数を、６０［Ｈｚ］から１２０［Ｈｚ］に上げるようにする。しかしながら、参考例１に係る調整部７０_Aの場合のように、コモン電圧Ｖ_COM、同相の電圧ＦＲＰ、及び、逆相の電圧ＸＦＲＰの周波数を上げて画素の駆動を行うと、周波数が高くなる分だけ消費電力が増加するという問題がある。

（参考例２）
図９は、フリッカ抑制のための参考例２に係る調整部を示す構成図である。参考例２に係る調整部７０_Bでは、コモン電圧Ｖ_COMをオフセットさせて正極性及び負極性の実効電圧値を等しくすることで、液晶容量に定常的にかかる直流電圧に起因するフリッカを発生させないようにしている。

具体的には、図９に示すように、コモン電圧Ｖ_COM用のバッファ７１₁の出力端と液晶表示パネル１１上のコモン電圧Ｖ_COM用の配線との間に容量７２に接続している。また、容量７２の出力端側には、正電源１から抵抗７３を介して電源電圧が与えられる。これにより、一例として、バッファ７１₁から０［Ｖ］〜３［Ｖ］程度の振幅で出力されるコモン電圧Ｖ_COMが、容量７２の出力端に−１［Ｖ］〜−２［Ｖ］程度の振幅としてオフセットされて出力されることになる。

かかる構成の参考例２に係る調整部７０_Bの場合、容量７２として、液晶容量の対向電極の容量に比べて大きな容量値（例えば、１０倍以上の容量値）の容量が必要となる。そのため、システム規模が増大するという問題がある。また、容量７２の電荷が抵抗７３を経由して放電するため、理想的な波形のコモン電圧Ｖ_COMを対向電極に供給できないことになる。

（参考例３）
図１０は、フリッカ抑制のための参考例３に係る調整部を示す構成図である。参考例３に係る調整部７０_Cでは、参考例２に係る調整部７０_Bの場合と同様に、コモン電圧Ｖ_COMをオフセットさせて両極性の実効電圧値を等しくすることで、フリッカを発生させないようにしている。

具体的には、図１０に示すように、コモン電圧Ｖ_COM用のバッファ７１₁に対して、コモン電圧Ｖ_COMの正側の電圧値を決める正側電源電圧を正電源１から与えるとともに、コモン電圧Ｖ_COMの負側の電圧値を決める負側電源電圧を負電源から与えるようにしている。

しかしながら、参考例３に係る調整部７０_Cの場合、コモン電圧Ｖ_COMの負側の電圧値を決めるための負電源を別途必要とするため、参考例１や参考例２に比べて、回路規模の増大及び消費電力の増加を招くという問題がある。

［２−５．実施形態の特徴部分］
本実施形態では、参考例１の場合のような周波数を上げる手法や、参考例２，３の場合のようなコモン電圧Ｖ_COMをオフセットさせる手法を採るのではなく、少なくとも逆相の電圧ＸＦＲＰの振幅を調整するという新規な手法を採ることで、フリッカの抑制を図ることを特徴としている。

尚、参考例１乃至参考例３では、コモン電圧Ｖ_COMの極性が反転するコモン反転（Ｖ_com反転）駆動法の場合を例に挙げて説明したが、コモン電圧Ｖ_COMとしては、所定の周期（例えば、フレーム周期）で極性が反転する電圧であってもよいし、直流電圧であってもよい。

ここで、コモン電圧Ｖ_COMが所定の周期で極性が反転する電圧であるときは、コモン電圧Ｖ_COMと同じ第１の電圧として、コモン電圧Ｖ_COMと同相の電圧ＦＲＰを用いることになる。このとき、第２の電圧は、コモン電圧Ｖ_COMと逆相の電圧ＸＦＲＰということになる。

また、コモン電圧Ｖ_COMが直流電圧であるときは、コモン電圧Ｖ_COMと同じ第１の電圧として、コモン電圧Ｖ_COMと同じ電圧値の直流電圧を用いることになる。このとき、第２の電圧は、所定の周期で極性が反転する電圧、即ち、コモン電圧Ｖ_COMと逆相の電圧ＸＦＲＰということになる。

ここで、少なくとも逆相の電圧ＸＦＲＰの振幅を調整する場合における、「少なくとも逆相の電圧ＸＦＲＰ」ということは、コモン反転（Ｖ_com反転）駆動の場合には、同相の電圧ＦＸＰ及び逆相の電圧ＸＦＲＰの振幅を調整するということである。また、コモン電圧Ｖ_comが直流電圧である場合は、逆相の電圧ＸＦＲＰの振幅を調整するということである。

以下、フリッカ抑制のための本実施形態の具体的な実施例について、コモン電圧Ｖ_comが所定の周期（例えば、フレーム周期）で極性が反転するコモン反転駆動の場合を実施例１、コモン電圧Ｖ_comが直流電圧である場合を実施例２として説明する。

（実施例１）
図１１は、フリッカ抑制のための実施例１に係る調整部を示す構成図である。図１１に示すように、実施例１に係る調整部８０_Aは、液晶表示パネル１１に対して例えばパネル外部に設けられる。そして、コモン電圧Ｖ_COM、当該コモン電圧Ｖ_COMと同相の電圧ＦＲＰ、及び、逆相の電圧ＸＦＲＰは、調整部８０_Aの出力段を構成するバッファ８１₁，８１₂，８１₃から出力され、液晶表示パネル１１に与えられる。

バッファ８１₁には、コモン電圧Ｖ_COMの正側の電圧値を決める電源電圧が正電源１から与えられている。また、バッファ８１₂，８１₃には、コモン電圧Ｖ_COMと同相の電圧ＦＲＰ、及び、逆相の電圧ＸＦＲＰの正側の電圧値を決める電源電圧が正電源２から与えられている。尚、本例の場合、コモン電圧Ｖ_COM、同相の電圧ＦＲＰ、及び、逆相の電圧ＸＦＲＰの負側の電圧値は接地レベルとなっている。

バッファ８１₁，８１₂，８１₃は、入力されるクロックパルスに同期してコモン電圧Ｖ_COM、同相の電圧ＦＲＰ、及び、逆相の電圧ＸＦＲＰを出力する。図１２に、コモン電圧Ｖ_COM、同相の電圧ＦＲＰ、及び、逆相の電圧ＸＦＲＰの波形を、更に、白表示／黒表示時に画素に印加される画素電位Ｖ_pix（ｗｈｉｔｅ，ｂｌａｃｋ）の波形を示す。

図１２の波形図に示すように、実施例１に係る調整部８０_Aでは、同相の電圧ＦＲＰ及び逆相の電圧ＸＦＲＰの振幅を大きくする方向に調整する、即ち、正側の電圧値を高くなる方向に調整する。ここで、コモン電圧Ｖ_COMの正側の電圧値をＶＬＣとし、液晶容量に定常的にかかる直流電圧をΔＶとするとき、同相の電圧ＦＲＰ及び逆相の電圧ＸＦＲＰの正側の電圧値を電圧値ＶＬＣよりもΔＶ×２だけ高くするように振幅調整を行うのが好ましい。同相の電圧ＦＲＰ及び逆相の電圧ＸＦＲＰの正側の電圧値は、バッファ８１₂，８１₃の正側の電源電圧、即ち、正電源２の電源電圧によって設定することができる。

このように、同相の電圧ＦＲＰ及び逆相の電圧ＸＦＲＰの正側の電圧値の調整幅を、液晶容量に定常的にかかる直流電圧の２倍の電圧ΔＶ×２とすることで、図１２の波形図に示すように、コモン電圧Ｖ_COMと画素電位Ｖ_pixとの差（図中、矢印）が正側と負画側で同じになる。これにより、液晶容量には正極性、負極性共に同じ電位が印加されることになるため、液晶容量に定常的に印加される直流電圧を振幅調整分によって補正することができる。

すなわち、実施例１に係る調整部８０_Aによれば、周波数を上げたり、コモン電圧Ｖ_COMをオフセットさせたりしなくても、バッファ８１₂，８１₃の電源電圧を変更するという極めて簡単な手法にて、液晶容量に定常的にかかる直流電圧に起因するフリッカの発生を抑制することができる。

尚、例えばノーマリーホワイト液晶では、白表示時（同相の電圧ＥＲＰの選択時）には液晶容量に印加される電圧は０［Ｖ］であるのが理想的である。一方、実施例１に係る調整部８０_Aを用いると、白表示時に１［Ｖ］よりも非常に小さい電圧が液晶容量に印加されることになる。

しかし、液晶の特性上、１［Ｖ］程度の電圧が印加されても白表示の状態から黒表示の状態に遷移しないので、液晶容量に多少電圧がかかったとしても、光学特性に悪影響が及ぶことはない。また、液晶容量に多少電圧がかかることによる消費電力の増加も微少であるため問題となることはない。

（実施例２）
図１３は、フリッカ抑制のための実施例２に係る調整部を示す構成図である。図１３に示すように、コモン電圧Ｖ_COM及び当該コモン電圧Ｖ_COMと同相の電圧ＦＲＰは直流電圧（本例では、接地レベル）となっている。これに対して、第２の電圧である逆相の電圧ＸＦＲＰは、所定の周期（例えば、フレーム周期）で極性が反転する電圧となっている。図１４に、コモン電圧Ｖ_COM、同相の電圧ＦＲＰ、及び、逆相の電圧ＸＦＲＰの波形を示す。

図１４の波形図に示すように、実施例２に係る調整部８０_Bでは、逆相の電圧ＸＦＲＰをその平均値がコモン電圧Ｖ_COM（＝電圧ＦＲＰ）に対して正側にずれるように、好ましくは、逆相の電圧ＸＦＲＰの振幅を調整することになる。このとき、逆相の電圧ＸＦＲＰの正側の電圧値を電圧値ＶＬＣよりも２×ΔＶだけ高くするように振幅調整を行うのが好ましい。逆相の電圧ＸＦＲＰの正側の電圧値は、バッファ８１₃の正側の電源電圧、即ち、正電源２の電源電圧によって設定することができる。

すなわち、実施例２に係る調整部８０_Bによれば、周波数を上げたり、コモン電圧Ｖ_COMをオフセットさせたりしなくても、バッファ８１₃の電源電圧を変更するという極めて簡単な手法にて、液晶容量に定常的にかかる直流電圧に起因するフリッカの発生を抑制することができる。尚、本例では、逆相の電圧ＸＦＲＰの正側の電圧値を調整するとしたが、逆相の電圧ＸＦＲＰの波形全体をΔＶ×２だけシフトするようにしても、同様の作用、効果を得ることができる。

＜３．電子機器＞
以上説明した本開示の液晶表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示部（表示装置）として用いることが可能である。

先述した実施形態の説明から明らかなように、本開示の液晶表示装置は、液晶容量に定常的にかかる直流電圧に起因するフリッカの発生を抑制することができる、という特徴を持っている。従って、あらゆる分野の電子機器において、その表示部として本開示の液晶表示装置を用いることで、フリッカ（ちらつき）のない画像表示を実現できる。

本開示の液晶表示装置を表示部に用いる電子機器としては、例えば、デジタルカメラ、ビデオカメラ、ゲーム機器、ノート型パーソナルコンピュータなどを例示することができる。特に、本開示の液晶表示装置は、電子書籍機器や電子腕時計等の携帯情報機器や、携帯電話機やＰＤＡ（Personal Digital Assistant）等の携帯通信機器などの電子機器において、その表示部として用いて好適なものである。

＜４．本開示の構成＞
尚、本開示は以下のような構成を採ることができる。
（１）記憶機能を有する画素が配置されて成り、
液晶容量の対向電極にコモン電圧を供給する一方、前記液晶容量の画素電極に前記コモン電圧と同じ第１の電圧または所定の周期で極性が反転する第２の電圧を供給する駆動部と、
少なくとも前記第２の電圧の振幅を調整する調整部とを備える液晶表示装置。
（２）前記コモン電圧は、所定の周期で極性が反転する電圧であり、
前記第１の電圧は、前記コモン電圧と同相の電圧であり、
前記第２の電圧は、前記コモン電圧と逆相の電圧である上記（１）に記載の液晶表示装置。
（３）前記調整部は、前記第１の電圧及び前記第２の電圧の振幅を調整する上記（２）に記載の液晶表示装置。
（４）前記調整部は、前記液晶容量に定常的にかかる直流電圧の２倍の電圧分だけ前記第１の電圧及び前記第２の電圧の正側の電圧値を調整する上記（３）に記載の液晶表示装置。
（５）前記正側の電圧値は、前記第１の電圧及び前記第２の電圧を出力するバッファの電源電圧によって設定される上記（４）に記載の液晶表示装置。
（６）前記コモン電圧は、直流電圧であり、
前記第１の電圧は、前記コモン電圧と同じ電圧値の直流電圧である上記（１）に記載の液晶表示装置。
（７）前記第２の電圧は、その平均値が前記コモン電圧に対して正側にずれている上記（６）に記載の表示装置。
（８）前記調整部は、前記液晶容量に定常的にかかる直流電圧の２倍の電圧分だけ前記第２の電圧の正側の電圧値を調整する上記（６）または上記（７）に記載の液晶表示装置。
（９）前記正側の電圧値は、前記第２の電圧を出力するバッファの電源電圧によって設定される上記（８）に記載の液晶表示装置。
（１０）記憶機能を有する画素が配置されて成り、
液晶容量の対向電極にコモン電圧を供給する一方、前記液晶容量の画素電極に前記コモン電圧と同じ第１の電圧または所定の周期で極性が反転する第２の電圧を供給する液晶表示装置の駆動に当たって、
少なくとも前記第２の電圧の振幅を調整する液晶表示装置の駆動方法。
（１１）記憶機能を有する画素が配置されて成り、
液晶容量の対向電極にコモン電圧を供給する一方、前記液晶容量の画素電極に前記コモン電圧と同じ第１の電圧または所定の周期で極性が反転する第２の電圧を供給する駆動部と、
少なくとも前記第２の電圧の振幅を調整する調整部とを備える液晶表示装置を有する電子機器。

１０・・・液晶表示装置、１１・・・液晶表示パネル、２０・・・画素、２１・・・液晶容量、２２〜２４・・・スイッチ素子、２５・・・ラッチ部、３０・・・画素アレイ部、４０・・・信号線駆動部、５０・・・制御線駆動部、６０・・・駆動タイミング発生部、７０_A・・・参考例１に係る調整部、７０_B・・・参考例２に係る調整部、７０_C・・・参考例３に係る調整部、７１₁，７１₂，７１₃・・・バッファ、８０_A・・・実施例１に係る調整部、８０_B・・・実施例２に係る調整部、８１₁，８１₂，８１₃・・・バッファ

Claims (11)

1. 記憶機能を有する画素が配置されて成り、
   液晶容量の対向電極にコモン電圧を供給する一方、前記液晶容量の画素電極に前記コモン電圧と同じ第１の電圧または所定の周期で極性が反転する第２の電圧を供給する駆動部と、
   少なくとも前記第２の電圧の振幅を調整する調整部とを備える液晶表示装置。
2. 前記コモン電圧は、所定の周期で極性が反転する電圧であり、
   前記第１の電圧は、前記コモン電圧と同相の電圧であり、
   前記第２の電圧は、前記コモン電圧と逆相の電圧である請求項１に記載の液晶表示装置。
3. 前記調整部は、前記第１の電圧及び前記第２の電圧の振幅を調整する請求項２に記載の液晶表示装置。
4. 前記調整部は、前記液晶容量に定常的にかかる直流電圧の２倍の電圧分だけ前記第１の電圧及び前記第２の電圧の正側の電圧値を調整する請求項３に記載の液晶表示装置。
5. 前記正側の電圧値は、前記第１の電圧及び前記第２の電圧を出力するバッファの電源電圧によって設定される請求項４に記載の液晶表示装置。
6. 前記コモン電圧は、直流電圧であり、
   前記第１の電圧は、前記コモン電圧と同じ電圧値の直流電圧である請求項１に記載の液晶表示装置。
7. 前記第２の電圧は、その平均値が前記コモン電圧に対して正側にずれている請求項６に記載の表示装置。
8. 前記調整部は、前記液晶容量に定常的にかかる直流電圧の２倍の電圧分だけ前記第２の電圧の正側の電圧値を調整する請求項６に記載の液晶表示装置。
9. 前記正側の電圧値は、前記第２の電圧を出力するバッファの電源電圧によって設定される請求項８に記載の液晶表示装置。
10. 記憶機能を有する画素が配置されて成り、
    液晶容量の対向電極にコモン電圧を供給する一方、前記液晶容量の画素電極に前記コモン電圧と同じ第１の電圧または所定の周期で極性が反転する第２の電圧を供給する液晶表示装置の駆動に当たって、
    少なくとも前記第２の電圧の振幅を調整する液晶表示装置の駆動方法。
11. 記憶機能を有する画素が配置されて成り、
    液晶容量の対向電極にコモン電圧を供給する一方、前記液晶容量の画素電極に前記コモン電圧と同じ第１の電圧または所定の周期で極性が反転する第２の電圧を供給する駆動部と、
    少なくとも前記第２の電圧の振幅を調整する調整部とを備える液晶表示装置を有する電子機器。

Images