JPH11501413A - マトリックス表示装置 - Google Patents

Abstract

(57)【要約】 ２個のトランジスタ（30，31）及び２個のコンデンサ（34，35）を含む直列電荷再ディストリビューションＤ‐Ａ変換器回路を各々が具え、それらのうちの少なくとも１個が電気光学、例えば液晶、表示素子を具えており、且つそれぞれ行及び列アドレス導体（18，19）を介して駆動回路（21，25）からの切換信号とディジタルデータ信号とにより駆動される画像素子（12）のアレイを有するマトリックス表示装置である。画像素子の２個のトランジスタは、同じ行導体へ接続され且つ行導体（18）上の切換信号により次々に動作できる相補型のもの、例えばｎ及びｐ型薄膜トランジスタである。その駆動回路（21）は従って簡単化され且つ垂直走査方向が容易に反転され得る。

Description

【発明の詳細な説明】 マトリックス表示装置 本発明は、それぞれ切換信号と直列多ビットディジタルデータ信号とが駆動回 路からそれを介して画像素子へ加えられる行及び列アドレス導体の組へ接続され た行及び列アレイ画像素子を具えているマトリックス表示装置に関するもので、 且つそのマトリックス表示装置においては各画像素子が２個の切換トランジスタ と２個のコンデンサ素子とを有する直列電荷リディストリビューションディジタ ル‐アナログ変換器回路を具え、それらのうちの少なくとも一つが、画像素子ア ドレス期間中に列アドレス導体のうちのそれぞれ一つ上の多ビットディジタルデ ータ信号を表示素子のためのアナログ電圧に変換するために、電気光学表示素子 を具えて、その画像素子の切換トランジスタは前記切換信号により画像素子アド レス期間の間次々と動作できる。 上述の種類のマトリックス表示装置、及びもっと詳細には液晶マトリックス表 示装置は、欧州特許出願公開明細書第0597536 号に記載されている。この表示装 置は、画像素子へ列アドレス導体を介して列駆動回路により供給されるデータ信 号が、特にこの表示装置へ供給されるビデオ信号がディジタルビデオ信号である 場合に、アナログ電圧信号を具えているマトリックス表示装置の慣習的な種類を 越えた多くの利点を有している。ディジタル画像情報信号を列アナログ導体へ印 加される前に（振幅変調された）アナログ信号へ変換する必要性が除去される。 列駆動回路は純粋にディジタル回路を用いて容易に実施され得て、それにより比 較的高速で動作することを可能にし、且つ薄膜トランジスタTFT を用いて表示パ ネルの基板上に具合良く組み込まれることを可能にする。画像素子の切換トラン ジスタは一つの導電型の薄膜トランジスタを具え、且つ駆動回路に用いられた薄 膜トランジスタと同じ種類のものであり、且つそれらと同時に製作され得る。一 実施例においては、画像素子の２個のコンデンサ素子が各々表示素子を２個の分 離した部分に分割することにより得られる表示副素子により構成されている。 画像素子の直列電荷リディストリビューションディジタル‐アナログ回路は、 その時関連する列導体上に存在する直列多ビットデータ信号の第１ビットに従っ て第１のコンデンサ素子を充電するように、切換信号よって、２個の薄膜トラン ジスタのうちの第１の薄膜トランジスタをターンオンすることにより画像素子ア ドレス期間中に動作させられる。切換信号を除去することによりこの薄膜トラン ジスタはその後ターンオフされ、且つ第２薄膜トランジスタが、別の切換信号に よってターンオンされるので、一つのコンデンサ素子上の電荷が二つのコンデン サ素子の間で分配される。この薄膜トランジスタはその後ターンオフされ且つそ の時列導体上の多ビットデータ信号の第２ビットに従って１個のコンデンサ素子 を充電するように再びターンオンされ、それに続いて、第１薄膜トランジスタが ターンオフされ且つ二つのコンデンサ素子の間で再び電荷分配を許容するように 第２薄膜トランジスタがターンオンされる。第２薄膜トランジスタの最終動作の 後に、多ビットデータ信号に従って電圧レベルがコンデンサ素子上に得られるよ うに、このサイクルがデータ信号の全部のビットに対して反復される。この方法 でこれらの薄膜トランジスタを次々に動作させるために、画像素子の二つの薄膜 トランジスタがそれぞれ、それらの各自の切換信号が駆動回路からそれを介して 供給される二つの異なる行アドレス導体へ接続される。これらの２個の行アドレ ス導体は同じ行内で全部の他の画像素子により共有される。最初及び最後は別と して、各行アドレス導体は一つの行アドレス導体へ接続されている一つの行内の 画像素子の対応する第１薄膜トランジスタと、同じ行アドレス導体へ接続されて いる画像素子の隣接する行内の画像素子の対応する第２薄膜トランジスタと、を 有する画像素子の二つの隣接する行間で共有される。画像素子の隣接する行間の 行アドレス導体の共有が、画像素子の密度と表示装置の開口部とがそのような付 加的行アドレス導体の存在により妥協されるので、この装置が投写装置に用いら れる場合に特に望ましくない、実際に要求される行アドレス導体の数を二倍にす る画像素子の各行のための行アドレス導体の各自の対を与える必要を回避する。 しかしながら、この行アドレス導体の共有は動作の制限を課し得て、それが一定 の環境において画像素子の行が駆動され得る順序、すなわち垂直走査接続が拘束 されることで、問題を生じる。 冒頭部分に記載された種類の改善されたマトリックス表示装置を提供すること が、本発明の目的である。 前述された制限、及びそれにより起こされる問題点が、少なくともある程度克 服され得る、冒頭部分に記載された種類の改善されたマトリックス表示装置を提 供することが、本発明のもう一つの目的である。 本発明によると、冒頭部分に記載された種類のマトリックス表示装置は、画像 素子の２個の切換トランジスタが同じ行アドレス導体へ接続され、且つ逆導電型 のものであり、これら２個の切換トランジスタはその行アドレス導体へ加えられ る切換信号により、相補的な方法で動作できることを特徴としている。これらの 切換トランジスタは好適にｐ及びｎ型薄膜トランジスタを具えている。この表示 装置においては、それ故に、画像素子の２個の切換トランジスタの必要な切換は 既知の装置におけるような２個よりもむしろ、丁度１個の行アドレス導体を介し て制御される。各自の、異なる、１個の行アドレス導体へ好適に接続された各自 の行内の画像素子の切換トランジスタにより、二つの隣接する行内の画像素子間 の行アドレス導体の共有が回避される。行アドレス導体は２行における画像素子 に対してできる限り用いられ得るが、しかしこれは例えば与えられるべき付加的 な列アドレス導体を必要とし、且つまた列駆動回路を複雑にする。画像素子のコ ンデンサ素子のうちの１個だけが表示素子を具える必要があるけれども、欧州特 許出願公開明細書第0597536 号に記載されているように、２個のコンデンサ素子 が各々表示副素子により構成されるのが好ましい。 本発明は多数の利点を与える。画像素子の行当たりに１個、必要な行アドレス 導体の数は、（既知の装置において画像素子の最初及び最後の行に対して必要な ２個の付加的な導体は別として）既知の装置におけるのと同じままであるが、し かし行内の画像素子の各々の２個の切換トランジスタ、例えばｐ及びｎ型薄膜ト ランジスタは、もはや２個の異なる行アドレス導体へ接続されず、画像素子回路 の構成要素のレイアウトにおけるより大きい自由度が許容される。画像素子の双 方の薄膜トランジスタもまた、行アドレス導体上の単一信号により次々に切り換 えるために制御され得る。直列電荷リディストリビューション回路の入力薄膜ト ランジスタ、すなわち上述の第１薄膜トランジスタがｎ型薄膜トランジスタであ り、且つ他方の、二つのコンデンサ素子間の１個のコンデンサ素子上の電荷を分 配するために動作できる第２薄膜トランジスタは、ｐ型薄膜トランジスタであっ て、その時高電位へ行アドレス導体をもたらすことにより、第１薄膜トランジス タは、列アドレス導体上に存在するビットに従って、第１コンデンサ素子を充電 するためにターンオンされ、且つ第２薄膜トランジスタはオフに保持される。行 アドレス導体が低、すなわち零電位に復帰される場合に、第１薄膜トランジスタ はターンオフされ且つ第２薄膜トランジスタは電荷分配を達成するためにターン オンされる。かくして、単に高及び低電位レベル間で行アドレス導体を切り換え ることにより、双方の薄膜トランジスタが所望の方法で次々に動作される。それ 故に一つの行導体上の電位のみが、次々に薄膜トランジスタを切り換え、且つ必 要なディジタル‐アナログ変換を実行するために、ビットの数に依存して多数回 切り換えられる必要がある。その結果行駆動回路は、欧州特許出願公開明細書第 0597536 号の装置の行駆動回路よりも非常に簡単であり得て、欧州特許出願の装 置は画像素子を駆動するための同期化された方法で二つの隣接する行アドレス導 体の各々に対して、多ビットデータ信号内のビットの数と数が対応している切り 換え信号の系列を与える必要がある。 本発明の別の且つ重要な利点は、欧州特許出願公開明細書第0597536 号の表示 装置により見出される動作制限をそれが克服することである。この既知の装置に おいては画像素子の各行が２個の行アドレス導体により動作され、且つ各行アド レス導体は画像素子の二つの隣接する行により用いられるので、コンデンサ素子 が双方表示副素子を具える場合に、垂直走査方向は、企図された表示を悪化させ ることなく反転され得ない。画像素子のアレイが頂部から底部へよりもむしろ底 部から頂部へ駆動されねばならない場合に、その行に対する変換過程が、上記行 内の画像素子がアドレスされ、それにより変えられるべき記憶される電圧を生じ る場合に完成されてしまった後に、一つの行内の画像素子の変換回路の入力薄膜 トランジスタがターンオンされるだろう。これに反して、本発明の表示装置にお いては、画像素子の各行は各自の行アドレス導体を介して駆動され、且つ垂直走 査方向は容易に反転され得る。この能力は多くの応用において有益であり得る。 例えば、マトリックス表示装置を用いる投写表示装置は既知であり、それはそれ らの装置が床取り付けかあるいは反転された方向における天井取り付けかのいず れかであり得るように設計されている。垂直走査は容易に反転され得るので、こ の表示装置はそのような応用に用いるのに適している。表示がダッシュボードの 上か又は下に取り付けられる必要があり得る、カーナビゲーションシステムにも 類似の要求が見出される。 好適な装置においては、その行内の画像素子の切換トランジスタを動作させる ために各自の行アドレス期間内に高及び低電位レベルの間で行アドレス導体を周 期的に切り換えることにより、且つその行アドレス期間内に次々にそれらの関連 する列アドレス導体を介してその画像素子へ多ビットデータ信号のビットを加え ることにより、駆動回路が次々に各行内の画像素子を駆動するために働き得る。 画像素子に対して正しく動作させるために、画像素子が多ビットデータ信号によ り駆動されるのに先立って、それらのコンデンサ素子がリセットされる必要があ る。それ故に、都合よく、行アドレス期間の後の部分の間画像素子へ多ビットデ ータ信号を加え、且つ行アドレス期間の先の部分の間一定レベルへ画像素子のコ ンデンサ素子を設定するために列アドレス導体へ予め決められた電圧を加えるよ うに、その駆動回路は配設されてもよい。コンデンサ素子のリセットは他の方法 でも達成され得るが、これらは付加的な薄膜トランジスタを用いることを同様に 課し、且つそれだけで少ししか好適でなくなる。 多結晶珪素薄膜トランジスタは、画像素子の相補的、ｐ及びｎ型、薄膜トラン ジスタに対して用いられ得る。表示パネル上に組み込まれた行及び列駆動回路を 有し、且つｐ及びｎ型薄膜トランジスタを用いるディジタル回路を具えている表 示装置は既知であり、且つそれ故に画像素子内の二つの型の薄膜トランジスタの 準備はこの装置のはなはだしく複雑な製作にはならないだろう。 この表示素子は好適に液晶表示素子である。しかしながら、キャパシタンスを 現す他の種類の電気光学表示素子が用いられ得る。 本発明によるマトリックス表示装置の一実施例を、添付の図面を参照して、一 例により、以下に説明しよう。図において、 図１は本発明によるマトリックス表示装置の一実施例の図式的ブロック線図で あり、 図２は図１の装置における画像素子アレイの典型的な部分の回路形態を図式的 に示し、且つ 図３は画像素子を駆動するための表示装置の行及び列アドレス導体へ加えられ る例波形を図解している。 同一参照符号が、同じか又は類似の部分を表すために全図面を通して用いられ ている。 図１を参照して、このマトリックス表示装置は、表示パネル10内に形成された 画像素子12の行及び列アレイを有し、且つ表示範囲14を規定する液晶表示装置を 具えている。その画像素子12は、それらの間に捩じれネマチック液晶材料を有す る、第１及び第２の間を開けられたガラス基板の対向する表面上にそれぞれ支持 された、間を開けられた電極により形成される容量性の液晶表示素子を含んでい る。第１基板上の表示素子電極は、アレイ内の全部の表示素子に共通な電極層の 各自の部分を具え、一方表示素子の他方の電極はそれらのアドレスする回路と一 緒に第２基板上に支持された個別の電極層を具えている。 画像素子12は、第２基板上に支持される行（１〜ｒ）アドレス導体18、及び列 （１〜ｃ）アドレス導体19の組へ接続され、それらの導体へ画像素子を駆動する ための駆動信号が、双方がディジタル回路を具え且つ表示パネル10上に組み込ま れている、行駆動回路21と列駆動回路25とを具えている周辺駆動回路から供給さ れる。行駆動回路21は、行導体へ切換波形信号を加えることにより行導体を介し て各フィールド期間内に次々に、画像素子の行を走査するために動作でき、その 動作は連続するフィールドに対して反復され、且つディジタルビデオ信号がディ ジタルビデオ信号処理回路20から供給されるタイミング及び制御回路23からバス 24に沿って与えられるタイミング信号により制御される。ディジタルビデオ信号 処理回路20への入力はアナログあるいはディジタルのいずれでもあり得て、例え ばテレビジョン信号又はコンピュータ装置からのビデオ信号であり得る。列駆動 回路25はバス26に沿ってタイミング及び制御回路23からディジタルビデオ（画像 ）データを供給され、且つ行で、且つ行の走査と同期して各自の画像素子に対し て適切に並列で、直列多ビットディジタル形式でのデータを、列導体19の組へ加 えるように動作する。列駆動回路25へ供給されるディジタルビデオデータ信号は デマルチプレクスされ、且つビデオ情報の完全なラインからの標本が画像素子の そ れらの関連する列に適切なように列駆動回路25内のラッチ回路内に記憶される。 慣習的な表示装置においては、画像素子へのビデオ情報の書込は、ビデオ情報の ラインが列駆動回路25によりサンプリングされ且つ続いて列導体を介して選択さ れた行内の画像素子12へ書き込まれる行毎ベースで行われるので、選択された行 の同一性は行駆動回路21により決定される。しかしながら、慣習的表示装置と違 って、画像素子へ供給されるビデオ情報が（振幅変調された）アナログ形式より もむしろ直列多ビットディジタル形式にある。 周辺駆動手段は、参照文献が別の情報に対して誘引されそれの開示がここに組 み込まれる欧州特許出願公開明細書第0597536 号に記載された表示装置の周辺装 置と類似している。またその装置におけるように、本表示装置における画像素子 12は各々、関連する列導体19を介してそれに加えられた直列多ビットディジタル データ信号を、表示素子による使用のための適切なアナログの、振幅変調された 電圧へ変換するために動作する、直列電荷リディストリビューションディジタル ‐アナログ変換回路を具えている。欧州特許出願公開明細書第0597536 号の装置 においては、各行内の画像素子が各々二つの行アドレス導体へ接続され且つ二つ の行アドレス導体を介して駆動されるのに対して、この表示装置における画像素 子の各列は、図１に示されたように、丁度１個の行アドレス導体18へ接続され、 且つ各行アドレス導体は丁度１列の画像素子と関連している。 図２は、このアレイ内の隣接する画像素子12の典型的な群の回路を図解してお り、特定の群が３行Ｙ，Ｙ＋１及びＹ＋２と、２列Ｘ及びＸ＋１とから６個の画 像素子12を具えている。これらの画像素子12は、各自の列導体19を共有する１個 の列内の画像素子12と各自の行導体18を共有する１個の列内の画像素子12とによ る各自の列導体18と行導体19との間の交差点に隣接して置かれている。 各画像素子は、２個の多結晶珪素のエンハンスメント形薄膜トランジスタ30及 び31を具えている。これらの薄膜トランジスタ30と31とは逆導電型の、相補型、 すなわちそれぞれｎ及びｐ型のものであり、それらのゲートは関連するアドレス 導体18へ接続さている。この薄膜トランジスタ30のソースは関連する列導体19へ 接続され、一方それのドレインは薄膜トランジスタ31のソースと表示副素子34の 第１電極36との双方へ接続されている。その薄膜トランジスタ31のドレインは第 ２表示副素子35の第１電極37へ接続されている。表示副素子34と35とは画像素子 の前述の表示素子を一緒に構成し、且つこれらの薄膜トランジスタとアドレス導 体とをも支持する、表示パネルの第２基板上に支持される表示素子電極を、面積 がほぼ等しく且つ対向する、第１の、基板上で、ここでは38を参照される共通電 極のそれらの第２電極を構成する各自の部分と一緒に、２個の、分離した、表示 副素子を規定する、それぞれ２個の分離した部分36及び37に分割することにより 形成される。これらの２個の副素子34と35とは実質的に等しいキャパシタンス値 のものである。表示副素子（コンデンサ）34と35及び薄膜トランジスタ30と31の 回路装置が、直列電荷リディストリビューションディジタル‐アナログ変換器回 路を構成している。 この特定の実施例においては表示パネルが蓄積コンデンサが表示素子のために 設けられている種類のものである。各画像素子用のこの蓄積コンデンサは、実質 的に等しい値の２個の分離したコンデンサ素子に同様に分割されており、各々が 40及び41で示されるように、各自の表示副素子と関連し且つ並列に接続されてい る。 ディジタル‐アナログ変換の実行における直列電荷ディストリビューション回 路の一般的な動作は、欧州特許出願公開明細書第0597536 号に記載されている。 簡単に、且つ図２における行Ｙと列Ｘとの交差点における画像素子の回路に関し て、その時、表示副素子34と35、及びそれらの関連する蓄積コンデンサ40と41が 最初に放電されていると仮定すると、変換は薄膜トランジスタ30及び31が相補的 な方法で続いて運転される多数のサイクルに続いて達成される。各サイクルの間 に、変換されるべき直列多ビットデータの１ビット（０又は１）の状態を表現す る二つの値のうちの一方を取る電圧が、この回路の入力端子へ、すなわち薄膜ト ランジスタ30のソースへ、列導体19を介して印加される。多ビットデータの全部 のバイトを表現する電圧が、各自の連続するサイクルの間最初に最下位ビットと 直列に表現される。各サイクルにおいて、薄膜トランジスタ30がターンオンされ るので、表示副素子34、及びそれの関連するコンデンサ40が、第１ビットを表現 している、その時列導体19上に存在する電圧レベルに従って充電される。その後 薄膜トランジスタ30がターンオフされ且つ薄膜トランジスタ31がターンオンされ 、 それにより副素子34、及び並列接続されたコンデンサ40上の電荷が副素子34と35 及びそれらの関連するコンデンサ40と41の間に分配される。その後薄膜トランジ スタ31はターンオフされる。動作のこのサイクルは、各自の連続する電圧が、次 々に直列多ビットデータの各ビットを表現している列導体19へ印加される、連続 するサイクルにおいて反復される。この動作の間に、表示パネルの共通電極38は 、例えば大地であり得る一定基準電位に保持される。サイクルの数は画像素子用 の直列多ビットデータにおけるビットの数と一致し、且つこれが今度はグレース ケール分解能を決定する。最後のサイクルに続いて、振幅がそのディジタルデー タのアナログ等価物であり且つその表示素子から対応するグレースケールレベル 出力を発生する表示副素子34及び35上に最終電圧が得られる。 各自の行アドレス期間の間に、行駆動回路21によりそれらの関連する行導体18 へ印加される、薄膜トランジスタを切り換えるためにゲート信号を具えている、 行走査波形信号によってそのような変換を実行するために、行内の各画像素子12 の薄膜トランジスタが、同時にこの方法で駆動される。順次に画像素子の各行を 駆動するように、各自の、連続する列アドレス期間内に、次々に類似の波形が各 行導体18へ加えられる。３個の連続する列導体、例えば列Ｙ，Ｙ＋１及びＹ＋２ に対して印加される列波形の一例は、列Ｘ用の列アドレス導体19へ印加される、 直列多ビットデータ信号を表現している波形Vdの一例と一緒に図３に図式的に示 されている。 画像素子12の各行は、ビデオライン期間、例えば64μs に対応している各自の 行アドレス期間Tl内にアドレスされ、図３は行Ｙ＋１に対するアドレス期間を全 体として示しており、その期間中に行導体18上の電位は、それぞれ薄膜トランジ スタ30と31とのためのゲート信号を構成している、高及び低値V1及びV0の連続の 間で切り換えられる。この表示のフィールド期間の残りに対応している、画像素 子の行がアドレスされていない期間の間は、行導体18が低電位レベルV0に保持さ れる。行導体上の電位が高、V1である場合には、画像素子の薄膜トランジスタ30 及び31はそれぞれターンオン及びターンオフされ、且つ行導体上の電位が低、V0 である場合には、薄膜トランジスタ30及び31はそれぞれターンオフ及びターンオ ンされる。先に記載されたように、薄膜トランジスタ30がターンオンされた場合 には表示副素子34がそれの関連する列導体上のビット表現するデータ電圧レベル に従って充電され、且つターンオフされた薄膜トランジスタ30と共に薄膜トラン ジスタ31がターンオンされた場合には２個の表示副素子34及び35の間で電荷配分 を薄膜トランジスタ31が許容する。かくして、ディジタル‐アナログ変換を実行 する場合に次々に薄膜トランジスタ30及び31の、必要な、相補的な切換は、行導 体18上の電圧を単に周期的に高電位へ切り換えることにより得られ、変換中の各 サイクルは実際には行導体上の電位V1の１パルス信号を要するのみである。一つ の典型的なサイクルがTcで示されている。図３に図解された例においては各行ア ナログ期間Tlは16個の連続するサイクルTcを具えている。その期間中Tdの後者の ８サイクルTdは変換処理のために利用され、一方最初の８サイクルは、期間Td中 に行われる変換に先立ってTr＝Tl−Tdであるリセット期間Tr中に、予め決められ たレベルへ、表示副素子及びそれらの関連する蓄積コンデンサを放電することに より、表示副素子及び蓄積コンデンサ電圧をリセットするために利用される。各 サイクルの間に一定の電圧が、図３に示されたように、列導体へ印加される。後 者の８サイクルにおいて列導体へ印加される電圧の系列は、列駆動回路25により 決定されるように、変換されるべき直列多ビットデータの各自のビットを表現し 、且つここではD1〜D8により表され、この特定の例においては８ビットである。 最初の８サイクルにより構成されるリセット期間Trの間に、Ｒで表されたように 、各サイクルの間、予め決められたリセット電圧レベルが印加される。画像素子 用の駆動電圧が慣習的な方法で連続するフィールドにおいて反転される場合に、 リセット電圧Ｒの値は連続するフィールドにおいて変化する。毎回行導体電位は 切り換えられ、すなわち期間Trにおける各サイクルTcを通して、表示副素子電圧 とリセット電圧Ｒとの間の差は２の係数により低減される。これらの８サイクル の端末においては、表示副素子上の電圧はリセット電圧Ｒのレベルと実質的に等 しい所望のレベルになる。これを達成するために必要な適当なサイクルの数は、 最初の電圧に対する最悪の場合に基づいて計算され得る。実際には、必要なサイ クルの数は８よりも少なそうである。 行アドレス期間Tl終端において、薄膜トランジスタ30が列導体19上に現れる連 続する電圧により影響される表示副素子上の電圧を予防してオフに保持される。 フィールド期間の残りの間薄膜トランジスタ31がオンのままであるけれども、こ れは影響を有さず且つ単に２個の表示副素子上の電圧が実質的に同じままである ことを保証する。画像素子の各行は各自の行アドレス期間中にこの方法でアドレ スされ、この動作は連続するフィールド期間中反復される。 この構成によって、行波形信号の切換時間は、一方の薄膜トランジスタがター ンオンしている時に他方はターンオフすることに留意して、ゲート電圧が変化し ている時に画像素子の薄膜トランジスタ30及び31を通って流れる電流が表示副素 子上の電圧を著しく変えないほど充分に速くなければならない。この目的のため に、行導体18のRC時定数及び行駆動回路21の出力端子におけるパルス信号(V1)の 立ち上がり及び立ち下がり時間が、充分小さくなるように設計される。 画像素子の直列電荷リディストリピューション回路を働かせるために、行駆動 回路21により与えられる行波形信号が、単に電圧パルス信号の連続を具え、比較 的単純であることが、前述のことから認識されるだろう。結果として、行駆動回 路21は、行内の各画像素子内の２個の薄膜トランジスタが、個別の異なる行アド レス導体へ接続され、且つ従って行駆動回路が画像素子の行をアドレスする場合 に２個の行導体へ同期されたゲートパルス信号を供給することが必要である、欧 州特許出願公開明細書第0597536 号から既知の装置に要求される行駆動回路より も複雑さが少ない。その上、既知の装置と異なって、反転することが必要な場合 には、上述の装置において垂直走査方向を反転することが容易に可能である。画 像素子の一行と関連する行導体上の信号を切り換えることは、画像素子の他の行 に影響を有しない。 上述の実施例においては８ビットを具えている直列多ビットデータ信号が、画 像素子へ列導体を介して供給されるけれども、ビットの数は変えられ得ることは 明らかであろう。例えば、もっと低い分解能能力が許容できる場合には、６又は ４ビットが用いられてもよい。 種々の他の変形が欧州特許出願公開明細書第0597536 号に記載されたように可 能である。例えば、この表示装置は、三色（赤、緑、青）マイクロ‐フィルタア レイが慣習的な方法で画像素子アレイと関連し、且つ列駆動回路25が適切に変形 される全色表示装置であってもよい。また、２個の表示副素子34及び35が、例え ば画像素子回路内のあらゆる寄生キャパシタンスの影響を補償するために、実質 的に等しいよりもむしろ、異なる面積、及び従ってキャパシタンスを有するよう に設計され得る。 列導体18へ印加され、且つ直列多ビットデータのビットを表現している電圧値 は、二つのレベルだけを具える必要はない。正及び負信号により画像素子をアド レスするために、１フィールド期間内に用いられる二つのレベルは同じである交 互のフィールドにおいて用いられるレベルを有する、次のフィールドにおいて用 いられるレベルと異なってもよい。これは列駆動回路25内のレベルシフト回路に よって達成され得る。また、多ビットデータ信号のために用いられる電圧レベル の数は、欧州特許出願公開明細書第0597536 号に記載されたように変換分解能を 増大するために、例えば２から４まで増大され得る。 図１の実施例における回路21及び25は、画像素子回路とアドレス導体18及び19 とのアレイとしてパネル10の同じ、第２の基板上に都合よく組み込まれ、且つそ れらと同時に製作される。しかしながら、それらは、例えばガラス技術によるチ ップにより、パネル上に別々に設けられ且つ取り付けられ得る。 本発明が液晶表示装置に関係して記載されてきたが、キャパシタンスを現す他 の種類の電気光学表示素子が代わりに用いられ得ることが期待される。 それ故に、要約すれば、上述のマトリックス表示装置は、少なくともそれらの うちの１個が電気光学、例えば液晶、表示素子を具え且つそれぞれ行及び列アド レス導体を介して駆動回路からの切換信号とディジタルデータ信号とにより駆動 される２個のトランジスタと２個のコンデンサとを含んでいる、直列電荷リディ ストリビューションディジタル‐アナログ変換器回路を各々が具えている、画像 素子のアレイを有している。画像素子の二つのトランジスタは同じ行導体へ接続 された、且つその行導体上の切換信号により次々に動作できる相補型、例えばｎ 及びｐ型薄膜トランジスタである。この駆動回路は従って単純化され、且つ垂直 走査方向が容易に反転され得る。 この開示を読むことにより、他の変形がこの技術に熟達した人々に対して明ら かだろう。そのような変形は、活性マトリックス表示装置及びそれの構成要素部 品の分野における装置の設計、製造及び使用においてすでに知られ、且つここに すでに記載された特徴の代わりに、あるいはそれに加えて用いられ得る他の特徴 を伴い得る。

Claims (1)

1. 【特許請求の範囲】 １．それぞれ切換信号と直列多ビットディジタルデータ信号とが駆動回路からそ れを介して画像素子へ加えられる行及び列アドレス導体の組へ接続された画像素 子のマトリックスを具えているマトリックス表示装置であって、且つ各画像素子 が２個の切換トランジスタと２個のコンデンサ素子とを有する直列電荷リディス トリビューションディジタル‐アナログ変換器回路を具え、それらのうちの少な くとも一つが、画像素子アドレス期間中に列アドレス導体のうちのそれぞれ一つ 上の多ビットディジタルデータ信号を表示素子のためのアナログ電圧に変換する ために、電気光学表示素子を具えて、画像素子の切換トランジスタは前記切換信 号により画像素子アドレス期間の間次々と動作できるマトリックス表示装置にお いて、 画像素子の２個の切換トランジスタが同じ行アドレス導体へ接続され、且つ 逆導電型のものであり、これら２個の切換トランジスタはその行アドレス導体へ 加えられる切換信号により、相補的な方法で動作できることを特徴とするマトリ ックス表示装置。 ２．請求項１記載のマトリックス表示装置において、それぞれの行内の画像素子 の切換トランジスタが行アドレス導体のうちの各自の、異なる１個の行導体へ接 続されることを特徴とするマトリックス表示装置。 ３．請求項２記載のマトリックス表示装置において、その行内の画像素子の切換 トランジスタを動作させるために各自の行アドレス期間内に高及び低電位レベル の間で行アドレス導体を周期的に切り換えることにより、且つその行アドレス期 間内に次々にそれらの関連する列アドレス導体を介してその画像素子へ多ビット データ信号のビットを加えることにより、駆動回路が次々に各行内の画像素子を 駆動するために働き得ることを特徴とするマトリックス表示装置。 ４．請求項３記載のマトリックス表示装置において、駆動回路が行アドレス期間 の後の部分の間画像素子へ多ビットデータ信号を加えるために配設されること、 及び駆動回路が行アドレス期間の先の部分の間一定レベルへ画像素子のコンデン サ素子を設定するために列アドレス導体へ予め決められた電圧を加えるため に働けることを特徴とするマトリックス表示装置。 ５．請求項１〜４のいずれか１項記載のマトリックス表示装置において、画像素 子の２個のコンデンサ素子が各々表示副素子を具えていることを特徴とするマト リックス表示装置。 ６．請求項１〜５のいずれか１項記載のマトリックス表示装置において、画像素 子の切換トランジスタがｐ及びｎ型薄膜トランジスタを具えていることを特徴と するマトリックス表示装置。 ７．請求項１〜６のいずれか１項記載のマトリックス表示装置において、表示素 子が液晶表示素子を具えていることを特徴とするマトリックス表示装置。