JPH10282936A

JPH10282936A - 液晶表示装置の駆動回路

Info

Publication number: JPH10282936A
Application number: JP9245197A
Authority: JP
Inventors: Masumitsu Ino; 益充猪野
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1997-04-10
Filing date: 1997-04-10
Publication date: 1998-10-23

Abstract

(57)【要約】【課題】回路規模の増大を防ぎ、また、安定した信号
電位を供給し、さらに階調性の高い高品位の画質を得る
ようにする。【解決手段】入力ディジタル画像信号を複数レベルの
電圧信号に変換し、当該変換によって得られた電圧信号
を信号電極に送出する信号電極駆動手段を有する駆動回
路において、第１の基準電圧Ｖ₁₁，Ｖ₁₂に接続されるア
ナログスイッチＳ１，Ｓ２を設け、アナログスイッチＳ
１、Ｓ２のゲート電圧を、第２の基準電圧Ｖ₂₁，Ｖ₂₂に
よって調整することにより、アナログスイッチＳ１，Ｓ
２のインピーダンスを変動させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、表示の各画素にス
イッチトランジスタを付加したマトリックス型の液晶表
示装置の駆動回路に関する。

【０００２】

【従来の技術】液晶表示装置の駆動方法としては、岡
田、田中等による文献「ＡＭＬＣＤのための８ビットデ
ィジタルドライバ」（H.OKADA，K.TANAKA，etc，shar
p，”An 8-bit Digital Driver for AMLCDs"，pp347-35
0，SID 94 Digest,1994）に記載の技術がある。この文
献に記載の技術においては、２つの基準電圧に接続され
るアナログスイッチに供給されるゲートパルスのデュー
ティを変動させることによって階調電圧を合成すること
を特徴としているが、この技術の場合、合成された信号
波形が画素電位書き込み時間内に約１００ｍＶで変動す
ることが解っており、安定した信号電位の供給ができな
いことが欠点となっている。

【０００３】また、斉藤、北村等による文献「カラーＴ
ＦＴ−ＬＣＤのための６ビットディジタルデータドライ
バ」（S.SAITO，K.KITAMURA，etc，sharp，”An 6-bit
Digital Data Driver for Color TFT-LCDs"，pp257-2
60，SID 95 Digest,1995）に記載の技術がある。この文
献に記載の技術においては、信号電圧を発生させるため
に基準電圧を使用し、抵抗分割により階調用の電圧を発
生させているが、この技術の場合、例えば１つの信号線
に対して６ビットを割り当てるとすると、６４個の抵抗
とそれを選択するためのＲＯＭ（リード・オンリ・メモ
リ）からなるデコーダが６４×１２＝７６８個必要にな
り、回路が大規模化し、したがって回路の高集積化が必
至となる。これでは、例えば８ビットによる階調表現の
ように、上記６ビットの場合よりも更に高階調性を得る
ことは益々難しくなる。

【０００４】図８には、従来の技術によるマトリックス
型の液晶表示装置とその駆動回路の一例を示す。

【０００５】この図８に示すマトリックス型の液晶表示
装置は、画素電極を駆動するためのスイッチング素子と
してＴＦＴ（thin film transistor）１０３を用いた
ものである。液晶パネル１０８には走査線電極（ゲート
電極）１２２と信号電極（表示電極）１２１があり、こ
れら走査電極１２２と信号電極１２１の交点位置には各
画素１０４の電極（画素電極）を駆動するための上記Ｔ
ＦＴ１０３がそれぞれ設けられて接続されている。ま
た、画素電極に対向して、対向電極（共通電極）１０５
が設けられている。この対向電極１０５は、図８の例で
は模式的に示されているが、通常は全ての画素電極に対
向して共通に設けられた１個の誘電層があり、各対向電
極１０５には一定の電圧が印加される。この図８に示す
ようなＴＦＴ型の液晶パネル１０８は、水平駆動部１０
２及び垂直駆動部１０７を含む駆動回路１０９により駆
動される。この駆動回路１０９は、ＴＦＴ型の液晶パネ
ル１０８の信号電極１２１及び走査電極１２２に接続さ
れている。

【０００６】図８を使用して駆動回路１０９の動作の具
体的な説明を行う。

【０００７】この図８に示す従来の駆動回路１０９の水
平駆動部１０２は、水平シフトレジスタ１１１と、ディ
ジタルデータメモリ回路１１２と、レベル変換回路１１
３と、ディジタルデータをアナログ信号に変換するディ
ジタルアナログ変換回路１１４とからなる。端子１０１
には、表示用のディジタル画像データが供給され、水平
駆動部１０２の水平シフトレジスタ回路１１１に入力さ
れる。水平シフトレジスタ回路１１１は、水平方向に配
列された複数のレジスタと、ディジタル画像データのス
イッチング回路とからなり、タイミングコントロール回
路１０６から出力された水平方向用のスタート信号を上
記水平方向のシフトレジスタによって順次転送し、各々
のレジスタから出力される信号によってスイッチング回
路がディジタル画像データを選択して、ディジタルデー
タメモリ回路１１２に転送する。このディジタルメモリ
回路１１２に格納されたデータは、図示しないアウトプ
ットイネーブル信号により水平１ライン分が一括して出
力され、レベル変換回路１１３にてＴＴＬ（Transistor
Transistor Logic）レベルからＥＣＬ（Emitter Coupl
ed Logic）レベルにレベル変換がなされた後にディジタ
ルアナログ変換回路１１４に到達する。このディジタル
アナログ変換回路１１４からの出力が信号電極１２１に
送られる。

【０００８】一方、垂直駆動部１０７は、垂直シフトレ
ジスタ１１６と、出力バッファ回路１１５とからなる。
垂直シフトレジスタ１１１は、複数のレジスタが垂直方
向に配列されており、タイミングコントロール回路１０
６から出力された垂直方向用のスタート信号を順次転送
し、各々のレジスタから出力される信号が出力バッファ
回路１１５に転送される。この出力バッファ１１５から
出力された信号は、走査電極１２２に送られる。

【０００９】

【発明が解決しようとする課題】上記図８の構成におい
ては、上記ディジタルアナログ変換回路１１４に基準電
圧を設定しておき、それを選択することで階調表現を可
能にしていた。

【００１０】しかしこの方法では、例えば６ビットの場
合に６４階調となる基準電圧が必要であるため、それに
対応したディジタルアナログ変換回路が必要になる。

【００１１】このようなディジタルアナログ変換回路
は、図９に示すようなディジタルアナログ回路１４５が
考えられる。このディジタルアナログ変換回路１４５
は、ディジタルデータメモリ回路１４４からのデータ及
び６４個の基準電圧とから６４階調表現の信号電圧を生
成するデコーダ部１４６と、信号電圧を各画素電極に選
択的に供給するためのアナログスイッチ部１４７との組
み合わせにより形成されており、このため、６４階調の
場合には、６４個のデコーダ部１４６が必要となる。な
お、図９の例には、水平シフトレジスタ回路１４０の構
成として水平シフトレジスタ１４１とスイッチング回路
１４２とを図示し、また、レベル変換回路１４３とディ
ジタルデータメモリ回路１４４の配置が図８と比較して
入れ替えられた例を示している。

【００１２】しかし、上記図９に示したような液晶表示
装置の駆動回路においては、以下の問題がある。

【００１３】すなわち、第１にディジタルアナログ変換
回路の占有面積が増大してしまう。このようにディジタ
ルアナログ変換回路の占有面積が増大するということ
は、当該駆動回路自体の大型化を招く。通常、駆動回路
は集積回路化されてチップ化されるが、このチップサイ
ズも大きくなるおそれがある。

【００１４】第２に、基準電圧数の増大に伴い、外部入
出力の配線数が多くなり、外部との接続作業時に歩留ま
りが低下する。

【００１５】第３に、上述のようにチップ面積の増大に
伴い、ディジタルアナログ変換回路内部の寄生容量が増
大し、内部での信号の遅延が発生する。そのため、高速
応答性が損なわれ、高周波での駆動が困難となる。

【００１６】そこで、本発明はこのような実情に鑑みて
なされたものであり、回路規模の増大を防ぎ（言い換え
るれば高集積化が不必要になる）、また、安定した信号
電位を供給できで階調性の高い高品位の画質を得ること
ができ、さらに製造時の歩留まりをも向上させることを
可能にする液晶表示装置の駆動回路を提供することを目
的とするものである。

【００１７】

【課題を解決するための手段】本発明は、表示の各画素
にスイッチトランジスタを付加したマトリックス型の液
晶表示装置の駆動回路であり、入力ディジタル画像信号
を複数レベルの電圧信号に変換して得た電圧信号を信号
電極に送出する信号電極駆動手段と、基準電圧に接続さ
れるアナログスイッチ素子とを有し、このアナログスイ
ッチ素子のゲート電圧を調整してインピーダンスを変動
させることにより、上述した課題を解決する。

【００１８】ここで、本発明では、基準電圧は２つの電
位の違う電源に接続し、アナログスイッチ素子はこれら
２つの電位に対応して２つ設け、これら２つのアナログ
スイッチ素子の出力を１つに統合して、画素の信号電位
として供給するようにしている。また、２つのアナログ
スイッチ素子のゲート電圧は、各々独立して供給するよ
うにしている。

【００１９】

【発明の実施の形態】以下、本発明の具体的な実施の形
態について、図面を参照しながら説明する。

【００２０】本発明の実施の形態では、特にゲート電圧
変調方式によって階調表示を行うことができる液晶表示
装置の駆動回路について説明する。以下には、マトリッ
クス型の液晶表示装置を例に挙げて説明するが、本発明
は他の表示装置、例えばプラズマ表示装置やＥＬ（elec
tro luminescense）表示装置等に応用することも可能
である。また、本発明の駆動回路は、前記図８や図９に
示した駆動回路と基本構成は同じであるが、本発明実施
の形態の駆動回路は、ディジタルアナログ変換回路の構
成が前記図８や図９の構成とは異なることが特徴となっ
ている。したがって、これ以降の説明では、ディジタル
アナログ変換回路以外の部分についての説明は省略す
る。

【００２１】図１を用いて、本実施の形態のマトリック
ス型液晶表示装置の駆動回路におけるゲート変調による
信号電圧の生成方法について説明する。

【００２２】図１に示すように、予め用意された２つの
電圧信号（以下、基準電圧と称し、図１には第１の基準
電圧Ｖ₁₁，Ｖ₁₂として示す）を選択するために、Ｐ型の
トランジスタとＮ型のトランジスタのアナログスイッチ
Ｓ１及びＳ２を用意する。アナログスイッチＳ１，Ｓ２
は、第１の基準電圧Ｖ₁₁，Ｖ₁₂と接続されている。

【００２３】一方、第２の基準電圧Ｖ₂₁，Ｖ₂₂は、第１
の基準電圧Ｖ₁₁，Ｖ₁₂に接続されたアナログスイッチＳ
１，Ｓ２のゲート電圧を変調させる役割を持ち、これら
アナログスイッチＳ１，Ｓ２のドレインとソース間の抵
抗を制御する。アナログスイッチＳ１，Ｓ２からの出力
は、これらアナログスイッチＳ１，Ｓ２のドレインとソ
ース間に発生する抵抗の比率により決定される。アナロ
グスイッチＳ１のドレインとソース間の抵抗をＲ₁と、
アナログスイッチＳ２のドレインとソース間の抵抗をＲ
₂とすると、その出力電圧Ｖ_Oは以下の式（１）で表され
る。なお、式中のＶ₁₁，Ｖ₁₂は第１の基準電圧Ｖ₁₁、Ｖ
₁₂の電圧を表す。

【００２４】Ｖ_O＝（Ｖ₁₁−Ｖ₁₂）／（Ｒ₁＋Ｒ₂）＊Ｒ₁＋Ｖ₁₂ ＝（Ｒ₁＊Ｖ₁₁＋Ｒ₂＊Ｖ₁₂）／（Ｒ₁＋Ｒ₂）（１）これら抵抗Ｒ₁とＲ₂は、アナログスイッチＳ１，Ｓ２の
ゲート電圧に供給される第２の基準電圧Ｖ₂₁，Ｖ₂₂を任
意に選ぶことにより制御することができる。

【００２５】アナログスイッチＳ１，Ｓ２は、ドレイン
とソース間に流れる電流とゲート電圧との関係が、比例
関係が成り立つように、当該アナログスイッチＳ１，Ｓ
２のトランジスタのしきい値電圧より高い部分ゲート電
圧で動作させることを特徴としている。

【００２６】図２には、上記アナログスイッチＳ１，Ｓ
２のトランジスタのドレインとソース間の電流とゲート
電圧との特性カーブを示す。

【００２７】ドレインとソース間に流れる電流は、下記
の式（２）の通りとなる。

【００２８】ＩＤＳ＝（Ｗ／Ｌ）＊ｕｎ＊Ｃｉ＊（Ｖｇ−Ｖｔｈ）＊Ｖｄｓ（２）なお、式中のＷはトランジスタチャネル幅を、Ｌはトラ
ンジスタチャネル長を、ｕｎは電子移動度を、Ｃｉはゲ
ート絶縁膜容量を、Ｖｇはゲート電圧を、Ｖｔｈはしき
い値電圧を、Ｖｄｓはドレインとソース間の電圧を示
す。

【００２９】この式（２）のように、ゲート電圧と、ド
レインとソース間の電流はゲート電圧がしきい値電圧を
越えたところで、比例関係になる。つまり、ゲート電圧
制御によりドレインとソース間の抵抗が比例関係で変化
することが予想される。

【００３０】図３には、本実施の形態における上記基準
電圧の駆動波形を示す。なお、図３の図中Ｖ_Cは画素信
号の中心電位を表し、図中Ｖｇ_Pはアナログスイッチの
Ｐチャネルのゲートにかかる電圧を、図中Ｖｇ_Nはアナ
ログスイッチのＮチャネルのゲートにかかる電圧を表し
ている。

【００３１】上記アナログスイッチＳ１，Ｓ２のゲート
電極への電圧供給には、上述したように第２の基準電圧
Ｖ₂₁，Ｖ₂₂を使用しており、上記２つの基準電圧である
第１の基準電圧Ｖ₁₁，Ｖ₁₂は、周期的な矩形波形を持ち
ながら変動するものである。また、この図３のように、
第１の基準電圧Ｖ₁₁，Ｖ₁₂は画素信号の中心電位Ｖ_Cよ
りも小さく、第２の基準電圧Ｖ₂₁，Ｖ₂₂は画素信号の中
心電位Ｖ_Cよりも大きい。

【００３２】ここで、通常、マトリックス型液晶表示装
置の液晶パネルの各画素スイッチ（画素電極）に信号電
圧を供給する場合、その電圧は１フィールド毎、若しく
は水平駆動部の走査周期（Ｈ）の１Ｈ毎で反転させなく
てはならない。これは、液晶が直流電圧を印加すると、
液晶の分子が分極を起こし、分子構造が破壊されるため
である。このため、図３の（Ａ）及び（Ｂ）に示すよう
に、信号電圧として供給される第１の基準電圧Ｖ₁₁，Ｖ
₁₂は、１フィールド毎若しくは１Ｈ毎に変動する。

【００３３】これに対して、アナログスイッチＳ１，Ｓ
２による選択を可能にするためには、アナログスイッチ
Ｓ１，Ｓ２のゲートに印加するゲート電圧は、Ｎチャネ
ルに対して大きく、Ｐチャネルに対しては小さい電圧を
使用することが必要となる。そのため、図３の（Ａ）及
び（Ｂ）に示すように、上記第２の基準電圧Ｖ₂₁，Ｖ₂₂
の電位は、第１の基準電圧Ｖ₁₁，Ｖ₁₂の電位に対して１
８０度位相のずれた反転信号である必要がある。これに
より、ゲート電圧は、しきい値電圧以上での駆動が可能
になる。

【００３４】図４には本実施の形態の駆動回路の要部の
構成を示す。なお、この図４の例は６ビット駆動回路の
場合を示している。

【００３５】上記６ビットの場合、上位の３ビットと下
位の３ビットでデータのビットを構成する。上位の３ビ
ットｄ１ｘ，ｄ２ｘ、ｄ３ｘは、第２の基準電圧Ｖ₂₁，
Ｖ₂₂を選択するためのＰ型及びＮ型のトランジスタ群
３，４からなるスイッチング回路に供給され、下位の３
ビットｄ４ｘ，ｄ４ｘ、ｄ４ｘは、第１の基準電圧
Ｖ₁₁，Ｖ₁₂を選択するためのＰ型及びＮ型のトランジス
タ群５，６及びアナログスイッチＳ１，Ｓ２からなるス
イッチング回路に供給される。

【００３６】先ず、上記トランジスタ群３，４からなる
スイッチング回路では、上位の３ビットを用いて、上記
第２の基準電圧Ｖ₂₁，Ｖ₂₂である２つの対を選択する。
この第２の基準電圧Ｖ₂₁，Ｖ₂₂の選択によれば、アナロ
グスイッチＳ１，Ｓ２のゲート電圧の電位を選択するこ
とになる。

【００３７】その後、上記トランジスタ群５，６及びア
ナログスイッチＳ１，Ｓ２からなるスイッチング回路で
は、上記選択された第２の基準電圧Ｖ₂₁，Ｖ₂₂と上記下
位の３ビットとを用いて、上記第１の基準電圧Ｖ₁₁，Ｖ
₁₂を選択し、この選択された第１の基準電圧Ｖ₁₁，Ｖ₁₂
が画素への信号出力となされる。すなわち、下位のスイ
ッチング回路からの出力は、第１の基準電圧Ｖ₁₁，Ｖ₁₂
の間の電圧が生成されることになる。これを、液晶表示
装置の信号電位として使用する。

【００３８】この図４の駆動回路による画素信号波形Ｗ
_Oと第１の基準電圧Ｖ₁₁，Ｖ₁₂及び画素信号の中心電圧
Ｖ_Cとの関係は、図５に示すようになる。

【００３９】図６には従来技術におけるディジタルアナ
ログ変換回路での階調とデコーダ数の関係と、本発明実
施の形態におけるディジタルアナログ変換回路での階調
とデコーダ数の関係を表す表１を挙げる。

【００４０】この図６に示す表１から、本発明実施の形
態によるデコーダ数は、従来技術におけるデコーダ数よ
りも、大幅に低減できていることがわかる。すなわち、
上記図６に示した例えば６ビット６４階調表示のための
駆動回路におけるディジタルアナログ変換回路の構成
は、図７に示すように、６４階調表現の信号電圧を生成
するためのデコーダと、前記アナログスイッチＳ１，Ｓ
２と同様に構成される各アナログスイッチＳとからな
り、第１の基準電圧、第２の基準電圧は図に示すように
入力される。この図７から図中Ｄ１〜Ｄ１６にて示すデ
コーダは、全体で１６個設けられることになる。また、
基準電圧のライン数は、第１の基準電圧として図中Ｖ１
１〜Ｖ１９までの９ラインと、第２の基準電圧として図
中Ｖ２１〜Ｖ２９までの９ラインとで、合計１８ライン
となる。

【００４１】

【発明の効果】以上の説明からも明らかなように、本発
明によれば、入力ディジタル画像信号を複数レベルの電
圧信号に変換して得た電圧信号を信号電極に送出する信
号電極駆動手段と、基準電圧に接続されるアナログスイ
ッチ素子とを有し、このアナログスイッチのゲート電圧
を調整してインピーダンスを変動させることにより、例
えば６ビットの階調表示のためのデコーダ数は従来の６
４個から１６個に低減することができる。そのため、回
路規模の増大を防止でき、回路の高集積化が不必要にな
り、また、安定した信号電位を供給することができるた
め、階調性の高い高品位の画質が得られ、さらに製造時
の歩留まりをも向上させることが可能である。

【図面の簡単な説明】

【図１】本発明の実施の形態の駆動回路におけるゲート
変調による信号電圧を生成する基本的な構成を示す回路
図である。

【図２】本実施の形態の駆動回路に設けられるアナログ
スイッチのトランジスタのドレインとソース間電流とゲ
ート電圧との特性カーブを示す特性図である。

【図３】本実施の形態の駆動回路における基準電圧の駆
動波形を示す波形図である。

【図４】本実施の形態の駆動回路の要部の構成を示す回
路図である。

【図５】図４の駆動回路による画素信号波形と第１の基
準電圧及び画素信号の中心電圧との関係説明に用いる波
形図である。

【図６】従来技術における階調とデコーダ数の関係と、
本発明実施の形態による階調とデコーダ数の関係を表す
表１を示す図である。

【図７】６ビット６４階調表示のための駆動回路のディ
ジタルアナログ変換回路の構成説明に用いるブロック回
路図である。

【図８】従来の技術によるマトリックス型の液晶表示装
置とその駆動回路の一例を示すブロック回路図である。

【図９】６ビット６４階調表示のための従来の駆動回路
のディジタルアナログ変換回路の説明に用いるブロック
回路図である。

【符号の説明】

Ｓ１，Ｓ２アナログスイッチ、Ｖ₁₁，Ｖ₁₂ 第１の
基準電圧、Ｖ₂₁，Ｖ₂₂ 第２の基準電圧

Claims

【特許請求の範囲】

【請求項１】表示の各画素にスイッチトランジスタを
付加したマトリックス型の液晶表示装置の駆動回路にお
いて、入力ディジタル画像信号を複数レベルの電圧信号に変換
し、当該変換によって得られた電圧信号を上記液晶表示
装置の上記スイッチトランジスタの信号電極に送出する
信号電極駆動手段と、トランジスタからなり、基準電圧に接続されるアナログ
スイッチ素子とを備え、上記アナログスイッチ素子のゲート電圧を調整すること
により、当該アナログスイッチ素子のインピーダンスを
変動させることを特徴とする液晶表示装置の駆動回路。
【請求項２】上記基準電圧は２つの電位の異なる電源
に接続しており、上記アナログスイッチ素子は、上記基準電圧の２つの電
位に対応して２つ設けることを特徴とする請求項１記載
の液晶表示装置の駆動回路。
【請求項３】上記２つのアナログスイッチ素子の出力
を１つに統合する統合部を備え、上記統合した出力を上記画素の信号電位として供給する
ことを特徴とする請求項２記載の液晶表示装置の駆動回
路。
【請求項４】上記２つのアナログスイッチ素子のゲー
ト電圧を、各々独立して供給することを特徴とする請求
項３記載の液晶表示装置の駆動回路。