KR100982104B1 - 디스플레이 디바이스 - Google Patents

디스플레이 디바이스 Download PDF

Info

Publication number
KR100982104B1
KR100982104B1 KR1020057004889A KR20057004889A KR100982104B1 KR 100982104 B1 KR100982104 B1 KR 100982104B1 KR 1020057004889 A KR1020057004889 A KR 1020057004889A KR 20057004889 A KR20057004889 A KR 20057004889A KR 100982104 B1 KR100982104 B1 KR 100982104B1
Authority
KR
South Korea
Prior art keywords
pixel
row
subpixels
subpixel
sub
Prior art date
Application number
KR1020057004889A
Other languages
English (en)
Other versions
KR20050057537A (ko
Inventor
마틴 제이 에드워즈
Original Assignee
치메이 이노럭스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GB0222039A external-priority patent/GB0222039D0/en
Application filed by 치메이 이노럭스 코포레이션 filed Critical 치메이 이노럭스 코포레이션
Publication of KR20050057537A publication Critical patent/KR20050057537A/ko
Application granted granted Critical
Publication of KR100982104B1 publication Critical patent/KR100982104B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

선택 및 데이터 신호를 각각 공급하는 로우 및 컬럼 도체(14, 15) 세트를 통해 어드레스된 픽셀(P) 어레이를 갖는, AMLCD와 액티브 매트릭스 디스플레이 디바이스에서, 각각의 픽셀은 예를 들어 TFT(T1 내지 T4)와 같은 관련 스위치를 각각 가지며 컬럼 도체(15)에 결합된 공통 스위치(T1)를 통해 데이터 신호에 의해 어드레스되는 복수의 서브 픽셀(P1 내지 P4)을 포함한다. 공통 스위치를 통해 서브 픽셀을 어드레스하면, 컬럼 도체의 유효 캐패시턴스가 감소한다. 스위치(T1 내지 T4)를 적절히 제어하면, 픽셀은 공통 스위치(T1)가 풀 그레이 스케일 능력을 갖는 비디오 디스플레이용 데이터 신호에 의해 서브 픽셀(P1 내지 P4)의 동시 어드레싱을 제어하도록 동작하는 제 1 모드 및 예를 들어 제한된 그레이 스케일 및 컬러 능력을 갖는 저 전력 대기 동작 모드에 요구되는 바와 같이 상이한 데이터 신호가 개별 서브 픽셀에 인가될 수 있도록 스위치(T1 내지 T4)가 순차적으로 제어되는 제 2 모드로 구동될 수 있다.

Description

디스플레이 디바이스{ACTIVE MATRIX DISPLAY DEVICES}
본 발명은 어드레스 도체 세트를 통해 어드레스되는 픽셀 어레이를 포함하는 액티브 매트릭스 전자 광학(electro-optic) 디스플레이 디바이스에 관한 것으로, 특히 액티브 매트릭스 액정 디스플레이 디바이스(AMLCD)에 관한 것이다. 보다 구체적으로, 본 발명은 어레이 내에 둘 이상의 서브 픽셀(sub-pixel) 그룹을 어드레싱하는 동작 방법 및 액티브 매트릭스 디스플레이 디바이스 회로 장치와 관련된다.
종래에서, AMLCD는 로우 및 컬럼 어드레스 도체 세트에 접속되어 이를 통해 어드레스되는 픽셀의 로우 및 컬럼 어레이를 포함한다. 한 로우의 픽셀은 일반적으로 동일한 로우 어드레스 도체에 접속되는 반면에, 그 로우 내의 각각의 픽셀은 각각 상이한 컬럼 어드레스 도체에 접속된다. 그러한 디바이스의 일례와, 그 동작 방법 및 그 제조 방법은 US-A 제 5130829 호에 에 개시되어 있으며, 그 내용은 본 명세서에 참조로서 포함된다.
이러한 디스플레이 디바이스는, 예를 들어 랩탑 컴퓨터, PDA, 이동 전화기 및 기타 휴대용 전자 장비를 포함하는 다양한 제품에 널리 사용된다. 현재는 풀 컬러 디스플레이 디바이스가 이동 전화기와 같이 비교적 작은 제품에 일반적으로 사용되어지고 있다. 또한, 휴대성을 위해, 이들 제품은 전력을 위해 배터리에 의존하는 경향이 있다.
이동 전화기에 사용하기 위한 디스플레이 디바이스는 배터리 전력을 유지하기 위해 전력 소비가 매우 낮은 것이 바람직하다. 그러나, 이동 장치에 비디오 기능을 통합하는 것에 관심이 높아지고 있는데, 이것은 이들 이동 장치가 양호한 그레이 스케일 능력(good grey scale capability)을 가져야 한다는 것을 의미한다. 이들 요건을 동시에 만족시키는 것은 어려우며, 따라서 두 개의 상이한 모드, 즉 비교적 고 전력인 풀 그레이 스케일 모드와, 그레이 스케일 능력이 떨어지는 저 전력 모드에서 동작할 수 있는 디스플레이 디바이스가 제안되었다.
디스플레이 디바이스의 전력 소비를 감소시키는 한 기법은, 디스플레이 디바이스의 레드(red), 그린(green), 블루(blue) 픽셀이, 픽셀의 광 투과 또는 반사가 높은 밝은 상태(light state)와 광 투과 또는 반사가 낮은 어두운 상태(dark state)의 두 상태 중 하나로 구동되는 8 컬러 모드에서 그 디바이스를 작동시키는 것이다. 디스플레이 디바이스의 이 작동 방법은, 그레이 스케일을 위한 구동 전압을 발생시키는 데 요구되는 디지털-아날로그 변환기와 같은 회로가 비활성의 저 전력상태로 될 수 있기 때문에, 전력 소비를 감소시킨다.
이 저 전력 동작 모드는 디스플레이의 픽셀을 서브 픽셀로 분할함으로써 그레이 스케일 및 컬러 능력을 증가시키도록 확장될 수 있다. 이들 서브 픽셀은 상이한 면적으로 주어질 수 있는데, 예를 들어 픽셀이 면적 A를 갖는 하나의 서브 픽 셀과 면적 2A를 갖는 제 2 서브 픽셀의 두 개의 서브 픽셀로 이루어질 수도 있다. 이들 서브 픽셀을 어두운 상태 또는 밝은 상태로 독립적으로 분할함으로써, 디스플레이는 8 컬러 동작에 비해 적당량의 전력 소비만 증가시키면서, 64 컬러 및 4 그레이 레벨을 생성하도록 작동할 수 있다.
이러한 면적 비율 그레이 스케일 서브 픽셀화 방법(area-ratio grey-scale sub-pixellation approach)은 AMLCD의 예는, 예를 들면 US 6,335,778B1 및 US 2002/0047822A1에 개시되어 있으며, 이들의 내용은 본 명세서에 참조로서 포함된다.
각 픽셀을 다수의 서브 픽셀로 분할하면, 이들 부가적인 서브 픽셀을 어드레스하는 방법에 대한 문제가 발생한다. 도 1은 US 2002/0047822A1에 개시한 유형의 방법과 유사한 부가적인 서브 픽셀을 어드레스하는 방법을 도시하고 있는데, 여기서 픽셀(P)의 각 서브 픽셀(P1 내지 P4)은 종래의 픽셀과 유사한 방법으로 어드레스된다. 각각의 TFT(Thin Film Transistor)가 각 서브 픽셀과 어레이 내의 컬럼(m)과 관련된 공통의 인접한 컬럼 어드레스 도체 사이에 접속된다. 총 네 개의 부가적인 로우 어드레스 도체(14)(Row n 내지 Row n+3)가 제공되어, 각각의 서브 픽셀이 컬럼 도체에 인가된 구동 전압에 의해 개별적으로 어드레스될 수 있다. 요구된 로우 어드레싱 파형의 예는 도 1a에 도시되어 있다. 네 개의 서브 픽셀에 대한 어드레스 주기는 네 부분으로 나누어지며, 이들의 각 부분 동안 로우 선택 신호가 각각의 로우 어드레스 도체에 인가되어 관련 TFT를 턴온시키고 동시에 데이터 전압 신호가 컬럼 어드레스 도체에 인가되어 관련 서브 픽셀을 충전시킨다. 이 어드레 싱 기법의 문제점은 컬럼 도체에 접속된 부가적인 TFT의 캐패시턴스 및 부가적인 로우 도체를 갖는 크로스오버의 캐패시턴스 모두에 의해 컬럼 도체의 캐패시턴스가 증가한다는 것이다. 캐패시턴스가 증가하면 전력 소비가 증가하게 된다. 컬럼 드라이브 회로 내에 큰 소자를 사용할 것을 요구하는 것과 같은 다른 문제점이 또한 발생할 수 있다.
본 발명의 목적은 픽셀을 위한 개선된 회로, 둘 이상의 서브 픽셀의 그룹의 어드레스를 가능하게 하는 작동 방법을 제공하는 것이다. 본 발명의 다른 목적은 예를 들어 64 컬러의 감소된 컬러 및 그레이 스케일 능력을 갖는 저 전력 대기 모드 및 풀 그레이 스케일 능력을 갖는 비디오 모드에서 디스플레이 디바이스의 동작과 호환되는 회로 장치를 제공하는 것이다.
본 발명의 일측면에 따르면, 액티브 매트릭스 디스플레이 디바이스에 있어서, 픽셀 어레이와, 로우 픽셀을 선택하는 로우 도체 세트와, 데이터 신호를 선택된 픽셀에 공급하는 컬럼 도체 세트를 포함하고, 각각의 픽셀은 복수의 서브 픽셀을 포함하며, 서브 픽셀은 각각 서브 픽셀에 대한 데이터 신호 공급을 제어하는 각각의 스위칭 트랜지스터와 관련되고, 픽셀의 복수의 서브 픽셀은 데이터 신호를 서브 픽셀에 공급하는 공통 스위칭 트랜지스터를 통해 픽셀과 관련된 컬럼 도체에 결합되고, 디바이스는 픽셀의 복수의 서브 픽셀이 데이터 신호와 동시에 어드레스되는 제 1 모드와, 픽셀의 서브 픽셀이 데이터 신호에 대해 개별적으로 어드레스되는 제 2 모드로 동작가능한 액티브 매트릭스 디스플레이 디바이스가 제공된다.
서브 픽셀과 관련된 이 방식은, 픽셀의 모든 서브 픽셀이 컬럼 도체에 접속되어 있는 하나의 TFT를 통해 어드레스된다 하더라도, 컬럼 어드레스 도체의 캐패시턴스가 도 1의 구성에 비해 크게 감소한다고 하는 이점을 갖는다. 디스플레이 디바이스가 비디오 모드에서 동작하는 경우, 이 공통 TFT는 서브 픽셀의 동시 충전을 제어하는데 사용될 수 있다. 저 전력 동작 모드에서 서브 픽셀과 관련된 부가적인 TFT는 상이한 데이터가 서브 픽셀에 인가될 수 있도록 하는데 사용될 수 있다.
픽셀의 서브 픽셀은 직렬 또는 병렬로 편리하게 접속될 수도 있다.
스위칭 트랜지스터의 제어를 용이하게 하고 제 1 및 제 2 모드에서 픽셀의 동작을 쉽게 할 수 있도록 하기 위해, 픽셀의 서브 픽셀과 관련된 스위칭 트랜지스터는 바람직하게는 각각의 상이한 로우 도체에 접속된다.
본 발명은 서브 픽셀이 액정 디스플레이 소자를 포함하지만, 예를 들어 전기영동 디스플레이 소자와 같은 다른 유형의 디스플레이 소자를 사용하는 액티브 매트릭스 디스플레이 디바이스에 사용될 수도 있다는 점에서, AMLCD에 대하여 특히 유리하다.
본 발명에 따른 상기 및 다른 이점은, 이하에 첨부 도면을 참고로 하여 예를 통해 본 발명의 여러 측면의 실시예에서 구체적으로 설명된다.
도면에서, 동일한 참조 번호 및 부호는 도면 전체에 걸쳐서 동일하거나 유사한 부분을 나타내는데 사용된다.
도 1은 AMLCD에서 복수의 서브 픽셀을 포함하는 전형적인 픽셀의 회로를 개략적으로 도시한 도면.
도 1a는 도 1의 AMLCD를 동작시키는 파형의 예를 개략적으로 도시한 도면.
도 2는 본 발명에 따른 AMLCD의 실시예에서, 복수의 서브 픽셀을 포함하는 전형적인 픽셀의 회로 구성을 개략적으로 도시한 도면.
도 3은 본 발명에 따른 AMLCD의 다른 실시예에서, 복수의 서브 픽셀을 포함하는 전형적인 픽셀의 회로 구성을 개략적으로 도시한 도면.
도 4 및 5는 도 2 및 3의 디바이스를 각각 구동하는데 사용된 파형을 개략적으로 도시한 도면.
도 6은 본 발명에 따른 AMLCD를 간략화한 형태로 도시한 개략도.
도 7은 본 발명에 따른 AMLCD의 다른 실시예에서 인접한 로우 및 컬럼 내에 복수의 픽셀을 포함하는, 픽셀 어레이의 일부의 회로 구성을 개략적으로 도시한 도면.
도 8 및 9는 도 7의 디바이스의 구동에 사용된 파형 및 제 1 및 제 2 동작 모드의 관련 픽셀에 대한 효과를 개략적으로 도시한 도면.
도 2에는 관련 TFT 스위치(T1-T4)를 각각 갖는 복수의 서브 픽셀(P1-P4)로 이루어진 전형적인 픽셀(P)을 포함하는 본 발명에 따른 AMLCD의 제 1 실시예의 일 부가 도시되어 있다.
픽셀(P)을 구성하는 서브 픽셀 그룹은 직렬 방식으로 접속된다. 각각의 서브 픽셀(P1 내지 P4)은 각각의 TFT 스위치(T1 내지 T4)의 출력 단자에 접속되고, TFT 스위치(T2 내지 T4)의 입력 단자는 선행하는 서브 픽셀에 접속된다. 제 1 서브 픽셀(P1)과 관련된 TFT 스위치(T1)의 입력부는 어레이의 컬럼(m)과 관련된 관련 컬럼 도체(15)에 접속된다. 각각의 서브 픽셀(P1 내지 P4)에 대한 데이터 전압 신호는 이 신호 컬럼 도체를 통해 공급되고, 이 목적을 위한 TFT(T1)는 모든 서브 픽셀(P1 내지 P4)에 공통이다. 각각의 TFT 스위치(T1 내지 T4)는 제어 (게이트) 전극이 접속되는 상이한 로우 컨덕터(14)(Row n 내지 Row n+3) 각각을 통해 공급되는 별개의 스위칭 제어 (게이팅) 신호를 갖는다.
도 3에 도시된 제 2 실시예에서, 픽셀(P)의 서브 픽셀(P1 내지 P4) 그룹은 병렬로 접속된다. 또한, 각각의 서브 픽셀(P1 내지 P4)은 TFT(T1 내지 T4)의 출력 단자에 접속되지만, 본 경우에는 제 1 서브 픽셀(P1)과 관련된 것을 제외한 모든 TFT의 입력 단자가 제 1 서브 픽셀(P1)에 접속된다. 앞에서와 같이, 각각의 TFT는 제어 (게이트) 전극이 접속되어 있는 각각의 상이한 로우 도체(14)(Row n 내지 Row n+3)를 통해 공급된 별도의 제어 신호를 갖는다. 또한, TFT(T1)는 모든 서브 픽셀(P1 내지 P4)이 이 TFT를 통해 데이터 신호를 수신한다는 점에서 모든 서브 픽셀(P1 내지 P4)에 공통이다.
두 실시예 모두에서, 각 픽셀 그룹 내의 서브 픽셀의 수는 물론 변할 수 있다.
각 픽셀에 있어서, 단지 하나의 TFT, 즉 공통 TFT만이 컬럼 도체에 직접 접속된다는 것을 알 수 있을 것이다. 따라서, 컬럼 도체의 캐패시턴스는 각각의 서브 픽셀 TFT가 컬럼 도체에 접속되는 기존의 구성에 비해 크게 감소한다.
이들 픽셀 회로의 구성은 모두 전술한 저 전력 모드와 비디오 모드에 대응하는 두 모드 내에서 쉽게 어드레스될 수 있다고 하는 추가적인 이점을 갖는다.
저 전력 동작 모드에서는, 상이한 비디오 정보가 각각의 서브 픽셀에 인가되어야 한다. 이것은 정보를 데이터 전압 신호의 형태로 컬럼 도체에 순차적으로 공급하고 적절한 스위칭 파형을 로우 도체에 공급함으로써 달성된다. 도 2 및 도 3의 두 예시적인 회로에 요구된 스위칭 파형은 상이하며 도 4 및 도 5에 각각 도시되어 있다.
도 2 및 도 4의 제 1 실시예의 경우에, 서브 픽셀(P1 내지 P4)은 P4에서 P1까지 순차적으로 충전된다. 이것은 TFT(T1 내지 T4)를 적절하게 제어하기 위해 도 4에 도시된 중첩 로우 어드레싱(스위칭) 펄스를 사용함으로써 달성된다. 각각의 TFT(T1 내지 T4)는 관련 로우 도체(Row n 내지 Row n+3) 상의 로우 어드레싱 펄스의 주기에 대응하는 기간 동안 턴온되어, 컬럼 도체 상에 존재하는 신호가 관련 로우 도체를 통과할 수 있다. 도시된 바와 같이, 로우 도체(Row n 내지 Row n+3)에 인가된 로우 어드레싱 펄스의 타이밍은, 로우 픽셀의 서브 픽셀이 모두 어드레스되는 로우 어드레스 기간의 제 1 부분에서, 컬럼 도체에 인가된 서브 픽셀(P4) 용의 데이터 신호가 모든 TFT를 통해 그 서브 픽셀(및 모든 다른 서브 픽셀)로 전달되도록 된다. 이 제 1 기간의 종료 시에, TFT(T4)는 턴오프되고 데이터 신호는 서브 픽셀(P4) 상에 저장된다. 그 다음 기간에서, 서브 픽셀(P3) 용의 데이터 신호가 인가되는데, 이 데이터 신호는 TFT(T1 내지 T3)를 통해 서브 픽셀(P3)로 전달되고 Row n+2에 인가된 로우 어드레싱 펄스의 종료 시에 서브 픽셀(P3) 상에 저장된다. 나머지 서브 픽셀은 후속 어드레스 간격에서 유사한 방식으로 어드레스되며, 서브 픽셀(P1)은 데이터 신호에 의해 어드레스되는 마지막 픽셀이다. 따라서, 로우 도체(Row n)에 인가된 로우 어드레싱 펄스의 종료 시에, 각각의 서브 픽셀은 관련 데이터 신호에 따라서 충전된다.
도 3 및 5의 제 2 실시예의 경우에, 제 1 서브 픽셀을 제외한 모든 서브 픽셀과 관련된 TFT 스위치(T2 내지 T4)는 순차적으로 선택되는 반면에, 제 1 TFT(T1)는 도전 상태로 유지된다. 최종적으로, 제 1 서브 픽셀(P1)이 충전되고, 그 다음에 제 1 TFT(T1)는 턴오프된다. Row n에 인가된 로우 어드레싱 펄스는, 이 기간에 TFT 스위치(T1)를 온으로 유지하기 위해 실질적으로 모든 로우 어드레스 기간 동안 지속되어, 데이터가 최초 기간에서 TFT 스위치(T4)로부터 시작하여 관련 로우 도체(T2, T3, T4)의 적절한 어드레스 펄스에 의해 TFT(T2, T3, T4)가 개별적으로 턴온되는 각각의 서브 간격(sub-interval) 내에서 서브 픽셀(P2, P3, P4)로 전달될 수 있도록 한다.
두 실시예 모두에 있어서의 비디오 동작 모드에서, 동일한 구동 신호, 데이터 호, 전압 신호가 모든 서브 픽셀(P1 내지 P4)에 인가된다. 이것은 관련 로우 도체(Row n+1 내지 n+3)를 TFT 스위치(T2 내지 T4)를 턴온시키는 전압으로 유지함으로써 달성된다. 그 다음에, Row n이 종래의 로우 선택 파형으로 구동되는데, 로 우 전압은 (게이팅) 전압 레벨을 선택하도록 스위칭되어 컬럼 도체에 접속된 TFT 스위치(T1)를 턴온하고 모든 서브 픽셀(P1 내지 P4)을 동시에 충전시키며, 그 다음에 비선택 전압 레벨로 돌아가서 이 TFT(T1)를 턴오프시키고 컬럼 전극으로부터 서브 픽셀(P1 내지 P4)을 격리시킨다. 어레이 내의 모든 픽셀의 TFT 스위치(T2 내지 T4)는 단순히 이 동작 모드의 지속 기간 동안 유지될 수 있다.
두 실시예에 있어서, 로우 어드레스 펄스는 로우 도체에 인가되었고, 데이터 신호는 컬럼 도체에 인가되었으며, 일반적으로 종래의 방법으로 주변 구동 회로에 의해 공급되었다. 도 6은 도 2 및 3과 관련하여 전술한 유형의 픽셀을 사용하는 본 발명에 따른 디스플레이 디바이스를 개략적으로 도시하고 있다. 복수의 서브 픽셀을 각각 포함하는 픽셀(P)은 로우 및 컬럼으로 구성되어 디스플레이 픽셀 어레이(30)를 형성한다. 통상, 수백 개의 픽셀의 로우 및 컬럼이 있을 수도 있다. 동일 로우 내의 픽셀(P)은 동일한 로우 도체(35)를 공유하며, 따라서 픽셀의 각 로우는 전술한 예의 경우에 네 개의 관련 로우 도체를 가지며, 반면에 동일 컬럼 내의 픽셀(P)은 동일한 컬럼 도체(38)를 공유한다. 픽셀은 로우 도체(35) 세트에 접속된 로우 구동 회로(40)와 컬럼 도체(38) 세트에 접속된 컬럼 구동 회로(40)를 포함하는 주변 구동 회로에 의해 구동되고, 로우 및 컬럼 구동 회로는 전술한 바와 같이 요구된 로우 어드레스 펄스 및 데이터 신호를 픽셀과 관련된 로우 도체 및 컬럼 도체에 공급하도록 구성된다. 각각의 로우 어드레스 기간에서, 한 로우 내의 픽셀은 로우 도체(35)의 관련 서브 세트에 인가된 공통 로우 어드레스 펄스 및 각각의 컬럼 도체(38)에 인가된 적절한 데이터 신호를 사용하여 모두 동시에 어드레스된다. 픽셀의 각각의 로우는 프레임 기간에 각각의 로우 어드레스 기간에 순차적으로 어드레스되고 후속 프레임 기간에 유사한 방식으로 반복적으로 어드레스된다. 로우 및 컬럼 구동 회로(40, 42)의 동작은 서브 픽셀에 요구된 데이터 신호를 유도하는 비디오 정보를 포함하는 비디오 신호(VS)가 공급되는 타이밍 및 제어 회로(45)에 의해 제어되고 동기화된다. 로우 구동 회로(40)는 종래의 로우 구동 회로와 유사하지만 적절히 수정된 디지털 시프트 레지스터 유형의 회로를 포함하여, 도 4 또는 5를 참조하여 전술한 바와 같이, 픽셀의 로우를 어드레싱할 때 로우 어드레스 기간에 필요한 로우 어드레스 펄스를 로우 도체(Row n 내지 Row n+3)의 서브세트에 공급한다. 마찬가지로, 컬럼 구동 회로(42)는 일반적으로 종래의 컬럼 구동 회로와 유사하지만, 전술한 픽셀의 동작에 요구된 방식으로 각 컬럼 도체(38)에 데이터 신호를 공급하도록 적절히 수정된다. 또한, 로우 및 컬럼 구동 회로는, 타이밍 및 제어 유닛(45)에 인가된 모드 선택 제어 신호(MS)에 응답하여 이 타이밍 및 제어 유닛(45)에 의해 선택적으로 제어가능한데, 앞에서 논의한 바와 같이, 이들 회로의 동작 방식을 픽셀의 저 전력 동작 모드에 요구된 동작 방식과, 픽셀의 비디오 모드에 요구된 동작 방식 사이를 스위칭하도록 제어가능하다. 이들 목적을 위한 로우 및 컬럼 구동 회로에 필요한 유형의 수정은 당업자들에게 명확할 것이다.
종래의 AMLCD에서와 같이, 어드레스 도체 세트(35, 38), 각 픽셀의 TFT(T1 내지 T4) 및 각 픽셀의 서브 픽셀(P1 내지 P4)을 규정하는 서브 픽셀 전극은 예를 들어 유리의 제 1 기판 상에 형성되며, 이 제 1 기판은 어레이 내의 모든 서브 픽셀에 공통인 연속적인 전극을 포함하는 제 2 기판으로부터 이격되어 있고, 액정이 기판들 사이에 배치된다. 예를 들어, 저온 폴리실리콘 박막 기술을 이용하면, 구동 회로(40, 42)가 제 1 기판 상에 통합되고, 픽셀의 액티브 매트릭스 회로와 동시에 제조된다.
수정된 픽셀 회로 및 수정된 로우 어드레싱 파형을 이용하면 디스플레이 디바이스를 어드레스하는데 필요한 로우 도체의 수를 감소시킬 수 있다. 여기서 제안된 어드레싱 방안을 이용하는 어레이의 부분의 일례가 도 7에 도시되어 있다. 이 예에서, 픽셀(X+1 및 X+2, X+3 및 X+4, X+5 및 X+6 등)은 각 픽셀의 영역을 두 영역의 서브 픽셀로 분할함으로써 64 컬러 저 전력 동작 모드를 제공하는 디스플레이 디바이스 내의 서브 픽셀 쌍을 나타낸다.
예를 들어 서브 픽셀(x+1 및 x+2)을 포함하는 픽셀을 고려하면, 서브 픽셀(x+1)과 관련된 TFT(T1)은 로우 도체(Row n)에 대한 로우 어드레싱에 의해 제어되는 반면에, 서브 픽셀(x+2)과 관련된 TFT(T2)는 다음 로우 도체(Row n+1)에 대한 로우 어드레싱 펄스에 의해 제어된다. TFT(T2)의 입력은 컬럼 도체(Column m)에 접속되는 반면에, TFT(T1)의 입력은 TFT(T2)의 출력에 접속되며, 이로 인해 서브 픽셀(x+2)의 데이터 신호는 TFT(T2)를 통해 공급되는 반면에, 서브 픽셀(x+1)에 대한 데이터 신호는 TFT(T2, T1) 모두를 통해 공급된다. 서브 픽셀(x+3, x+4)을 포함하는 동일 컬럼 내의 다음 픽셀은 로우 도체(Row n+1, Row n+2) 상의 로우 어드레스 펄스에 의해 각각 제어되는 서브 픽셀(x+3, x+4)과 관련된 TFT(T3, T4)와 유사한 방식으로 접속되며, TFT(T4)의 입력부는 컬럼 도체(Column m)에 접속되고, TFT(T3)의 입력부는 TFT(T4)의 출력에 접속된다. 동일 컬럼 내의 나머지 픽셀은 유사한 방식으로 접속된다. 다른 컬럼 내의 픽셀은 대응하는 방식으로 구성되는데, 각 컬럼 내의 픽셀은 각각 다른 컬럼 도체에 접속되고, 인접한 픽셀 쌍은 각각 로우 도체를 공유한다.
저 전력 모드에서는, 서브 픽셀이 다른 정보에 의해 어드레스되어야 하며, 어레이는 도 8에 도시된 로우 어드레싱 파형을 이용하여 위에서 아래로 스캐닝되며, Row n의 파형은 로우 도체(Row n 등)에 인가된다. 서브 픽셀(X+2, X+4, X+6, X+8 등)을 어드레스하기 위해, 픽셀 아래의 로우 도체는 선택 레벨로 채택되어야 한다. 서브 픽셀(X+1, X+3, X+5, X+7 등)을 어드레스하기 위해, 픽셀 위의 로우 도체와 픽셀 아래의 로우 도체가 모두 선택 전압 레벨로 취해져야 한다.
선택 전압 레벨로 로우 도체 중 하나를 선택하면 선택된 로우 도체 위와 아래의 픽셀의 로우 모두에 영향을 주기 때문에, 후속 서브 픽셀이 어드레스되는 경우에 특정 서브 픽셀에 인가된 정보가 손상되지 않도록 로우는 정확한 순서로 어드레스되는 것이 중요하다.
도 8은 어드레싱 시퀀스의 각 주기 동안에 각각의 서브 픽셀 상에서 수행되는 동작을 나타낸다. 여기에는 세 유형의 동작이 있다.
1) 충전(도 8의 "Charge Pixels"), 서브 픽셀이 스위칭 TFT를 통해 컬럼 도체에 접속되어 컬럼 도체 상에 존재하는 전압으로 충전되는 경우.
2) 전하 공유(도 8의 "Share Charge"), 서브 픽셀 쌍 사이의 TFT가 턴온되고, 서브 픽셀의 캐패시턴스 사이에 전하 공유가 발행하고, 이 동작 동안에 서브 픽셀이 컬럼 도체로부터 격리되는 경우.
3) 유지(도 8의 "Hold Voltage"), 전압이 서브 픽셀의 캐패시턴스 상에서 유지되는 경우.
도 8에 도시된 바와 같이, 도시된 어드레싱 사이클의 제 1 서브 기간에서, 어드레스 펄스는 로우 도체(Row n, Row n+1)에 인가되어 TFT(T1, T2, T3)를 턴온한다. 동시에, 서브 픽셀(x+1)용 데이터 신호 전압이 컬럼 도체(Column m)에 인가되어 서브 픽셀(x+1, x+2)을 충전한다. TFT(T3)는 또한 이 서브 기간에 턴온되며, 서브 픽셀(x+3, x+4) 사이에서 전하 공유가 발생한다. 다음 서브 기간에서, 로우 도체(Row n) 상의 로우 어드레스 펄스만이 유지되고, 이전의 서브 픽셀(x)(도시되어 있지 않음)용 데이터 신호가 인가된다. 이 서브 기간 동안에, 서브 픽셀(x+1, x+2) 상의 전압은 유지된다. 다음 서브 기간 동안에, Row n 상의 로우 어드레스 펄스가 제거되고, 로우 어드레스 펄스가 Row n+1 및 Row n+2에 인가되며, 서브 픽셀(x+3)용 데이터 신호가 컬럼 도체에 인가된다. 이 결과, 서브 픽셀(x+1) 상의 전압이 유지되는 반면에, 서브 픽셀(x+2)은 이 데이터 신호 레벨로 충전된다. 동시에, 서브 픽셀(x+3, x+4)의 충전이 발생하고, 서브 픽셀(x+5, x+6) 사이에 전하 공유가 발생한다. 다음 서브 기간에, Row n+2 상의 로우 어드레스 펄스가 제거되고, Row n+1 상의 로우 어드레스 펄스는 유지된다. 이 서브 기간에, 서브 픽셀(x+2)용 데이터 신호가 컬럼 도체에 인가된다. 따라서, 서브 픽셀(x+1) 상의 전압은 유지되는 반면에, 서브 픽셀(x+2)은 데이터 신호 레벨로 충전되고, 서브 픽셀(x+3, x+4) 상의 전압은 단순히 유지된다. 다음 서브 기간에서, 서브 픽셀(x+5)용 데이터 신호가 컬럼 도체에 인가되고, Row n+1 상의 어드레스 펄스가 제거되고, Row n+2 및 Row n+3에 어드레스 펄스가 인가된다. 이 결과, 서브 픽셀(x+1, x+2, x+3) 상의 전압이 유지되고, 서브 픽셀(x+4, x+5, x+6)이 충전되고, 서브 픽셀(x+7, x+8) 사이에 전하가 공유된다.
이러한 동작 방식은 도 8에 도시된 바와 같이, 컬럼 내의 모든 픽셀이 그들이 원하는 데이터 신호에 따라서 충전될 때까지 계속된다.
도 8은 한 컬럼 내의 픽셀이 어드레스 되는 방식을 나타내지만, 픽셀의 다른 컬럼도 유사한 방법으로 동시에 어드레스된다.
서브 픽셀이 어드레스되는 순서는, 서브 픽셀이 요구된 구동 전압 레벨로 충전된 후에, 공급된 데이터 신호 전압에 따라서, 다음 필드 기간에서 재어드레스되기 얼마 전까지 추가적인 전하 공유 또는 충전 동작을 겪지 않도록 선택된다.
비디오 동작 모드에서, 동일한 비디오 정보가 서브 픽셀 쌍에 인가되어야 한다. 이것은 도 9에 도시된 어드레싱 파형을 이용하여 달성된다. 이 모드에서, 디스플레이 디바이스는 어드레스된 후에 픽셀 전압을 교란하는 것을 회피하기 위해, 아래에서 위쪽으로 역 방향으로 스캐닝되어야 한다. 따라서, 도시된 어드레싱 사이클의 제 1 서브 기간에서, 로우 어드레스 펄스는 Row n+3 및 Row n+4에 인가되는 반면에, 서브 픽셀(x+7, x+8)용 데이터 신호 전압은 컬럼 도체에 인가된다. 결국, 서브 픽셀(x+6, x+7, x+8)은 모두 이 데이터 신호의 레벨로 충전되고, 컬럼 내의 모든 다른 서브 픽셀 상의 전압은 유지된다. 다음 서브 기간에서, 서브 픽셀(x+5, x+6)용 데이터 신호가 인가되고 로우 어드레스 펄스는 Row n+3 및 Row n+2에만 인가되어, 서브 픽셀(x+7, x+8) 상의 전압이 유지되고, 서브 픽셀(x+4, x+5, x+6)은 인가된 데이터 신호 레벨로 충전된다. 이 동작 방식은 도 9에 도시된 바와 같이, 모든 서브 픽셀이 어드레스될 때까지 계속된다.
본 발명을 특히 AMLCD와 관련하여 설명하였지만, 본 발명은 예를 들어 전기영동(electrophoretic) 재료와 같은 LC 재료 외의 전자 광학 재료를 사용하여 액티브 매트릭스 디스플레이에 적용될 수도 있다.
따라서, 요약하면, 액티브 매트릭스 디스플레이 디바이스는 선택 및 데이터 신호가 인가되는 로우 및 컬럼 도체 세트를 통해 어드레스된 픽셀 어레이를 가지며, 각 픽셀은 예를 들어 TFT(T1 내지 T4)와 같은 관련 스위치를 각각 가지며 컬럼 도체에 결합된 공통 스위치(T1)를 통해 데이터 신호에 의해 어드레스되는 복수의 서브 픽셀을 포함한다. 공통 스위치를 통해 서브 픽셀을 어드레스하면, 컬럼 도체의 유효 캐패시턴스를 감소시킬 수 있다.
스위치(T1 내지 T4)를 적절히 제어하면, 픽셀은 공통 스위치(T1)가 예를 들어 풀 그레이 스케일 능력을 갖는 비디오 디스플레이용 데이터 신호로 서브 픽셀(P1 내지 P4)의 동시 어드레싱을 제어하도록 동작하는 제 1 모드와, 스위치(T1 내지 T4)가 순차적으로 제어되어 상이한 데이터 신호가 예를 들어 제한된 그레이 스케일 및 컬러 능력으로 저 전력 대기 모드 동자에 요구되는 개별 서브 픽셀에 인가될 수 있도록 하는 제 2 모드로 구동될 수 있다.
이상의 설명으로부터 당업자에게 자명한 많은 다른 변형이 있을 수도 있을 것이다. 이러한 변형은 당해 기술분야에 이미 공지되어 있는 다른 특징들을 포함할 수도 있고, 본 명세서에서 이미 설명한 특징들 대신에 또는 이에 부가적으로 사 용될 수도 있다.

Claims (8)

  1. 액티브 매트릭스 디스플레이 디바이스에 있어서,
    픽셀(P) 어레이와,
    픽셀의 로우(rows of pixels)를 선택하는 로우 도체(14) 세트와,
    데이터 신호를 선택된 픽셀에 공급하는 컬럼 도체(15) 세트와,
    타이밍 및 제어 유닛(45)를 포함하되,
    각각의 픽셀(P)은 복수의 서브 픽셀(P1 내지 P4)을 포함하며, 상기 서브 픽셀은 각각 상기 서브 픽셀로의 데이터 신호 공급을 제어하는 각각의 스위칭 트랜지스터(T1 내지 T4)와 관련되고,
    픽셀의 상기 복수의 서브 픽셀은 데이터 신호를 상기 서브 픽셀에 공급하는 공통 스위칭 트랜지스터(T1)를 통해 상기 픽셀과 관련된 컬럼 도체(15)에 결합되고,
    상기 디바이스는 픽셀의 상기 복수의 서브 픽셀(P1 내지 P4)이 데이터 신호에 의해 동시에 어드레스되는 제 1 모드와, 픽셀의 상기 서브 픽셀(P1 내지 P4)이 데이터 신호에 의해 개별적으로 어드레스되는 제 2 모드로 동작가능하며,
    상기 로우 도체(14) 세트와 상기 컬럼 도체(15) 세트는, 상기 타이밍 및 제어 유닛(45)에 인가되는 모드 선택 제어 신호(MS)에 응답하여 상기 동작 모드를 스위칭하도록 상기 타이밍 및 제어 유닛(45)에 의해 선택적으로 제어 가능한
    디스플레이 디바이스.
  2. 제 1 항에 있어서,
    상기 디바이스는 데이터 신호를 상기 컬럼 도체에 제공하고 스위칭 신호를 상기 로우 도체에 제공하는 구동 수단(40, 42)을 포함하고,
    상기 구동 수단은 상기 제 1 모드에서 상기 관련 컬럼 도체(15) 상의 데이터 신호를 각각의 서브 픽셀에 공급하도록 픽셀의 상기 서브 픽셀(P1 내지 P4)과 관련된 상기 스위칭 트랜지스터(T1 내지 T4)를 동시에 스위칭하도록 동작가능하고,
    상기 구동 수단은 상기 제 2 모드에서 상기 관련 컬럼 도체 상의 데이터 신호가 각각의 서브 픽셀에 공급되도록, 상기 픽셀의 상기 서브 픽셀과 관련된 상기 스위칭 트랜지스터를 선택적으로 순차적으로 스위칭하도록 동작가능한
    디스플레이 디바이스.
  3. 제 1 항 또는 2 항에 있어서,
    픽셀의 상기 서브 픽셀(P1 내지 P4)은 직렬로 접속되고,
    직렬로 접속된 제 1 서브 픽셀(P1)과 관련된 상기 스위칭 트랜지스터(T1)의 입력 단자는 상기 관련 컬럼 도체(15)에 접속되며,
    직렬로 접속된 각각의 다른 서브 픽셀(P2 내지 P4)과 관련된 상기 스위칭 트랜지스터(T2 내지 T4)의 입력 단자는 상기 직렬 접속 내의 선행하는 서브 픽셀과 관련된 상기 스위칭 트랜지스터의 출력 단자에 접속되는
    디스플레이 디바이스.
  4. 제 1 항 또는 2 항에 있어서,
    픽셀의 상기 서브 픽셀(P1 내지 P4)은 병렬로 접속되고,
    하나의 서브 픽셀(P1)과 관련된 상기 스위칭 트랜지스터(T1)의 입력 단자는 상기 관련 컬럼 도체(15)에 접속되며,
    다른 서브 픽셀(P2 내지 P4)과 관련된 상기 스위칭 트랜지스터(T2 내지 T4)의 입력 단자는 상기 하나의 서브 픽셀과 관련된 상기 스위칭 트랜지스터(T1)의 출력 단자에 접속되는
    디스플레이 디바이스.
  5. 제 1 항 또는 제 2 항에 있어서,
    픽셀의 상기 서브 픽셀(P1 내지 P4)과 관련된 상기 스위칭 트랜지스터(T1 내지 T4)의 제어 전극은 각각의 상이한 로우 도체(14)에 접속되는
    디스플레이 디바이스.
  6. 제 1 항 또는 제 2 항에 있어서,
    각각의 픽셀(P)은 제 1 및 제 2 서브 픽셀(x+2, x+1; x+4, x+3; 등)을 포함하고,
    픽셀의 상기 제 1 및 제 2 서브 픽셀(x+4, x+3)과 관련된 상기 스위칭 트랜지스터(T4, T3)의 제어 전극은 제 1 및 제 2 로우 도체(Row n+2, Row n+1)에 각각 접속되며,
    각 픽셀마다, 상기 제 1 서브 픽셀(x+4)과 관련된 상기 스위칭 트랜지스터(T4)의 입력은 상기 관련 컬럼 도체(15)에 접속되고, 상기 제 2 서브 픽셀(x+3)과 관련된 상기 스위칭 트랜지스터(T3)의 입력은 상기 제 1 서브 픽셀(x+4)과 관련된 상기 스위칭 트랜지스터의 출력에 접속되고,
    하나의 픽셀(x+3, x+4)에 접속된 상기 제 1 로우 도체(Row n+2)는 상기 관련 컬럼 도체에 접속된 다른 픽셀(x+5, x+6)의 상기 제 2 서브 픽셀(x+3)과 관련된 상기 스위칭 트랜지스터(T5)의 상기 제어 전극에도 접속되며,
    상기 하나의 픽셀에 접속된 상기 제 2 로우 도체(Row n+1)는 상기 관련 컬럼 도체에 접속된 추가의 픽셀(x+1, x+2)의 상기 제 1 서브 픽셀(x+2)과 관련된 상기 스위칭 트랜지스터(T2)의 상기 제어 전극에도 접속되는
    디스플레이 디바이스.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 서브 픽셀은 관련 스위칭 트랜지스터의 출력에 접속된 액정 화소를 포함하는
    디스플레이 디바이스.
  8. 제 7 항에 있어서,
    픽셀의 적어도 두 서브 픽셀은 면적이 상이한
    디스플레이 디바이스.
KR1020057004889A 2002-09-23 2003-09-12 디스플레이 디바이스 KR100982104B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
GB0222039.0 2002-09-23
GB0222039A GB0222039D0 (en) 2002-09-23 2002-09-23 Active matrix display devices
GB0305634.8 2003-03-12
GB0305634A GB0305634D0 (en) 2002-09-23 2003-03-12 Active matrix display devices

Publications (2)

Publication Number Publication Date
KR20050057537A KR20050057537A (ko) 2005-06-16
KR100982104B1 true KR100982104B1 (ko) 2010-09-13

Family

ID=32031887

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057004889A KR100982104B1 (ko) 2002-09-23 2003-09-12 디스플레이 디바이스

Country Status (6)

Country Link
US (1) US7633472B2 (ko)
EP (1) EP1552499A1 (ko)
JP (1) JP2006500617A (ko)
KR (1) KR100982104B1 (ko)
AU (1) AU2003259501A1 (ko)
WO (1) WO2004027748A1 (ko)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2866465A1 (fr) * 2004-02-18 2005-08-19 Thomson Licensing Sa Dispositif d'affichage avec valve lcos de taille reduite
JP4748440B2 (ja) * 2005-03-03 2011-08-17 セイコーエプソン株式会社 電気泳動表示装置および電子機器
KR20070009015A (ko) * 2005-07-14 2007-01-18 삼성전자주식회사 전기영동표시장치와 전기영동표시장치의 구동방법
DE602006021473D1 (de) * 2005-12-16 2011-06-01 Trident Microsystems Far East Bverschiebungen in anzeigen
JP4863758B2 (ja) * 2006-04-27 2012-01-25 京セラ株式会社 液晶表示システム
TWI539423B (zh) * 2006-05-31 2016-06-21 半導體能源研究所股份有限公司 顯示裝置、顯示裝置的驅動方法、以及電子設備
TW200811796A (en) 2006-08-22 2008-03-01 Quanta Display Inc Display method for improving PLM image quality and device used the same
TWI330746B (en) * 2006-08-25 2010-09-21 Au Optronics Corp Liquid crystal display and operation method thereof
TWI326789B (en) * 2007-02-15 2010-07-01 Au Optronics Corp Active device array substrate and driving method thereof
JP4876005B2 (ja) * 2007-03-26 2012-02-15 株式会社 日立ディスプレイズ 表示装置
TWI431386B (zh) * 2007-05-01 2014-03-21 Prime View Int Co Ltd 電子墨水顯示面板
JP5542297B2 (ja) 2007-05-17 2014-07-09 株式会社半導体エネルギー研究所 液晶表示装置、表示モジュール及び電子機器
JP4682279B2 (ja) * 2008-03-21 2011-05-11 奇美電子股▲ふん▼有限公司 液晶表示装置
US7916108B2 (en) * 2008-04-21 2011-03-29 Au Optronics Corporation Liquid crystal display panel with color washout improvement and applications of same
JP2010019914A (ja) * 2008-07-08 2010-01-28 Casio Comput Co Ltd 表示装置及び表示駆動方法
JP4596058B2 (ja) * 2008-08-26 2010-12-08 カシオ計算機株式会社 表示装置
JP4591577B2 (ja) * 2008-08-26 2010-12-01 カシオ計算機株式会社 表示装置
KR101095718B1 (ko) 2008-07-08 2011-12-21 가시오게산키 가부시키가이샤 표시장치
JP5365098B2 (ja) * 2008-08-26 2013-12-11 カシオ計算機株式会社 表示装置及びその表示駆動方法
US7567228B1 (en) * 2008-09-04 2009-07-28 Au Optronics Corporation Multi switch pixel design using column inversion data driving
JP5211972B2 (ja) * 2008-09-17 2013-06-12 カシオ計算機株式会社 表示装置及び表示装置の駆動方法
TWI375828B (en) * 2008-09-30 2012-11-01 Au Optronics Corp Pixel array, driving method for the same and display panel
US7872506B2 (en) * 2008-11-04 2011-01-18 Au Optronics Corporation Gate driver and method for making same
CN101751841A (zh) * 2008-12-10 2010-06-23 奇美电子股份有限公司 像素驱动架构、显示面板、显示装置及像素驱动方法
TWI427381B (zh) * 2008-12-12 2014-02-21 Innolux Corp 主動式矩陣顯示器及其驅動方法
TWI384308B (zh) * 2009-07-01 2013-02-01 Au Optronics Corp 顯示裝置及顯示驅動方法
KR101590945B1 (ko) 2009-11-17 2016-02-19 삼성디스플레이 주식회사 액정 표시 장치
US8411003B2 (en) * 2010-02-11 2013-04-02 Au Optronics Corporation Liquid crystal display and methods of driving same
JP2010250332A (ja) * 2010-05-25 2010-11-04 Casio Computer Co Ltd 表示装置
JP2010244060A (ja) * 2010-05-25 2010-10-28 Casio Computer Co Ltd 表示装置
JP5699456B2 (ja) * 2010-06-10 2015-04-08 カシオ計算機株式会社 表示装置
JP5386441B2 (ja) * 2010-06-24 2014-01-15 株式会社ジャパンディスプレイ 液晶表示装置、液晶表示装置の駆動方法、及び、電子機器
WO2013001575A1 (ja) * 2011-06-29 2013-01-03 パナソニック株式会社 表示装置及びその駆動方法
CN102650781B (zh) 2011-10-18 2014-11-19 京东方科技集团股份有限公司 用于立体显示的像素结构及其控制方法
KR102018191B1 (ko) * 2011-11-08 2019-10-22 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
KR101469480B1 (ko) * 2012-04-05 2014-12-12 엘지디스플레이 주식회사 표시장치 및 이의 구동방법
US20140132649A1 (en) * 2012-11-13 2014-05-15 Pixtronix, Inc. Subframe controlling circuits and methods for field sequential type digital display apparatus
JP2014197202A (ja) * 2014-05-07 2014-10-16 株式会社半導体エネルギー研究所 液晶表示装置
KR20160082546A (ko) * 2014-12-26 2016-07-08 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN104900207B (zh) * 2015-06-24 2017-06-06 京东方科技集团股份有限公司 阵列基板及其驱动方法及显示装置
KR101698718B1 (ko) 2016-04-29 2017-01-20 엘지디스플레이 주식회사 유기 발광 표시 장치
CN106019743B (zh) * 2016-06-15 2023-08-22 京东方科技集团股份有限公司 一种阵列基板、其驱动方法及相关装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06214214A (ja) * 1992-11-12 1994-08-05 Philips Electron Nv 能動マトリックス表示装置
KR20020009461A (ko) * 2000-07-24 2002-02-01 구사마 사부로 전기 광학 장치의 구동 방법, 전기 광학 장치의 구동회로, 전기 광학 장치 및 전자 기기

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2205191A (en) * 1987-05-29 1988-11-30 Philips Electronic Associated Active matrix display system
JPH0353218A (ja) * 1989-07-21 1991-03-07 Nippon Telegr & Teleph Corp <Ntt> 画像表示パネル
JP3091300B2 (ja) 1992-03-19 2000-09-25 富士通株式会社 アクティブマトリクス型液晶表示装置及びその駆動回路
GB9525638D0 (en) * 1995-12-15 1996-02-14 Philips Electronics Nv Matrix display devices
JP3305946B2 (ja) * 1996-03-07 2002-07-24 株式会社東芝 液晶表示装置
JP2937130B2 (ja) * 1996-08-30 1999-08-23 日本電気株式会社 アクティブマトリクス型液晶表示装置
JP2000075841A (ja) * 1998-08-31 2000-03-14 Sony Corp 液晶表示装置
JP3475938B2 (ja) * 2000-05-26 2003-12-10 セイコーエプソン株式会社 電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置および電子機器
GB0014962D0 (en) * 2000-06-20 2000-08-09 Koninkl Philips Electronics Nv Matrix array display devices with light sensing elements and associated storage capacitors
GB0014961D0 (en) * 2000-06-20 2000-08-09 Koninkl Philips Electronics Nv Light-emitting matrix array display devices with light sensing elements
US6873320B2 (en) * 2000-09-05 2005-03-29 Kabushiki Kaisha Toshiba Display device and driving method thereof
US7315295B2 (en) * 2000-09-29 2008-01-01 Seiko Epson Corporation Driving method for electro-optical device, electro-optical device, and electronic apparatus
JP2002333870A (ja) * 2000-10-31 2002-11-22 Matsushita Electric Ind Co Ltd 液晶表示装置、ｅｌ表示装置及びその駆動方法、並びに副画素の表示パターン評価方法
US7173612B2 (en) * 2000-12-08 2007-02-06 Matsushita Electric Industrial Co., Ltd. EL display device providing means for delivery of blanking signals to pixel elements
US7071911B2 (en) * 2000-12-21 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, driving method thereof and electric equipment using the light emitting device
US20020113872A1 (en) * 2001-02-16 2002-08-22 Naoto Kinjo Information transmitting system
US7230597B2 (en) * 2001-07-13 2007-06-12 Tpo Hong Kong Holding Limited Active matrix array devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06214214A (ja) * 1992-11-12 1994-08-05 Philips Electron Nv 能動マトリックス表示装置
KR20020009461A (ko) * 2000-07-24 2002-02-01 구사마 사부로 전기 광학 장치의 구동 방법, 전기 광학 장치의 구동회로, 전기 광학 장치 및 전자 기기

Also Published As

Publication number Publication date
US7633472B2 (en) 2009-12-15
JP2006500617A (ja) 2006-01-05
US20050200788A1 (en) 2005-09-15
AU2003259501A1 (en) 2004-04-08
EP1552499A1 (en) 2005-07-13
KR20050057537A (ko) 2005-06-16
WO2004027748A1 (en) 2004-04-01

Similar Documents

Publication Publication Date Title
KR100982104B1 (ko) 디스플레이 디바이스
KR101152129B1 (ko) 표시 장치용 시프트 레지스터 및 이를 포함하는 표시 장치
KR101196860B1 (ko) 액정 표시 장치
US6961042B2 (en) Liquid crystal display
US7023419B2 (en) Liquid crystal display device
JP4471444B2 (ja) 液晶表示装置ならびにこれを備えた携帯電話機および携帯情報端末機器
US8711073B2 (en) Flat panel crystal display employing simultaneous charging of main and subsidiary pixel electrodes
US10467941B2 (en) Display device and method of sub-pixel transition
US20030090614A1 (en) Liquid crystal display
US20020033809A1 (en) Display apparatus and method of driving same, and portable terminal apparatus
EP1158482A2 (en) Driving method for driving electro-optical device, driving circuit for driving electro-optical device, electro-optical device, and electronic apparatus
JP2016539365A (ja) 液晶パネルの駆動回路、駆動方法及び液晶表示装置
US6566643B2 (en) Electro-optical device, method of driving the same, and electronic apparatus using the same
JP2004309669A (ja) アクティブマトリクス型表示装置とその駆動方法
KR20060080778A (ko) 표시장치의 구동방법 및 이를 수행하기 위한 표시장치
US20050035934A1 (en) Liquid crystal display device
KR20200020328A (ko) Oled 표시패널과 이를 이용한 oled 표시 장치
US7342566B2 (en) Liquid crystal display device and driving method thereof
US10685612B2 (en) Liquid crystal display device and liquid crystal display method
KR20020072723A (ko) 액정 표시 장치 및 그 구동 방법
US8913046B2 (en) Liquid crystal display and driving method thereof
US20210408060A1 (en) Array substrate, display apparatus and drive method therefor
US6989813B2 (en) Active matrix display device
KR20190036447A (ko) 표시패널과 이를 이용한 oled 표시 장치
CN114627793A (zh) 阵列基板、显示面板及显示设备

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130826

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140821

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150821

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160826

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170828

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee