JP2000075841A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2000075841A JP2000075841A JP10244773A JP24477398A JP2000075841A JP 2000075841 A JP2000075841 A JP 2000075841A JP 10244773 A JP10244773 A JP 10244773A JP 24477398 A JP24477398 A JP 24477398A JP 2000075841 A JP2000075841 A JP 2000075841A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- signal
- liquid crystal
- crystal display
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 選択信号ラインから非選択信号ラインへの信
号電位の飛び込みによって非選択状態の信号ラインの信
号電位が低下すると、コントラスト不足や横方向の輝度
バラツキが発生し、画像品質を低下させる原因となる。 【解決手段】 液晶表示パネル１４の信号ライン１２-1
〜１２-nへの信号電位の供給方式として時分割スイッチ
３０-1〜３０-kによる時分割駆動を用いたアクティブマ
トリクス型液晶表示装置において、セレクトパルス発生
回路３６から時分割スイッチ３０-1〜３０-kのＣＭＯＳ
アナログスイッチに与えられるセレクトパルスＳ１〜Ｓ
３，ＸＳ１〜ＸＳ３の低レベル側の電位を、水平駆動回
路２２のＴＡＢＩＣ(1) ２８-1〜ＴＡＢＩＣ(k) ２８-k
から出力される信号電位の低レベル側の電位よりも低く
設定する。
号電位の飛び込みによって非選択状態の信号ラインの信
号電位が低下すると、コントラスト不足や横方向の輝度
バラツキが発生し、画像品質を低下させる原因となる。 【解決手段】 液晶表示パネル１４の信号ライン１２-1
〜１２-nへの信号電位の供給方式として時分割スイッチ
３０-1〜３０-kによる時分割駆動を用いたアクティブマ
トリクス型液晶表示装置において、セレクトパルス発生
回路３６から時分割スイッチ３０-1〜３０-kのＣＭＯＳ
アナログスイッチに与えられるセレクトパルスＳ１〜Ｓ
３，ＸＳ１〜ＸＳ３の低レベル側の電位を、水平駆動回
路２２のＴＡＢＩＣ(1) ２８-1〜ＴＡＢＩＣ(k) ２８-k
から出力される信号電位の低レベル側の電位よりも低く
設定する。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置（Ｌ
ＣＤ；Liquid Crystal Display）に関し、特に液晶表示
パネルの信号ラインへの信号電位の供給方式として時分
割駆動法を用いたアクティブマトリクス型液晶表示装置
に関する。
ＣＤ；Liquid Crystal Display）に関し、特に液晶表示
パネルの信号ラインへの信号電位の供給方式として時分
割駆動法を用いたアクティブマトリクス型液晶表示装置
に関する。
【０００２】
【従来の技術】パーソナルコンピュータやワードプロセ
ッサなどに用いられている液晶表示装置は、アクティブ
マトリクス型が主力となっている。このアクティブマト
リクス型液晶表示装置は、応答速度や画像品質の面で優
れており、近年のカラー化に最適な液晶表示装置となっ
てきている。この種の液晶表示装置において、液晶表示
パネルの各画素には、トランジスタあるいはダイオード
などの非線形な素子が用いられている。具体的には、透
明絶縁基板（例えば、ガラス基板）上に薄膜トランジス
タ（ＴＦＴ；thin film transistor）を形成した構造と
なっている。
ッサなどに用いられている液晶表示装置は、アクティブ
マトリクス型が主力となっている。このアクティブマト
リクス型液晶表示装置は、応答速度や画像品質の面で優
れており、近年のカラー化に最適な液晶表示装置となっ
てきている。この種の液晶表示装置において、液晶表示
パネルの各画素には、トランジスタあるいはダイオード
などの非線形な素子が用いられている。具体的には、透
明絶縁基板（例えば、ガラス基板）上に薄膜トランジス
タ（ＴＦＴ；thin film transistor）を形成した構造と
なっている。
【０００３】ところで、特に大型の液晶表示装置におい
ては、各画素に行単位で順に信号電位を与える水平駆動
回路であるドライバＩＣを、液晶表示パネルを構成する
透明絶縁基板とは別体の外部回路基板上に設けた構成を
採っている。そして、外部のドライバＩＣの出力と液晶
表示パネルの信号ラインとは、通常、１対１の対応関係
にある。すなわち、ドライバＩＣの各出力端子からの信
号電位はそのまま対応する信号ラインに与えられるよう
になっている。
ては、各画素に行単位で順に信号電位を与える水平駆動
回路であるドライバＩＣを、液晶表示パネルを構成する
透明絶縁基板とは別体の外部回路基板上に設けた構成を
採っている。そして、外部のドライバＩＣの出力と液晶
表示パネルの信号ラインとは、通常、１対１の対応関係
にある。すなわち、ドライバＩＣの各出力端子からの信
号電位はそのまま対応する信号ラインに与えられるよう
になっている。
【０００４】これに対して、ドライバＩＣの小型化を図
るために、ドライバＩＣの出力ピン（出力端子）の数の
削減を可能とする液晶表示パネルの駆動法として、いわ
ゆる時分割駆動法が知られている。この時分割駆動法
は、複数本の信号ラインを１単位（ブロック）とし、こ
の１ブロック内の複数本の信号ラインに与える信号電位
を時系列でドライバＩＣから出力する一方、液晶表示パ
ネルには複数本の信号ラインを１単位として時分割スイ
ッチを設け、これら時分割スイッチにてドライバＩＣか
ら出力される時系列の信号電位を時分割して複数本の信
号ラインに順次与える駆動方法である。
るために、ドライバＩＣの出力ピン（出力端子）の数の
削減を可能とする液晶表示パネルの駆動法として、いわ
ゆる時分割駆動法が知られている。この時分割駆動法
は、複数本の信号ラインを１単位（ブロック）とし、こ
の１ブロック内の複数本の信号ラインに与える信号電位
を時系列でドライバＩＣから出力する一方、液晶表示パ
ネルには複数本の信号ラインを１単位として時分割スイ
ッチを設け、これら時分割スイッチにてドライバＩＣか
ら出力される時系列の信号電位を時分割して複数本の信
号ラインに順次与える駆動方法である。
【０００５】
【発明が解決しようとする課題】この時分割駆動法を用
いたアクティブマトリクス型液晶表示装置において、各
画素に与える画像データの極性をコモン電圧ＶＣＯＭに
対して１Ｈ（Ｈは水平走査期間）ごとに反転させる１Ｈ
反転駆動方式、又は１Ｈ反転駆動に加え、コモン電圧Ｖ
ＣＯＭを１Ｈごとに交流反転させる１Ｈコモン（ＶＣＯ
Ｍ）反転駆動方式を採った場合には、選択の信号ライン
から非選択の信号ラインへの信号電位の飛び込みによる
書き込み電位の変動が無視できない。以下にその理由に
ついて、時分割スイッチの構成を示す図１２を用いて説
明する。
いたアクティブマトリクス型液晶表示装置において、各
画素に与える画像データの極性をコモン電圧ＶＣＯＭに
対して１Ｈ（Ｈは水平走査期間）ごとに反転させる１Ｈ
反転駆動方式、又は１Ｈ反転駆動に加え、コモン電圧Ｖ
ＣＯＭを１Ｈごとに交流反転させる１Ｈコモン（ＶＣＯ
Ｍ）反転駆動方式を採った場合には、選択の信号ライン
から非選択の信号ラインへの信号電位の飛び込みによる
書き込み電位の変動が無視できない。以下にその理由に
ついて、時分割スイッチの構成を示す図１２を用いて説
明する。
【０００６】図１２において、時分割スイッチ１０１
は、ＮｃｈＭＯＳトランジスタおよびＰｃｈＭＯＳトラ
ンジスタが並列に接続されてなるＣＭＯＳアナログスイ
ッチからなり、図示せぬドライバＩＣから出力される信
号電圧を伝送する共通信号ライン１０２と液晶表示パネ
ル上の信号ライン１０３との間に接続されている。そし
て、時分割スイッチ１０１は、Ｎｃｈ，ＰｃｈＭＯＳト
ランジスタの各ゲートにセレクトパルスＳおよびその反
転パルスＸＳが印加されることで、ドライバＩＣからの
信号電圧を信号ライン１０３に伝達する構成となってい
る。
は、ＮｃｈＭＯＳトランジスタおよびＰｃｈＭＯＳトラ
ンジスタが並列に接続されてなるＣＭＯＳアナログスイ
ッチからなり、図示せぬドライバＩＣから出力される信
号電圧を伝送する共通信号ライン１０２と液晶表示パネ
ル上の信号ライン１０３との間に接続されている。そし
て、時分割スイッチ１０１は、Ｎｃｈ，ＰｃｈＭＯＳト
ランジスタの各ゲートにセレクトパルスＳおよびその反
転パルスＸＳが印加されることで、ドライバＩＣからの
信号電圧を信号ライン１０３に伝達する構成となってい
る。
【０００７】ここで、選択信号ラインから非選択信号ラ
インへの信号電位の飛び込みによって書き込み電位が変
動すると、非選択状態にある信号ラインの信号電位が、
図１３に示すように、接地電位（０Ｖ）に対して低くな
る。すると、ＮｃｈＭＯＳトランジスタのゲート電位
は、信号ラインの電位、即ちＮｃｈＭＯＳトランジスタ
のソース電位に対して正の電位関係となる。この電位関
係は、ＮｃｈＭＯＳトランジスタをオン（導通）させる
条件を満たすことから、ＮｃｈＭＯＳトランジスタがオ
ン状態となる。
インへの信号電位の飛び込みによって書き込み電位が変
動すると、非選択状態にある信号ラインの信号電位が、
図１３に示すように、接地電位（０Ｖ）に対して低くな
る。すると、ＮｃｈＭＯＳトランジスタのゲート電位
は、信号ラインの電位、即ちＮｃｈＭＯＳトランジスタ
のソース電位に対して正の電位関係となる。この電位関
係は、ＮｃｈＭＯＳトランジスタをオン（導通）させる
条件を満たすことから、ＮｃｈＭＯＳトランジスタがオ
ン状態となる。
【０００８】すると、このオン状態にあるＮｃｈＭＯＳ
トランジスタを通して非選択状態の信号ラインから信号
電荷が流出する。これにより、非選択状態の信号ライン
の信号電位が低下することになる。このように、選択信
号ラインから非選択信号ラインへの信号電位の飛び込み
により、非選択状態の信号ラインの信号電位が低下する
と、画像としては、コントラスト不足や横方向の輝度バ
ラツキが発生し、画像品質を低下させる原因となる。
トランジスタを通して非選択状態の信号ラインから信号
電荷が流出する。これにより、非選択状態の信号ライン
の信号電位が低下することになる。このように、選択信
号ラインから非選択信号ラインへの信号電位の飛び込み
により、非選択状態の信号ラインの信号電位が低下する
と、画像としては、コントラスト不足や横方向の輝度バ
ラツキが発生し、画像品質を低下させる原因となる。
【０００９】本発明は、上述した事情に鑑みてなされた
ものであり、その目的とするところは、選択信号ライン
から非選択信号ラインへの信号電位に飛び込みに起因す
るコントラスト不足や横方向の輝度バラツキの発生をな
くし、安定した画像品質を得ることが可能な液晶表示装
置を提供することにある。
ものであり、その目的とするところは、選択信号ライン
から非選択信号ラインへの信号電位に飛び込みに起因す
るコントラスト不足や横方向の輝度バラツキの発生をな
くし、安定した画像品質を得ることが可能な液晶表示装
置を提供することにある。
【００１０】
【課題を解決するための手段】本発明による液晶表示装
置は、透明絶縁基板上にマトリクス状に配線された複数
行分のゲートラインと複数列分の信号ラインとの交点に
画素が形成されてなる表示部と、透明絶縁基板上に設け
られて複数行分のゲートラインを駆動する垂直駆動回路
と、所定の時分割数に対応した時系列の信号電位を出力
する水平駆動回路と、この水平駆動回路から出力される
時系列の信号電位を時分割して複数列分の信号ラインの
うちの対応する信号ラインに供給する時分割スイッチ
と、この時分割スイッチをオンさせるためのセレクトパ
ルスを発生するセレクトパルス発生回路とを備え、セレ
クトパルスの低レベル側の電位を、水平駆動回路から出
力される信号電位の低レベル側の電位よりも低く設定し
た構成となっている。
置は、透明絶縁基板上にマトリクス状に配線された複数
行分のゲートラインと複数列分の信号ラインとの交点に
画素が形成されてなる表示部と、透明絶縁基板上に設け
られて複数行分のゲートラインを駆動する垂直駆動回路
と、所定の時分割数に対応した時系列の信号電位を出力
する水平駆動回路と、この水平駆動回路から出力される
時系列の信号電位を時分割して複数列分の信号ラインの
うちの対応する信号ラインに供給する時分割スイッチ
と、この時分割スイッチをオンさせるためのセレクトパ
ルスを発生するセレクトパルス発生回路とを備え、セレ
クトパルスの低レベル側の電位を、水平駆動回路から出
力される信号電位の低レベル側の電位よりも低く設定し
た構成となっている。
【００１１】上記構成の液晶表示装置において、選択信
号ラインから非選択信号ラインへの信号電位の飛び込み
があった場合に、非選択状態の信号ラインの電位が低下
する方向に変動する。これにより、時分割スイッチとし
てＣＭＯＳトランジスタが用いられているとすると、Ｎ
ｃｈＭＯＳトランジスタのソース電位が低下することに
なる。ところが、ＮｃｈＭＯＳトランジスタのゲートに
印加されるセレクトパルスの低レベル側の電位が信号電
位の低レベル側の電位よりも低いことから、ＮｃｈＭＯ
Ｓトランジスタのソース電位がそのゲート電位よりも低
下することはなく、ＮｃｈＭＯＳトランジスタがオン状
態とはならない。したがって、このＮｃｈＭＯＳトラン
ジスタを通して非選択状態の信号ラインの電荷が流出す
ることはなく、非選択状態の信号ラインの電位が最初の
信号電位に保持される。
号ラインから非選択信号ラインへの信号電位の飛び込み
があった場合に、非選択状態の信号ラインの電位が低下
する方向に変動する。これにより、時分割スイッチとし
てＣＭＯＳトランジスタが用いられているとすると、Ｎ
ｃｈＭＯＳトランジスタのソース電位が低下することに
なる。ところが、ＮｃｈＭＯＳトランジスタのゲートに
印加されるセレクトパルスの低レベル側の電位が信号電
位の低レベル側の電位よりも低いことから、ＮｃｈＭＯ
Ｓトランジスタのソース電位がそのゲート電位よりも低
下することはなく、ＮｃｈＭＯＳトランジスタがオン状
態とはならない。したがって、このＮｃｈＭＯＳトラン
ジスタを通して非選択状態の信号ラインの電荷が流出す
ることはなく、非選択状態の信号ラインの電位が最初の
信号電位に保持される。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しつつ詳細に説明する。
て図面を参照しつつ詳細に説明する。
【００１３】図１は、本発明の一実施形態に係るアクテ
ィブマトリクス型液晶表示装置を示す概略構成図であ
る。図１において、透明絶縁基板、例えばガラス基板
（図示せず）上にｍ行分のゲートライン１１-1〜１１-m
およびｎ列分の信号ライン１２-1〜１２-nがマトリクス
状に配線され、その交点にはｍ行ｎ列分の単位画素１３
が形成されて液晶表示パネル（表示部）１４を構成して
いる。
ィブマトリクス型液晶表示装置を示す概略構成図であ
る。図１において、透明絶縁基板、例えばガラス基板
（図示せず）上にｍ行分のゲートライン１１-1〜１１-m
およびｎ列分の信号ライン１２-1〜１２-nがマトリクス
状に配線され、その交点にはｍ行ｎ列分の単位画素１３
が形成されて液晶表示パネル（表示部）１４を構成して
いる。
【００１４】単位画素１３は、特に図２から明らかなよ
うに、薄膜トランジスタ（画素トランジスタ）１５、付
加容量１６および液晶容量１７から構成されている。薄
膜トランジスタ１５は、そのゲート電極がゲートライン
１１-1，１１-2，１１-3，……に、そのソース電極が信
号ライン１２-1，１２-2，１２-3，……にそれぞれ接続
されている。
うに、薄膜トランジスタ（画素トランジスタ）１５、付
加容量１６および液晶容量１７から構成されている。薄
膜トランジスタ１５は、そのゲート電極がゲートライン
１１-1，１１-2，１１-3，……に、そのソース電極が信
号ライン１２-1，１２-2，１２-3，……にそれぞれ接続
されている。
【００１５】この画素構造において、液晶容量１７は、
薄膜トランジスタ１５で形成される画素電極と、これに
対向して形成される対向電極との間で発生する容量を意
味する。そして、この画素電極に保持される電位は、
“Ｈ”レベルもしくは“Ｌ”レベルの電位で書き込まれ
る。なお、Ｃｓライン２９-1，２９-2，２９-3，……を
介して対向電極に共通に印加されるコモン電圧ＶＣＯＭ
として、ここでは、所定のＤＣ電位が設定されるものと
する。
薄膜トランジスタ１５で形成される画素電極と、これに
対向して形成される対向電極との間で発生する容量を意
味する。そして、この画素電極に保持される電位は、
“Ｈ”レベルもしくは“Ｌ”レベルの電位で書き込まれ
る。なお、Ｃｓライン２９-1，２９-2，２９-3，……を
介して対向電極に共通に印加されるコモン電圧ＶＣＯＭ
として、ここでは、所定のＤＣ電位が設定されるものと
する。
【００１６】また、単位画素１３では、薄膜トランジス
タ１５がオン状態となると、液晶での光の透過率が変化
するとともに付加容量１６が充電される。この充電によ
り、薄膜トランジスタ１５がオフ状態となっても、付加
容量１６の充電電圧による液晶での光透過率状態が、次
に薄膜トランジスタ１５がオン状態となるまでの間保持
される。このような方式により、液晶表示パネル１４の
表示画像における画質の向上が図られる。
タ１５がオン状態となると、液晶での光の透過率が変化
するとともに付加容量１６が充電される。この充電によ
り、薄膜トランジスタ１５がオフ状態となっても、付加
容量１６の充電電圧による液晶での光透過率状態が、次
に薄膜トランジスタ１５がオン状態となるまでの間保持
される。このような方式により、液晶表示パネル１４の
表示画像における画質の向上が図られる。
【００１７】液晶表示パネル１４と同一基板上には、薄
膜トランジスタによって垂直駆動回路１８が形成されて
いる。この垂直駆動回路１８は、その各行の出力端に各
一端が接続されたゲートライン１１-1〜１１-mに対して
順に走査パルスを与えて各画素１３を行単位で選択する
ことによって垂直走査を行う。この垂直駆動回路１８
は、例えば図３に示すように、シフトレジスタ１９、レ
ベルシフタ２０およびバッファ２１を有する構成となっ
ている。
膜トランジスタによって垂直駆動回路１８が形成されて
いる。この垂直駆動回路１８は、その各行の出力端に各
一端が接続されたゲートライン１１-1〜１１-mに対して
順に走査パルスを与えて各画素１３を行単位で選択する
ことによって垂直走査を行う。この垂直駆動回路１８
は、例えば図３に示すように、シフトレジスタ１９、レ
ベルシフタ２０およびバッファ２１を有する構成となっ
ている。
【００１８】一方、信号ライン１２-1〜１２-nに画像デ
ータに応じた信号電位を与える水平駆動回路２２が、後
述するように、上記液晶表示パネル１４の基板とは別体
の回路基板上に形成されて外部回路として設けられる。
この水平駆動回路２２では、デジタル信号の入力を前提
とした場合、液晶を駆動するためにはデジタル信号をア
ナログ信号に変換して出力する必要がある。
ータに応じた信号電位を与える水平駆動回路２２が、後
述するように、上記液晶表示パネル１４の基板とは別体
の回路基板上に形成されて外部回路として設けられる。
この水平駆動回路２２では、デジタル信号の入力を前提
とした場合、液晶を駆動するためにはデジタル信号をア
ナログ信号に変換して出力する必要がある。
【００１９】そのために、水平駆動回路２２は、例えば
図４に示すように、シフトレジスタ２３、レベルシフタ
２４、データラッチ２５、Ｄ／Ａコンバータ２６および
バッファ２７を有する構成となっている。この水平駆動
回路２２には、例えば８階調以上で５１２色以上の表示
を可能とするデジタル画像データが入力されることにな
る。
図４に示すように、シフトレジスタ２３、レベルシフタ
２４、データラッチ２５、Ｄ／Ａコンバータ２６および
バッファ２７を有する構成となっている。この水平駆動
回路２２には、例えば８階調以上で５１２色以上の表示
を可能とするデジタル画像データが入力されることにな
る。
【００２０】また、例えばＲ（赤），Ｇ（緑），Ｂ
（青）に対応した３時分割駆動を実現するために、ｎ列
分の信号ライン１２-1〜１２-nを時分割数に対応した本
数（本例では、３時分割に対応して３本）を１単位（ブ
ロック）として分割した場合において、水平駆動回路２
２は、図１から明らかなように、その分割した数ｋに対
応したｋ個のドライバＩＣ、即ち実装方式として例えば
ＴＡＢ（Tape Automated Bonding）方式を用いたＩＣ
（以下、ＴＡＢＩＣと称す）(1) ２８-1〜ＴＡＢＩＣ
(k) ２８-kによって構成されている。
（青）に対応した３時分割駆動を実現するために、ｎ列
分の信号ライン１２-1〜１２-nを時分割数に対応した本
数（本例では、３時分割に対応して３本）を１単位（ブ
ロック）として分割した場合において、水平駆動回路２
２は、図１から明らかなように、その分割した数ｋに対
応したｋ個のドライバＩＣ、即ち実装方式として例えば
ＴＡＢ（Tape Automated Bonding）方式を用いたＩＣ
（以下、ＴＡＢＩＣと称す）(1) ２８-1〜ＴＡＢＩＣ
(k) ２８-kによって構成されている。
【００２１】そして、これらＴＡＢＩＣ(1) ２８-1〜Ｔ
ＡＢＩＣ(k) ２８-kは、液晶表示パネル１４の基板とは
別体の外部回路基板（図示せず）上に搭載され、１分割
ブロック内の複数本の信号ラインに与える信号電位を時
系列で、また先述した１Ｈ反転駆動を実現するために、
コモン電圧ＶＣＯＭに対して１Ｈごとに極性を反転させ
て出力するようになっている。これに対応して、ｋ個の
時分割スイッチ３０-1〜３０-kが、ｎ列分の信号ライン
１２-1〜１２-nの入力段に設けられている。
ＡＢＩＣ(k) ２８-kは、液晶表示パネル１４の基板とは
別体の外部回路基板（図示せず）上に搭載され、１分割
ブロック内の複数本の信号ラインに与える信号電位を時
系列で、また先述した１Ｈ反転駆動を実現するために、
コモン電圧ＶＣＯＭに対して１Ｈごとに極性を反転させ
て出力するようになっている。これに対応して、ｋ個の
時分割スイッチ３０-1〜３０-kが、ｎ列分の信号ライン
１２-1〜１２-nの入力段に設けられている。
【００２２】時分割スイッチ３０-1は３時分割を実現す
るために、特に図２から明らかなように、ＰｃｈＭＯＳ
トランジスタおよびＮｃｈＭＯＳトランジスタが並列に
接続されてなる３個のＣＭＯＳアナログスイッチ（トラ
ンスミッションスイッチ）３１，３２，３３からなり、
液晶表示パネル１４と同一基板上に薄膜トランジスタに
よって形成されている。他の時分割スイッチ３０-2〜３
０-kについても、時分割スイッチ３０-1と全く同じ構成
となっている。
るために、特に図２から明らかなように、ＰｃｈＭＯＳ
トランジスタおよびＮｃｈＭＯＳトランジスタが並列に
接続されてなる３個のＣＭＯＳアナログスイッチ（トラ
ンスミッションスイッチ）３１，３２，３３からなり、
液晶表示パネル１４と同一基板上に薄膜トランジスタに
よって形成されている。他の時分割スイッチ３０-2〜３
０-kについても、時分割スイッチ３０-1と全く同じ構成
となっている。
【００２３】そして、例えば時分割スイッチ３０-1にお
いて、３個のアナログスイッチ３１，３２，３３の各入
力端は共通に接続され、その共通接続点は共通信号ライ
ン３４-1を介してＴＡＢＩＣ２８-1の出力端に接続され
ている。これにより、ＴＡＢＩＣ(1) ２８-1から時系列
で出力される例えば０〜５Ｖの振幅の信号電位が、共通
信号ライン３４-1を経由して３個のアナログスイッチ３
１，３２，３３の各入力端に与えられる。これらアナロ
グスイッチ３１，３２，３３の各出力端は、３本の信号
ライン１２-1，１２-2，１２-3の各一端に接続されてい
る。
いて、３個のアナログスイッチ３１，３２，３３の各入
力端は共通に接続され、その共通接続点は共通信号ライ
ン３４-1を介してＴＡＢＩＣ２８-1の出力端に接続され
ている。これにより、ＴＡＢＩＣ(1) ２８-1から時系列
で出力される例えば０〜５Ｖの振幅の信号電位が、共通
信号ライン３４-1を経由して３個のアナログスイッチ３
１，３２，３３の各入力端に与えられる。これらアナロ
グスイッチ３１，３２，３３の各出力端は、３本の信号
ライン１２-1，１２-2，１２-3の各一端に接続されてい
る。
【００２４】時分割スイッチ３０-2に対しては、共通信
号ライン３４-2を経由してＴＡＢＩＣ(2) ２８-2から時
系列の信号電位が供給される。同様にして、時分割スイ
ッチ３０-kに対しては、共通信号ライン３４-kを経由し
てＴＡＢＩＣ(k) ２８-kから時系列の信号電位が供給さ
れる。なお、本例では、簡単のため、１個のＴＡＢＩＣ
につき１本の共通信号ラインを配した構成を示したが、
実際には、ＴＡＢＩＣの複数の出力ピンに対応して複数
本の共通信号ラインが配されることになる。
号ライン３４-2を経由してＴＡＢＩＣ(2) ２８-2から時
系列の信号電位が供給される。同様にして、時分割スイ
ッチ３０-kに対しては、共通信号ライン３４-kを経由し
てＴＡＢＩＣ(k) ２８-kから時系列の信号電位が供給さ
れる。なお、本例では、簡単のため、１個のＴＡＢＩＣ
につき１本の共通信号ラインを配した構成を示したが、
実際には、ＴＡＢＩＣの複数の出力ピンに対応して複数
本の共通信号ラインが配されることになる。
【００２５】また、液晶表示パネル１４と同一基板上に
おいて、１個のアナログスイッチにつき２本、計６本の
制御ライン３５-1〜３５-6が、ゲートライン１１-1〜１
１-mの配線方向に沿って配線されている。そして、例え
ば時分割スイッチ３０-1にあっては、アナログスイッチ
３１の２つの制御入力端（即ち、Ｎｃｈ，ＰｃｈＭＯＳ
トランジスタの各ゲート）が制御ライン３５-1，３５-2
に、アナログスイッチ３２の２つの制御入力端が制御ラ
イン３５-3，３５-4に、アナログスイッチ３３の２つの
制御入力端が制御ライン３５-5，３５-6にそれぞれ接続
されている。
おいて、１個のアナログスイッチにつき２本、計６本の
制御ライン３５-1〜３５-6が、ゲートライン１１-1〜１
１-mの配線方向に沿って配線されている。そして、例え
ば時分割スイッチ３０-1にあっては、アナログスイッチ
３１の２つの制御入力端（即ち、Ｎｃｈ，ＰｃｈＭＯＳ
トランジスタの各ゲート）が制御ライン３５-1，３５-2
に、アナログスイッチ３２の２つの制御入力端が制御ラ
イン３５-3，３５-4に、アナログスイッチ３３の２つの
制御入力端が制御ライン３５-5，３５-6にそれぞれ接続
されている。
【００２６】なお、ここでは、６本の制御ライン３５-1
〜３５-6に対する時分割スイッチ３０-1の３個のアナロ
グスイッチ３１〜３３の接続関係について説明したが、
他の時分割スイッチ３０-2〜３０-kについても全く同じ
接続関係となっている。
〜３５-6に対する時分割スイッチ３０-1の３個のアナロ
グスイッチ３１〜３３の接続関係について説明したが、
他の時分割スイッチ３０-2〜３０-kについても全く同じ
接続関係となっている。
【００２７】６本の制御ライン３５-1〜３５-6には、時
分割スイッチ３０-1〜３０-kの各３個のアナログスイッ
チ３１〜３３を選択するためのセレクトパルスＳ１〜Ｓ
３，ＸＳ１〜ＸＳ３が外部のセレクトパルス発生回路３
６から与えられる。ここで、セレクトパルスＸＳ１〜Ｘ
Ｓ３は、セレクトパルスＳ１〜Ｓ３の反転パルスであ
る。このセレクトパルスＳ１〜Ｓ３，ＸＳ１〜ＸＳ３
は、ＴＡＢＩＣ２８-1〜２８-kの各々から出力される時
系列の信号電位に同期して、時分割スイッチ３０-1〜３
０-kの各３個のアナログスイッチ３１〜３３を順次オン
させるための信号である。
分割スイッチ３０-1〜３０-kの各３個のアナログスイッ
チ３１〜３３を選択するためのセレクトパルスＳ１〜Ｓ
３，ＸＳ１〜ＸＳ３が外部のセレクトパルス発生回路３
６から与えられる。ここで、セレクトパルスＸＳ１〜Ｘ
Ｓ３は、セレクトパルスＳ１〜Ｓ３の反転パルスであ
る。このセレクトパルスＳ１〜Ｓ３，ＸＳ１〜ＸＳ３
は、ＴＡＢＩＣ２８-1〜２８-kの各々から出力される時
系列の信号電位に同期して、時分割スイッチ３０-1〜３
０-kの各３個のアナログスイッチ３１〜３３を順次オン
させるための信号である。
【００２８】このセレクトパルスＳ１〜Ｓ３，ＸＳ１〜
ＸＳ３の液晶表示パネル１４への入力は、例えば、水平
駆動回路２２側から、即ち液晶表示パネル１４の上方側
から複数の個所にて行われる。具体的には、ｋ個の時分
割スイッチ３０-1〜３０-kごとに６本の制御ライン３７
-1〜３７-kが、セレクトパルス発生回路３６からＴＡＢ
ＩＣ２８-1〜２８-kを搭載した外部回路基板（図示せ
ず）を通して、液晶表示パネル１４上の６本の制御ライ
ン３５-1〜３５-6まで配線される。
ＸＳ３の液晶表示パネル１４への入力は、例えば、水平
駆動回路２２側から、即ち液晶表示パネル１４の上方側
から複数の個所にて行われる。具体的には、ｋ個の時分
割スイッチ３０-1〜３０-kごとに６本の制御ライン３７
-1〜３７-kが、セレクトパルス発生回路３６からＴＡＢ
ＩＣ２８-1〜２８-kを搭載した外部回路基板（図示せ
ず）を通して、液晶表示パネル１４上の６本の制御ライ
ン３５-1〜３５-6まで配線される。
【００２９】この制御ライン３５-1〜３５-6の配線は、
例えばＴＡＢの低膨張のテープを用いて行われる。そし
て、６本の制御ライン３５-1〜３５-6のうち、制御ライ
ン３５-1はセレクトパルスＳ１を、制御ライン３５-2は
セレクトパルスＸＳ１を、制御ライン３５-3はセレクト
パルスＳ２を、制御ライン３５-4はセレクトパルスＸＳ
２を、制御ライン３５-5はセレクトパルスＳ３を、制御
ライン３５-6はセレクトパルスＸＳ３をそれぞれ伝送す
ることになる。
例えばＴＡＢの低膨張のテープを用いて行われる。そし
て、６本の制御ライン３５-1〜３５-6のうち、制御ライ
ン３５-1はセレクトパルスＳ１を、制御ライン３５-2は
セレクトパルスＸＳ１を、制御ライン３５-3はセレクト
パルスＳ２を、制御ライン３５-4はセレクトパルスＸＳ
２を、制御ライン３５-5はセレクトパルスＳ３を、制御
ライン３５-6はセレクトパルスＸＳ３をそれぞれ伝送す
ることになる。
【００３０】なお、セレクトパルスＳ１〜Ｓ３，ＸＳ１
〜ＸＳ３を液晶表示パネル１４へ入力する上記の構成は
一例に過ぎず、これに限定されるものではない。
〜ＸＳ３を液晶表示パネル１４へ入力する上記の構成は
一例に過ぎず、これに限定されるものではない。
【００３１】セレクトパルス発生回路３６は、ＴＡＢＩ
Ｃ２８-1〜２８-kから出力される信号電位が、低レベル
側の電位を０Ｖ（接地電位）としているのに対し、セレ
クトパルスＳ１〜Ｓ３，ＸＳ１〜ＸＳ３として、低レベ
ル側の電位が接地電位よりも低く、かつ高レベル側の電
位が信号電位の高レベル側の電位（本例では、５Ｖ）よ
りも高い、即ち例えば−２Ｖ〜９Ｖの振幅のパルスを発
生するように構成されている。
Ｃ２８-1〜２８-kから出力される信号電位が、低レベル
側の電位を０Ｖ（接地電位）としているのに対し、セレ
クトパルスＳ１〜Ｓ３，ＸＳ１〜ＸＳ３として、低レベ
ル側の電位が接地電位よりも低く、かつ高レベル側の電
位が信号電位の高レベル側の電位（本例では、５Ｖ）よ
りも高い、即ち例えば−２Ｖ〜９Ｖの振幅のパルスを発
生するように構成されている。
【００３２】ここで、セレクトパルスＳ１〜Ｓ３，ＸＳ
１〜ＸＳ３の低レベル側の電位を接地電位よりも低く設
定する理由について、図５を用いて例えば時分割スイッ
チ３０-1の動作を例に採って説明する。
１〜ＸＳ３の低レベル側の電位を接地電位よりも低く設
定する理由について、図５を用いて例えば時分割スイッ
チ３０-1の動作を例に採って説明する。
【００３３】図５（Ａ）に示すように、セレクトパルス
Ｓ１が高レベル、セレクトパルスＸＳ１が低レベルにな
り、アナログスイッチ３１がオン（導通）状態となる
と、共通信号ライン３４-1から供給される信号電位を、
３時分割に対応した３本の信号ライン１２-1，１２-2，
１２-3のうちの左側の信号ライン１２-1に書き込む。そ
の後、同図（Ｂ）に示すように、セレクトパルスＳ２が
高レベル、セレクトパルスＸＳ２が低レベルになり、ア
ナログスイッチ３２がオンとなると、真ん中の信号ライ
ン１２-2に信号電位を書き込む。
Ｓ１が高レベル、セレクトパルスＸＳ１が低レベルにな
り、アナログスイッチ３１がオン（導通）状態となる
と、共通信号ライン３４-1から供給される信号電位を、
３時分割に対応した３本の信号ライン１２-1，１２-2，
１２-3のうちの左側の信号ライン１２-1に書き込む。そ
の後、同図（Ｂ）に示すように、セレクトパルスＳ２が
高レベル、セレクトパルスＸＳ２が低レベルになり、ア
ナログスイッチ３２がオンとなると、真ん中の信号ライ
ン１２-2に信号電位を書き込む。
【００３４】このとき、左側の信号ライン１２-1は非選
択となり、ほとんどフローティング状態となる。このと
き、真ん中の信号ライン１２-2の信号電位は、横方向に
配線されているゲートライン１１およびＣｓライン２９
に飛び込む。その後、ゲートライン１１およびＣｓライ
ン２９に飛び込んだ電位は、このゲートライン１１およ
びＣｓライン２９を経由して、非選択状態の左側の信号
ライン１２-1に飛び込む。
択となり、ほとんどフローティング状態となる。このと
き、真ん中の信号ライン１２-2の信号電位は、横方向に
配線されているゲートライン１１およびＣｓライン２９
に飛び込む。その後、ゲートライン１１およびＣｓライ
ン２９に飛び込んだ電位は、このゲートライン１１およ
びＣｓライン２９を経由して、非選択状態の左側の信号
ライン１２-1に飛び込む。
【００３５】１Ｈ反転駆動の状態においては、この信号
電位の飛び込みが、Ｃｓライン２９や非選択状態の信号
ライン１２-1の振幅電位を増加させる方向に作用する。
このときのＣｓライン２９のゆれと、非選択状態の信号
ライン１２-1の電位を図６の波形図に示す。この波形図
から明らかなように、Ｃｓライン２９への飛び込み電位
ΔＶspike は、非選択状態の信号ライン１２-1の電位
を、接地電位（０Ｖ）よりも負側に１．７８Ｖ程度変動
させる。これは、シミュレーション結果に基づいてい
る。
電位の飛び込みが、Ｃｓライン２９や非選択状態の信号
ライン１２-1の振幅電位を増加させる方向に作用する。
このときのＣｓライン２９のゆれと、非選択状態の信号
ライン１２-1の電位を図６の波形図に示す。この波形図
から明らかなように、Ｃｓライン２９への飛び込み電位
ΔＶspike は、非選択状態の信号ライン１２-1の電位
を、接地電位（０Ｖ）よりも負側に１．７８Ｖ程度変動
させる。これは、シミュレーション結果に基づいてい
る。
【００３６】この状態では、アナログスイッチ３１の信
号ライン１２-1側を負にすることになる。このとき、セ
レクトパルスＳ１の低レベル側の電位が接地電位である
と、ＮｃｈＴＦＴのゲート‐ソース間電圧Ｖｇｓがその
閾値電圧Ｖｔｈ以上となり、ＮｃｈＴＦＴ側をオン動作
させることになる。
号ライン１２-1側を負にすることになる。このとき、セ
レクトパルスＳ１の低レベル側の電位が接地電位である
と、ＮｃｈＴＦＴのゲート‐ソース間電圧Ｖｇｓがその
閾値電圧Ｖｔｈ以上となり、ＮｃｈＴＦＴ側をオン動作
させることになる。
【００３７】これにより、信号ライン１２-1に保持され
ている信号電荷は、オン状態のＮｃｈＴＦＴを通して共
通信号ライン３４-1側に流出することになる。その結
果、信号ライン１２-1の信号電位は、最初に書き込まれ
た信号電位よりも低下することになる。この減少した信
号電位によって画素電位は低下し、ＴＮ(Twisted Nemat
ic) 液晶においては、画質劣化の原因となる。
ている信号電荷は、オン状態のＮｃｈＴＦＴを通して共
通信号ライン３４-1側に流出することになる。その結
果、信号ライン１２-1の信号電位は、最初に書き込まれ
た信号電位よりも低下することになる。この減少した信
号電位によって画素電位は低下し、ＴＮ(Twisted Nemat
ic) 液晶においては、画質劣化の原因となる。
【００３８】ところが、本実施形態においては、図７に
示すように、セレクトパルスＳ１〜Ｓ３，ＸＳ１〜ＸＳ
３の低レベル側の電位を例えば−２Ｖに設定した構成を
採っていることにより、Ｃｓライン２９への飛び込み電
位ΔＶspike によって非選択状態の信号ライン１２-1の
電位、即ちＮｃｈＴＥＴのソース電位が、図８に示すよ
うに、接地電位よりも負側に１．７８Ｖ程度変動したと
しても、ＮｃｈＴＦＴのゲート電位、即ち−２Ｖよりも
下回ることはない。
示すように、セレクトパルスＳ１〜Ｓ３，ＸＳ１〜ＸＳ
３の低レベル側の電位を例えば−２Ｖに設定した構成を
採っていることにより、Ｃｓライン２９への飛び込み電
位ΔＶspike によって非選択状態の信号ライン１２-1の
電位、即ちＮｃｈＴＥＴのソース電位が、図８に示すよ
うに、接地電位よりも負側に１．７８Ｖ程度変動したと
しても、ＮｃｈＴＦＴのゲート電位、即ち−２Ｖよりも
下回ることはない。
【００３９】したがって、ＮｃｈＴＦＴのゲート‐ソー
ス間電圧Ｖｇｓが負状態を維持し、その閾値電圧Ｖｔｈ
を越えることはないため、ＮｃｈＴＦＴをオン動作させ
ることはない。ＮｃｈＴＦＴがオンしなければ、このＮ
ｃｈＴＦＴを通して信号ライン１２-1に保持されている
信号電荷が共通信号ライン３４-1側に流出することもな
いため、非選択状態の信号ライン１２-1の電位は、最初
に書き込まれた信号電位に保持されることになる。
ス間電圧Ｖｇｓが負状態を維持し、その閾値電圧Ｖｔｈ
を越えることはないため、ＮｃｈＴＦＴをオン動作させ
ることはない。ＮｃｈＴＦＴがオンしなければ、このＮ
ｃｈＴＦＴを通して信号ライン１２-1に保持されている
信号電荷が共通信号ライン３４-1側に流出することもな
いため、非選択状態の信号ライン１２-1の電位は、最初
に書き込まれた信号電位に保持されることになる。
【００４０】このように、セレクトパルスＳ１〜Ｓ３，
ＸＳ１〜ＸＳ３の低レベル側の電位を接地電位よりも低
く設定することは、ＮｃｈＴＦＴの閾値電圧Ｖｔｈに対
してのリーク電圧（信号電位のリーク量）の関係を示す
図９から明らかなように、接地電位に設定した場合のＶ
ｔｈの稼働領域に比べて、Ｖｔｈを高い領域で使用すこ
とと等価となり、ＮｃｈＴＦＴのＶｔｈがプロセスによ
ってデプレッションに変動しても、十分にリーク電圧を
抑え得ることがわかる。
ＸＳ１〜ＸＳ３の低レベル側の電位を接地電位よりも低
く設定することは、ＮｃｈＴＦＴの閾値電圧Ｖｔｈに対
してのリーク電圧（信号電位のリーク量）の関係を示す
図９から明らかなように、接地電位に設定した場合のＶ
ｔｈの稼働領域に比べて、Ｖｔｈを高い領域で使用すこ
とと等価となり、ＮｃｈＴＦＴのＶｔｈがプロセスによ
ってデプレッションに変動しても、十分にリーク電圧を
抑え得ることがわかる。
【００４１】その結果、トランジスタの特性のバラツキ
に左右されることなく、安定した画像品質が得られるこ
とになる。上述したように、セレクトパルスＳ１〜Ｓ
３，ＸＳ１〜ＸＳ３の低レベル側の電位を例えば−２Ｖ
に設定した場合には、図９から明らかなように、信号電
位のリーク電位は５０ｍＶを切ることになり、ほとんど
画像として判断されないレベルになる。
に左右されることなく、安定した画像品質が得られるこ
とになる。上述したように、セレクトパルスＳ１〜Ｓ
３，ＸＳ１〜ＸＳ３の低レベル側の電位を例えば−２Ｖ
に設定した場合には、図９から明らかなように、信号電
位のリーク電位は５０ｍＶを切ることになり、ほとんど
画像として判断されないレベルになる。
【００４２】なお、本例では、ＴＡＢＩＣ(1) ２８-1〜
ＴＡＢＩＣ(k) ２８-kから供給される信号電位の低レベ
ル側の電位が０Ｖ（接地電位）であることを前提とし、
セレクトパルスＳ１〜Ｓ３，ＸＳ１〜ＸＳ３の低レベル
側の電位を接地電位よりも低く設定するとしたが、信号
電位の低レベル側の電位を正側に、例えば２Ｖに上げる
ことができれば、セレクトパルスＳ１〜Ｓ３，ＸＳ１〜
ＸＳ３の低レベル側の電位を接地電位に設定することも
可能である。
ＴＡＢＩＣ(k) ２８-kから供給される信号電位の低レベ
ル側の電位が０Ｖ（接地電位）であることを前提とし、
セレクトパルスＳ１〜Ｓ３，ＸＳ１〜ＸＳ３の低レベル
側の電位を接地電位よりも低く設定するとしたが、信号
電位の低レベル側の電位を正側に、例えば２Ｖに上げる
ことができれば、セレクトパルスＳ１〜Ｓ３，ＸＳ１〜
ＸＳ３の低レベル側の電位を接地電位に設定することも
可能である。
【００４３】また、セレクトパルスＳ１〜Ｓ３，ＸＳ１
〜ＸＳ３の高レベル側の電位についても、信号電位の高
レベル側の電位が５Ｖであることを前提として例えば９
Ｖに設定しているが、要は、セレクトパルスＳ１〜Ｓ
３，ＸＳ１〜ＸＳ３の高レベル側の電位を信号電位の高
レベル側の電位よりも高く設定することで、アナログス
イッチ３１，３２，３３のＰｃｈＴＦＴに関するリーク
電位を抑えることができることになる。
〜ＸＳ３の高レベル側の電位についても、信号電位の高
レベル側の電位が５Ｖであることを前提として例えば９
Ｖに設定しているが、要は、セレクトパルスＳ１〜Ｓ
３，ＸＳ１〜ＸＳ３の高レベル側の電位を信号電位の高
レベル側の電位よりも高く設定することで、アナログス
イッチ３１，３２，３３のＰｃｈＴＦＴに関するリーク
電位を抑えることができることになる。
【００４４】さらに、本例では、各画素に与える画像デ
ータの極性をコモン電圧ＶＣＯＭに対して１Ｈごとに反
転させる１Ｈ反転駆動方式に適用した場合について説明
したが、１Ｈ反転駆動に加え、コモン電圧ＶＣＯＭを１
Ｈごとに交流反転させる１Ｈコモン（ＶＣＯＭ）反転駆
動方式にも同様に適用可能である。１Ｈコモン反転駆動
方式の場合には、図１０に示すように、Ｃｓラインの電
位（ａ）と非選択状態の信号ラインの信号電位（ｂ）
は、１Ｈごとに反転した波形となる。
ータの極性をコモン電圧ＶＣＯＭに対して１Ｈごとに反
転させる１Ｈ反転駆動方式に適用した場合について説明
したが、１Ｈ反転駆動に加え、コモン電圧ＶＣＯＭを１
Ｈごとに交流反転させる１Ｈコモン（ＶＣＯＭ）反転駆
動方式にも同様に適用可能である。１Ｈコモン反転駆動
方式の場合には、図１０に示すように、Ｃｓラインの電
位（ａ）と非選択状態の信号ラインの信号電位（ｂ）
は、１Ｈごとに反転した波形となる。
【００４５】次に、上記構成の本実施形態に係るアクテ
ィブマトリクス型液晶表示装置における時分割スイッチ
３０-1，３０-2，３０-3の動作について、図１１のタイ
ミングチャートを用いて説明する。なお、図１には、時
分割スイッチ３０-3およびこれに対応するＴＡＢＩＣ
(3) については省略されている。
ィブマトリクス型液晶表示装置における時分割スイッチ
３０-1，３０-2，３０-3の動作について、図１１のタイ
ミングチャートを用いて説明する。なお、図１には、時
分割スイッチ３０-3およびこれに対応するＴＡＢＩＣ
(3) については省略されている。
【００４６】また、本例では、Ｒ，Ｇ，Ｂに対応した３
時分割駆動への適用の場合を例に採っていることから、
ＴＡＢＩＣ(1) ２８-1，ＴＡＢＩＣ(2) ２８-2，ＴＡＢ
ＩＣ(3) ２８-3からは、Ｒ，Ｇ，Ｂの３画素分の信号電
位が順に時系列で出力され、共通信号ライン３４-1，３
４-2，３４-3によって時分割スイッチ３０-1，３０-2，
３０-3へ伝送される。
時分割駆動への適用の場合を例に採っていることから、
ＴＡＢＩＣ(1) ２８-1，ＴＡＢＩＣ(2) ２８-2，ＴＡＢ
ＩＣ(3) ２８-3からは、Ｒ，Ｇ，Ｂの３画素分の信号電
位が順に時系列で出力され、共通信号ライン３４-1，３
４-2，３４-3によって時分割スイッチ３０-1，３０-2，
３０-3へ伝送される。
【００４７】具体的には、図１１のタイミングチャート
に示すように、ＴＡＢＩＣ(1) ２８-1から時分割スイッ
チ３０-1にはＲ１，Ｇ１，Ｂ１の各画素の信号電位が、
ＴＡＢＩＣ(2) ２８-2から時分割スイッチ３０-2にはＲ
２，Ｇ２，Ｂ２の各画素の信号電位が、ＴＡＢＩＣ(3)
２８-3から時分割スイッチ３０-3にはＲ３，Ｇ３，Ｂ３
の各画素の信号電位が、……という具合に伝送される。
一方、時分割スイッチ３０-1，３０-2，３０-3には、上
記の時系列の信号に同期したセレクトパルスＳ１，ＸＳ
１，Ｓ２，ＸＳ２，Ｓ３，ＸＳ３が与えられる。
に示すように、ＴＡＢＩＣ(1) ２８-1から時分割スイッ
チ３０-1にはＲ１，Ｇ１，Ｂ１の各画素の信号電位が、
ＴＡＢＩＣ(2) ２８-2から時分割スイッチ３０-2にはＲ
２，Ｇ２，Ｂ２の各画素の信号電位が、ＴＡＢＩＣ(3)
２８-3から時分割スイッチ３０-3にはＲ３，Ｇ３，Ｂ３
の各画素の信号電位が、……という具合に伝送される。
一方、時分割スイッチ３０-1，３０-2，３０-3には、上
記の時系列の信号に同期したセレクトパルスＳ１，ＸＳ
１，Ｓ２，ＸＳ２，Ｓ３，ＸＳ３が与えられる。
【００４８】これにより、セレクトパルスＳ１が高レベ
ルのときは、アナログスイッチ３１がオン状態となり、
Ｒ１，Ｒ３の各画素の信号電位を信号ライン１２-1〜１
２-nの対応する信号ラインにそれぞれ与える。セレクト
パルスＳ２が高レベルのときは、アナログスイッチ３２
がオン状態となり、Ｇ２の画素の信号電位を信号ライン
１２-1〜１２-nの対応する信号ラインに与える。セレク
トパルスＳ３が高レベルのときは、アナログスイッチ３
３がオン状態となり、Ｂ１，Ｂ３の各画素の信号電位を
信号ライン１２-1〜１２-nの対応する信号ラインにそれ
ぞれ与える。
ルのときは、アナログスイッチ３１がオン状態となり、
Ｒ１，Ｒ３の各画素の信号電位を信号ライン１２-1〜１
２-nの対応する信号ラインにそれぞれ与える。セレクト
パルスＳ２が高レベルのときは、アナログスイッチ３２
がオン状態となり、Ｇ２の画素の信号電位を信号ライン
１２-1〜１２-nの対応する信号ラインに与える。セレク
トパルスＳ３が高レベルのときは、アナログスイッチ３
３がオン状態となり、Ｂ１，Ｂ３の各画素の信号電位を
信号ライン１２-1〜１２-nの対応する信号ラインにそれ
ぞれ与える。
【００４９】なお、上記実施形態では、信号ライン１２
-1〜１２-nを駆動する水平駆動回路２２を、液晶表示パ
ネル１４の一方側（本例では、上方側）に配置した構成
の液晶表示装置に適用した場合について説明したが、水
平駆動回路２２を例えばコモン電圧ＶＣＯＭを基準に２
つに分割し、この２つの水平駆動回路を液晶表示パネル
１４の上下に配置した構成の液晶表示装置についても同
様に適用することが可能である。
-1〜１２-nを駆動する水平駆動回路２２を、液晶表示パ
ネル１４の一方側（本例では、上方側）に配置した構成
の液晶表示装置に適用した場合について説明したが、水
平駆動回路２２を例えばコモン電圧ＶＣＯＭを基準に２
つに分割し、この２つの水平駆動回路を液晶表示パネル
１４の上下に配置した構成の液晶表示装置についても同
様に適用することが可能である。
【００５０】
【発明の効果】以上説明したように、本発明によれば、
液晶表示パネルの信号ラインへの信号電位の供給方式と
して時分割駆動法を用いたアクティブマトリクス型液晶
表示装置において、時分割スイッチをオンさせるための
セレクトパルスの低レベル側の電位を、水平駆動回路か
ら出力される信号電位の低レベル側の電位よりも低く設
定したことにより、選択信号ラインから非選択信号ライ
ンへの信号電位の飛び込みがあった場合であっても、非
選択信号ラインの電荷が時分割スイッチを通して流出す
ることはなく、非選択信号ラインの電位が最初の信号電
位に保持されるため、選択信号ラインから非選択信号ラ
インへの信号電位の飛び込みに起因するコントラスト不
足や横方向の輝度バラツキの発生はなく、安定した画像
品質が得られることになる。
液晶表示パネルの信号ラインへの信号電位の供給方式と
して時分割駆動法を用いたアクティブマトリクス型液晶
表示装置において、時分割スイッチをオンさせるための
セレクトパルスの低レベル側の電位を、水平駆動回路か
ら出力される信号電位の低レベル側の電位よりも低く設
定したことにより、選択信号ラインから非選択信号ライ
ンへの信号電位の飛び込みがあった場合であっても、非
選択信号ラインの電荷が時分割スイッチを通して流出す
ることはなく、非選択信号ラインの電位が最初の信号電
位に保持されるため、選択信号ラインから非選択信号ラ
インへの信号電位の飛び込みに起因するコントラスト不
足や横方向の輝度バラツキの発生はなく、安定した画像
品質が得られることになる。
【図１】本発明の一実施形態に係るアクティブマトリク
ス型液晶表示装置を示す概略構成図である。
ス型液晶表示装置を示す概略構成図である。
【図２】図１の要部の拡大図である。
【図３】垂直駆動回路の構成の一例を示すブロック図で
ある。
ある。
【図４】水平駆動回路の構成の一例を示すブロック図で
ある。
ある。
【図５】選択信号ラインから非選択信号ラインへの信号
電位の飛び込みについての説明図である。
電位の飛び込みについての説明図である。
【図６】１Ｈ反転駆動の場合のＣｓラインの電位（ａ）
と信号電位（ｂ）の電位変動を示す波形図である。
と信号電位（ｂ）の電位変動を示す波形図である。
【図７】本実施形態に係るアナログスイッチとセレクト
パルスの関係を示す図である。
パルスの関係を示す図である。
【図８】本実施形態における信号ラインの信号電位の波
形図である。
形図である。
【図９】ＮｃｈＴＦＴの閾値電圧Ｖｔｈと信号電位のリ
ーク電位の関係を示す特性図である。
ーク電位の関係を示す特性図である。
【図１０】１Ｈコモン（ＶＣＯＭ）反転駆動の場合のＣ
ｓラインの電位（ａ）と信号電位（ｂ）の電位変動を示
す波形図である。
ｓラインの電位（ａ）と信号電位（ｂ）の電位変動を示
す波形図である。
【図１１】３分割駆動の場合の各信号のタイミングチャ
ートである。
ートである。
【図１２】従来例に係るアナログスイッチとセレクトパ
ルスの関係を示す図である。
ルスの関係を示す図である。
【図１３】従来例における信号ラインの信号電位の波形
図である。
図である。
１１-1〜１１-m…ゲートライン、１２-1〜１２-n…信号
ライン、１３…単位画素、１４…液晶表示パネル、１５
…薄膜トランジスタ、１６…付加容量、１７…液晶容
量、１８…垂直駆動回路、２２…水平駆動回路、２８-1
〜２８-k…ＴＡＢＩＣ(1) 〜ＴＡＢＩＣ(k) 、２９-1〜
２９-m…Ｃｓライン、３０-1〜３０-k…時分割スイッ
チ、３１〜３３…アナログスイッチ、３４-1〜３４-k…
共通信号ライン、３５-1〜３５-k，３７-1〜３７-k…制
御ライン、３６…セレクトパルス発生回路
ライン、１３…単位画素、１４…液晶表示パネル、１５
…薄膜トランジスタ、１６…付加容量、１７…液晶容
量、１８…垂直駆動回路、２２…水平駆動回路、２８-1
〜２８-k…ＴＡＢＩＣ(1) 〜ＴＡＢＩＣ(k) 、２９-1〜
２９-m…Ｃｓライン、３０-1〜３０-k…時分割スイッ
チ、３１〜３３…アナログスイッチ、３４-1〜３４-k…
共通信号ライン、３５-1〜３５-k，３７-1〜３７-k…制
御ライン、３６…セレクトパルス発生回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 仲島 義晴 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 市川 弘明 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 2H093 NA43 NC16 ND36 5C006 AC25 AC27 BB16 BC11 BC13 BF33 BF34 FA26 FA42 FA54
Claims (8)
- 【請求項１】 透明絶縁基板上にマトリクス状に配線さ
れた複数行分のゲートラインと複数列分の信号ラインと
の交点に画素が形成されてなる表示部と、 前記透明絶縁基板上に設けられて前記複数行分のゲート
ラインを駆動する垂直駆動回路と、 所定の時分割数に対応した時系列の信号電位を出力する
水平駆動回路と、 前記水平駆動回路から出力される時系列の信号電位を時
分割して前記複数列分の信号ラインのうちの対応する信
号ラインに供給する時分割スイッチと、 前記時分割スイッチをオンさせるためのセレクトパルス
を発生するセレクトパルス発生回路とを備え、 前記セレクトパルスの低レベル側の電位を、前記水平駆
動回路から出力される信号電位の低レベル側の電位より
も低く設定したことを特徴とする液晶表示装置。 - 【請求項２】 前記水平駆動回路から出力される信号電
位の低レベル側の電位が接地電位であり、 前記セレクトパルスの低レベル側の電位が接地電位より
も低いことを特徴とする請求項１記載の液晶表示装置。 - 【請求項３】 前記セレクトパルスの高レベル側の電位
が、前記水平駆動回路から出力される信号電位の高レベ
ル側の電位よりも高いことを特徴とする請求項１記載の
液晶表示装置。 - 【請求項４】 前記時分割スイッチによる時分割数が３
であることを特徴とする請求項１記載の液晶表示装置。 - 【請求項５】 前記時分割スイッチは、時分割数に対応
した３個のアナログスイッチからなることを特徴とする
請求項４記載の液晶表示装置。 - 【請求項６】 前記アナログスイッチは、ＣＭＯＳトラ
ンジスタからなることを特徴とする請求項５記載の液晶
表示装置。 - 【請求項７】 前記水平駆動回路は、画素の対向電極に
共通に与えられるコモン電圧に対して１水平走査期間ご
とに極性が反転する信号電位を出力することを特徴とす
る請求項１記載の液晶表示装置。 - 【請求項８】 前記コモン電圧が１水平走査期間ごとに
交流反転することを特徴とする請求項７記載の液晶表示
装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10244773A JP2000075841A (ja) | 1998-08-31 | 1998-08-31 | 液晶表示装置 |
| US09/383,923 US6795050B1 (en) | 1998-08-31 | 1999-08-26 | Liquid crystal display device |
| EP99402162A EP0984424A1 (en) | 1998-08-31 | 1999-08-31 | Liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10244773A JP2000075841A (ja) | 1998-08-31 | 1998-08-31 | 液晶表示装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007197483A Division JP2007293369A (ja) | 2007-07-30 | 2007-07-30 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000075841A true JP2000075841A (ja) | 2000-03-14 |
| JP2000075841A5 JP2000075841A5 (ja) | 2007-05-17 |
Family
ID=17123708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10244773A Pending JP2000075841A (ja) | 1998-08-31 | 1998-08-31 | 液晶表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6795050B1 (ja) |
| EP (1) | EP0984424A1 (ja) |
| JP (1) | JP2000075841A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001312255A (ja) * | 2000-05-01 | 2001-11-09 | Toshiba Corp | 表示装置 |
| JP2001325798A (ja) * | 2000-05-16 | 2001-11-22 | Sony Corp | 論理回路およびこれを用いた表示装置 |
| JP2004361427A (ja) * | 2003-05-30 | 2004-12-24 | Seiko Epson Corp | 電気光学パネルの駆動回路及び方法、電気光学装置並びに電子機器 |
| JP2005215037A (ja) * | 2004-01-27 | 2005-08-11 | Seiko Epson Corp | 電気光学装置および電子機器 |
| US7034276B2 (en) | 2002-11-21 | 2006-04-25 | Seiko Epson Corporation | Driver circuit, electro-optical device, and drive method |
| JP2007240830A (ja) * | 2006-03-08 | 2007-09-20 | Epson Imaging Devices Corp | デマルチプレクサ、電気光学装置および電子機器 |
| WO2009016866A1 (ja) * | 2007-08-02 | 2009-02-05 | Sharp Kabushiki Kaisha | 液晶表示装置およびその駆動方法、並びに駆動回路 |
| JP2009151336A (ja) * | 2009-04-02 | 2009-07-09 | Renesas Technology Corp | 液晶表示駆動装置および表示システム |
| JP2009216997A (ja) * | 2008-03-11 | 2009-09-24 | Hitachi Displays Ltd | 液晶表示装置 |
| JP2015232590A (ja) * | 2014-06-09 | 2015-12-24 | セイコーエプソン株式会社 | 電気光学装置、電子機器、及び電気光学装置の制御方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW461180B (en) * | 1998-12-21 | 2001-10-21 | Sony Corp | Digital/analog converter circuit, level shift circuit, shift register utilizing level shift circuit, sampling latch circuit, latch circuit and liquid crystal display device incorporating the same |
| FR2801750B1 (fr) * | 1999-11-30 | 2001-12-28 | Thomson Lcd | Procede de compensation des perturbations dues au demultiplexage d'un signal analogique dans un afficheur matriciel |
| JP4183222B2 (ja) * | 2000-06-02 | 2008-11-19 | 日本電気株式会社 | 携帯電話機の省電力駆動方法 |
| US7633472B2 (en) * | 2002-09-23 | 2009-12-15 | Chi Mei Optoelectronics Corporation | Active matrix display devices |
| JP4667904B2 (ja) * | 2005-02-22 | 2011-04-13 | 株式会社 日立ディスプレイズ | 表示装置 |
| US7656381B2 (en) * | 2006-01-11 | 2010-02-02 | Tpo Displays Corp. | Systems for providing dual resolution control of display panels |
| US7683878B2 (en) * | 2006-01-23 | 2010-03-23 | Tpo Displays Corp. | Systems for providing dual resolution control of display panels |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ES2044845T3 (es) * | 1986-02-17 | 1994-01-16 | Canon Kk | Aparato excitador. |
| JP2767858B2 (ja) * | 1989-02-09 | 1998-06-18 | ソニー株式会社 | 液晶ディスプレイ装置 |
| JP3163637B2 (ja) * | 1991-03-19 | 2001-05-08 | 株式会社日立製作所 | 液晶表示装置の駆動方法 |
| JP3173200B2 (ja) * | 1992-12-25 | 2001-06-04 | ソニー株式会社 | アクティブマトリクス型液晶表示装置 |
| CA2112733C (en) * | 1993-01-07 | 1999-03-30 | Naoto Nakamura | Electron beam-generating apparatus, image-forming apparatus, and driving methods thereof |
| KR950007126B1 (ko) * | 1993-05-07 | 1995-06-30 | 삼성전자주식회사 | 액정 디스플레이 구동장치 |
| JPH08171363A (ja) * | 1994-10-19 | 1996-07-02 | Sony Corp | 表示装置 |
| JPH08286642A (ja) * | 1995-04-11 | 1996-11-01 | Sony Corp | 表示装置 |
| JPH1068931A (ja) * | 1996-08-28 | 1998-03-10 | Sharp Corp | アクティブマトリクス型液晶表示装置 |
| JP3403027B2 (ja) | 1996-10-18 | 2003-05-06 | キヤノン株式会社 | 映像水平回路 |
| JPH1173164A (ja) * | 1997-08-29 | 1999-03-16 | Sony Corp | 液晶表示装置の駆動回路 |
-
1998
- 1998-08-31 JP JP10244773A patent/JP2000075841A/ja active Pending
-
1999
- 1999-08-26 US US09/383,923 patent/US6795050B1/en not_active Expired - Lifetime
- 1999-08-31 EP EP99402162A patent/EP0984424A1/en not_active Ceased
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001312255A (ja) * | 2000-05-01 | 2001-11-09 | Toshiba Corp | 表示装置 |
| JP2001325798A (ja) * | 2000-05-16 | 2001-11-22 | Sony Corp | 論理回路およびこれを用いた表示装置 |
| US7034276B2 (en) | 2002-11-21 | 2006-04-25 | Seiko Epson Corporation | Driver circuit, electro-optical device, and drive method |
| JP4572316B2 (ja) * | 2003-05-30 | 2010-11-04 | セイコーエプソン株式会社 | 電気光学パネルの駆動回路及び方法、電気光学装置並びに電子機器 |
| JP2004361427A (ja) * | 2003-05-30 | 2004-12-24 | Seiko Epson Corp | 電気光学パネルの駆動回路及び方法、電気光学装置並びに電子機器 |
| JP2005215037A (ja) * | 2004-01-27 | 2005-08-11 | Seiko Epson Corp | 電気光学装置および電子機器 |
| JP2007240830A (ja) * | 2006-03-08 | 2007-09-20 | Epson Imaging Devices Corp | デマルチプレクサ、電気光学装置および電子機器 |
| JP4702114B2 (ja) * | 2006-03-08 | 2011-06-15 | エプソンイメージングデバイス株式会社 | デマルチプレクサ、電気光学装置および電子機器 |
| WO2009016866A1 (ja) * | 2007-08-02 | 2009-02-05 | Sharp Kabushiki Kaisha | 液晶表示装置およびその駆動方法、並びに駆動回路 |
| US8300037B2 (en) | 2007-08-02 | 2012-10-30 | Sharp Kabushiki Kaisha | Liquid crystal display device and method and circuit for driving the same |
| CN101772800B (zh) * | 2007-08-02 | 2013-01-02 | 夏普株式会社 | 液晶显示装置及其驱动方法、以及驱动电路 |
| JP2009216997A (ja) * | 2008-03-11 | 2009-09-24 | Hitachi Displays Ltd | 液晶表示装置 |
| JP2009151336A (ja) * | 2009-04-02 | 2009-07-09 | Renesas Technology Corp | 液晶表示駆動装置および表示システム |
| JP2015232590A (ja) * | 2014-06-09 | 2015-12-24 | セイコーエプソン株式会社 | 電気光学装置、電子機器、及び電気光学装置の制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6795050B1 (en) | 2004-09-21 |
| EP0984424A1 (en) | 2000-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4835667B2 (ja) | 液晶表示装置 | |
| KR100455014B1 (ko) | 양방향 시프트 레지스터 | |
| KR101037554B1 (ko) | 액티브 매트릭스 디스플레이 장치 및 그의 구동 방법 | |
| TWI396159B (zh) | 光電裝置及驅動電路 | |
| US6961042B2 (en) | Liquid crystal display | |
| KR100445123B1 (ko) | 화상 표시 장치 | |
| JP2000075841A (ja) | 液晶表示装置 | |
| JP2008089649A (ja) | 表示装置の駆動方法及び表示装置 | |
| JP2646523B2 (ja) | 画像表示装置 | |
| JP2005196158A (ja) | 液晶表示装置の駆動回路 | |
| JP2007279539A (ja) | ドライバ回路、表示装置及びその駆動方法 | |
| JP3891008B2 (ja) | 表示装置及び情報機器 | |
| JP4984337B2 (ja) | 表示パネルの駆動回路及び表示装置 | |
| JP2000275611A (ja) | 液晶表示装置 | |
| JP2008096915A (ja) | 電気光学装置、走査線駆動回路および電子機器 | |
| JP2005195810A (ja) | 容量性負荷駆動回路、及び表示パネル駆動回路 | |
| KR100852812B1 (ko) | 박막트랜지스터 액정표시장치의 화소 구동 회로 | |
| JP2001305511A (ja) | 液晶表示装置及び携帯電話機 | |
| JPH11119742A (ja) | マトリクス表示装置 | |
| JP3968925B2 (ja) | 表示駆動装置 | |
| JP2007293369A (ja) | 液晶表示装置 | |
| JP2562297B2 (ja) | ドライバ−内蔵アクティブマトリクスパネル | |
| JPH10123483A (ja) | 液晶表示装置およびその駆動方法 | |
| JP4283172B2 (ja) | 液晶電気光学装置 | |
| US6219018B1 (en) | Active matrix type display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050309 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070323 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070514 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070529 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070730 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070821 |