JP2015232590A - 電気光学装置、電子機器、及び電気光学装置の制御方法 - Google Patents

Abstract

【課題】二以上のデータ線駆動回路を用いて一の電気光学パネルを駆動する際に、各データ線駆動回路間の負荷の相違に起因する出力特性の差を低減させること。
【解決手段】第１画素群及び第２画素群と、第１画素群への第１データ信号の書き込み、及び第２画素群への第２データ信号の書き込みを行うための駆動回路とが設けられた電気光学パネルと、第１データ信号と、駆動回路を制御するタイミング信号とを電気光学パネルに出力可能な第１回路と、第２データ信号とタイミング信号とを電気光学パネルに出力可能な第２回路と、を電気光学装置に備えさせる。第１期間では、第１回路はタイミング信号及び第１データ信号を出力し、第２回路は第２データ信号を出力し且つタイミング信号の出力を停止する。第２期間では、第２回路はタイミング信号及び第２データ信号を出力し、第１回路は第１データ信号を出力し且つタイミング信号の出力を停止する。
【選択図】図６

Description

本発明は、電気光学装置、電子機器、及び電気光学装置の制御方法に関する。

電気光学装置の一態様である液晶装置において、液晶パネルと、当該液晶パネルを駆動する駆動回路が実装されたフレキシブル基板（Flexible Printed Circuits；以下、ＦＰＣと称する。）と、を備える構成が知られている。この構成では、例えば、ＣＯＦ（Chip On Film）と称される技術によって、データ線駆動回路としてＩＣ（Integrated Circuit）チップ等の半導体集積回路（以下、集積回路という。）がＦＰＣに実装されている。このような構成の液晶装置として、例えば特許文献１には、集積回路が実装されたＦＰＣを複数用いて、一つの液晶パネルを駆動する技術が開示されている。

特開２０１１−１１２６６６号公報（段落００７６乃至段落００９５参照）

ところで、液晶パネルには、複数の走査線と複数のデータ線とが形成され、走査線とデータ線との交差に応じて、画素回路が設けられることが多い。また、高精細な画像を表示させる液晶パネルでは、データ線同士の間隔が狭くなる。データ線駆動回路を液晶パネルの外部に設ける場合には、各データ線にデータ信号を供給するための入力端子のピッチが狭くなってしまい、入力端子同士の短絡が問題となる。このため、一つの入力端子に供給されるデータ信号を、タイミング信号に応じてｋ（ｋは任意の自然数）本のデータ線のいずれかに供給する分配回路を設けることがある。
そのような液晶装置では、ＦＰＣに実装されているデータ線駆動回路に、データ信号を液晶パネルに供給するほか、タイミング信号を液晶パネルに供給する機能を持たせることが考えられる。この場合、タイミング信号は液晶パネルの内部の配線によって分配回路に供給されるところ、その配線は寄生容量が存在する。このため、タイミング信号は容量性の負荷に対して出力されることになる。
複数のデータ線駆動回路を用いて、１つの液晶パネルを駆動する場合、タイミング信号は複数のデータ線駆動回路のうち１つから液晶パネルに供給するのが通常である。
しかしながら、タイミング信号は容量性の負荷に対して出力されるので、データ線駆動回路におけるタイミング信号の出力段には、駆動性能が高いトランジスターが用いる必要がある。このため、データ線駆動回路にとってタイミング信号の出力に要する電力は小さくなく、タイミング信号を出力するデータ線駆動回路は、これを出力しないデータ線駆動回路と比較して負荷が大きくなり、発熱量も増大する。
ここでデータ線駆動回路を構成するトランジスターは温度によって入出力特性が変化する素子であるため、データ信号とタイミング信号とを液晶パネルに供給するデータ線駆動回路と、データ信号のみを液晶パネルに供給する他のデータ線駆動回路との間で、データ信号の出力特性に差が生じ、ひいては、表示される階調に差が生じるといった問題があった
本発明は、上述の事情に鑑みて為されたものであり、二以上の集積回路（例えばデータ線駆動回路）を用いて一の電気光学パネルを駆動する際に、各集積回路（例えばデータ線駆動回路）間の負荷の相違に起因する出力特性の差を低減させる電気光学装置、電子機器、及び電気光学装置の制御方法を提供することを課題とする。

上記課題を解決するために本発明の電気光学装置の一態様は、第１画素群及び第２画素群と、前記第１画素群への第１データ信号の書き込み、及び前記第２画素群への第２データ信号の書き込みを行うための駆動回路とが設けられた電気光学パネルと、前記第１データ信号と、前記駆動回路を制御するタイミング信号とを前記電気光学パネルに出力可能な第１回路と、前記第２データ信号と前記タイミング信号とを前記電気光学パネルに出力可能な第２回路とを備え、第１期間において、前記第１回路は前記タイミング信号及び前記第１データ信号を前記電気光学パネルに出力し、前記第２回路は前記第２データ信号を前記電気光学パネルに出力し且つ前記タイミング信号の出力を停止し、第２期間において、前記第２回路は前記タイミング信号及び前記第２データ信号を前記電気光学パネルに出力し、前記第１回路は前記第１データ信号を前記電気光学パネルに出力し且つ前記タイミング信号の出力を停止する、ことを特徴とする。

この態様によれば、第１画素群に供給すべき第１データ信号が第１回路から出力され、且つ、第２画素群に供給すべき第２データ信号が第２回路から出力されるところ、第１画素群への第１データ信号の書き込み、及び第２画素群への第２データ信号の書き込みを行うための駆動回路に供給するタイミング信号については、第１期間では第１回路から出力され、第２期間では第２回路から出力される。この構成により、全ての期間を通じて第１回路及び第２回路のいずれか一方のみからタイミング信号が出力される構成と比較して、第１回路と第２回路との間の負荷の差が小さくなる。従って、第１回路と第２回路との間で発熱量に差が生じにくくなるため、仮に温度によって入出力特性が変化する素子（例えばトランジスター等）が第１回路及び第２回路に用いられていたとしても、第１回路と第２回路との間で出力特性に差が生じにくくなる。
なお、この態様において、「駆動回路」は例えば分配回路（デマルチプレクサー）または走査線駆動回路であってもよく、第１回路及び第２回路は例えばデータ線駆動回路であってもよい。また、「駆動回路」が分配回路（デマルチプレクサー）である場合には、「タイミング信号」は分配回路（デマルチプレクサー）を動作させる選択信号であってもよい。

本発明の電気光学装置の他の態様は、上述の一態様に係る電気光学装置であって、前記電気光学パネルは、前記第１回路から前記タイミング信号が供給される第１端子と、前記第２回路から前記タイミング信号が供給される第２端子と、前記第１端子と前記第２端子と前記駆動回路とを電気的に接続する配線と、を備えることを特徴とする。

この態様によれば、第１回路から第１端子を介して電気光学パネルに入力されたタイミング信号が駆動回路へ伝送される経路と、第２回路から第２端子を介して電気光学パネルに入力されたタイミング信号が駆動回路へ伝送される経路とが、電気光学パネル内の配線で電気的に接続される。これにより、第１回路及び第２回路のいずれか一方からタイミング信号が出力されれば、当該タイミング信号が電気光学パネル内の駆動回路に供給される構成が、電気光学パネル内部の簡略な配線で実現する。

本発明の電気光学装置の他の態様は、上述の一態様に係る電気光学装置であって、前記電気光学パネルは、複数の走査線と、複数のデータ線とを備え、前記第１画素群と前記第２画素群とに属する画素は、前記データ線と前記走査線との交差に対応して設けられており、前記駆動回路は、前記タイミング信号に基づいて前記第１画素群に属するＮ（Ｎは２以上の自然数）本のデータ線のうち選択した１本のデータ線に前記第１データ信号を出力する第１選択回路と、前記タイミング信号に基づいて前記第２画素群に属するＮ本のデータ線のうち選択した１本のデータ線に前記第２データ信号を出力する第２選択回路とを備える、ことを特徴とする。

この態様によれば、電気光学パネル内の駆動回路は、いわゆるデマルチプレクサーとして機能し、第１回路及び第２回路は、いわゆるデータ線駆動回路として機能する。これにより、第１回路及び第２回路と電気光学パネルとを電気的に接続する端子の構成を簡略化することが容易となる。

本発明の電気光学装置の他の態様は、上述の一態様に係る電気光学装置であって、前記第１期間においてアクティブとなり、且つ前記第２期間において非アクティブとなる第１制御信号、前記第２期間においてアクティブとなり、且つ前記第１期間において非アクティブとなる第２制御信号、前記タイミング信号、前記第１データ信号、及び前記第２データ信号を生成し、前記第１制御信号、前記タイミング信号及び前記第１データ信号を前記第１回路に出力し、前記第２制御信号、前記タイミング信号及び前記第２データ信号を前記第２回路に出力する制御部とを備え、前記第１回路は、前記第１制御信号に基づいて前記タイミング信号を前記電気光学パネルに出力し、前記第２回路は、前記第２制御信号に基づいて前記タイミング信号を前記電気光学パネルに出力する、ことを特徴とする。

この態様によれば、制御部から第１回路に供給される第１制御信号によって、第１回路によるタイミング信号の出力が制御され、制御部から第２回路に供給される第２制御信号によって、第２回路によるタイミング信号の出力が制御される。また、第１データ信号及びタイミング信号も制御部から第１回路に供給されると共に、第２データ信号及びタイミング信号も制御部から第２回路に供給される。従って、それらの信号を纏めて例えばＬＶＤＳ方式（Low Voltage Differential Signaling；小振幅差動信号方式）で制御部から第１回路及び第２回路に送信することが可能となり、種々の信号の伝送経路を簡略化することが容易になる。

本発明の電気光学装置の他の態様は、上述の一態様に係る電気光学装置であって、前記第１回路は、第１のフレキシブル基板上に設けられ、前記第２回路は、第２のフレキシブル基板上に設けられることを特徴とする。

この態様によれば、第１回路及び第２回路は、それぞれフレキシブル基板上の配線を介して電気光学パネルと電気的に接続され、構成の簡略化が実現した電気光学装置が提供される。

本発明の一態様に係る電子機器は、上述の各態様に係る電気光学装置のうち何れか一態様の電気光学装置を備えたことを特徴とする。

この態様によれば、上述の各態様に係る電気光学装置と同様の効果を奏する電子機器が提供される。

本発明の一態様に係る電気光学装置の制御方法は、第１画素群及び第２画素群と、前記第１画素群への第１データ信号の書き込み及び前記第２画素群への第２データ信号の書き込みを制御する制御回路とが設けられた電気光学パネルと、前記第１データ信号と、前記制御回路を制御するタイミング信号とを前記電気光学パネルに出力可能な第１回路と、前記第２データ信号と前記タイミング信号とを前記電気光学パネルに出力可能な第２回路とを備えた電気光学装置の制御方法であって、第１期間において、前記第１回路が前記タイミング信号及び前記第１データ信号を前記電気光学パネルに出力し、前記第２回路が前記第２データ信号を前記電気光学パネルに出力し且つ前記タイミング信号の出力を停止するように制御し、第２期間において、前記第２回路が前記タイミング信号及び前記第２データ信号を前記電気光学パネルに出力し、前記第１回路が前記第１データ信号を前記電気光学パネルに出力し且つ前記タイミング信号の出力を停止するように制御する、ことを特徴とする。

この態様によれば、第１画素群に供給すべき第１データ信号が第１回路から出力され、且つ、第２画素群に供給すべき第２データ信号が第２回路から出力されるところ、第１画素群への第１データ信号の書き込み、及び第２画素群への第２データ信号の書き込みを行うための駆動回路に供給するタイミング信号については、第１期間では第１回路から出力され、第２期間では第２回路から出力される。この構成により、全ての期間を通じて第１回路及び第２回路のいずれか一方のみからタイミング信号が出力される構成と比較して、第１回路と第２回路との間の負荷の差が小さくなる。従って、第１回路と第２回路との間で発熱量に差が生じにくくなるため、仮に温度によって入出力特性が変化する素子（例えばトランジスター等）が第１回路及び第２回路に用いられていたとしても、第１回路と第２回路との間で出力特性に差が生じにくくなる。
なお、この態様において、「駆動回路」は例えばデマルチプレクサー（分配回路）であってもよく、第１回路及び第２回路は例えばデータ線駆動回路であってもよい。また、「駆動回路」がデマルチプレクサー（分配回路）である場合には、「タイミング信号」はデマルチプレクサー（分配回路）を動作させる選択信号であってもよい。

上記課題を解決するために本発明の電気光学装置の一態様は、第１画素群及び第２画素群と、前記第１画素群への第１データ信号の書き込み、及び前記第２画素群への第２データ信号の書き込みを行うための駆動回路とが設けられた電気光学パネルと、前記第１データ信号と、前記駆動回路を制御するタイミング信号とを前記電気光学パネルに出力可能な第１回路と、前記第２データ信号と前記タイミング信号とを前記電気光学パネルに出力可能な第２回路とを備え、第１期間において、前記駆動回路は、前記第１回路又は前記第２回路のいずれか一方から出力された前記タイミング信号により制御され、第２期間において、前記駆動回路は、前記第１回路又は前記第２回路のいずれか他方から出力された前記タイミング信号により制御される、ことを特徴とする。

この態様によれば、第１画素群に供給すべき第１データ信号が第１回路から出力され、且つ、第２画素群に供給すべき第２データ信号が第２回路から出力されるところ、第１画素群への第１データ信号の書き込み、及び第２画素群への第２データ信号の書き込みを行うための駆動回路は、第１期間では第１回路から出力されたタイミング信号により制御され、第２期間では第２回路から出力されたタイミング信号により制御される。この構成により、全ての期間を通じて第１回路及び第２回路のいずれか一方のみがタイミング信号を出力する構成と比較して、第１回路と第２回路との間の負荷の差が小さくなる。従って、第１回路と第２回路との間で発熱量に差が生じにくくなるため、仮に温度によって入出力特性が変化する素子（例えばトランジスター等）が第１回路及び第２回路に用いられていたとしても、第１回路と第２回路との間で出力特性に差が生じにくくなる。
なお、この態様において、「駆動回路」は例えば分配回路（デマルチプレクサー）または走査線駆動回路であってもよく、第１回路及び第２回路は例えばデータ線駆動回路であってもよい。また、「駆動回路」が分配回路（デマルチプレクサー）である場合には、「タイミング信号」は分配回路（デマルチプレクサー）を動作させる選択信号であってもよい。

本発明の一実施形態に係る電気光学装置の主要部の構成例を示す斜視図。 表示部の回路構成を示す図。 画素回路の回路図。 電気光学装置の動作を説明する図。 表示部への選択信号の供給態様を説明する図。 第１乃至第４データ線駆動回路による選択信号の出力に係るタイミングを説明する図。 本発明の一実施形態の変形例を説明する図。 本発明の一実施形態の応用例を説明する図。

図１は、電気光学装置１の主要部の構成例を示す斜視図である。同図に示すように、電気光学装置１は、表示部１００を含む電気光学パネル１５０と、第１データ線駆動回路２００ａが実装された第１フレキシブル回路基板（以下、第１ＦＰＣという。）３００ａと、第２データ線駆動回路２００ｂが実装された第２フレキシブル回路基板（以下、第２ＦＰＣという。）３００ａと、第３データ線駆動回路２００ｃが実装された第３フレキシブル回路基板（以下、第３ＦＰＣという。）３００ｃと、第４データ線駆動回路２００ｄが実装された第４フレキシブル回路基板（以下、第４ＦＰＣという。）３００ｄとを備える。
第１乃至第４データ線駆動回路２００ａ乃至２００ｄの各々は、例えば、１チップのＩＣで構成され、第1乃至第４ＦＰＣ３００ａ乃至３００ｄの各々に、ＣＯＦ（Chip On Film）技術によって実装されている。

表示部１００は、図１に示すように、その表示領域ごとに、第１領域１００ａと第２領域１００ｂと第３領域１００ｃと第４領域１００ｄとに区分される。
第１ＦＰＣ３００ａ乃至第４ＦＰＣ３００ｄ上には信号を伝送するための配線（不図示）が設けられ、当該配線の一方端部は電気光学パネル１５０における信号入力端子（不図示）に接続されている。また、当該配線の他方端部は不図示の基板に接続されており、該基板には制御部２５０（図２参照）が設けられている。すなわち、第１乃至第４データ線駆動回路２００ａ乃至２００ｄは、第１ＦＰＣ３００ａ乃至第４ＦＰＣ３００ｄ上の配線を介して、電気光学パネル１５０と制御部２５０（図２参照）とに電気的に接続されている。

図２は、表示部１００の回路構成を示す図である。なお、第１領域１００ａ乃至第４領域１００ｄの各々は同様の構成を採るので、説明の重複を避けるため、ここでは第１領域１００ａの構成について説明する。

画素部１０には、相互に交差するＭ本の走査線１２とＮ本のデータ線１４とが形成される（Ｍ，Ｎは２以上の自然数）。また、画素部１０には、走査線１２とデータ線１４との交差に対応して画素回路ＰIXが配置されている。すなわち、画素回路ＰIXは、縦Ｍ行×横Ｎ列の行列状に配列されている。
画素部１０内の画素回路ＰIXは、図２に示すようにＪ個の画素ブロックＢ[1]〜Ｂ[J]のいずれかに区分される。詳細には、画素部１０内のＮ本のデータ線１４は、連続して配置された４本ごとに同一の分配回路５７[j(jは１≦j≦Ｊを満たす任意の自然数）]に接続されるところ、同一の分配回路５７[j]に接続される画素の集合を、一つの画素ブロックＢ[j]としている。なお、Ｊ＝Ｎ/４の関係が成立する。

分配回路５７[1]〜５７[J]は、画素ブロックＢ[1]〜Ｂ[J]の各々に対応するＪ本の制御線１５で、第１データ線駆動回路２００ａと相互に接続される。
第ｊ番目の分配回路５７[j]は、第ｊ番目の制御線１５に供給される画像信号Ｄ[j]を画素ブロックＢ[j]に対応する４本のデータ線１４の各々に分配する回路（デマルチプレクサー）であり、画素ブロックＢ[j]に対応するデータ線１４に係る４個のスイッチ５８[1]〜５８[4]を含んで構成される。分配回路５７[j]の第x番目のスイッチ５８[x]は、画素ブロックＢ[j]の４本のデータ線１４のうち第x列目のデータ線１４とＪ本の制御線１５のうち第ｊ番目の制御線１５との間に介在して両者間の電気的な接続（導通／非導通）を制御する。

ここで、第１データ線駆動回路２００ａによって駆動される画素回路ＰIXの集合を「第１画素群」といい、第２データ線駆動回路２００ｂによって駆動される画素回路ＰIXの集合を「第２画素群」といい、第３データ線駆動回路２００ｃによって駆動される画素回路ＰIXの集合を「第３画素群」といい、第４データ線駆動回路２００ｄによって駆動される画素回路ＰIXの集合を「第４画素群」という。すなわち、第１乃至第４画素群の各々には、それぞれ複数の画素ブロックＢ［j］が含まれる。具体的には、本実施形態では第１領域１００ａの画素ブロックＢ［1］〜Ｂ［J］は全て第１画素群に属し、第２領域１００ｂの画素ブロックは全て第２画素群に属し、第３領域１００ｃの画素ブロックは全て第３画素群に属し、第４領域１００ｄの画素ブロックＢ［1］〜Ｂ［J］は全て第４画素群に属す。

図３は、各画素回路ＰIXの回路図である。図３に示すように、各画素回路ＰIXは、液晶素子４２と選択スイッチ４４とを含んで構成される。液晶素子４２は、対向する画素電極４２１及び共通電極４２３と両電極間の液晶４２５とで構成された電気光学素子である。画素電極４２１と共通電極４２３との間の印加電圧に応じて液晶４２５の透過率が変化する。なお、以下の説明では便宜的に、画素電極４２１が共通電極４２３と比較して高電位である場合の液晶素子４２の印加電圧を正極性と表記し、画素電極４２１が低電位である場合の印加電圧を負極性と表記する。

選択スイッチ４４は、走査線１２にゲートが接続されたＮチャネル型の薄膜トランジスターで構成され、液晶素子４２（画素電極４２１）とデータ線１４との間に介在して両者の電気的な接続（導通／非導通）を制御する。したがって、画素回路ＰIX（液晶素子４２）は、選択スイッチ４４がオン状態に制御されたときのデータ線１４の電位に応じた階調（画像信号Ｄ[j]に応じた階調）を表示する。なお、液晶素子４２に対して並列に接続される補助容量等の図示は省略されている。

説明を図２に戻す。制御部２５０は、例えばＬＶＤＳ（Low Voltage Differential Signaling；小振幅差動信号方式）と称されるデジタル伝送方式の信号を出力する。制御部２５０が出力するＬＶＤＳ方式の信号には、例えば垂直同期信号Ｖｓ、水平同期信号Ｈｓ、選択信号Ｓ１〜Ｓ４、画像信号Ｄ[1]〜Ｄ[J]、及び制御信号ＣＴＬa〜ＣＴＬd等が含まれる。制御部２５０は、これら種々の信号を供給することで、第１乃至第４データ線駆動回路２００ａ乃至２００ｄを制御する。

また、制御部２５０は、各画素ブロックＢ[j]内のデータ線１４の本数に相当する４系統の選択信号Ｓ１〜Ｓ４を生成して第１乃至第４データ線駆動回路２００ａ乃至２００ｄに出力する。選択信号Ｓ１〜Ｓ４は、上述したＪ個の分配回路５７[1]〜５７[J]によるデータ信号の書き込みのタイミング等を制御するタイミング信号である。
ここでＪ個の分配回路５７[1]〜５７[J]は、それぞれ４個のスイッチ５８[1]〜５８[4]を備える。スイッチ５８[1]〜５８[4]は、そのオンとオフとを切り替えるための信号（選択信号Ｓ１〜Ｓ４）が入力される制御入力端子（不図示）を備え、当該制御入力端子（不図示）に入力された信号のレベルによってオンとオフとが切り替えられる。すなわち、分配回路５７[1]〜５７[J]は、所定の画素群にデータ信号の書き込みを行うための駆動回路として機能する。

ここで選択信号Ｓ１は、Ｊ個の分配回路５７[1]〜５７[J]の各々における第１番目のスイッチ５８[1]（信号分配回路５４内で合計Ｊ個のスイッチ５８[1]）の制御入力端子（不図示）に並列に供給され、当該スイッチ５８[1]のオン・オフを制御する信号である。同様に、選択信号Ｓ２は第２番目のスイッチ５８[2]の制御入力端子（不図示）に供給され、当該スイッチ５８[2]のオン・オフを制御する信号であり、選択信号Ｓ３は第３番目のスイッチ５８[3]の制御入力端子（不図示）に供給され、当該スイッチ５８[3]のオン・オフを制御する信号であり、選択信号Ｓ４は、第４番目のスイッチ５８[4]のオン・オフを制御する信号である。

選択信号Ｓ１〜Ｓ４は、各領域１００ａ，１００ｂ，１００ｃ，１００ｄに共通であるため、第１乃至第４データ線駆動回路２００ａ乃至２００ｄのうち少なくとも一の回路が、選択信号Ｓ１〜Ｓ４を出力して（選択信号Ｓ１〜Ｓ４をアクティブレベルに設定して）、電気光学パネル１５０へ供給すればよい。
ところで、選択信号Ｓ１〜Ｓ４を伝送する配線は、電気光学パネル１５０内部で第１領域１００ａ乃至第４領域１００ｄに引き回されているため、当該配線の長さは、当該配線に係る寄生容量を無視できるほどに短いものではない場合がある。よって、第１乃至第４データ線駆動回路２００ａ乃至２００ｄにおける選択信号Ｓ１〜Ｓ４の出力段から電気光学パネル１５０を見たときの負荷は容量性負荷となっている。従って、第１乃至第４データ線駆動回路２００ａ乃至２００ｄにおける信号の出力段には、駆動能力が高いトランジスターが用いられる。
このため、第１乃至第４データ線駆動回路２００ａ乃至２００ｄにとって選択信号Ｓ１〜Ｓ４の出力に要する電力は小さくなく、画像信号Ｄ[1]〜[J]に加えて選択信号Ｓ１〜Ｓ４を電気光学パネル１５０に供給するデータ線駆動回路は、画像信号Ｄ[1]〜[J]のみを電気光学パネル１５０に供給する他のデータ線駆動回路と比較して、負荷が大きくなり、発熱量も増大する。

従って、仮に特定の一のデータ線駆動回路のみに、画像信号Ｄ[1]〜[J]に加えて選択信号Ｓ１〜Ｓ４も出力させた場合、画像信号Ｄ[1]〜[J]のみを出力する他のデータ線駆動回路との間で温度差が生じる。ここで第１乃至第４データ線駆動回路２００ａ乃至２００ｄを構成するトランジスターの入出力特性は温度によって変化するため、画像信号Ｄ[1]〜[J]とタイミング信号とを電気光学パネル１５０に供給するデータ線駆動回路と、画像信号Ｄ[1]〜[J]のみを電気光学パネル１５０に供給する他のデータ線駆動回路との間で、出力特性に差が生じてしまう。
すなわち、画像信号Ｄ[1]〜[J]に加えて選択信号Ｓ１〜Ｓ４を電気光学パネル１５０に供給するデータ線駆動回路は、他のデータ線駆動回路と同じ階調を示す画像信号Ｄ[1]〜[J]が入力されても、他のデータ線駆動回路とは異なる階調を指定する画像信号Ｄ[1]〜[J]を出力してしまう可能性がある。
そこで本実施形態では、第１データ線駆動回路２００ａ乃至第４データ線駆動回路２００ｄの負荷を均一化するために、制御部２５０が、第１データ線駆動回路２００ａ乃至第４データ線駆動回路２００ｄのうち、選択信号Ｓ１〜Ｓ４を電気光学パネル１５０に出力させる一の回路を、水平走査期間Ｈごとに切り替えるように制御する。
なお、第１乃至第４データ線駆動回路２００ａ乃至２００ｄのいずれに選択信号Ｓ１〜Ｓ４を出力させるかの制御部２５０による制御については、図６を参照して後に詳述する。

図４は、電気光学装置１の動作を説明する図である。図４において、選択信号Ｓ１〜Ｓ４の直後に記された括弧内の符号は、当該選択信号Ｓ１〜Ｓ４を出力するデータ線駆動回路の符号を示している。すなわち、図４に示す例では、制御部２５０による制御で、第１データ線駆動回路２００ａが選択信号Ｓ１〜Ｓ４を出力し、第２乃至第４データ線駆動回路２００ｂ乃至２００ｄは選択信号Ｓ１〜Ｓ４の出力を停止している。
なお、制御部２５０は、図４に示すように、液晶素子４２の印加電圧の極性が垂直走査期間毎に（図４の垂直走査期間Ｖ１と垂直走査期間Ｖ２とで）反転するような画像信号Ｄ[j]を第１乃至第４データ線駆動回路２００ａ乃至２００ｄに供給する。
説明を図２に戻す。図２の走査線駆動回路２２は、各走査線１２に走査信号Ｇ[1]〜Ｇ[M]を供給することでＭ本の走査線１２の各々を順次に選択する。すなわち、走査線駆動回路２２は、各画素群へのデータ信号の書き込みを行うための駆動回路として機能する。

第ｍ（ｍは、１≦ｍ≦Ｍの自然数）行の走査線１２に供給される走査信号Ｇ[m]は、図４に示すように各垂直走査期間Ｖ内のＭ個の水平走査期間Ｈのうち第ｍ番目の水平走査期間Ｈにてハイレベル（走査線１２の選択を意味する電位）に設定される。走査線駆動回路２２が第ｍ行の走査線１２を選択すると、第ｍ行のＮ個の画素回路ＰIXの各選択スイッチ４４がオン状態に遷移する。

ここで第１データ線駆動回路２００ａは、走査線駆動回路２２による各走査線１２の選択に同期してＮ本のデータ線１４の各々の電位を制御する。第１データ線駆動回路２００ａは、図２に示すように、画素ブロックＢ[1]〜Ｂ[J]に対応するＪ系統の画像信号Ｄ[1]〜Ｄ[J]を各制御線１５に並列に供給する。

説明を図４に戻す。走査線駆動回路２２が走査線１２を選択する各水平走査期間Ｈは、プリチャージ期間ＴPREと書込期間ＴWRTとを含んで構成される。なお、図４に示す例では全ての水平走査期間Ｈにプリチャージ期間ＴPREを設けているが、一又は二以上の水平走査期間Ｈにプリチャージ期間ＴPREを設ける構成としてもよい。また、図４に示す例では、図面の煩雑化を避けて本実施形態の特徴部に焦点を当てるため、水平走査期間Ｈ内に、いわゆるポストチャージ電位を各制御線１５に供給するポストチャージ期間を設けていないが、ポストチャージ期間を設ける構成としても勿論よい。なお、ポストチャージ期間とは、次の水平走査期間Ｈの開始時において、画素電極４２１と共通電極４２３との間の電位が各画素間でばらつかないようにするために、所定のポストチャージ電位を制御線１５に書き込む期間である。

各垂直走査期間Ｖ１，Ｖ２において、まず、第１データ線駆動回路２００ａは、水平走査期間Ｈ内のプリチャージ期間ＴPREにて選択信号Ｓ１〜Ｓ４を一斉に出力する。換言すれば、第１データ線駆動回路２００ａは、水平走査期間Ｈ内のプリチャージ期間ＴPREにて選択信号Ｓ１〜Ｓ４をアクティブレベルに設定する。
このとき各水平走査期間Ｈ内のプリチャージ期間ＴPREでは、信号分配回路５４内の全てのスイッチ５８[1]〜[4]がオン状態に遷移し、Ｎ本のデータ線１４の各々（さらには各画素回路ＰIX内の画素電極４２１）にプリチャージ電位ＶPREが供給される。
以上のように各画素回路ＰIXに対する画像信号Ｄ[j]の供給前（書込前）に各データ線１４の電位がプリチャージ電位ＶPREに初期化されるので、表示画像の階調斑（縦クロストーク）が防止され得る。
ここで、プリチャージ電位ＶPREは、所定の基準電位ＶREF（例えば画像信号Ｄ[j]の振幅中心となる電位）に対して、各垂直走査期間ごとに負極性又は正極性の電位に設定される。
他方、各水平走査期間Ｈ内の書込期間ＴWRTにおいて、第１データ線駆動回路２００ａは、選択信号Ｓ１〜Ｓ４を順番に出力する（アクティブレベルに設定する）。したがって、第ｍ行の走査線１２が選択される水平走査期間Ｈ内の各単位期間Ｕ[k（kは１≦k≦4を満たす自然数）]では、分配回路５７[1]〜５７[J]の各々における４個のスイッチ５８[1]〜５８[4]のうち第ｋ番目のスイッチ５８[k]（信号分配回路５４内で合計Ｊ個のスイッチ５８[k]）がオン状態に遷移し、各画素ブロックＢ[j]の第ｋ列目のデータ線１４に画像信号Ｄ[j]の階調電位が供給される。
すなわち、書込期間ＴWRTでは、Ｊ個の画素ブロックＢ[1]〜Ｂ[J]の各々において当該画素ブロックＢ[j]内の４本のデータ線１４に階調電位が時分割で供給される。第ｍ番目の水平走査期間Ｈ内の単位期間Ｕ[k]において、階調電位は、第ｍ行の走査線１２と画素ブロックＢ[j]内の第ｋ列目のデータ線１４との交差に対応する画素回路ＰIXの指定階調に応じて設定される。

以上、図２乃至図４を参照して、電気光学パネル１５０の表示部１００を構成する第１領域１００ａ乃至第４領域１００ｄのうち、第１領域１００ａについて説明したが、第２データ線駆動回路２００ｂによって駆動される第２領域１００ｂ、第３データ線駆動回路２００ｃによって駆動される第３領域１００ｃ、及び第４データ線駆動回路２００ｄによって駆動される第４領域１００ｄも、第１領域１００ａと同様に構成され、同様に動作する。また、第２乃至第４データ線駆動回路２００ｂ乃至２００ｄによる第２領域乃至第４領域１００ｂ乃至１００ｄの駆動方法は、第１データ線駆動回路２００ａによる第１領域１００ａの駆動方法と同様である。

図５は、電気光学パネル１５０への選択信号Ｓ１〜Ｓ４の供給態様を説明する図である。制御部２５０が生成した選択信号Ｓ１〜Ｓ４は、第１乃至第４データ線駆動回路２００ａ乃至２００ｄに出力される。そして、制御部２５０による制御で、第１乃至第４データ線駆動回路２００ａ乃至２００ｄのうち一の回路が、選択信号Ｓ１〜Ｓ４を、Ｊ個の分配回路５７[1]〜５７[J]に出力する。
図５に示すように、第１乃至第４データ線駆動回路２００ａ乃至２００ｄからの選択信号Ｓ１の供給経路同士は、電気光学パネル１５０内で、選択信号Ｓ１の伝送経路上のノードｎ１において相互に接続されている。第１乃至第４データ線駆動回路２００ａ乃至２００ｄからの選択信号Ｓ２の供給経路同士は、電気光学パネル１５０内で、選択信号Ｓ２の伝送経路上のノードｎ２において相互に接続されている。第１乃至第４データ線駆動回路２００ａ乃至２００ｄからの選択信号Ｓ３の供給経路同士は、電気光学パネル１５０内で、選択信号Ｓ３の伝送経路上のノードｎ３において相互に接続されている。第１乃至第４データ線駆動回路２００ａ乃至２００ｄからの選択信号Ｓ４の供給経路同士は、電気光学パネル１５０内で、選択信号Ｓ４の伝送経路上のノードｎ４において相互に接続されている。

図６は、選択信号Ｓ１〜Ｓ４を第１乃至第４データ線駆動回路２００ａ乃至２００ｄに出力させるタイミングの制御を説明する図である。同図において、選択信号Ｓ１〜Ｓ４の直後に記された括弧内の符号は、当該選択信号Ｓ１〜Ｓ４を出力するデータ線駆動回路の符号を示している。
上述したように本実施形態では、第１乃至第４データ線駆動回路２００ａ乃至２００ｄの負荷を均一化するために、制御部２５０が、第１乃至第４データ線駆動回路２００ａ乃至２００ｄのうち、選択信号Ｓ１〜Ｓ４を電気光学パネル１５０に出力させる一の回路を、水平走査期間Ｈごとに切り替えるように制御する。この制御部２５０による制御は、第１データ線駆動回路２００ａへの制御信号ＣＴＬaの供給、第２データ線駆動回路２００ｂへの制御信号ＣＴＬｂの供給、第３データ線駆動回路２００ｃへの制御信号ＣＴＬｃの供給、及び、第４データ線駆動回路２００ｄへの制御信号ＣＴＬｄの供給により行われる。

具体的には、第１乃至第４データ線駆動回路２００ａ乃至２００ｄは、制御信号ＣＴＬa乃至ＣＴＬdが非アクティブレベルに設定されている状態（アクティブレベルに設定された制御信号ＣＴＬa乃至ＣＴＬdが供給されない状態）では、選択信号Ｓ１〜Ｓ４の出力段を非アクティブ（ハイインピーダンス）に設定し、選択信号Ｓ１〜Ｓ４の出力を停止する。
他方、第１乃至第４データ線駆動回路２００ａ乃至２００ｄは、アクティブレベルに設定された制御信号ＣＴＬa乃至ＣＴＬdが供給された状態では、選択信号Ｓ１〜Ｓ４の出力段をアクティブに設定し、選択信号Ｓ１〜Ｓ４を出力して電気光学パネル１５０に供給する。
なお、プリチャージ期間ＴPRE及び書込期間ＴWRTにおける選択信号Ｓ１〜Ｓ４の具体的な出力態様は、図４を参照して説明した通りである。

図６に示す例では、制御部２５０は、水平同期信号Ｈｓを出力すると共に制御信号ＣＴＬa〜ＣＴＬdのいずれか一つをアクティブレベルに設定し、次の水平同期信号Ｈｓを出力する時点まで、当該制御信号ＣＴＬa〜ＣＴＬdをアクティブレベルに維持する。ここで制御部２５０は、アクティブレベルに設定する制御信号ＣＴＬa〜ＣＴＬdを、１水平走査期間Ｈごとに順次切り替える。このような制御部２５０の制御により、選択信号Ｓ１〜Ｓ４を出力するデータ線駆動回路が、１水平走査期間Ｈごとに順次切り替わる。
具体的には、図６に示す例では、第１データ線駆動回路２００ａ→第２データ線駆動回路２００ｂ→第３データ線駆動回路２００ｃ→第４データ線駆動回路２００ｄ→第１データ線駆動回路２００ａ→・・・との順で、選択信号Ｓ１〜Ｓ４を出力するデータ線駆動回路が、１水平走査期間Ｈごとに切り替わる。

なお、上述した一実施形態においては、選択信号Ｓ１〜Ｓ４を出力（アクティブレベルに設定）するデータ線駆動回路を１水平走査期間Ｈごとに切り替えているが、この態様に限られず、例えば２以上の水平走査期間Ｈごとに切り替えても勿論よい。また、第１データ線駆動回路２００ａ→第２データ線駆動回路２００ｂ→第３データ線駆動回路２００ｃ→第４データ線駆動回路２００ｄ→第１データ線駆動回路２００ａ→・・・との順で切り替える必要はなく、どのような順であっても特定の一のデータ線駆動回路に継続的に選択信号Ｓ１〜Ｓ４を出力させないように制御すればよい。
以上説明したように、本実施形態では、第１乃至第４データ線駆動回路２００ａ乃至２００ｄのうち特定の一のデータ線駆動回路のみに選択信号Ｓ１〜Ｓ４を出力させ続ける構成と比較して、第１乃至第４データ線駆動回路２００ａ乃至２００ｄの負荷を均一化できるため、各データ線駆動回路間の出力特性に差が生じてしまうことが抑制される。

《第１変形例》
上述した一実施形態においては、説明の便宜上、表示部１００の第１領域１００ａ乃至第４領域１００ｄの各領域と、第１乃至第４データ線駆動回路２００ａ乃至２００ｄの各データ線駆動回路とを一対一で対応させて表示部１００を駆動している。しかしながら、このような駆動態様に限られないことは勿論であり、例えば図７に示す駆動態様を採用してもよい。すなわち、図７に示すように画素ブロックＢ[j]の「j」の値が小さい順に、第１データ線駆動回路２００ａによる駆動→第２データ線駆動回路２００ｂによる駆動→第３データ線駆動回路２００ｃによる駆動→第４データ線駆動回路２００ｄによる駆動→第１データ線駆動回路２００ａによる駆動→・・・との順で、第１乃至第４データ線駆動回路２００ａ乃至２００ｄを、各画素ブロック[j]のデータ線駆動回路として割り振っても勿論よい。
従って、xを零以上の整数とすると、本変形例では画素ブロックＢ［4x＋1］は第１駆動回路２００ａにより駆動される第１画素群であり、画素ブロックＢ［4x＋2］は第２駆動回路２００ｂにより駆動される第２画素群であり、画素ブロックＢ［4x＋3］は第３駆動回路２００ｃにより駆動される第３画素群であり、画素ブロックＢ［4x＋4］は第４駆動回路２００ｄにより駆動される第４画素群である。

《第２変形例》
上述した一実施形態においては、従来技術の課題を解決する観点から、第１乃至第４データ線駆動回路２００ａ乃至２００ｄの間で、選択信号Ｓ１〜Ｓ４の出力に係る負荷を均一化する制御方法を説明した。しかしながら、上述した一実施形態に特有の制御方法は、選択信号Ｓ１〜Ｓ４の出力に係る処理以外の処理についても適用可能である。例えば、上述した一実施形態と同様に一の電気光学装置を複数の駆動回路で駆動する構成であって、走査線駆動回路がシフトレジスタを備える場合に、当該シフトレジスタを動作させるためのイネーブル信号を出力する駆動回路の制御に、上述した一実施形態に特有の制御方法を適用可能である。この場合、制御部は、イネーブル信号を出力する一の駆動回路を、例えば水平走査期間ごとに切り替えるように複数の駆動回路を制御する。

《応用例》
上述した一実施形態においては、電気光学装置の一態様として液晶表示装置を例に説明した。しかしながら、上述した一実施形態は、例えば有機ＥＬディスプレイ（Organic Electro-Luminescence Display：OELD）等の他の態様の表示装置にも適用可能である。
また、上述した一実施形態に係る電気光学装置は、各種の電子機器に利用され得る。図８は、電気光学装置１を適用した投射型表示装置（３板式のプロジェクター）４０００の模式図である。投射型表示装置４０００は、相異なる表示色（赤色，緑色，青色）に対応する３個の電気光学装置１（１R,１G,１B）を含んで構成される。照明光学系４００１は、照明装置（光源）４００２からの出射光のうち赤色成分ｒを電気光学装置１Rに供給し、緑色成分ｇを電気光学装置１Gに供給し、青色成分ｂを電気光学装置１Bに供給する。各電気光学装置１は、照明光学系４００１から供給される各単色光を表示画像に応じて変調する光変調器（ライトバルブ）として機能する。投射光学系４００３は、各電気光学装置１からの出射光を合成して投射面４００４に投射する。

１…電気光学装置、１０…画素部、１２…走査線、１４…データ線、１５…制御線、２２…走査線駆動回路、２５０…制御部、４２…液晶素子、４４…選択スイッチ、５４…信号分配回路、５７…分配回路、５８…スイッチ、１００…表示部、１００ａ…第１領域、１００ｂ…第２領域、１００ｃ…第３領域、１００ｄ…第４領域、１５０…電気光学パネル、２００ａ…第１データ線駆動回路、２００ｂ…第２データ線駆動回路、２００ｃ…第３データ線駆動回路、２００ｄ…第４データ線駆動回路、４２１…画素電極、４２３…共通電極、Ｂ…画素ブロック、ＣＴＬa…制御信号、ＣＴＬa〜ＣＴＬd…制御信号、ＰIX…画素回路、Ｓ１〜Ｓ４…選択信号。

Claims (8)

1. 第１画素群及び第２画素群と、前記第１画素群への第１データ信号の書き込み、及び前記第２画素群への第２データ信号の書き込みを行うための駆動回路とが設けられた電気光学パネルと、
   前記第１データ信号と、前記駆動回路を制御するタイミング信号とを前記電気光学パネルに出力可能な第１回路と、
   前記第２データ信号と前記タイミング信号とを前記電気光学パネルに出力可能な第２回路とを備え、
   第１期間において、前記第１回路は前記タイミング信号及び前記第１データ信号を前記電気光学パネルに出力し、前記第２回路は前記第２データ信号を前記電気光学パネルに出力し且つ前記タイミング信号の出力を停止し、
   第２期間において、前記第２回路は前記タイミング信号及び前記第２データ信号を前記電気光学パネルに出力し、前記第１回路は前記第１データ信号を前記電気光学パネルに出力し且つ前記タイミング信号の出力を停止する、
   ことを特徴とする電気光学装置。
2. 前記電気光学パネルは、
   前記第１回路から前記タイミング信号が供給される第１端子と、
   前記第２回路から前記タイミング信号が供給される第２端子と、
   前記第１端子と前記第２端子と前記駆動回路とを電気的に接続する配線と、
   を備えることを特徴とする請求項１に記載の電気光学装置。
3. 前記電気光学パネルは、複数の走査線と、複数のデータ線とを備え、
   前記第１画素群と前記第２画素群とに属する画素は、前記データ線と前記走査線との交差に対応して設けられており、
   前記駆動回路は、
   前記タイミング信号に基づいて前記第１画素群に属するＮ（Ｎは２以上の自然数）本のデータ線のうち選択した１本のデータ線に前記第１データ信号を出力する第１選択回路と、
   前記タイミング信号に基づいて前記第２画素群に属するＮ本のデータ線のうち選択した１本のデータ線に前記第２データ信号を出力する第２選択回路とを備える、
   ことを特徴とする請求項１又は２に記載の電気光学装置。
4. 前記第１期間においてアクティブとなり、且つ前記第２期間において非アクティブとなる第１制御信号、前記第２期間においてアクティブとなり、且つ前記第１期間において非アクティブとなる第２制御信号、前記タイミング信号、前記第１データ信号、及び前記第２データ信号を生成し、前記第１制御信号、前記タイミング信号及び前記第１データ信号を前記第１回路に出力し、前記第２制御信号、前記タイミング信号及び前記第２データ信号を前記第２回路に出力する制御部とを備え、
   前記第１回路は、前記第１制御信号に基づいて前記タイミング信号を前記電気光学パネルに出力し、
   前記第２回路は、前記第２制御信号に基づいて前記タイミング信号を前記電気光学パネルに出力する、
   ことを特徴とする請求項１乃至３のうち何れか一項に記載の電気光学装置。
5. 前記第１回路は、第１のフレキシブル基板上に設けられ、前記第２回路は、第２のフレキシブル基板上に設けられることを特徴とする請求項１乃至４のうち何れか一項に記載の電気光学装置。
6. 請求項１乃至５のうち何れか一項に記載の電気光学装置を備えたことを特徴とする電子機器。
7. 第１画素群及び第２画素群と、前記第１画素群への第１データ信号の書き込み及び前記第２画素群への第２データ信号の書き込みを制御する制御回路とが設けられた電気光学パネルと、前記第１データ信号と、前記制御回路を制御するタイミング信号とを前記電気光学パネルに出力可能な第１回路と、前記第２データ信号と前記タイミング信号とを前記電気光学パネルに出力可能な第２回路とを備えた電気光学装置の制御方法であって、
   第１期間において、前記第１回路が前記タイミング信号及び前記第１データ信号を前記電気光学パネルに出力し、前記第２回路が前記第２データ信号を前記電気光学パネルに出力し且つ前記タイミング信号の出力を停止するように制御し、
   第２期間において、前記第２回路が前記タイミング信号及び前記第２データ信号を前記電気光学パネルに出力し、前記第１回路が前記第１データ信号を前記電気光学パネルに出力し且つ前記タイミング信号の出力を停止するように制御する、
   ことを特徴とする電気光学装置の制御方法。
8. 第１画素群及び第２画素群と、前記第１画素群への第１データ信号の書き込み、及び前記第２画素群への第２データ信号の書き込みを行うための駆動回路とが設けられた電気光学パネルと、
   前記第１データ信号と、前記駆動回路を制御するタイミング信号とを前記電気光学パネルに出力可能な第１回路と、
   前記第２データ信号と前記タイミング信号とを前記電気光学パネルに出力可能な第２回路とを備え、
   第１期間において、前記駆動回路は、前記第１回路又は前記第２回路のいずれか一方から出力された前記タイミング信号により制御され、
   第２期間において、前記駆動回路は、前記第１回路又は前記第２回路のいずれか他方から出力された前記タイミング信号により制御される、
   ことを特徴とする電気光学装置。
   

Images