JPH0353218A - 画像表示パネル - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は，階調表示を行うマトリクス液晶画素構成の画
像表示パネルに関するものである。

［従来の技術］ 従来より、マトリクス状に肢晶画素を＋ＩＩ４＋戊し、
各肢晶画素毎にスイノチ機能を持つＴＦ’ｒ（薄膜トラ
ンジスタ）等を付加してアクティブマトリクス駆動を行
い、多階凋の画像や文字等を表示するのに有用な画像表
示パネルが知られている。

第６図はアクティブマトリクス駆動を行う従来例のマト
リクス肢晶画素構成の画像表示パネルの説明図であり、
第７図は第６図に示した画像表示パネルのｌ画素の回路
構成図である。両図において、同一番号を付した部分｝
よ、同一郎分を示している。ｌはソース線、２はゲート
線、３はスイッチ票予てあるＴＰＴ，４は画累、５はゲ
ート線駆動回路、６（よソース線駆動回路、７は肢晶部
、８は２ｉ向電極てある。ここて、画素４は肢晶部７お
よび対向雷極８によりマトリクス状に構威され、各画累
４＠にＴＦＴ３か付加されている。液晶部７は、マトリ
クス状の液晶瓜極を有し、χ↑向する全面電極（対向電
極８）の間に肢晶か充填されて成る。ソース線１はマト
リクスの列対応にＴＦＴ３の導通部の一端に接続され、
ゲート線２はマトＪクスの行対応にＴ　Ｐ　Ｔ　３のゲ
ート部に接続され、各Ｔ　Ｐ　Ｔ　３の導通部の他端に
｝よ画素４海に肢品部７の液品電極か接続されている。

このような画素構戊において、階凋表示（よ、液晶部７
を透過する光の透過イニが液晶郎７に７ノ１目つる主圧
に（筺存ずることを利用してｉテなわれている。

即ち、まずゲートｇｉ１２を活性化してＴ　Ｆ’ｒ３を
オン（ＯＮ）状態にし、次に階凋レベルに対応４−る電
圧をソース線ｌに印加して、容ＩＩＩＮ性ｆｓ尚てある
液晶部７に電荷を蓄える。続いて、ゲート線２を不活性
化してＴＦＴ３をオフ（ＯＦＦ）状態にすることにより
、その電荷すなわち肢晶部７に加イっろ電圧を保持して
目的とする階凋レベルの表示を得る。

［発明が解決しようとする課ＭＪ ところで、上記従来の技術におけるアクティブマトリク
ス駆動形肢品の画像表示パネルでは、多階調の表示を行
う場合、階調レベルに対応するアナログ電圧を正確に肢
晶部７に加える必要がめる。

しかしながら、画像表示パネルの模様が大きくなると、
ソースｌｌＡＩの配線抵抗や配線容量などの影響を受け
るため、ソース線駆動回路６に近い肢晶部７と遠い液晶
部７とでは加えられるアナログ電圧に差が生じ、多階調
表示が困難になる問題点かあった。また、ソース線駆動
回路６は、微妙なアナログ信号を取り扱ってソース線１
の電圧を制御しなければならず、階調表示を行わむい２
値表示パネルのちのに比べて復堆でコスト高となる欠点
があっｆこ。

本発明は、上記間１題点や欠点を解決するノニのに０１
１案されたらのて、多階刈表示能ノＪの向」二と、ソー
ス線駆動回路等のスイチＪング賎能を有ずる累子の駆動
同路のコスト低減とを可能にするアクティブマトリクス
駆動形の液晶画素構成の画像表示パネルを提供すること
を目的とする。

二課題を解決するための手段１ −１二記の目的を達戊十るための本発明の画像表示パネ
ルの構成は、 肢品画素毎にスイッチノグ機能を有する素子を（＝ｒ加
したアクティブマトリクス駆動形の画像表示パネルにお
いて、 上記各液晶画素のスイッチング機能を有する素子が外部
から印加される表示ずべき階調レベルに対応するディジ
タル画像信号をその階凋レベルに対応ずるアナログ１圧
に変換ずろ手段を何−１−ることを特微とする。

［作用］ 本発明は、液晶＊　；ｆ：　ｆｉｊにデｆノタル画像信
号をアナログＩＨ圧に尖換十る手段を設：１、１′１液
品画２＋；に対し階調レベルをディジタル画像信号で伝
達し、夜品画素毎に階調レベルに対応するアナログ電圧
に変換することにより、多階調表示を行う。上記におい
て、ディジタル画像信号は、配線抵抗や配線容量の影響
を受けずに表示すべき階調レベルを各液晶画素に正確に
伝え、変換手段は各画素部分において配線抵抗や配線容
量の影響を受けずに正確な階調レベルのアナログ電圧を
作成して多階調能力を向上させる。また、各肢晶画素の
多階凋表示の制御にディジタル画像信号を用いることが
、ソース線駆動回路等のスイチッング機能を有する素子
の駆動回路を簡中化し、コスト低減を可能にする。

［実施例］ 以下、本発明の実施例を図面に基づいて詳細に説明する
。

第１図は本発明の第１の実施例を示すアクティブマトリ
クス駆動形液晶画素構成の画像表示パネルの１＠素部分
の回路構戊図である。Ｉはソース線、２１．２２はゲー
ト線、３ｌは第１のスイッチ素子であるＴＰＴ　（薄膜
トランジスタ）、３２は第２のスイッチ素子であるＴＦ
’Ｔ，７１は第１の容量素子である肢晶部、７２は第２
の容量素子である岐晶郎、８は対向電極である。ｌ画素
を構或する液晶部７１．７２は、ガラス等の絶縁基板上
に形成された半導体層上または半導体基板上に行列（マ
トリクス）状に配置した画素電極を有し、これと対向し
て全面に配置した透明な対向電極８との間に液晶を充填
して構成する。ＴＦＴ３１，ＴＦＴ３２は導通部を直列
に接続し、それらの導通部の接続点を液晶部７Ｉの画素
電極に接続する。

ＴＦ’Ｔ３２側の直列接続の導通部の一方の端は，夜晶
部７２の画素電極に接続し、ＴＰＴ３　１側の直列接続
の導通部の他方の端は列対応にソース線ｌへ接続する。

ＴＦＴ３　１の開閉部であるゲート部はゲート線２ｌへ
列対応に接続し、ＴＰＴ３２のゲート部はゲート線２２
へ列対応に接続する。ソース線ｌは、図略のソース線駆
動回路より時系列のディジタル画像信号電圧を印加する
列電極を構成するものであり、ゲート線２１．２２は、
図略のゲート線駆動回路よりそれぞれデイジタル画像信
号電圧に同期する２相の開閉制御信号電圧を印加して、
ＴＦＴ３　１　，ＴＦ’Ｔ３　２の導通郎を交互に開閉
する列電極を構戊するものである。ソース線！とゲート
線２１．２２は、絶縁体を介して互いに交差して形威し
、上記各ＴＦ’Ｔ３１，３２に接続する。

以上のように構成した第１の実施例の動作および作用を
述べる。第２図は、第１の実施例の動作説明用の信号波
形図であり、（Ａ）はソース線ｌからＴＦＴ３　１の導
通郎へ印加するデイジタル画像信号電圧波形を示し、（
Ｂ）はゲート線２ｌか９ＴＦＴ３　１のゲート部へ印加
す乙開閉制御信号電圧波形を、（Ｃ）はゲート線２２か
らＴＦＴ３２のゲート部へ印加する開閉制御信号電圧波
形を示し、（Ｄ）は液晶部７ｌに加わる電圧波形を、（
［）は液晶郎７２に加わる電圧波形を示している。

上記においては、１例として４ビットの二進数で表され
る（１　０／１　６）の階調レベルに対応する電圧を最
終的に肢晶部７１．７２に加える場合についての動作の
詳細を示してある。階調レベルを示す分母は２のビット
数分のべき乗で与えられ、４ビットの階調表現では２’
＝１６となる。また階調レベルを表す分子が、実際の階
調レベルを示す変数であり、０、ｌ．２，・・・，１４
．１５までの値をとる。十進数での１０は二進数では１
０１０と表されるので、ソース線ｌには最下位ピットか
ら０１０１の順て時系列に電圧を加え、そｔＬに同期し
てゲート線２’ｌ，２２を交互に活性化する。

ここで、“１”に対応する電圧をＶとして“０”に対応
する電圧をＯとして、肢晶部７１．７２の容量値はどち
らもＣとする。以下、時系列方向に順を追って説明する
． （　ａ）’ｒｌ．　Ｔｔ期間 ソース線ｌに加えられる電圧がＯなので、肢晶郎７１．
７２に加わる定圧は０てある。

（ｂ）Ｔ，期間 ゲート線２ｌを活性化しＴＦＴ３　１をＯＮ状態にする
と、液晶部７１にＣｘＶで与えられる大きさの電荷Ｑか
蓄えられる。

（ｂ）’ｒ，期間 ＴＦＴ３　１をＯＦＦ状態にした後ＴＦ’Ｔ３２をＯＮ
状態にずると、演晶部７ｌと７２の容量値が等しいので
、肢晶部７１に蓄えられた電荷は肢晶部７ｌと７２によ
って等分され、それぞれ、（８／１６）Ｑの電荷が蓄え
られる。

（ｃ）Ｔ，期間 ソース線ｌに加えられる電圧がＯなので、ＴＦ１゛３１
がＯＮ状態になると、液晶部７１の電荷はＯになる。

（　ｃ　）　Ｔ　！期間 Ｔ　ＦＴ　３　２をＯＮ状態にすると肢晶部７２に蓄え
られた（８／ｌ　６）Ｑの電荷は、液晶部７ｌと７２に
よって等分され、それぞれ（４／ｌ　６）　Ｑの７ｒｉ
荷が蓄えられる。

（　ｄ　）　Ｔ　＋ｌＣＩＩ間 ＴＦＴ３１がＯＮ状態になると肢晶部７Ｉには（＋６／
＋６）Ｑの篭荷が蓄えられる。

（ｄ）Ｔ，期間 Ｔ　Ｐ　Ｔ　３　２がＯＮ状態になると液晶部７ｌに蓄
えられたＱの電荷と肢晶部７２に蓄えられた（４／＋　
６）Ｑの電荷か加算、等分されて、それぞれ（１０／＋
６）Ｑの電荷が蓄えられる。よって最終的に液晶部７Ｉ
と７２にはそれぞれ（１０／１６）Ｖの電圧が加わるこ
とになる。

上記例において、二進数表現のピット値“０”の電圧を
Ｏ以外の値にすれば、液晶部７１．７２にオフセット電
圧を加えろことかてきる。このときの最終的な液晶部７
１．７２の市圧はヒノト値”０”の電圧をＶ。、二進数
４ビットの１一進数表現をｎとして、 （ｎ／１６）（ｖ−ｖｏ）＝ｖ． とへる。（ｄ）の期間の後に、ＴＦＴ３１　　３２をと
もにＯＦＦ状態とすれば、液晶部７１．７２の（１０／
＋６）Ｖの電圧か保持され（１０／１６）の階調レベル
の表示かなされる。このような表示状態の肢品部７１．
７２に次の階凋レベルの表示を行うには、第２図の冬信
号を印加する前に前回の階調表示のリセットを行う。二
のりセソ１・の動作は、ソース線ｌからピｙト（Ｍ“０
“の電圧を印加するとともに、ゲート線２１．２２をと
もに活性化してＴＦ’Ｔ３１，３２を同時にＯＮ状態に
し、液晶部７１．７２に加わる電圧を０（またはオフセ
ット電圧）とすることで行う。前回の階調表示のリセノ
トの動作は、ｌフィールド走査または１フレーム走査の
終りにまとめて行うか、あるいはマトリクスの行を走査
して階調表示を行う際に、その行毎に行っても良い。

本実施例は、以上のように画像信号をディジタルの画像
信号電圧として各画素に与え、各画素においてディジタ
ル−アナログ電圧変換を行い、階調レベルに対応したア
ナログ電圧を作成する。従って、そのアナログ重圧は、
ソース線ｌの配線抵抗や配線容量の影響を受けることが
なく、また、ディジタル画像信号電圧ら配線抵抗や配線
容量の影響を受けにくいのて、そのアナログ徂圧は正確
に階調レベルに対応する。図示しないソース線駆動回路
は、ディジタル画像信号を取り扱えば良く、階凋レベル
に対応ずる微妙ムアナログ電圧を扱う必要かむくなるの
で、回路が簡単になり、コストを低減ずることがてきる
。

第３図は本発明の第２の実施例の画像表示バネルの一部
分の回路構成図てある。ｌはソース線、２４と２５はゲ
ート線、３ｌと３２はＴＰＴ、７１と７２は液晶部、８
は対向電極である。こめ構戊は、第１図に示した第１の
実施例の構戊において、ケート線２ｌと２２を隣接する
−１−下の画素のゲート線２４と２５で共用したしので
ある。即ち、同一のゲート線の制御によって表示を行う
画素の単位を１ライン（行）とすると、上のラインから
下のラインへ表示していく場合には、上のラインを表示
する時にゲート線２５を活性化すると下のラインの１夜
品部に電荷が蓄えられるが、下のラインを表示するとき
に改めて正しい電荷が蓄えられる。また上のラインの表
示か終４つった後は、下のラインの表示をするためにゲ
ート線２５を后性化しても、液晶部７ｌと７２の′１ｕ
泣は等しいのて′１Ｋ荷のＦ２動は起こらない。このよ
うに、ゲート線２ｌと２２を共用しても第１の実施例と
同じ動作か可１１ｔであり、同様に作用させることがで
きる。

第４図は本発明の第３の実施例を示す画像表示パネルの
１画素部分の回路構成図である。本実施例は、第１の実
施例におけるディジタル画像信号電圧をソース線駆動回
路から直接与えるのをやめて、２つの電圧レベルの電源
線にそれぞれ接続した第３および第４のスイッチ素子を
開閉して与えるようにしたものである。第４図において
、２ｌ２２はゲート線、３１．３２は第１および第２の
スイッチ素子であるＴＰＴ、７ｌ，７２．は液晶郎８は
対向電極であり、第１図と同様に構成する。

２３．２４は第１図のソース線１に代えて新たに設けた
列電極を構威するゲート線、３３は第３のスイッチ素子
であるＴＰＴ，３４は第４のスイッチ素子であるＴＰＴ
，９１．９２は２つの異なる電圧レベルを与える電源線
である。ＴＦ’Ｔ３３とＴＦＴ３４の導通部は直列に接
続し、ＴＦＴ３３側の導通部端を電源線９ｌに接続し、
ＴＦＴ３４の導通部端を電源線９２に接続する。また、
ＴＦＴ３３の開閉郎であるゲート部はゲート線２３へ接
続し、ＴＦＴ３４のゲート部はゲート線２４へ接続ずる
。ＴＦＴ３１の導通部の端はこのＴＰＴ３３．３４同士
の導通部の接続点に接続する。

以上のように構戊した第３の実施例の動作および作用を
述べる。本実施例において、電源線９ｌと９２には、そ
れぞれディジタル画像信号電圧の“ｌ”と“０”に対応
する電圧を常時印加しておく。ＴＦＴ３１のソース線に
１１”を印加するときには、ゲート線２３を活性化しＴ
ＦＴ３３をＯＮ状態にする。このときゲート線２４には
ゲート線２３と逆相の信号を加え、Ｔ　Ｆ　Ｔ　３　４
をＯ　Ｐ　Ｆ状態にしておく。ＴＦ”Ｔ３１のソース線
に“０”を印加するときにはこれの逆にする。ゲート線
２ｌと２２の制御は、第１の実施例と同じに行う。

これによって、ＴＦＴ３　１に加えるディジタル信号の
＠１”，“０”に対応する電圧を、電源線９１．９２か
らＴＦ’Ｔ３３，３４の開閉ニヨリ、′ｒＦＴ３３．３
４を通してゲート線２１．２２の制御信号とは独立に与
えることができる。ここで、電源線９１．９２はマトリ
クス状に配線することができ、その配線抵抗を低減する
ことができる。

従って、本実施例は第１の実施例よりも、さらに正確な
ディジタル画像信号電圧を各画素へ加えることが可能に
なり、第６図に示す駆動回路６に近い画素と遠い画素の
間でのディジタル信号“１”“０”に対応する電圧の変
動を小さくすることができ、より正確なディジタルーア
ナログ電圧変換かでき、より一層、多階調表示能力を向
上させることができろ。

第５図は本発明の第４の実施例を示す画像表示パネルの
１画素部分の回路構成図である。本実施例は、第３の実
施例において、ゲート線数を低減できろようにしたもの
である。２１．２３はゲート線、３１．３２′はＣ　Ｍ
　Ｏ　Ｓを構成する相浦型のＴＰＴ，３３．３４′はＣ
ＭＯＳを構成する相浦型のＴＰＴ，７１．７２は液晶部
、８は対向電極、９１．９２は電源線であり、３２’　
，３４’のＴ　Ｐ　Ｔを除き第４図の第３の実施例と同
様に構戊する。第４の実施例ではＴＰＴ３２′の導通郎
は第４図のＴＦＴ３　２と同一に接続するが、そのゲー
ト部はゲート線２ｌへ接続する。また、ＴＦＴ３４′の
導通部は第４図のＴＦＴ３４と同一に接続するが、その
ゲート部はゲート線２３へ接続する。本実施例は、第３
の実施例においてゲート！３！２＋と２２及び２３と２
４の制御信号が逆位用であることに着目し、ＴＦＴ３　
１と３２及びＴＦ’Ｔ３３と３４をＣＭＯＳ化したもの
である。即ち、第４の実施例において、同じゲート線２
１．２３の開閉制御信号により、ＴＦＴ３　１とＴＦＴ
３　２′のいずれか一方をおよびＴ　Ｆ　Ｔ　３　３と
ＴＦ’Ｔ３４′のいずれか一方をＯＮ状態とし、同時に
他方をＯＦＦ状態にすることができる。このような構成
とすることによりゲート線総数の低減が可能となり、ゲ
ート線の活性、非活性を制御する信号の数を半分にでき
、回路が簡単化されるとと乙に、より一層のコスト低減
が可能になる。

なお、本実施例で用いるスイッチング素子はｎチャンネ
ルＭＯＳやｐチャンネルＭＯＳのいずれでも良いし、他
のスイッチング素子を用いろこともできる。また、第１
の実施例においては、Ｔ　ＦＴ３１，３２を第４の実施
例のようにｃ　Ｍｏ　ｓ化し、同様にゲート線数を低減
することができる。

第３の実施例においては、第２の実施例のように隣接す
るライン間てゲート線を共用することも可能である。さ
らに、肢晶部７１．７２のいずれか一方は容量素子とし
ても良い。このように、本発明はその主旨に沿って種々
に応用され、種々の実施態様を取り得るものである。

［発明の効果コ 以上の説明で明らかなように、本発明の画像表示パネル
によれば、階調表示を行う際に、ソース線に階調レベル
に対応したアナログ電圧を加えるのではなく、ディジタ
ル画像信号を加え、画素部においてディジタルーアナロ
グ変換することができる。その結果、階調表示に対応し
た正確なアナログ電圧を得ることができ、従来の構成に
比べて多階調表示能力を向上さけることが可能になると
ともに、ディジタル化により駆動回路の負担低減が可能
となる。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す一画素部分の回路
構成図、第２図は第１の実施例の動作説明用の信号波形
図、第３図は本発明の第２の尖施例を示す一部分の回路
構戊図、第４図は本発明の第３の実施例を示す一画素部
分の回路構成図、第５図は本発明の第４の実施例を示す
一画素部分の回路構成図、第６図は従来例の説明図、第
７図は従来例の一画素部分の回路構成図である。 １・・・ソース線、２　１　，２　２，２　３．２　４
・・ゲート線、３１−ＴＰＴ（第１のスイッチ素子）、
３２３２′　・・ＴＰＴ　（．第２のスイッチ素子）、
３３ＴＦ’ｒ（第３のスイッチ素子）、３４．３４′Ｔ
ＰＴ　（第４のスイッチ累子）、７ｌ　液品部（第１の
容量素子）、７２・一・液品部（第２の容量素子）、８
・対向重極、９１．９２・・電源線。 第８図

Claims (3)

【特許請求の範囲】
1. （１）液晶画素毎にスイッチング機能を有する素子を付
   加したアクティブマトリクス駆動形の画像表示パネルに
   おいて、 上記各液晶画素のスイッチング機能を有する素子が外部
   から印加される表示すべき階調レベルに対応するディジ
   タル画像信号をその階調レベルに対応するアナログ電圧
   に変換する手段を有することを特徴とする画像表示パネ
   ル。
2. （２）各液晶画素のスイッチング機能を有する素子が導
   通部を直列に接続した第１および第２のスイッチング素
   子を有して成り、 上記第１および第２のスイッチング素子同士の接続点に
   第１の容量素子を接続するとともに該第２のスイッチン
   グ素子の直列接続の一端に第２の容量素子を接続して該
   第１の容量素子と第２の容量素子の内少なくとも一つを
   液晶画素とし、上記第１のスイッチング素子の直列接続
   の一端を外部より時系列のディジタル画像信号電圧を印
   加する列電極に接続し、 上記第１および第２のスイッチング素子の導通部を上記
   画像信号電圧に同期して交互に開閉可能に該第１および
   第２のスイッチ素子の開閉部を行電極に接続し、 上記開閉により上記第１および第２の容量素子間で該画
   像信号電圧を案分してアナログ電圧に変換し上記液晶画
   素に保持することを特徴とする請求項１に記載の画像表
   示パネル。
3. （３）請求項２に記載の画像表示パネルにおいて、新た
   に導通部を直列に接続した第３および第４のスイッチン
   グ素子を設け、 第１のスイッチング素子の一端を列電極へ接続する代り
   に上記第３および第４のスイッチ素子同士の導通部の接
   続点に接続し、 上記第３および第４のスイッチ素子の直列接続の両端を
   それぞれ異なる特定レベルの電圧を印加する電極に接続
   するとともに該第３および第４のスイッチ素子のどちら
   かを時系列のディジタル画像信号に対応して開閉可能に
   該第３および第４のスイッチ素子の開閉部を列電極に接
   続してその開閉によりディジタルの画像信号電圧を上記
   第１および第２のスイッチ素子へ印加することを特徴と
   する画像表示パネル。