以下、図面を参照して本発明の実施形態を説明する。
[第1の実施形態]
本発明に係る表示装置1の概略全体構成は図1に示すように、表示パネル10と、ソースドライバ20と、ゲートドライバ30と、画素データ発生回路40と、コモン電圧生成回路50と、タイミング制御回路60と、電源発生回路70とを有している。
表示パネル10は、図2に示すように、対向配置され、シール材15により接着された2枚の透明基板間16、17に液晶LCが挟持された構成となっている。そして、一方の基板16には、行方向に延伸配設された複数の走査信号線G(例えばn本の走査信号線)と、列方向に延伸配設された複数のデータ信号線S(例えばm本のデータ信号線)と、それぞれが各表示画素Pに対応するようにマトリクス状に配置された複数の画素電極Eと、それぞれに対応する画素電極Eにソース電極が接続された複数の薄膜トランジスタ(TFT)を有して構成されている。また、他方の基板17には、各表示画素P間で共通の電位に設定される共通電極18が各画素電極Eと対向するように形成されている。なお、画素電極E及び共通電極18の対向面側にはそれぞれ液晶の初期配向を規定する配向膜13、14が形成されている。
また、表示パネル10では、図3に示すように、行方向に延伸配設された複数の走査信号線G(j)と列方向に延伸配設された複数のデータ信号線S(i)とは、互いに交差するように、より具体的には直交するように配設されている。そして、走査信号線G(j)とデータ信号線S(i)との各交点(i,j)に対応するように、2つの薄膜トランジスタに接続される第1の画素電極E(i,j,a)を備えた第1の表示画素P(i,j,a)と1つの薄膜トランジスタに接続される第2の画素電極E(i,j,b)を備えた第2の表示画素P(i,j,b)とが走査信号線G(j)の延伸方向に隣接して形成されている。即ち、表示パネル10の各画素行では、第1の表示画素P(i,j,a)と第2の表示画素P(i,j,b)とが交互に繰り返すように配置されている。また、各画素列では、第1の表示画素P(i,j,a)または第2の表示画素P(i,j,b)の何れか一方が連続するように配置されている。ここで、i=1,2,・・・,m、j=1,2,・・・,n。
第1の表示画素P(i,j,a)は、第1の画素電極E(i,j,a)と第1の薄膜トランジスタT(i,j,a)とが形成され、第1の画素電極E(i,j,a)が第1の薄膜トランジスタT(i,j,a)のソース電極に接続されている。そして、第1の薄膜トランジスタT(i,j,a)は、ゲート電極が走査信号線G(j)に、ドレイン電極がデータ信号線S(i)に、それぞれ接続されている。
また、第2の表示画素P(i,j,b)は、第2の画素電極E(i,j,b)と第2の薄膜トランジスタT(i,j,b)とが形成され、第2の画素電極E(i,j,b)が第2の薄膜トランジスタT(i,j,b)のソース電極に接続されている。そして、第2の薄膜トランジスタT(i,j,b)は、ゲート電極が走査信号線G(j)に、ドレイン電極が後段側の画素行として配置される第1の画素電極E(i,j+1,a)に、それぞれ接続されている。即ち、第2の表示画素P(i,j,b)は、データ信号線S(i)に供給される階調信号が後段側の画素行として配置される第1の画素電極E(i,j+1,a)を介して第2の画素電極E(i,j,b)に書き込まれるように構成されている。
即ち、表示パネル10では、表示画素2列に対して1本のデータ信号線を割り当てている。そして、このような表示パネル10の画素構成では、表示画素の各列に対して1本のデータ信号線を割り当てる場合と比較して、データ信号線の本数を1/2とすることが可能である。換言すると、1行分の表示画素数に対してデータ信号線の本数を1/2とすることが可能である。またこのとき、走査信号線の本数を大幅に増加させる必要はない。即ち、例えば表示画素が240行であれば、走査信号線の本数は240+1本とすればよく、走査信号線の本数を1列分の表示画素数と大凡等しくすることができる。
ここで、図4、図5、図6、図7に基づいて各表示画素の具体的な構成について説明する。一方の基板16にはゲート電極51を含む走査信号線G(j)が設けられている。この走査信号線G(j)と同一層には補助容量線48が設けられている。つまり、走査信号線G(j)と補助容量線48とは一括形成される。そして、その上面全体にはゲート絶縁膜52が設けられている。ゲート絶縁膜52の上面には真性アモルファスシリコンからなる半導体薄膜53が設けられている。半導体薄膜53の上面における走査信号線G(j)との重畳領域のほぼ中央部にはチャネル保護膜54が設けられている。チャネル保護膜54の上面両側およびその両側における半導体薄膜53の上面にはn型アモルファスシリコンからなるコンタクト層55、56が設けられている。一方のコンタクト層55の上面にはソース電極57が設けられている。また、他方のコンタクト層56の上面にはドレイン電極58を含むデータ信号線S(i)または接続配線Lが設けられている。そして、ゲート電極51、ゲート絶縁膜52、半導体薄膜53、チャネル保護膜54、コンタクト層55、56、ソース電極57およびドレイン電極58により、第1の薄膜トランジスタT(i,j,a)または第2の薄膜トランジスタT(i,j,b)が構成されている。第1の薄膜トランジスタT(i,j,a)のソース電極57及び前段側の画素行に形成される第2の薄膜トランジスタT(i,j−1,b)のドレイン電極56は、それぞれを互いに電気的に接続するための接続配線Lを兼ねている。
第1の薄膜トランジスタT(i,j,a)や第2の薄膜トランジスタT(i,j,b)等を含むゲート絶縁膜52の上面全体には平坦化膜59が設けられている。そして、平坦化膜59には、ソース電極57に対応する箇所にコンタクトホール60が設けられている。平坦化膜59の上面にはITOからなる画素電極E(i,j,a)、E(i,j,b)が設けられ、この画素電極E(i,j,a)、E(i,j,b)はコンタクトホール60を介してソース電極57と電気的に接続されている。
ここで、補助容量ライン48のうちの画素電極E(i,j,a)、E(i,j,b)と重ね合わされた部分は補助容量電極となっている。そして、この重ね合わされた部分によって補助容量Csが形成されている。そして、各表示画素P(i,j,a)、P(i,j,b)では、画素電極E(i,j,a)、E(i,j,b)と共通電極18との間に配されることとなる液晶LCの配向状態を、画素電極E(i,j,a)、E(i,j,b)と共通電極18との間の電位差に基づいて変化させることによって、その表示状態の制御が可能となるように構成されている。
ソースドライバ20は、各データ信号線S(i)が接続され、タイミング制御回路60から出力される水平制御信号(クロック信号、スタート信号、ラッチ動作制御信号等)に基づいて、画素データ発生回路40から供給される各表示画素に対応する画素データを所定の単位で取り込み、この取り込んだ画素データに対応する階調信号を所定のタイミングでデータ信号線に供給する。
ゲートドライバ30は、各走査信号線G(j)が接続され、タイミング制御回路60からの垂直制御信号を受け、走査信号線G(j)に接続された第1の薄膜トランジスタT(i,j,a)及び第2の薄膜トランジスタT(i,j,a)をオン又はオフするための走査信号を走査信号線G(j)に供給する。
画素データ発生回路40は、例えば表示装置1の外部から供給される映像信号(アナログ又はデジタル)から各表示画素に対応する画素データを生成してソースドライバ20に出力する。ここで、画素データ発生回路40には、所定期間(例えば、1フレームや1フィールド、1ライン)毎にタイミング制御回路60から反転信号(FRP)が入力される。画素データ発生回路40は、反転信号が入力される毎にソースドライバ20に出力する画素データのビット値を反転する。このようにして所定期間毎に画素データのビット値を反転させることにより、表示画素に印加される階調信号の極性を所定期間毎に反転させる。これにより、各表示画素における液晶への印加電圧を交流駆動することが可能である。
コモン電圧生成回路50は、タイミング制御回路60から出力される反転信号に基づいて、所定期間毎に極性が反転するコモン信号Vcomを生成して共通電極18に供給する。
タイミング制御回路60は、垂直制御信号、水平制御信号、反転信号等の各種の制御信号を生成し、例えば、反転信号を画素データ発生回路40及びコモン信号生成回路50に、垂直制御信号をゲートドライバ30に、水平制御信号をソースドライバ20に出力する。
電源発生回路70は、走査信号を生成するために必要な電源電圧Vgh、Vglを生成してゲートドライバ30に供給するとともに、階調信号を生成するために必要な電源電圧Vshを生成してソースドライバ20に供給する。また、電源発生回路70は、ロジック電源Vccを生成してソースドライバ20及びゲートドライバ30に供給する。
次に、図8に示すタイミングチャートに基づいて表示装置1の動作について説明する。ここで、図8においては、上から順に、データ信号線S(i)に供給される階調信号、1段目の走査信号線G(1)に供給される走査信号、2段目の走査信号線G(2)に供給される走査信号、3段目の走査信号線G(3)に供給される走査信号、4段目の走査信号線G(4)に供給される走査信号、5段目の走査信号線G(5)に供給される走査信号、6段目の走査信号線G(6)に供給される走査信号、3段目の画素行に対応する第1の画素電極E(i,3,a)における階調信号の印加状態、3段目の画素行に対応する第2の画素電極E(i,3,b)における階調信号の印加状態、4段目の画素行に対応する第1の画素電極E(i,4,a)における階調信号の印加状態、4段目の画素行に対応する第2の画素電極E(i,4,b)における階調信号の印加状態、5段目の画素行に対応する第1の画素電極E(i,5,a)における階調信号の印加状態、5段目の画素行に対応する第2の画素電極E(i,5,b)における階調信号の印加状態、6段目の画素行に対応する第1の画素電極E(i,6,a)における階調信号の印加状態、6段目の画素行に対応する第2の画素電極E(i,6,b)における階調信号の印加状態、共通電極18に供給されるコモン信号Vcomを示している。また、図8においてデータ信号線S(i)が供給する各階調信号は、画素データに対応した表示パネル10上での座標値で示している。なお、oldは、前回フレームに書き込まれた階調信号に基づいた印加状態を示している。
ここで、表示装置1においては、第1の画素電極E(i,j,a)に係る画素データと第2の画素電極E(i,j,b)に係る画素データとを1/2水平期間毎に交互にソースドライバ20に入力する。即ち、各水平期間の前半に、所定の画素行に対応した第2の画素電極E(i,j,b)に係る画素データを入力し、各水平期間の後半に、前記所定の画素行と同一の画素行に対応した第1の画素電極E(i,j,a)に係る画素データを入力する。また、1フレーム毎及び1水平期間毎に、入力される画素データのビット値(即ち階調信号の極性)が反転するように反転信号を制御する。そして、図8においては、画素データのビット反転が行なわれていない場合の階調信号に「+」の符号を付し、画素データのビット反転が行われた場合の階調信号に「−」の符号を付している。即ち、「+」符号の階調信号が書き込まれる表示画素では液晶に印加される電圧が正極性になることまたは「+」書き込みされることを示し、「−」符号の階調信号が書き込まれる表示画素では液晶に印加される電圧が負極性になることまたは「−」書き込みされることを示している。そして、コモン信号Vcomの電圧レベルと階調信号の電圧レベルとの関係は例えば図9に示されるような関係となる。
以上により、図8に示すように、当該フレームでの各画素行における第1の画素電極E(i,j,a)に係る階調信号と第2の画素電極E(i,j,b)に係る階調信号とが、−(i,1,b)、−(i,1,a)、+(i,2,b)、+(i,2,a)、−(i,3,b)、−(i,3,a)、…の順にデータ信号線S(i)へ時分割的に供給されることとなる。そして、このような階調信号のデータ信号線S(i)への供給が各フレームで繰り返し実行される。なお、各階調信号の極性はフレーム毎に反転されている。
また、表示装置1においては、各走査信号線G(j)に入力する走査信号を各フレームで2回ずつHigh(Vgh)とする。
まず、各フレームの所定の水平期間では、例えば3段目の画素行に対応する第1の表示画素P(i,3,a)及び第2の表示画素P(i,3,b)での表示のための階調信号の書き込みを行う。当該水平期間では、当該水平期間の開始タイミングT11aに同期させて、3段目の走査信号線G(3)の走査信号と4段目の走査信号線G(4)の走査信号とをそれぞれHighにする。ここで、当該水平期間において、3段目の走査信号線G(3)の走査信号をHighとする期間は、例えばデータ信号線S(i)に階調信号−(i,3,b)の供給が開始されてから当該階調信号−(i,3,b)の次に供給されることとなる階調信号−(i,3,a)の供給が終了する直前までの期間とする。また、当該水平期間において、4段目の走査信号線G(4)の走査信号をHighとする期間は、例えばデータ信号線S(i)に階調信号−(i,3,b)の供給が開始されてから当該階調信号−(i,3,b)の供給が終了する直前までの期間とする。
タイミングT11aで3段目の走査信号線G(3)の走査信号をHighとすることにより、3段目の走査信号線G(3)に接続された第1の薄膜トランジスタT(i,3,a)及び第2の薄膜トランジスタT(i,3,b)がオン状態となる。また、4段目の走査信号線G(4)の走査信号をHighとすることにより、4段目の走査信号線G(4)に接続された第1の薄膜トランジスタT(i,4,a)及び第2の薄膜トランジスタT(i,4,b)がオン状態となる。これにより、データ信号線S(i)に供給されている階調信号−(i,3,b)が3段目の画素行に対応する第1の画素電極E(i,3,a)及び第2の画素電極E(i,3,b)と、4段目の画素行に対応する第1の画素電極E(i,4,a)とに書き込まれ、3段目の画素行に対応する第1の表示画素P(i,3,a)及び第2の表示画素P(i,3,b)と、4段目の画素行に対応する第1の表示画素P(i,4,a)とにおいて階調信号−(i,3,b)に対応した表示が行われる。
次にタイミングT11bにおいて、3段目の走査信号線G(3)の走査信号をHighとしたままで4段目の走査信号線G(4)の走査信号をHighからLow(Vgl)にする。このタイミングT11bにおいては、3段目の走査信号線G(3)に接続された第2の薄膜トランジスタT(i,3,b)はオン状態のままであるが、4段目の走査信号線G(4)に接続された第1の薄膜トランジスタT(i,4,a)がオフ状態となる。このため、3段目の画素行に対応する第2の画素電極E(i,3,b)に当該座標に対応する階調信号−(i,3,b)が保持される。なお、4段目の画素行に対応する第1の画素電極E(i,4,a)においては、当該座標とは異なる階調信号−(i,3,b)が保持されることになるが、この状態は後述するように、大凡1水平期間から2水平期間のうちに解消される。
また、タイミングT11bでは、その直後にデータ信号線S(i)に印加される階調信号が、−(i,3,b)から−(i,3,a)に切り換えられる。このため、3段目の画素行に対応する第1の画素電極E(i,3,a)には、引き続きオン状態になっている3段目の走査信号線G(3)に接続された第1の薄膜トランジスタT(i,3,a)を介して階調信号−(i,3,a)が書き込まれ、3段目の画素行に対応する第1の表示画素P(i,3,a)において階調信号−(i,3,a)に対応した表示が行われる。
次にタイミングT11cにおいて、3段目の走査信号線G(3)の走査信号をHighからLowにする。これにより、3段目の画素行に対応する第1の画素電極E(i,3,a)に階調信号−(i,3,a)が保持される。また、3段目の画素行に対応する第2の画素電極E(i,3,b)と4段目の画素行に対応する第1の画素電極E(i,4,a)との間の電気的な接続が3段目の走査信号線G(3)に接続された第2の薄膜トランジスタT(i,3,b)により遮断される。
このようにして、当該水平期間において、3段目の画素行に対応する第1の表示画素P(i,3,a)及び第2の表示画素P(i,3,b)の表示を行うための書き込みが行われる。
また、次の水平期間では、4段目の画素行に対応する第1の表示画素P(i,4,a)及び第2の表示画素P(i,4,b)の表示を行うための階調信号の書き込みが行われる。当該水平期間では、当該水平期間の開始タイミングT12aに同期させて、4段目の走査信号線G(4)の走査信号と5段目の走査信号線G(5)の走査信号とをそれぞれHighにする。ここで、当該水平期間において、4段目の走査信号線G(4)の走査信号をHighとする期間は、例えばデータ信号線S(i)に階調信号+(i,4,b)の供給が開始されてから当該階調信号+(i,4,b)の次に供給されることとなる階調信号+(i,4,a)の供給が終了する直前までの期間とする。また、当該水平期間において、5段目の走査信号線G(5)の走査信号をHighとする期間は、例えばデータ信号線S(i)に階調信号+(i,4,b)の供給が開始されてから当該階調信号+(i,4,b)の供給が終了する直前までの期間とする。
タイミングT12aで4段目の走査信号線G(4)の走査信号をHighとすることにより、上述したように、4段目の走査信号線G(4)に接続された第1の薄膜トランジスタT(i,4,a)及び第2の薄膜トランジスタT(i,4,b)がオン状態となる。また、5段目の走査信号線G(5)の走査信号をHighとすることにより、5段目の走査信号線G(5)に接続された第1の薄膜トランジスタT(i,5,a)及び第2の薄膜トランジスタT(i,5,b)がオン状態となる。これにより、データ信号線S(i)に供給されている階調信号+(i,4,b)が4段目の画素行に対応する第1の画素電極E(i,4,a)及び第2の画素電極E(i,4,b)と、5段目の画素行に対応する第1の画素電極E(i,5,a)とに書き込まれ、4段目の画素行に対応する第1の表示画素P(i,4,a)及び第2の表示画素P(i,4,b)と、5段目の画素行に対応する第1の表示画素P(i,5,a)とにおいて階調信号+(i,4,b)に対応した表示が行われる。
次にタイミングT12bにおいて、4段目の走査信号線G(4)の走査信号をHighとしたままで5段目の走査信号線G(5)の走査信号をHighからLowにする。このタイミングT12bにおいては、2段目の走査信号線G(4)に接続された第2の薄膜トランジスタT(i,4,b)がオン状態のままであるが、5段目の走査信号線G(5)に接続された第1の薄膜トランジスタT(i,5,a)がオフ状態となる。このため、4段目の画素行に対応する第2の画素電極E(i,4,b)に当該座標に対応する階調信号+(i,4,b)が保持される。なお、5段目の画素行に対応する第1の画素電極E(i,5,a)においては、当該座標とは異なる階調信号+(i,4,b)が保持されることになるが、この状態も、大凡1水平期間から2水平期間のうちに解消される。
また、タイミングT12bでは、その直後にデータ信号線S(i)に印加される階調信号が、+(i,4,b)から+(i,4,a)に切り換えられる。このため、4段目の画素行に対応する第1の画素電極E(i,4,a)には、引き続きオン状態になっている4段目の走査信号線G(4)に接続された第1の薄膜トランジスタT(i,4,a)を介して階調信号+(i,4,a)が書き込まれ、4段目の画素行に対応する第1の表示画素P(i,4,a)において階調信号+(i,4,a)に対応した表示が行われる。即ち、当該座標とは異なる階調信号に基づいた表示が解消され、当該座標に対応した階調信号に基づいた表示が行われる。
次にタイミングT12cにおいて、4段目の走査信号線G(4)の走査信号をHighからLowにする。これにより、4段目の画素行に対応する第1の画素電極E(i,4,a)に階調信号+(i,4,a)が保持される。また、4段目の画素行に対応する第2の画素電極E(i,4,b)と5段目の画素行に対応する第1の画素電極E(i,5,a)との間の電気的な接続が4段目の走査信号線G(4)に接続された第2の薄膜トランジスタT(i,4,b)により遮断される。
このようにして、当該水平期間において、4段目の画素行に対応する第1の表示画素P(i,4,a)及び第2の表示画素P(i,4,b)の表示を行うための書き込みが行われる。
そして、以後の水平期間についても各段に対応した表示画素に対して順に上述したような階調信号の書き込みを行うことにより、当該表示装置1において映像信号に基づいた表示すべき適正な映像表示がなされることになる。
以上説明したように、表示装置1においては、所定のデータ信号線に接続された表示画素に薄膜トランジスタを介してさらに別の表示画素を接続することにより、走査信号線の本数を大幅には増大させることなく、データ信号線の本数及びソースドライバの出力端子数を削減することが可能である。これにより、ソースドライバを構成するLSIの接合ピッチ幅を広くすることも可能になり、表示パネル10上にソースドライバを構成するLSIを搭載して接合する場合に、その接合を容易に行うことも可能になる。また、ソースドライバの出力端子数を削減できるのでソースドライバ20を構成するLSIの小型化も実現可能になる。
なお、上述の第1の実施形態では、タイミングT11aで4段目の走査信号線G(4)の走査信号をHighとした場合について説明したが、4段目の走査信号線G(4)の走査信号を各フレームで最初にHighとするタイミングは、図10に示すように、タイミングT11aに対して1/2水平期間だけ前のタイミングT11xまでの間としてもよい。また同様に、5段目の走査信号線G(5)の走査信号を各フレームで最初にHighとするタイミングは、タイミングT12aに対して1/2水平期間だけ前のタイミングT12xまでの間としてもよい。即ち、各走査信号線G(j)の走査信号を各フレームで最初にHighとするタイミングは、図8で示したタイミングに対して1/2水平期間だけ前のタイミングまでの間としてもよい。
[第2の実施形態]
第2の実施形態における表示装置は、図1に示した表示装置1の概略全体構成と同様である。そして、上述の第1の実施形態では、各走査信号線G(j)に入力する走査信号を各フレームで2回ずつHigh(Vgh)とする場合について説明したが、第2の実施形態においては、各走査信号線G(j)に入力する走査信号を各フレームで3回ずつHigh(Vgh)とする場合について説明する。
以下、図11に示すタイミングチャートに基づいて第2の実施形態における表示装置1の動作について説明する。ここで、図11においては、上から順に、データ信号線S(i)に供給される階調信号、1段目の走査信号線G(1)に供給される走査信号、2段目の走査信号線G(2)に供給される走査信号、3段目の走査信号線G(3)に供給される走査信号、4段目の走査信号線G(4)に供給される走査信号、5段目の走査信号線G(5)に供給される走査信号、6段目の走査信号線G(6)に供給される走査信号、7段目の走査信号線G(7)に供給される走査信号、8段目の走査信号線G(8)に供給される走査信号、3段目の画素行に対応する第1の画素電極E(i,3,a)における階調信号の印加状態、3段目の画素行に対応する第2の画素電極E(i,3,b)における階調信号の印加状態、4段目の画素行に対応する第1の画素電極E(i,4,a)における階調信号の印加状態、4段目の画素行に対応する第2の画素電極E(i,4,b)における階調信号の印加状態、5段目の画素行に対応する第1の画素電極E(i,5,a)における階調信号の印加状態、5段目の画素行に対応する第2の画素電極E(i,5,b)における階調信号の印加状態、6段目の画素行に対応する第1の画素電極E(i,6,a)における階調信号の印加状態、6段目の画素行に対応する第2の画素電極E(i,6,b)における階調信号の印加状態、7段目の画素行に対応する第1の画素電極E(i,7,a)における階調信号の印加状態、7段目の画素行に対応する第2の画素電極E(i,7,b)における階調信号の印加状態、共通電極18に供給されるコモン信号Vcomを示している。また、図11においても、データ信号線S(i)が供給する各階調信号は、画素データに対応した表示パネル10上での座標値で示している。なお、oldは、前回フレームに書き込まれた階調信号に基づいた印加状態を示している。
また、第2の実施形態においても、第1の画素電極E(i,j,a)に係る画素データと第2の画素電極E(i,j,b)に係る画素データとを1/2水平期間毎に交互にソースドライバ20に入力する。即ち、各水平期間の前半に、所定の画素行に対応した第2の画素電極E(i,j,b)に係る画素データを入力し、各水平期間の後半に、前記所定の画素行と同一の画素行に対応した第1の画素電極E(i,j,a)に係る画素データを入力する。また、1フレーム毎及び1水平期間毎に、入力される画素データのビット値(即ち階調信号の極性)が反転するように反転信号を制御する。そして、図11においても、画素データのビット反転が行なわれていない場合の階調信号に「+」の符号を付し、画素データのビット反転が行われた場合の階調信号に「−」の符号を付している。また、コモン信号Vcomの電圧レベルと階調信号の電圧レベルとの関係は例えば図9のように示される。
以上により、図11に示すように、当該フレームでの各画素行における第1の画素電極E(i,j,a)に係る階調信号と第2の画素電極E(i,j,b)に係る階調信号とが、−(i,1,b)、−(i,1,a)、+(i,2,b)、+(i,2,a)、−(i,3,b)、−(i,3,a)、…の順にデータ信号線S(i)へ時分割的に供給されることとなる。そして、このような階調信号のデータ信号線S(i)への供給が各フレームで繰り返し実行される。なお、各階調信号の極性はフレーム毎に反転されている。
一方、各走査信号線G(j)に入力する走査信号は、各フレームで3回ずつHigh(Vgh)とする。
まず、各フレームの所定の水平期間では、例えば3段目の画素行に対応する第1の表示画素P(i,3,a)及び第2の表示画素P(i,3,b)での表示のための階調信号の書き込みを行う。当該水平期間では、当該水平期間の開始タイミングT21aに同期させて、3段目の走査信号線G(3)の走査信号をHighにする。このとき、4段目の走査信号線G(4)の走査信号は、タイミングT21aに対して1/2水平期間前からHighにされている。また、当該水平期間において、3段目の走査信号線G(3)の走査信号をHighとする期間は、例えばデータ信号線S(i)に階調信号−(i,3,b)の供給が開始されてから当該階調信号−(i,3,b)の次に供給されることとなる階調信号−(i,3,a)の供給が終了する直前までの期間とする。また、当該水平期間において、4段目の走査信号線G(4)の走査信号をHighとする期間は、例えばデータ信号線S(i)に階調信号−(i,3,b)の供給が開始されてから当該階調信号−(i,3,b)の供給が終了する直前までの期間とする。
タイミングT21aで3段目の走査信号線G(3)の走査信号をHighとすることにより、3段目の走査信号線G(3)に接続された第1の薄膜トランジスタT(i,3,a)及び第2の薄膜トランジスタT(i,3,b)がオン状態となる。また、4段目の走査信号線G(4)の走査信号がHighとなっていることにより、4段目の走査信号線G(4)に接続された第1の薄膜トランジスタT(i,4,a)及び第2の薄膜トランジスタT(i,4,b)はオン状態である。これにより、データ信号線S(i)に供給されている階調信号−(i,3,b)が3段目の画素行に対応する第1の画素電極E(i,3,a)及び第2の画素電極E(i,3,b)と、4段目の画素行に対応する第1の画素電極E(i,4,a)とに書き込まれ、3段目の画素行に対応する第1の表示画素P(i,3,a)及び第2の表示画素P(i,3,b)と、4段目の画素行に対応する第1の表示画素P(i,4,a)とにおいて階調信号−(i,3,b)に対応した表示が行われる。
次にタイミングT21bにおいて、3段目の走査信号線G(3)の走査信号をHighとしたままで4段目の走査信号線G(4)の走査信号をHighからLow(Vgl)にする。このタイミングT21bにおいては、3段目の走査信号線G(3)に接続された第2の薄膜トランジスタT(i,3,b)はオン状態のままであるが、4段目の走査信号線G(4)に接続された第1の薄膜トランジスタT(i,4,a)がオフ状態となる。このため、3段目の画素行に対応する第2の画素電極E(i,3,b)に当該座標に対応する階調信号−(i,3,b)が保持される。
また、タイミングT21bの直後のタイミングT21cでは、データ信号線S(i)に印加される階調信号が、−(i,3,b)から−(i,3,a)に切り換えられる。このため、3段目の画素行に対応する第1の画素電極E(i,3,a)には、引き続きオン状態になっている3段目の走査信号線G(3)に接続された第1の薄膜トランジスタT(i,3,a)を介して階調信号−(i,3,a)が書き込まれ、3段目の画素行に対応する第1の表示画素P(i,3,a)において階調信号−(i,3,a)に対応した表示が行われる。
ここで、このタイミングT21cにおいては、5段目の画素行に対応する第2の表示画素P(i,5,b)に対する予備充電の一環として、5段目の走査信号線G(5)の走査信号と6段目の走査信号線G(6)の走査信号とがHighにされる。このときに5段目の走査信号線G(5)の走査信号をHighにする期間は、例えばデータ信号線S(i)に階調信号−(i,3,a)の供給が開始されてから当該階調信号−(i,3,a)の次に供給されることとなる階調信号+(i,4,b)の供給が終了する直前までの期間とする。また、6段目の走査信号線G(6)の走査信号をHighとする期間は、例えばデータ信号線S(i)に階調信号−(i,3,a)の供給が開始されてから当該階調信号−(i,3,a)の供給が終了する直前までの期間とする。
そして、タイミングT21cでは、5段目の走査信号線G(5)の走査信号をHighとすることにより、5段目の走査信号線G(5)に接続された第1の薄膜トランジスタT(i,5,a)及び第2の薄膜トランジスタT(i,5,b)がオン状態となる。また、6段目の走査信号線G(6)の走査信号をHighとすることにより、6段目の走査信号線G(6)に接続された第1の薄膜トランジスタT(i,6,a)及び第2の薄膜トランジスタT(i,6,b)がオン状態となる。これにより、データ信号線S(i)に供給されている階調信号−(i,3,a)が5段目の画素行に対応する第1の画素電極E(i,5,a)及び第2の画素電極E(i,5,b)と、6段目の画素行に対応する第1の画素電極E(i,6,a)とに書き込まれ、5段目の画素行に対応する第1の表示画素P(i,5,a)及び第2の表示画素P(i,5,b)と、6段目の画素行に対応する第1の表示画素P(i,6,a)とにおいて階調信号−(i,3,a)に対応した表示が行われる。
即ち、タイミングT21cでは、前回フレームでは「+」書き込みであった階調信号が当該フレームでは「−」書き込みになる5段目の画素行に対応する第2の表示画素P(i,5,b)に対して、予め「−」書き込みを行なっておくという予備充電が開始される。そして、階調信号−(i,3,a)が5段目の画素行に対応する第2の画素電極E(i,5,b)に対しての予備充電信号を兼ねている。
次にタイミングT21dにおいて、3段目の走査信号線G(3)の走査信号をHighからLowにする。これにより、3段目の画素行に対応する第1の画素電極E(i,3,a)に階調信号−(i,3,a)が保持される。また、3段目の画素行に対応する第2の画素電極E(i,3,b)と4段目の画素行に対応する第1の画素電極E(i,4,a)との間の電気的な接続が3段目の走査信号線G(3)に接続された第2の薄膜トランジスタT(i,3,b)により遮断される。
このようにして、当該水平期間において、3段目の画素行に対応する第1の表示画素P(i,3,a)及び第2の表示画素P(i,3,b)の表示を行うための書き込みが行われる。
なお、タイミングT21dでは、5段目の走査信号線G(5)の走査信号をHighに維持したまま、6段目の走査信号線G(6)の走査信号も3段目の走査信号線G(3)の走査信号と同様にHighからLowにする。これにより、5段目の画素行に対応する第2の表示画素P(i,5,b)に階調信号−(i,3,a)が保持される。即ち、タイミングT21dでは、5段目の画素行に対応する第2の表示画素P(i,5,b)に対する上述した予備充電が終了される。
また、次の水平期間では、4段目の画素行に対応する第1の表示画素P(i,4,a)及び第2の表示画素P(i,4,b)での表示のための階調信号の書き込みを行う。当該水平期間では、当該水平期間の開始タイミングT22aに同期させて、4段目の走査信号線G(4)の走査信号をHighにする。このとき、5段目の走査信号線G(5)の走査信号は、タイミングT22aに対して1/2水平期間前、即ち、上述したタイミングT21cからHighにされている。
当該水平期間において、4段目の走査信号線G(4)の走査信号をHighとする期間は、例えばデータ信号線S(i)に階調信号+(i,4,b)の供給が開始されてから当該階調信号+(i,4,b)の次に供給されることとなる階調信号+(i,4,a)の供給が終了する直前までの期間とする。またこのとき、5段目の走査信号線G(5)の走査信号をHighとする期間は、上述した通りである。
タイミングT22aで4段目の走査信号線G(4)の走査信号をHighとすることにより、4段目の走査信号線G(4)に接続された第1の薄膜トランジスタT(i,4,a)及び第2の薄膜トランジスタT(i,4,b)がオン状態となる。また、5段目の走査信号線G(5)の走査信号がHighとなっていることにより、5段目の走査信号線G(5)に接続された第1の薄膜トランジスタT(i,5,a)及び第2の薄膜トランジスタT(i,5,b)はオン状態である。これにより、データ信号線S(i)に供給されている階調信号+(i,4,b)が4段目の画素行に対応する第1の画素電極E(i,4,a)及び第2の画素電極E(i,4,b)と、5段目の画素行に対応する第1の画素電極E(i,5,a)とに書き込まれ、4段目の画素行に対応する第1の表示画素P(i,4,a)及び第2の表示画素P(i,4,b)と、5段目の画素行に対応する第1の表示画素P(i,5,a)とにおいて階調信号+(i,4,b)に対応した表示が行われる。
次にタイミングT22bにおいて、4段目の走査信号線G(4)の走査信号をHighとしたままで5段目の走査信号線G(5)の走査信号をHighからLowにする。このタイミングT22bにおいては、4段目の走査信号線G(4)に接続された第2の薄膜トランジスタT(i,4,b)はオン状態のままであるが、5段目の走査信号線G(5)に接続された第1の薄膜トランジスタT(i,5,a)がオフ状態となる。このため、4段目の画素行に対応する第2の画素電極E(i,4,b)に当該座標に対応する階調信号+(i,4,b)が保持される。
また、タイミングT22bの直後のタイミングT22cでは、データ信号線S(i)に印加される階調信号が、+(i,4,b)から+(i,4,a)に切り換えられる。このため、4段目の画素行に対応する第1の画素電極E(i,4,a)には、引き続きオン状態になっている4段目の走査信号線G(4)に接続された第1の薄膜トランジスタT(i,4,a)を介して階調信号+(i,4,a)が書き込まれ、4段目の画素行に対応する第1の表示画素P(i,4,a)において階調信号+(i,4,a)に対応した表示が行われる。
ここで、このタイミングT22cにおいては、6段目の画素行に対応する第2の表示画素P(i,6,b)に対する予備充電の一環として、6段目の走査信号線G(6)の走査信号と7段目の走査信号線G(7)の走査信号とがHighにされる。このときに6段目の走査信号線G(6)の走査信号をHighにする期間は、例えばデータ信号線S(i)に階調信号+(i,4,a)の供給が開始されてから当該階調信号+(i,4,a)の次に供給されることとなる階調信号−(i,5,b)の供給が終了する直前までの期間とする。また、7段目の走査信号線G(7)の走査信号をHighとする期間は、例えばデータ信号線S(i)に階調信号+(i,4,a)の供給が開始されてから当該階調信号+(i,4,a)の供給が終了する直前までの期間とする。
そして、タイミングT22cでは、6段目の走査信号線G(6)の走査信号をHighとすることにより、6段目の走査信号線G(6)に接続された第1の薄膜トランジスタT(i,6,a)及び第2の薄膜トランジスタT(i,6,b)がオン状態となる。また、7段目の走査信号線G(7)の走査信号をHighとすることにより、7段目の走査信号線G(7)に接続された第1の薄膜トランジスタT(i,7,a)及び第2の薄膜トランジスタT(i,7,b)がオン状態となる。これにより、データ信号線S(i)に供給されている階調信号+(i,4,a)が6段目の画素行に対応する第1の画素電極E(i,6,a)及び第2の画素電極E(i,6,b)と、7段目の画素行に対応する第1の画素電極E(i,7,a)とに書き込まれ、6段目の画素行に対応する第1の表示画素P(i,6,a)及び第2の表示画素P(i,6,b)と、7段目の画素行に対応する第1の表示画素P(i,7,a)とにおいて階調信号+(i,4,a)に対応した表示が行われる。
即ち、タイミングT22cでは、前回フレームでは「−」書き込みであった階調信号が当該フレームでは「+」書き込みになる6段目の画素行に対応する第2の表示画素P(i,6,b)に対して、予め「+」書き込みを行なっておくという予備充電が開始される。そして、階調信号+(i,4,a)が6段目の画素行に対応する第2の表示画素P(i,6,b)に対しての予備充電信号を兼ねている。
次にタイミングT22dにおいて、4段目の走査信号線G(4)の走査信号をHighからLowにする。これにより、4段目の画素行に対応する第1の画素電極E(i,4,a)に階調信号+(i,4,a)が保持される。また、4段目の画素行に対応する第2の画素電極E(i,4,b)と5段目の画素行に対応する第1の画素電極E(i,5,a)との間の電気的な接続が4段目の走査信号線G(4)に接続された第2の薄膜トランジスタT(i,4,b)により遮断される。
このようにして、当該水平期間において、4段目の画素行に対応する第1の表示画素P(i,4,a)及び第2の表示画素P(i,4,b)の表示を行うための書き込みが行われる。
なお、タイミングT22dでは、6段目の走査信号線G(6)の走査信号をHighに維持したまま、7段目の走査信号線G(7)の走査信号も4段目の走査信号線G(4)の走査信号と同様にHighからLowにする。これにより、6段目の画素行に対応する第2の表示画素P(i,6,b)に階調信号+(i,4,a)が保持される。即ち、タイミングT22dでは、6段目の画素行に対応する第2の表示画素P(i,6,b)に対する上述した予備充電が終了される。
さらに、次の水平期間では、5段目の画素行に対応する第1の表示画素P(i,5,a)及び第2の表示画素P(i,5,b)での表示のための階調信号の書き込みを行う。当該水平期間では、当該水平期間の開始タイミングT23aに同期させて、5段目の走査信号線G(5)の走査信号をHighにする。このとき、6段目の走査信号線G(6)の走査信号は、タイミングT23aに対して1/2水平期間前、即ち、上述したタイミングT22cからHighにされている。
当該水平期間において、5段目の走査信号線G(5)の走査信号をHighとする期間は、例えばデータ信号線S(i)に階調信号−(i,5,b)の供給が開始されてから当該階調信号−(i,5,b)の次に供給されることとなる階調信号−(i,5,a)の供給が終了する直前までの期間とする。またこのとき、6段目の走査信号線G(6)の走査信号をHighとする期間は、上述した通りである。
タイミングT23aで5段目の走査信号線G(5)の走査信号をHighとすることにより、5段目の走査信号線G(5)に接続された第1の薄膜トランジスタT(i,5,a)及び第2の薄膜トランジスタT(i,5,b)がオン状態となる。また、6段目の走査信号線G(6)の走査信号がHighとなっていることにより、6段目の走査信号線G(6)に接続された第1の薄膜トランジスタT(i,6,a)及び第2の薄膜トランジスタT(i,6,b)はオン状態である。これにより、データ信号線S(i)に供給されている階調信号−(i,5,b)が5段目の画素行に対応する第1の画素電極E(i,5,a)及び第2の画素電極E(i,5,b)と、6段目の画素行に対応する第1の画素電極E(i,6,a)とに書き込まれ、5段目の画素行に対応する第1の表示画素P(i,5,a)及び第2の表示画素P(i,5,b)と、6段目の画素行に対応する第1の表示画素P(i,6,a)とにおいて階調信号−(i,5,b)に対応した表示が行われる。
このとき、5段目の画素行に対応する第2の画素電極E(i,5,b)には、上述した予備充電によって階調信号−(i,5,b)と同じ極性の階調信号−(i,3,a)が予め書き込まれているため、5段目の画素行に対応する第2の画素電極E(i,5,b)に階調信号−(i,5,b)が書き込まれた際に、5段目の画素行に対応する第2の表示画素P(i,5,b)では、速やかに階調信号−(i,5,b)に対応した表示を行うことができる。
次にタイミングT23bにおいて、5段目の走査信号線G(5)の走査信号をHighとしたままで6段目の走査信号線G(6)の走査信号をHighからLowにする。このタイミングT23bにおいては、5段目の走査信号線G(5)に接続された第2の薄膜トランジスタT(i,5,b)はオン状態のままであるが、6段目の走査信号線G(6)に接続された第1の薄膜トランジスタT(i,6,a)がオフ状態となる。このため、5段目の画素行に対応する第2の画素電極E(i,5,b)に当該座標に対応する階調信号−(i,5,b)が保持される。
また、タイミングT23bの直後のタイミングT23cでは、データ信号線S(i)に印加される階調信号が、−(i,5,b)から−(i,5,a)に切り換えられる。このため、5段目の画素行に対応する第1の画素電極E(i,5,a)には、引き続きオン状態になっている5段目の走査信号線G(5)に接続された第1の薄膜トランジスタT(i,5,a)を介して階調信号−(i,5,a)が書き込まれ、5段目の画素行に対応する第1の表示画素P(i,5,a)において階調信号−(i,5,a)に対応した表示が行われる。
ここで、このタイミングT23cにおいては、7段目の画素行に対応する第2の表示画素P(i,7,b)に対する予備充電の一環として、7段目の走査信号線G(7)の走査信号と8段目の走査信号線G(8)の走査信号とがHighにされる。このときに7段目の走査信号線G(7)の走査信号をHighにする期間は、例えばデータ信号線S(i)に階調信号−(i,5,a)の供給が開始されてから当該階調信号−(i,5,a)の次に供給されることとなる階調信号+(i,6,b)の供給が終了する直前までの期間とする。また、8段目の走査信号線G(8)の走査信号をHighとする期間は、例えばデータ信号線S(i)に階調信号−(i,5,a)の供給が開始されてから当該階調信号−(i,5,a)の供給が終了する直前までの期間とする。
そして、タイミングT23cでは、7段目の走査信号線G(7)の走査信号をHighとすることにより、7段目の走査信号線G(7)に接続された第1の薄膜トランジスタT(i,7,a)及び第2の薄膜トランジスタT(i,7,b)がオン状態となる。また、8段目の走査信号線G(8)の走査信号をHighとすることにより、8段目の走査信号線G(8)に接続された第1の薄膜トランジスタT(i,8,a)及び第2の薄膜トランジスタT(i,8,b)がオン状態となる。これにより、データ信号線S(i)に供給されている階調信号−(i,5,a)が7段目の画素行に対応する第1の画素電極E(i,7,a)及び第2の画素電極E(i,7,b)と、8段目の画素行に対応する第1の画素電極E(i,8,a)とに書き込まれ、7段目の画素行に対応する第1の表示画素P(i,7,a)及び第2の表示画素P(i,7,b)と、8段目の画素行に対応する第1の表示画素P(i,8,a)とにおいて階調信号−(i,5,a)に対応した表示が行われる。
即ち、タイミングT23cでは、前回フレームでは「+」書き込みであった階調信号が当該フレームでは「−」書き込みになる7段目の画素行に対応する第2の表示画素P(i,7,b)に対して、予め「−」書き込みを行なっておくという予備充電が開始される。そして、階調信号−(i,5,a)が7段目の画素行に対応する第2の表示画素P(i,7,b)に対しての予備充電信号を兼ねている。
次にタイミングT23dにおいて、5段目の走査信号線G(5)の走査信号をHighからLowにする。これにより、5段目の画素行に対応する第1の画素電極E(i,5,a)に階調信号−(i,5,a)が保持される。また、5段目の画素行に対応する第2の画素電極E(i,5,b)と6段目の画素行に対応する第1の画素電極E(i,6,a)との間の電気的な接続が5段目の走査信号線G(5)に接続された第2の薄膜トランジスタT(i,5,b)により遮断される。
このようにして、当該水平期間において、5段目の画素行に対応する第1の表示画素P(i,5,a)及び第2の表示画素P(i,5,b)の表示を行うための書き込みが行われる。
なお、タイミングT23dでは、7段目の走査信号線G(7)の走査信号をHighに維持したまま、8段目の走査信号線G(8)の走査信号も5段目の走査信号線G(5)の走査信号と同様にHighからLowにする。これにより、7段目の画素行に対応する第2の表示画素P(i,7,b)に階調信号−(i,5,a)が保持される。即ち、タイミングT23dでは、7段目の画素行に対応する第2の表示画素P(i,7,b)に対する上述した予備充電が終了される。
そして、以後の水平期間についても各段に対応した表示画素に対して順に上述したような階調信号の書き込みを行うことにより、当該表示装置1において映像信号に基づいた表示すべき適正な映像表示がなされることになる。
即ち、第2の実施形態においては、所定の画素行に対応する表示画素P(i,j,a)、P(i,j,b)の表示を行うための水平期間に、次々段の画素行に対応する第2の表示画素P(i,j+2,b)の予備充電を行なうことにより、各第2の表示画素に対して目的の表示が速やかに可能となるように構成されている。また、換言すると、所定の画素行に対応する表示画素P(i,j,a)、P(i,j,b)の表示を行うための水平期間よりも以前の水平期間において、当該画素行に対応する第2の表示画素P(i,j,b)の予備充電を行なうことにより、各第2の表示画素に対して目的の表示が速やかに可能となるように構成されている。
[第3の実施形態]
第3の実施形態における表示装置は、図1に示した表示装置1の概略全体構成と同様である。そして、第3の実施形態においては、各走査信号線G(j)をHigh(Vgh)とするタイミングが第2の実施形態とは異なる場合について説明する。
以下、図12に示すタイミングチャートに基づいて第3の実施形態における表示装置1の動作について説明する。ここで、図12においては、上から順に、データ信号線S(i)に供給される階調信号、1段目の走査信号線G(1)に供給される走査信号、2段目の走査信号線G(2)に供給される走査信号、3段目の走査信号線G(3)に供給される走査信号、4段目の走査信号線G(4)に供給される走査信号、5段目の走査信号線G(5)に供給される走査信号、6段目の走査信号線G(6)に供給される走査信号、7段目の走査信号線G(7)に供給される走査信号、8段目の走査信号線G(8)に供給される走査信号、9段目の走査信号線G(9)に供給される走査信号、3段目の画素行に対応する第1の画素電極E(i,3,a)における階調信号の印加状態、3段目の画素行に対応する第2の画素電極E(i,3,b)における階調信号の印加状態、4段目の画素行に対応する第1の画素電極E(i,4,a)における階調信号の印加状態、4段目の画素行に対応する第2の画素電極E(i,4,b)における階調信号の印加状態、5段目の画素行に対応する第1の画素電極E(i,5,a)における階調信号の印加状態、5段目の画素行に対応する第2の画素電極E(i,5,b)における階調信号の印加状態、6段目の画素行に対応する第1の画素電極E(i,6,a)における階調信号の印加状態、6段目の画素行に対応する第2の画素電極E(i,6,b)における階調信号の印加状態、7段目の画素行に対応する第1の画素電極E(i,7,a)における階調信号の印加状態、7段目の画素行に対応する第2の画素電極E(i,7,b)における階調信号の印加状態、8段目の画素行に対応する第1の画素電極E(i,8,a)における階調信号の印加状態、8段目の画素行に対応する第2の画素電極E(i,8,b)における階調信号の印加状態、共通電極18に供給されるコモン信号Vcomを示している。また、図12においても、データ信号線S(i)が供給する各階調信号は、画素データに対応した表示パネル10上での座標値で示している。なお、oldは、前回フレームに書き込まれた階調信号に基づいた印加状態を示している。
また、第3の実施形態においても、第1の画素電極E(i,j,a)に係る画素データと第2の画素電極E(i,j,b)に係る画素データとを1/2水平期間毎に交互にソースドライバ20に入力する。即ち、各水平期間の前半に、所定の画素行に対応した第2の画素電極E(i,j,b)に係る画素データを入力し、各水平期間の後半に、前記所定の画素行と同一の画素行に対応した第1の画素電極E(i,j,a)に係る画素データを入力する。また、1フレーム毎及び1水平期間毎に、入力される画素データのビット値(即ち階調信号の極性)が反転するように反転信号を制御する。そして、図12においても、画素データのビット反転が行なわれていない場合の階調信号に「+」の符号を付し、画素データのビット反転が行われた場合の階調信号に「−」の符号を付している。また、コモン信号Vcomの電圧レベルと階調信号の電圧レベルとの関係は例えば図9のように示される。
以上により、図12に示すように、当該フレームでの各画素行における第1の画素電極E(i,j,a)に係る階調信号と第2の画素電極E(i,j,b)に係る階調信号とが、−(i,1,b)、−(i,1,a)、+(i,2,b)、+(i,2,a)、−(i,3,b)、−(i,3,a)、…の順にデータ信号線S(i)へ時分割的に供給されることとなる。そして、このような階調信号のデータ信号線S(i)への供給が各フレームで繰り返し実行される。なお、各階調信号の極性はフレーム毎に反転されている。
一方、各走査信号線G(j)に入力する走査信号は、各フレームで3回ずつHigh(Vgh)とする。
まず、各フレームの所定の水平期間では、例えば3段目の画素行に対応する第1の表示画素P(i,3,a)及び第2の表示画素P(i,3,b)での表示のための階調信号の書き込みを行う。当該水平期間では、当該水平期間の開始タイミングT31aに同期させて、3段目の走査信号線G(3)の走査信号と4段目の走査信号線G(4)の走査信号とをそれぞれHighにする。ここで、当該水平期間において、3段目の走査信号線G(3)の走査信号をHighとする期間は、例えばデータ信号線S(i)に階調信号−(i,3,b)の供給が開始されてから当該階調信号−(i,3,b)の次に供給されることとなる階調信号−(i,3,a)の供給が終了する直前までの期間とする。また、当該水平期間において、4段目の走査信号線G(4)の走査信号をHighとする期間は、例えばデータ信号線S(i)に階調信号−(i,3,b)の供給が開始されてから当該階調信号−(i,3,b)の供給が終了する直前までの期間とする。
タイミングT31aで3段目の走査信号線G(3)の走査信号をHighとすることにより、3段目の走査信号線G(3)に接続された第1の薄膜トランジスタT(i,3,a)及び第2の薄膜トランジスタT(i,3,b)がオン状態となる。また、4段目の走査信号線G(4)の走査信号をHighとすることにより、4段目の走査信号線G(4)に接続された第1の薄膜トランジスタT(i,4,a)及び第2の薄膜トランジスタT(i,4,b)がオン状態となる。これにより、データ信号線S(i)に供給されている階調信号−(i,3,b)が3段目の画素行に対応する第1の画素電極E(i,3,a)及び第2の画素電極E(i,3,b)と、4段目の画素行に対応する第1の画素電極E(i,4,a)とに書き込まれ、3段目の画素行に対応する第1の表示画素P(i,3,a)及び第2の表示画素P(i,3,b)と、4段目の画素行に対応する第1の表示画素P(i,4,a)とにおいて階調信号−(i,3,b)に対応した表示が行われる。
次にタイミングT31bにおいて、3段目の走査信号線G(3)の走査信号をHighとしたままで4段目の走査信号線G(4)の走査信号をHighからLow(Vgl)にする。このタイミングT31bにおいては、3段目の走査信号線G(3)に接続された第2の薄膜トランジスタT(i,3,b)はオン状態のままであるが、4段目の走査信号線G(4)に接続された第1の薄膜トランジスタT(i,4,a)がオフ状態となる。このため、3段目の画素行に対応する第2の画素電極E(i,3,b)に当該座標に対応する階調信号−(i,3,b)が保持される。
また、タイミングT31bの直後のタイミングT31cでは、データ信号線S(i)に印加される階調信号が、−(i,3,b)から−(i,3,a)に切り換えられる。このため、3段目の画素行に対応する第1の画素電極E(i,3,a)には、引き続きオン状態になっている3段目の走査信号線G(3)に接続された第1の薄膜トランジスタT(i,3,a)を介して階調信号−(i,3,a)が書き込まれ、3段目の画素行に対応する第1の表示画素P(i,3,a)において階調信号−(i,3,a)に対応した表示が行われる。
ここで、このタイミングT31cにおいては、6段目の走査信号線G(6)の走査信号がHighにされる。6段目の走査信号線G(6)の走査信号をHighとする期間は、例えばデータ信号線S(i)に階調信号−(i,3,a)の供給が開始されてから当該階調信号−(i,3,a)の供給が終了する直前までの期間とする。
そして、タイミングT31cでは、6段目の走査信号線G(6)の走査信号をHighとすることにより、6段目の走査信号線G(6)に接続された第1の薄膜トランジスタT(i,6,a)がオン状態となる。これにより、データ信号線S(i)に供給されている階調信号−(i,3,a)が6段目の画素行に対応する第1の画素電極E(i,6,a)に書き込まれ、6段目の画素行に対応する第1の表示画素P(i,6,a)において階調信号−(i,3,a)に対応した表示が行われる。
さらに、タイミングT31cでは、7段目の走査信号線G(7)に接続された第1の薄膜トランジスタT(i,7,a)がオフ状態を維持したまま、6段目の走査信号線G(6)に接続された第2の薄膜トランジスタT(i,7,b)がオン状態となる。これにより、6段目の画素行に対応する第2の画素電極E(i,6,b)と7段目の画素行に対応する第1の画素電極E(i,7,a)とが、データ信号線S(i)とは遮断されたまま導通状態となり、両画素電極間では、前フレームに保持した階調信号が互いに中和される。即ち、フレーム毎に各画素電極に保持させる階調信号の極性を切り換える際に、前フレームにおいて両画素電極間で極性が異なるように保持された階調信号を当該フレームでの書き込みに先立ってこの両画素電極間で中和させておくことにより、当該フレームにおいて保持させるべき極性の階調信号を速やかに書き込めるようにしている。この第1次中和状態を図12では「±old」として示す。そして、タイミングT31cは、この第1次中和状態への移行期間が開始されるタイミングである。
次にタイミングT31dにおいて、3段目の走査信号線G(3)の走査信号をHighからLowにする。これにより、3段目の画素行に対応する第1の画素電極E(i,3,a)に階調信号−(i,3,a)が保持される。また、3段目の画素行に対応する第2の画素電極E(i,3,b)と4段目の画素行に対応する第1の画素電極E(i,4,a)との間の電気的な接続が3段目の走査信号線G(3)に接続された第2の薄膜トランジスタT(i,3,b)により遮断される。
このようにして、当該水平期間において、3段目の画素行に対応する第1の表示画素P(i,3,a)及び第2の表示画素P(i,3,b)の表示を行うための書き込みが行われる。
また、タイミングT31dでは、6段目の走査信号線G(6)の走査信号も3段目の走査信号線G(3)の走査信号と同様にHighからLowにする。これにより、6段目の画素行に対応する第2の画素電極E(i,6,b)と7段目の画素行に対応する第1の画素電極E(i,7,a)との間の電気的な接続が6段目の走査信号線G(6)に接続された第2の薄膜トランジスタT(i,6,b)により遮断され、上述した第1次中和状態への移行期間が終了する。
なお、6段目の画素行に対応する第1の画素電極E(i,6,a)においては、当該座標とは異なる階調信号−(i,3,a)が保持されることになるが、この保持された階調信号は、5段目の画素行に対応する第2の画素電極E(i,5,b)と6段目の画素行に対応する第1の画素電極E(i,6,a)との間での、後述する第2次中和状態によって活用される。
また、次の水平期間では、4段目の画素行に対応する第1の表示画素P(i,4,a)及び第2の表示画素P(i,4,b)の表示を行うための階調信号の書き込みが行われる。当該水平期間では、当該水平期間の開始タイミングT32aに同期させて、4段目の走査信号線G(4)の走査信号と5段目の走査信号線G(5)の走査信号とをそれぞれHighにする。ここで、当該水平期間において、4段目の走査信号線G(4)の走査信号をHighとする期間は、例えばデータ信号線S(i)に階調信号+(i,4,b)の供給が開始されてから当該階調信号+(i,4,b)の次に供給されることとなる階調信号+(i,4,a)の供給が終了する直前までの期間とする。また、当該水平期間において、5段目の走査信号線G(5)の走査信号をHighとする期間は、例えばデータ信号線S(i)に階調信号+(i,4,b)の供給が開始されてから当該階調信号+(i,4,b)の供給が終了する直前までの期間とする。
タイミングT32aで4段目の走査信号線G(4)の走査信号をHighとすることにより、上述したように、4段目の走査信号線G(4)に接続された第1の薄膜トランジスタT(i,4,a)及び第2の薄膜トランジスタT(i,4,b)がオン状態となる。また、5段目の走査信号線G(5)の走査信号をHighとすることにより、5段目の走査信号線G(5)に接続された第1の薄膜トランジスタT(i,5,a)及び第2の薄膜トランジスタT(i,5,b)がオン状態となる。これにより、データ信号線S(i)に供給されている階調信号+(i,4,b)が4段目の画素行に対応する第1の画素電極E(i,4,a)及び第2の画素電極E(i,4,b)と、5段目の画素行に対応する第1の画素電極E(i,5,a)とに書き込まれ、4段目の画素行に対応する第1の表示画素P(i,4,a)及び第2の表示画素P(i,4,b)と、5段目の画素行に対応する第1の表示画素P(i,5,a)とにおいて階調信号+(i,4,b)に対応した表示が行われる。
次にタイミングT32bにおいて、4段目の走査信号線G(4)の走査信号をHighとしたままで5段目の走査信号線G(5)の走査信号をHighからLowにする。このタイミングT32bにおいては、4段目の走査信号線G(4)に接続された第2の薄膜トランジスタT(i,4,b)はオン状態のままであるが、5段目の走査信号線G(5)に接続された第1の薄膜トランジスタT(i,5,a)がオフ状態となる。このため、4段目の画素行に対応する第2の画素電極E(i,4,b)に当該座標に対応する階調信号+(i,4,b)が保持される。
また、タイミングT32bの直後のタイミングT32cでは、データ信号線S(i)に印加される階調信号が、+(i,4,b)から+(i,4,a)に切り換えられる。このため、4段目の画素行に対応する第1の画素電極E(i,4,a)には、引き続きオン状態になっている4段目の走査信号線G(4)に接続された第1の薄膜トランジスタT(i,4,a)を介して階調信号+(i,4,a)が書き込まれ、4段目の画素行に対応する第1の表示画素P(i,4,a)において階調信号+(i,4,a)に対応した表示が行われる。
ここで、このタイミングT32cにおいては、7段目の走査信号線G(7)の走査信号がHighにされる。7段目の走査信号線G(7)の走査信号をHighとする期間は、例えばデータ信号線S(i)に階調信号+(i,4,a)の供給が開始されてから当該階調信号+(i,4,a)の供給が終了する直前までの期間とする。
そして、タイミングT32cでは、7段目の走査信号線G(7)の走査信号をHighとすることにより、7段目の走査信号線G(7)に接続された第1の薄膜トランジスタT(i,7,a)がオン状態となる。これにより、データ信号線S(i)に供給されている階調信号+(i,4,a)が7段目の画素行に対応する第1の画素電極E(i,7,a)に書き込まれ、7段目の画素行に対応する第1の表示画素P(i,7,a)において階調信号+(i,4,a)に対応した表示が行われる。一方、7段目の画素行に対応する第2の画素電極E(i,7,b)と8段目の画素行に対応する第1の表示画素P(i,8,a)との間では、上述した第1次中和状態への移行期間が開始される。
次にタイミングT32dにおいて、4段目の走査信号線G(4)の走査信号をHighからLowにする。これにより、4段目の画素行に対応する第1の画素電極E(i,4,a)に階調信号+(i,4,a)が保持される。また、4段目の画素行に対応する第2の画素電極E(i,4,b)と5段目の画素行に対応する第1の画素電極E(i,5,a)との間の電気的な接続が4段目の走査信号線G(4)に接続された第2の薄膜トランジスタT(i,4,b)により遮断される。
このようにして、当該水平期間において、4段目の画素行に対応する第1の表示画素P(i,4,a)及び第2の表示画素P(i,4,b)の表示を行うための書き込みが行われる。
また、タイミングT32dでは、7段目の走査信号線G(7)の走査信号も4段目の走査信号線G(4)の走査信号と同様にHighからLowにする。これにより、7段目の画素行に対応する第2の画素電極E(i,7,b)と8段目の画素行に対応する第1の画素電極E(i,8,a)との間の電気的な接続が7段目の走査信号線G(7)に接続された第2の薄膜トランジスタT(i,7,b)により遮断され、これらの画素電極間での上述した第1次中和状態への移行期間が終了する。
なお、7段目の画素行に対応する第1の画素電極E(i,7,a)においては、当該座標とは異なる階調信号+(i,4,a)が保持されることになるが、この保持された階調信号は、6段目の画素行に対応する第2の画素電極E(i,6,b)と7段目の画素行に対応する第1の画素電極E(i,7,a)との間での、後述する第2次中和状態によって活用される。
また、次の水平期間では、5段目の画素行に対応する第1の表示画素P(i,5,a)及び第2の表示画素P(i,5,b)の表示を行うための階調信号の書き込みが行われる。当該水平期間では、当該水平期間の開始タイミングT33aに同期させて、5段目の走査信号線G(5)の走査信号と6段目の走査信号線G(6)の走査信号とをそれぞれHighにする。ここで、当該水平期間において、5段目の走査信号線G(5)の走査信号をHighとする期間は、例えばデータ信号線S(i)に階調信号−(i,5,b)の供給が開始されてから当該階調信号−(i,5,b)の次に供給されることとなる階調信号−(i,5,a)の供給が終了する直前までの期間とする。また、当該水平期間において、6段目の走査信号線G(6)の走査信号をHighとする期間は、例えばデータ信号線S(i)に階調信号−(i,5,b)の供給が開始されてから当該階調信号−(i,5,b)の供給が終了する直前までの期間とする。
タイミングT33aで5段目の走査信号線G(5)の走査信号をHighとすることにより、上述したように、5段目の走査信号線G(5)に接続された第1の薄膜トランジスタT(i,5,a)及び第2の薄膜トランジスタT(i,5,b)がオン状態となる。また、6段目の走査信号線G(6)の走査信号をHighとすることにより、6段目の走査信号線G(6)に接続された第1の薄膜トランジスタT(i,6,a)及び第2の薄膜トランジスタT(i,6,b)がオン状態となる。これにより、データ信号線S(i)に供給されている階調信号−(i,5,b)が5段目の画素行に対応する第1の画素電極E(i,5,a)及び第2の画素電極E(i,5,b)と、6段目の画素行に対応する第1の画素電極E(i,6,a)とに書き込まれ、5段目の画素行に対応する第1の表示画素P(i,5,a)及び第2の表示画素P(i,5,b)と、6段目の画素行に対応する第1の表示画素P(i,6,a)とにおいて階調信号−(i,5,b)に対応した表示が行われる。
また、タイミングT33aでは、7段目の走査信号線G(7)に接続された第1の薄膜トランジスタT(i,7,a)がオフ状態を維持したまま、6段目の走査信号線G(6)に接続された第2の薄膜トランジスタT(i,6,b)がオン状態となるため、6段目の画素行に対応する第2の画素電極E(i,6,b)と7段目の画素行に対応する第1の画素電極E(i,7,a)とは、データ信号線S(i)とは遮断されたまま導通状態となり、両画素電極間では、これまで保持していた階調信号が互いに中和される。ここでの中和状態を上述した第1次中和状態とは区別するために第2次中和状態とする。
ここで、これまで保持していた階調信号は、6段目の画素行に対応する第2の画素電極E(i,6,b)では上述した「±old」である。また、7段目の画素行に対応する第1の画素電極E(i,7,a)では上述した階調信号+(i,4,a)であり、極性が「+」の階調信号が保持されている。従って、第2次中和状態では、より「+」側の階調信号に近づくように中和される。この「+」側の階調信号に近づくように中和される第2次中和状態を図12では「+±」として示す。
即ち、タイミングT33aでは、前回フレームでは「−」書き込みであった階調信号が当該フレームでは「+」書き込みになる6段目の画素行に対応する第2の表示画素P(i,6,b)に対して、予め「+」書き込みを行なっておくという予備充電のための第2次中和状態が開始される。そして、階調信号+(i,4,a)が6段目の画素行に対応する第2の表示画素P(i,6,b)に対しての予備充電信号を兼ねている。
次にタイミングT33bにおいて、5段目の走査信号線G(5)の走査信号をHighとしたままで6段目の走査信号線G(6)の走査信号をHighからLowにする。このタイミングT33bにおいては、5段目の走査信号線G(5)に接続された第2の薄膜トランジスタT(i,5,b)はオン状態のままであるが、6段目の走査信号線G(6)に接続された第1の薄膜トランジスタT(i,6,a)がオフ状態となる。このため、5段目の画素行に対応する第2の画素電極E(i,5,b)に当該座標に対応する階調信号−(i,5,b)が保持される。また、6段目の画素行に対応する第2の画素電極E(i,6,b)と7段目の画素行に対応する第1の画素電極E(i,7,a)との間の電気的な接続が6段目の走査信号線G(6)に接続された第2の薄膜トランジスタT(i,6,b)により遮断され、上述した第2次中和状態への移行期間が終了する。
また、タイミングT33bの直後のタイミングT33cでは、データ信号線S(i)に印加される階調信号が、−(i,5,b)から−(i,5,a)に切り換えられる。このため、5段目の画素行に対応する第1の画素電極E(i,5,a)には、引き続きオン状態になっている5段目の走査信号線G(5)に接続された第1の薄膜トランジスタT(i,5,a)を介して階調信号−(i,5,a)が書き込まれ、5段目の画素行に対応する第1の表示画素P(i,5,a)において階調信号−(i,5,a)に対応した表示が行われる。
ここで、このタイミングT33cにおいては、8段目の走査信号線G(8)の走査信号がHighにされる。8段目の走査信号線G(8)の走査信号をHighとする期間は、例えばデータ信号線S(i)に階調信号−(i,5,a)の供給が開始されてから当該階調信号−(i,5,a)の供給が終了する直前までの期間とする。
そして、タイミングT33cでは、8段目の画素行に対応する第2の画素電極E(i,8,b)と9段目の画素行に対応する第1の表示画素P(i,9,a)との間での、上述した第1次中和状態への移行期間が開始される。
次にタイミングT33dにおいて、5段目の走査信号線G(5)の走査信号をHighからLowにする。これにより、5段目の画素行に対応する第1の画素電極E(i,5,a)に階調信号−(i,5,a)が保持される。また、5段目の画素行に対応する第2の画素電極E(i,5,b)と6段目の画素行に対応する第1の画素電極E(i,6,a)との間の電気的な接続が5段目の走査信号線G(5)に接続された第2の薄膜トランジスタT(i,5,b)により遮断される。
このようにして、当該水平期間において、5段目の画素行に対応する第1の表示画素P(i,5,a)及び第2の表示画素P(i,5,b)の表示を行うための書き込みが行われる。
また、タイミングT33dでは、8段目の走査信号線G(8)の走査信号も5段目の走査信号線G(5)の走査信号と同様にHighからLowにする。これにより、8段目の画素行に対応する第2の画素電極E(i,8,b)と9段目の画素行に対応する第1の画素電極E(i,9,a)との間の電気的な接続が8段目の走査信号線G(8)に接続された第2の薄膜トランジスタT(i,8,b)により遮断され、これらの画素電極間での上述した第1次中和状態への移行期間が終了する。また、このときに、8段目の画素行に対応する第1の画素電極E(i,8,a)において保持された階調信号−(i,5,a)は、7段目の画素行に対応する第2の画素電極E(i,7,b)と8段目の画素行に対応する第1の画素電極E(i,8,a)との間での、第2次中和状態によって活用される。
また、次の水平期間では、6段目の画素行に対応する第1の表示画素P(i,6,a)及び第2の表示画素P(i,6,b)の表示を行うための階調信号の書き込みが行われる。当該水平期間では、当該水平期間の開始タイミングT34aに同期させて、6段目の走査信号線G(6)の走査信号と7段目の走査信号線G(7)の走査信号とをそれぞれHighにする。ここで、当該水平期間において、6段目の走査信号線G(6)の走査信号をHighとする期間は、例えばデータ信号線S(i)に階調信号+(i,6,b)の供給が開始されてから当該階調信号+(i,6,b)の次に供給されることとなる階調信号+(i,6,a)の供給が終了する直前までの期間とする。また、当該水平期間において、7段目の走査信号線G(7)の走査信号をHighとする期間は、例えばデータ信号線S(i)に階調信号+(i,6,b)の供給が開始されてから当該階調信号+(i,6,b)の供給が終了する直前までの期間とする。
タイミングT34aで6段目の走査信号線G(6)の走査信号をHighとすることにより、上述したように、6段目の走査信号線G(6)に接続された第1の薄膜トランジスタT(i,6,a)及び第2の薄膜トランジスタT(i,6,b)がオン状態となる。また、7段目の走査信号線G(7)の走査信号をHighとすることにより、7段目の走査信号線G(7)に接続された第1の薄膜トランジスタT(i,7,a)及び第2の薄膜トランジスタT(i,7,b)がオン状態となる。これにより、データ信号線S(i)に供給されている階調信号+(i,6,b)が6段目の画素行に対応する第1の画素電極E(i,6,a)及び第2の画素電極E(i,6,b)と、7段目の画素行に対応する第1の画素電極E(i,7,a)とに書き込まれ、6段目の画素行に対応する第1の表示画素P(i,6,a)及び第2の表示画素P(i,6,b)と、7段目の画素行に対応する第1の表示画素P(i,7,a)とにおいて階調信号+(i,6,b)に対応した表示が行われる。
このとき、6段目の画素行に対応する第2の画素電極E(i,6,b)には、上述した第1次中和状態と第2次中和状態とを経た予備充電によって、階調信号+(i,6,b)に比較的近い電位の階調信号「+±」が予め書き込まれているため、6段目の画素行に対応する第2の画素電極E(i,6,b)に階調信号+(i,6,b)が書き込まれた際に、6段目の画素行に対応する第2の表示画素P(i,6,b)では、速やかに階調信号+(i,6,b)に対応した表示を行うことができる。
また、タイミングT34aでは、8段目の走査信号線G(8)に接続された第1の薄膜トランジスタT(i,8,a)がオフ状態を維持したまま、7段目の走査信号線G(7)に接続された第2の薄膜トランジスタT(i,7,b)がオン状態となるため、7段目の画素行に対応する第2の画素電極E(i,7,b)と8段目の画素行に対応する第1の画素電極E(i,8,a)とは、データ信号線S(i)とは遮断されたまま導通状態となり、両画素電極間では、これまで保持していた階調信号が互いに中和される。即ち、7段目の画素行に対応する第2の画素電極E(i,7,b)と8段目の画素行に対応する第1の画素電極E(i,8,a)との間で、上述した第2次中和状態になる。
ところで、これまで保持していた階調信号は、7段目の画素行に対応する第2の画素電極E(i,7,b)では上述した「±old」である。また、8段目の画素行に対応する第1の画素電極E(i,8,a)では上述した階調信号−(i,5,a)であり、極性が「−」の階調信号が保持されている。従って、ここでの第2次中和状態では、より「−」側の階調信号に近づくように中和される。この「−」側の階調信号に近づくように中和される第2次中和状態を図12では「−±」として示す。
即ち、タイミングT34aでは、前回フレームでは「+」書き込みであった階調信号が当該フレームでは「−」書き込みになる7段目の画素行に対応する第2の表示画素P(i,7,b)に対して、予め「−」書き込みを行なっておくという予備充電のための第2次中和状態が開始される。そして、階調信号−(i,5,a)が7段目の画素行に対応する第2の表示画素P(i,7,b)に対しての予備充電信号を兼ねている。
次にタイミングT34bにおいて、6段目の走査信号線G(6)の走査信号をHighとしたままで7段目の走査信号線G(7)の走査信号をHighからLowにする。このタイミングT34bにおいては、6段目の走査信号線G(6)に接続された第2の薄膜トランジスタT(i,6,b)はオン状態のままであるが、7段目の走査信号線G(7)に接続された第1の薄膜トランジスタT(i,7,a)がオフ状態となる。このため、6段目の画素行に対応する第2の画素電極E(i,6,b)に当該座標に対応する階調信号+(i,6,b)が保持される。また、7段目の画素行に対応する第2の画素電極E(i,7,b)と8段目の画素行に対応する第1の画素電極E(i,8,a)との間の電気的な接続が7段目の走査信号線G(7)に接続された第2の薄膜トランジスタT(i,7,b)により遮断され、上述した第2次中和状態への移行期間が終了する。
また、タイミングT34bの直後のタイミングT34cでは、データ信号線S(i)に印加される階調信号が、+(i,6,b)から+(i,6,a)に切り換えられる。このため、6段目の画素行に対応する第1の画素電極E(i,6,a)には、引き続きオン状態になっている6段目の走査信号線G(6)に接続された第1の薄膜トランジスタT(i,6,a)を介して階調信号+(i,6,a)が書き込まれ、6段目の画素行に対応する第1の表示画素P(i,6,a)において階調信号+(i,6,a)に対応した表示が行われる。
ここで、このタイミングT34cにおいては、9段目の走査信号線G(9)の走査信号がHighにされる。9段目の走査信号線G(9)の走査信号をHighとする期間は、例えばデータ信号線S(i)に階調信号+(i,6,a)の供給が開始されてから当該階調信号+(i,6,a)の供給が終了する直前までの期間とする。
そして、タイミングT34cでは、9段目の画素行に対応する第2の画素電極E(i,9,b)と10段目の画素行に対応する第1の表示画素P(i,10,a)との間での、上述した第1次中和状態への移行期間が開始される。
次にタイミングT34dにおいて、6段目の走査信号線G(6)の走査信号をHighからLowにする。これにより、6段目の画素行に対応する第1の画素電極E(i,6,a)に階調信号+(i,6,a)が保持される。また、6段目の画素行に対応する第2の画素電極E(i,6,b)と7段目の画素行に対応する第1の画素電極E(i,7,a)との間の電気的な接続が6段目の走査信号線G(6)に接続された第2の薄膜トランジスタT(i,6,b)により遮断される。
このようにして、当該水平期間において、6段目の画素行に対応する第1の表示画素P(i,6,a)及び第2の表示画素P(i,6,b)の表示を行うための書き込みが行われる。
また、タイミングT34dでは、9段目の走査信号線G(9)の走査信号も6段目の走査信号線G(6)の走査信号と同様にHighからLowにする。これにより、9段目の画素行に対応する第2の画素電極E(i,9,b)と10段目の画素行に対応する第1の画素電極E(i,10,a)との間の電気的な接続が9段目の走査信号線G(9)に接続された第2の薄膜トランジスタT(i,9,b)により遮断され、これらの画素電極間での上述した第1次中和状態への移行期間が終了する。
そして、以後の水平期間についても各段に対応した表示画素に対して順に上述したような階調信号の書き込みを行うことにより、当該表示装置1において映像信号に基づいた表示すべき適正な映像表示がなされることになる。
即ち、第3の実施形態においては、所定の画素行に対応する表示画素P(i,j,a)、P(i,j,b)の表示を行うための水平期間に次々々段の画素行に対応する第2の表示画素P(i,j+3,b)に対して第1の予備充電を行ない、更に、表示画素P(i,j+2,a)、P(i,j+2,b)の表示を行うための水平期間にも同じ表示画素に対して第2の予備充電を行なうことにより、各第2の表示画素に対して目的の表示が速やかに可能となるように構成されている。また、換言すると、所定の画素行に対応する表示画素P(i,j,a)、P(i,j,b)の表示を行うための水平期間よりも以前の水平期間において、当該画素行に対応する第2の表示画素P(i,j,b)の予備充電を2度行なうことにより、各第2の表示画素に対して目的の表示が速やかに可能となるように構成されている。
[第4の実施形態]
第4の実施形態における表示装置は、図1に示した表示装置1の概略全体構成と同様である。そして、上述の第1の実施形態、第2の実施形態及び第3の実施形態では、図13に示すように、隣接する画素行間で保持される階調信号の極性が異なるとともに、隣接する画素列間で保持される階調信号の極性が等しい、所謂ライン反転駆動の場合について説明したが、第4の実施形態においては、図14に示すように、隣接する画素行間で保持される階調信号の極性が等しくなるとともに、隣接する画素列間で保持される階調信号の極性が異なる、所謂カラム反転駆動の場合について説明する。
以下、図15に示すタイミングチャートに基づいて第4の実施形態における表示装置1の動作について説明する。ここで、図15においては、上から順に、データ信号線S(i)に供給される階調信号、1段目の走査信号線G(1)に供給される走査信号、2段目の走査信号線G(2)に供給される走査信号、3段目の走査信号線G(3)に供給される走査信号、4段目の走査信号線G(4)に供給される走査信号、5段目の走査信号線G(5)に供給される走査信号、6段目の走査信号線G(6)に供給される走査信号、3段目の画素行に対応する第1の画素電極E(i,3,a)における階調信号の印加状態、3段目の画素行に対応する第2の画素電極E(i,3,b)における階調信号の印加状態、4段目の画素行に対応する第1の画素電極E(i,4,a)における階調信号の印加状態、4段目の画素行に対応する第2の画素電極E(i,4,b)における階調信号の印加状態、5段目の画素行に対応する第1の画素電極E(i,5,a)における階調信号の印加状態、5段目の画素行に対応する第2の画素電極E(i,5,b)における階調信号の印加状態、6段目の画素行に対応する第1の画素電極E(i,6,a)における階調信号の印加状態、6段目の画素行に対応する第2の画素電極E(i,6,b)における階調信号の印加状態、共通電極18に供給されるコモン信号Vcomを示している。また、図15においてもデータ信号線S(i)が供給する各階調信号は、画素データに対応した表示パネル10上での座標値で示している。なお、oldは、前回フレームに書き込まれた階調信号に基づいた印加状態を示している。
第4の実施形態における表示装置1においては、第1の画素電極E(i,j,a)に係る画素データと第2の画素電極E(i,j,b)に係る画素データとを1/2水平期間毎に交互にソースドライバ20に入力する。即ち、各水平期間の前半に、所定の画素行に対応した第2の画素電極E(i,j,b)に係る画素データを入力し、各水平期間の後半に、前記所定の画素行と同一の画素行に対応した第1の画素電極E(i,j,a)に係る画素データを入力する。また、1フレーム毎に、入力される画素データのビット値(即ち階調信号の極性)が反転するように反転信号を制御する。そして、図15においては、画素データのビット反転が行なわれていない場合の階調信号に「+」の符号を付し、画素データのビット反転が行われた場合の階調信号に「−」の符号を付している。また、コモン信号Vcomの電圧レベルと階調信号の電圧レベルとの関係は例えば図9のように示される。
ここで、第4の実施形態では、第1の表示画素P(i,j,a)の表示のために第1の画素電極E(i,j,a)に書き込まれる階調信号の極性と、第2の表示画素P(i,j,b)の表示のために第2の画素電極E(i,j,b)に書き込まれる階調信号の極性とが、当該フレーム内で異なるように反転信号が制御されている。
以上により、図15に示すように、当該フレームでの各画素行における第1の画素電極E(i,j,a)に係る階調信号と第2の画素電極E(i,j,b)に係る階調信号とが、+(i,1,b)、−(i,1,a)、+(i,2,b)、−(i,2,a)、+(i,3,b)、−(i,3,a)、…の順にデータ信号線S(i)へ時分割的に供給されることとなる。そして、このような階調信号のデータ信号線S(i)への供給が各フレームで繰り返し実行される。なお、各階調信号の極性はフレーム毎に反転されている。
一方、各走査信号線G(j)に入力する走査信号は、各フレームで2回ずつHigh(Vgh)とする。
まず、各フレームの所定の水平期間では、例えば3段目の画素行に対応する第1の表示画素P(i,3,a)及び第2の表示画素P(i,3,b)での表示のための階調信号の書き込みを行う。当該水平期間では、当該水平期間の開始タイミングT41aに同期させて、3段目の走査信号線G(3)の走査信号と4段目の走査信号線G(4)の走査信号とをそれぞれHighにする。ここで、当該水平期間において、3段目の走査信号線G(3)の走査信号をHighとする期間は、例えばデータ信号線S(i)に階調信号+(i,3,b)の供給が開始されてから当該階調信号−(i,3,b)の次に供給されることとなる階調信号−(i,3,a)の供給が終了する直前までの期間とする。また、当該水平期間において、4段目の走査信号線G(4)の走査信号をHighとする期間は、例えばデータ信号線S(i)に階調信号+(i,3,b)の供給が開始されてから当該階調信号+(i,3,b)の供給が終了する直前までの期間とする。
タイミングT41aで3段目の走査信号線G(3)の走査信号をHighとすることにより、3段目の走査信号線G(3)に接続された第1の薄膜トランジスタT(i,3,a)及び第2の薄膜トランジスタT(i,3,b)がオン状態となる。また、4段目の走査信号線G(4)の走査信号をHighとすることにより、4段目の走査信号線G(4)に接続された第1の薄膜トランジスタT(i,4,a)及び第2の薄膜トランジスタT(i,4,b)がオン状態となる。これにより、データ信号線S(i)に供給されている階調信号+(i,3,b)が3段目の画素行に対応する第1の画素電極E(i,3,a)及び第2の画素電極E(i,3,b)と、4段目の画素行に対応する第1の画素電極E(i,4,a)とに書き込まれ、3段目の画素行に対応する第1の表示画素P(i,3,a)及び第2の表示画素P(i,3,b)と、4段目の画素行に対応する第1の表示画素P(i,4,a)とにおいて階調信号+(i,3,b)に対応した表示が行われる。
次にタイミングT41bにおいて、3段目の走査信号線G(3)の走査信号をHighとしたままで4段目の走査信号線G(4)の走査信号をHighからLow(Vgl)にする。このタイミングT41bにおいては、3段目の走査信号線G(3)に接続された第2の薄膜トランジスタT(i,3,b)はオン状態のままであるが、4段目の走査信号線G(4)に接続された第1の薄膜トランジスタT(i,4,a)がオフ状態となる。このため、3段目の画素行に対応する第2の画素電極E(i,3,b)に当該座標に対応する階調信号+(i,3,b)が保持される。なお、4段目の画素行に対応する第1の画素電極E(i,4,a)においては、当該座標とは異なる階調信号+(i,3,b)が保持されることになるが、この状態は後述するように、大凡1水平期間から2水平期間のうちに解消される。
また、タイミングT41bでは、その直後にデータ信号線S(i)に印加される階調信号が、+(i,3,b)から−(i,3,a)に切り換えられる。このため、3段目の画素行に対応する第1の画素電極E(i,3,a)には、引き続きオン状態になっている3段目の走査信号線G(3)に接続された第1の薄膜トランジスタT(i,3,a)を介して階調信号−(i,3,a)が書き込まれ、3段目の画素行に対応する第1の表示画素P(i,3,a)において階調信号−(i,3,a)に対応した表示が行われる。
次にタイミングT41cにおいて、3段目の走査信号線G(3)の走査信号をHighからLowにする。これにより、3段目の画素行に対応する第1の画素電極E(i,3,a)に階調信号−(i,3,a)が保持される。また、3段目の画素行に対応する第2の画素電極E(i,3,b)と4段目の画素行に対応する第1の画素電極E(i,4,a)との間の電気的な接続が3段目の走査信号線G(3)に接続された第2の薄膜トランジスタT(i,3,b)により遮断される。
このようにして、当該水平期間において、3段目の画素行に対応する第1の表示画素P(i,3,a)及び第2の表示画素P(i,3,b)の表示を行うための書き込みが行われる。
また、次の水平期間では、4段目の画素行に対応する第1の表示画素P(i,4,a)及び第2の表示画素P(i,4,b)の表示を行うための階調信号の書き込みが行われる。当該水平期間では、当該水平期間の開始タイミングT42aに同期させて、4段目の走査信号線G(4)の走査信号と5段目の走査信号線G(5)の走査信号とをそれぞれHighにする。ここで、当該水平期間において、4段目の走査信号線G(4)の走査信号をHighとする期間は、例えばデータ信号線S(i)に階調信号+(i,4,b)の供給が開始されてから当該階調信号+(i,4,b)の次に供給されることとなる階調信号−(i,4,a)の供給が終了する直前までの期間とする。また、当該水平期間において、5段目の走査信号線G(5)の走査信号をHighとする期間は、例えばデータ信号線S(i)に階調信号+(i,4,b)の供給が開始されてから当該階調信号+(i,4,b)の供給が終了する直前までの期間とする。
タイミングT42aで4段目の走査信号線G(4)の走査信号をHighとすることにより、上述したように、4段目の走査信号線G(4)に接続された第1の薄膜トランジスタT(i,4,a)及び第2の薄膜トランジスタT(i,4,b)がオン状態となる。また、5段目の走査信号線G(5)の走査信号をHighとすることにより、5段目の走査信号線G(5)に接続された第1の薄膜トランジスタT(i,5,a)及び第2の薄膜トランジスタT(i,5,b)がオン状態となる。これにより、データ信号線S(i)に供給されている階調信号+(i,4,b)が4段目の画素行に対応する第1の画素電極E(i,4,a)及び第2の画素電極E(i,4,b)と、5段目の画素行に対応する第1の画素電極E(i,5,a)とに書き込まれ、4段目の画素行に対応する第1の表示画素P(i,4,a)及び第2の表示画素P(i,4,b)と、5段目の画素行に対応する第1の表示画素P(i,5,a)とにおいて階調信号+(i,4,b)に対応した表示が行われる。
次にタイミングT42bにおいて、4段目の走査信号線G(4)の走査信号をHighとしたままで5段目の走査信号線G(5)の走査信号をHighからLowにする。このタイミングT42bにおいては、2段目の走査信号線G(4)に接続された第2の薄膜トランジスタT(i,4,b)がオン状態のままであるが、5段目の走査信号線G(5)に接続された第1の薄膜トランジスタT(i,5,a)がオフ状態となる。このため、4段目の画素行に対応する第2の画素電極E(i,4,b)に当該座標に対応する階調信号+(i,4,b)が保持される。なお、5段目の画素行に対応する第1の画素電極E(i,5,a)においては、当該座標とは異なる階調信号+(i,4,b)が保持されることになるが、この状態も、大凡1水平期間から2水平期間のうちに解消される。
また、タイミングT42bでは、その直後にデータ信号線S(i)に印加される階調信号が、+(i,4,b)から−(i,4,a)に切り換えられる。このため、4段目の画素行に対応する第1の画素電極E(i,4,a)には、引き続きオン状態になっている4段目の走査信号線G(4)に接続された第1の薄膜トランジスタT(i,4,a)を介して階調信号−(i,4,a)が書き込まれ、4段目の画素行に対応する第1の表示画素P(i,4,a)において階調信号−(i,4,a)に対応した表示が行われる。即ち、当該座標とは異なる階調信号に基づいた表示が解消され、当該座標に対応した階調信号に基づいた表示が行われる。
次にタイミングT42cにおいて、4段目の走査信号線G(4)の走査信号をHighからLowにする。これにより、4段目の画素行に対応する第1の画素電極E(i,4,a)に階調信号−(i,4,a)が保持される。また、4段目の画素行に対応する第2の画素電極E(i,4,b)と5段目の画素行に対応する第1の画素電極E(i,5,a)との間の電気的な接続が4段目の走査信号線G(4)に接続された第2の薄膜トランジスタT(i,4,b)により遮断される。
このようにして、当該水平期間において、4段目の画素行に対応する第1の表示画素P(i,4,a)及び第2の表示画素P(i,4,b)の表示を行うための書き込みが行われる。
そして、以後の水平期間についても各段に対応した表示画素に対して順に上述したような階調信号の書き込みを行うことにより、当該表示装置1において映像信号に基づいた表示すべき適正な映像表示がなされることになる。
なお、上述の第4の実施形態では、タイミングT41aで4段目の走査信号線G(4)の走査信号をHighとした場合について説明したが、4段目の走査信号線G(4)の走査信号を各フレームで最初にHighとするタイミングは、図16に示すように、タイミングT41aに対して1/2水平期間だけ前のタイミングT41xまでの間としてもよい。また同様に、5段目の走査信号線G(5)の走査信号を各フレームで最初にHighとするタイミングは、タイミングT42aに対して1/2水平期間だけ前のタイミングT42xまでの間としてもよい。即ち、各走査信号線G(j)の走査信号を各フレームで最初にHighとするタイミングは、図15で示したタイミングに対して1/2水平期間だけ前のタイミングまでの間としてもよい。
[第5の実施形態]
第5の実施形態における表示装置は、図1に示した表示装置1の概略全体構成と同様である。そして、第5の実施形態においては、各走査信号線G(j)に入力する走査信号を各フレームで3回ずつHigh(Vgh)とし、且つ、カラム反転駆動する場合について説明する。
以下、図17に示すタイミングチャートに基づいて第5の実施形態における表示装置1の動作について説明する。ここで、図17においては、上から順に、データ信号線S(i)に供給される階調信号、1段目の走査信号線G(1)に供給される走査信号、2段目の走査信号線G(2)に供給される走査信号、3段目の走査信号線G(3)に供給される走査信号、4段目の走査信号線G(4)に供給される走査信号、5段目の走査信号線G(5)に供給される走査信号、6段目の走査信号線G(6)に供給される走査信号、7段目の走査信号線G(7)に供給される走査信号、8段目の走査信号線G(8)に供給される走査信号、3段目の画素行に対応する第1の画素電極E(i,3,a)における階調信号の印加状態、3段目の画素行に対応する第2の画素電極E(i,3,b)における階調信号の印加状態、4段目の画素行に対応する第1の画素電極E(i,4,a)における階調信号の印加状態、4段目の画素行に対応する第2の画素電極E(i,4,b)における階調信号の印加状態、5段目の画素行に対応する第1の画素電極E(i,5,a)における階調信号の印加状態、5段目の画素行に対応する第2の画素電極E(i,5,b)における階調信号の印加状態、6段目の画素行に対応する第1の画素電極E(i,6,a)における階調信号の印加状態、6段目の画素行に対応する第2の画素電極E(i,6,b)における階調信号の印加状態、7段目の画素行に対応する第1の画素電極E(i,7,a)における階調信号の印加状態、7段目の画素行に対応する第2の画素電極E(i,7,b)における階調信号の印加状態、共通電極18に供給されるコモン信号Vcomを示している。また、図17においても、データ信号線S(i)が供給する各階調信号は、画素データに対応した表示パネル10上での座標値で示している。なお、oldは、前回フレームに書き込まれた階調信号に基づいた印加状態を示している。
また、第5の実施形態においても、第1の画素電極E(i,j,a)に係る画素データと第2の画素電極E(i,j,b)に係る画素データとを1/2水平期間毎に交互にソースドライバ20に入力する。即ち、各水平期間の前半に、所定の画素行に対応した第2の画素電極E(i,j,b)に係る画素データを入力し、各水平期間の後半に、前記所定の画素行と同一の画素行に対応した第1の画素電極E(i,j,a)に係る画素データを入力する。また、1フレーム毎に、入力される画素データのビット値(即ち階調信号の極性)が反転するように反転信号を制御する。そして、図17においても、画素データのビット反転が行なわれていない場合の階調信号に「+」の符号を付し、画素データのビット反転が行われた場合の階調信号に「−」の符号を付している。また、コモン信号Vcomの電圧レベルと階調信号の電圧レベルとの関係は例えば図9のように示される。
ここで、第5の実施形態では、第1の表示画素P(i,j,a)の表示のために第1の画素電極E(i,j,a)に書き込まれる階調信号の極性と、第2の表示画素P(i,j,b)の表示のために第2の画素電極E(i,j,b)に書き込まれる階調信号の極性とが、当該フレーム内で異なるように反転信号が制御されている。
以上により、図17に示すように、当該フレームでの各画素行における第1の画素電極E(i,j,a)に係る階調信号と第2の画素電極E(i,j,b)に係る階調信号とが、+(i,1,b)、−(i,1,a)、+(i,2,b)、−(i,2,a)、+(i,3,b)、−(i,3,a)、…の順にデータ信号線S(i)へ時分割的に供給されることとなる。そして、このような階調信号のデータ信号線S(i)への供給が各フレームで繰り返し実行される。なお、各階調信号の極性はフレーム毎に反転されている。
一方、各走査信号線G(j)に入力する走査信号は、各フレームで3回ずつHigh(Vgh)とする。
まず、各フレームの所定の水平期間では、例えば3段目の画素行に対応する第1の表示画素P(i,3,a)及び第2の表示画素P(i,3,b)での表示のための階調信号の書き込みを行う。当該水平期間では、当該水平期間の開始タイミングT51aに同期させて、3段目の走査信号線G(3)の走査信号、4段目の走査信号線G(4)の走査信号及び5段目の走査信号線G(5)の走査信号をHighにする。そして、当該水平期間において、3段目の走査信号線G(3)の走査信号をHighとする期間は、例えばデータ信号線S(i)に階調信号+(i,3,b)の供給が開始されてから当該階調信号+(i,3,b)の次に供給されることとなる階調信号−(i,3,a)の供給が終了する直前までの期間とする。また、当該水平期間において、4段目の走査信号線G(4)の走査信号及び5段目の走査信号線G(5)の走査信号をHighにする期間は、例えばデータ信号線S(i)に階調信号+(i,3,b)の供給が開始されてから当該階調信号+(i,3,b)の供給が終了する直前までの期間とする。
タイミングT51aで3段目の走査信号線G(3)の走査信号をHighとすることにより、3段目の走査信号線G(3)に接続された第1の薄膜トランジスタT(i,3,a)及び第2の薄膜トランジスタT(i,3,b)がオン状態となる。また、4段目の走査信号線G(4)の走査信号をHighとすることにより、4段目の走査信号線G(4)に接続された第1の薄膜トランジスタT(i,4,a)及び第2の薄膜トランジスタT(i,4,b)がオン状態となる。これにより、データ信号線S(i)に供給されている階調信号+(i,3,b)が3段目の画素行に対応する第1の画素電極E(i,3,a)及び第2の画素電極E(i,3,b)と、4段目の画素行に対応する第1の画素電極E(i,4,a)とに書き込まれ、3段目の画素行に対応する第1の表示画素P(i,3,a)及び第2の表示画素P(i,3,b)と、4段目の画素行に対応する第1の表示画素P(i,4,a)とにおいて階調信号+(i,3,b)に対応した表示が行われる。
また、タイミングT51aでは、上述したように、4段目の走査信号線G(4)の走査信号をHighとすることにより、4段目の走査信号線G(4)に接続された第1の薄膜トランジスタT(i,4,a)及び第2の薄膜トランジスタT(i,4,b)がオン状態となる。また、5段目の走査信号線G(5)の走査信号をHighとすることにより、5段目の走査信号線G(5)に接続された第1の薄膜トランジスタT(i,5,a)及び第2の薄膜トランジスタT(i,5,b)がオン状態となる。これにより、データ信号線S(i)に供給されている階調信号+(i,3,b)が、さらに、4段目の画素行に対応する第2の画素電極E(i,4,b)と、5段目の画素行に対応する第1の画素電極E(i,5,a)とに書き込まれ、4段目の画素行に対応する第2の表示画素P(i,4,b)と、5段目の画素行に対応する第1の表示画素P(i,5,a)とにおいても階調信号+(i,3,b)に対応した表示が行われる。
即ち、タイミングT51aでは、3段目の画素行に対応する第2の表示画素P(i,3,b)に対応した表示が開始されるとともに、前回フレームでは「−」書き込みであった階調信号が当該フレームでは「+」書き込みになる4段目の画素行に対応する第2の表示画素P(i,4,b)に対して予め「+」書き込みを行なっておくという予備充電が開始される。そして、階調信号+(i,3,b)が4段目の画素行に対応する第2の表示画素P(i,4,b)に対しての予備充電信号を兼ねている。
次にタイミングT51bにおいて、3段目の走査信号線G(3)の走査信号をHighとしたままで4段目の走査信号線G(4)の走査信号及び5段目の走査信号線G(5)の走査信号をHighからLow(Vgl)にする。
このタイミングT51bにおいては、3段目の走査信号線G(3)に接続された第2の薄膜トランジスタT(i,3,b)はオン状態のままであるが、4段目の走査信号線G(4)に接続された第1の薄膜トランジスタT(i,4,a)がオフ状態となる。このため、3段目の画素行に対応する第2の画素電極E(i,3,b)に当該座標に対応する階調信号+(i,3,b)が保持される。
また、このタイミングT51bにおいては、4段目の走査信号線G(4)に接続された第2の薄膜トランジスタT(i,4,b)と、5段目の走査信号線G(5)に接続された第1の薄膜トランジスタT(i,5,a)とが同時にオフ状態となる。このため、4段目の画素行に対応する第2の画素電極E(i,4,b)に階調信号+(i,3,b)が保持される。即ち、タイミングT51bでは、4段目の画素行に対応する第2の表示画素P(i,4,b)に対する上述した予備充電が終了される。
さらに、タイミングT51bでは、その直後のタイミングにおいて、データ信号線S(i)に印加される階調信号が、+(i,3,b)から−(i,3,a)に切り換えられる。このため、3段目の画素行に対応する第1の画素電極E(i,3,a)には、引き続きオン状態になっている3段目の走査信号線G(3)に接続された第1の薄膜トランジスタT(i,3,a)を介して階調信号−(i,3,a)が書き込まれ、3段目の画素行に対応する第1の表示画素P(i,3,a)において階調信号−(i,3,a)に対応した表示が行われる。
次にタイミングT51cにおいて、3段目の走査信号線G(3)の走査信号をHighからLowにする。これにより、3段目の画素行に対応する第1の画素電極E(i,3,a)に階調信号−(i,3,a)が保持される。また、3段目の画素行に対応する第2の画素電極E(i,3,b)と4段目の画素行に対応する第1の画素電極E(i,4,a)との間の電気的な接続が3段目の走査信号線G(3)に接続された第2の薄膜トランジスタT(i,3,b)により遮断される。
このようにして、当該水平期間において、3段目の画素行に対応する第1の表示画素P(i,3,a)及び第2の表示画素P(i,3,b)の表示を行うための書き込みが行われる。また、4段目の画素行に対応する第2の表示画素P(i,4,b)に対する予備充電が行なわれる。
また、次の水平期間では、4段目の画素行に対応する第1の表示画素P(i,4,a)及び第2の表示画素P(i,4,b)での表示のための階調信号の書き込みを行う。当該水平期間では、当該水平期間の開始タイミングT52aに同期させて、4段目の走査信号線G(4)の走査信号、5段目の走査信号線G(5)の走査信号及び6段目の走査信号線G(6)の走査信号をHighにする。
当該水平期間において、4段目の走査信号線G(4)の走査信号をHighとする期間は、例えばデータ信号線S(i)に階調信号+(i,4,b)の供給が開始されてから当該階調信号+(i,4,b)の次に供給されることとなる階調信号−(i,4,a)の供給が終了する直前までの期間とする。また、当該水平期間において、5段目の走査信号線G(5)の走査信号及び6段目の走査信号線G(6)の走査信号をHighにする期間は、例えばデータ信号線S(i)に階調信号+(i,4,b)の供給が開始されてから当該階調信号+(i,4,b)の供給が終了する直前までの期間とする。
タイミングT52aで4段目の走査信号線G(4)の走査信号をHighとすることにより、4段目の走査信号線G(4)に接続された第1の薄膜トランジスタT(i,4,a)及び第2の薄膜トランジスタT(i,4,b)がオン状態となる。また、5段目の走査信号線G(5)の走査信号をHighとすることにより、5段目の走査信号線G(5)に接続された第1の薄膜トランジスタT(i,5,a)及び第2の薄膜トランジスタT(i,5,b)がオン状態となる。これにより、データ信号線S(i)に供給されている階調信号+(i,4,b)が4段目の画素行に対応する第1の画素電極E(i,4,a)及び第2の画素電極E(i,4,b)と、5段目の画素行に対応する第1の画素電極E(i,5,a)とに書き込まれ、4段目の画素行に対応する第1の表示画素P(i,4,a)及び第2の表示画素P(i,4,b)と、5段目の画素行に対応する第1の表示画素P(i,5,a)とにおいて階調信号+(i,4,b)に対応した表示が行われる。
このとき、4段目の画素行に対応する第2の画素電極E(i,4,b)には、上述した予備充電によって階調信号+(i,4,b)と同じ極性の階調信号+(i,3,b)が予め書き込まれているため、4段目の画素行に対応する第2の画素電極E(i,4,b)に階調信号+(i,4,b)が書き込まれた際に、4段目の画素行に対応する第2の表示画素P(i,4,b)では、速やかに階調信号+(i,4,b)に対応した表示を行うことができる。
また、タイミングT52aでは、上述したように、5段目の走査信号線G(5)の走査信号をHighとすることにより、5段目の走査信号線G(5)に接続された第1の薄膜トランジスタT(i,5,a)及び第2の薄膜トランジスタT(i,5,b)がオン状態となる。また、6段目の走査信号線G(6)の走査信号をHighとすることにより、6段目の走査信号線G(6)に接続された第1の薄膜トランジスタT(i,6,a)及び第2の薄膜トランジスタT(i,6,b)がオン状態となる。これにより、データ信号線S(i)に供給されている階調信号+(i,4,b)が、さらに、5段目の画素行に対応する第2の画素電極E(i,5,b)と、6段目の画素行に対応する第1の画素電極E(i,6,a)とに書き込まれ、5段目の画素行に対応する第2の表示画素P(i,5,b)と、6段目の画素行に対応する第1の表示画素P(i,6,a)とにおいても階調信号+(i,4,b)に対応した表示が行われる。
即ち、タイミングT52aでは、4段目の画素行に対応する第2の表示画素P(i,4,b)に対応した表示が開始されるとともに、前回フレームでは「−」書き込みであった階調信号が当該フレームでは「+」書き込みになる5段目の画素行に対応する第2の表示画素P(i,5,b)に対して予め「+」書き込みを行なっておくという予備充電が開始される。そして、階調信号+(i,4,b)が5段目の画素行に対応する第2の表示画素P(i,5,b)に対しての予備充電信号を兼ねている。
次にタイミングT52bにおいて、4段目の走査信号線G(4)の走査信号をHighとしたままで5段目の走査信号線G(5)の走査信号及び6段目の走査信号線G(6)の走査信号をHighからLowにする。
このタイミングT52bにおいては、4段目の走査信号線G(4)に接続された第2の薄膜トランジスタT(i,4,b)はオン状態のままであるが、5段目の走査信号線G(5)に接続された第1の薄膜トランジスタT(i,5,a)がオフ状態となる。このため、4段目の画素行に対応する第2の画素電極E(i,4,b)に当該座標に対応する階調信号+(i,4,b)が保持される。
また、このタイミングT52bにおいては、5段目の走査信号線G(5)に接続された第2の薄膜トランジスタT(i,5,b)と、6段目の走査信号線G(6)に接続された第1の薄膜トランジスタT(i,6,a)とが同時にオフ状態となる。このため、5段目の画素行に対応する第2の画素電極E(i,5,b)に階調信号+(i,4,b)が保持される。即ち、タイミングT52bでは、5段目の画素行に対応する第2の表示画素P(i,5,b)に対する上述した予備充電が終了される。
さらに、タイミングT52bでは、その直後のタイミングにおいて、データ信号線S(i)に印加される階調信号が、+(i,4,b)から−(i,4,a)に切り換えられる。このため、4段目の画素行に対応する第1の画素電極E(i,4,a)には、引き続きオン状態になっている4段目の走査信号線G(4)に接続された第1の薄膜トランジスタT(i,4,a)を介して階調信号−(i,4,a)が書き込まれ、4段目の画素行に対応する第1の表示画素P(i,4,a)において階調信号−(i,4,a)に対応した表示が行われる。
次にタイミングT52cにおいて、4段目の走査信号線G(4)の走査信号をHighからLowにする。これにより、4段目の画素行に対応する第1の画素電極E(i,4,a)に階調信号−(i,4,a)が保持される。また、4段目の画素行に対応する第2の画素電極E(i,4,b)と5段目の画素行に対応する第1の画素電極E(i,5,a)との間の電気的な接続が4段目の走査信号線G(4)に接続された第2の薄膜トランジスタT(i,4,b)により遮断される。
このようにして、当該水平期間において、4段目の画素行に対応する第1の表示画素P(i,4,a)及び第2の表示画素P(i,4,b)の表示を行うための書き込みが行われる。また、5段目の画素行に対応する第2の表示画素P(i,5,b)に対する予備充電が行なわれる。
そして、以後の水平期間についても各段に対応した表示画素に対して順に上述したような階調信号の書き込みを行うことにより、当該表示装置1において映像信号に基づいた表示すべき適正な映像表示がなされることになる。
即ち、第5の実施形態においては、所定の画素行に対応する表示画素P(i,j,a)、P(i,j,b)の表示を行うための水平期間に、次段の画素行に対応する第2の表示画素P(i,j+1,b)の予備充電を行なうことにより、各第2の表示画素に対して目的の表示が速やかに可能となるように構成されている。また、換言すると、所定の画素行に対応する表示画素P(i,j,a)、P(i,j,b)の表示を行うための水平期間よりも以前の水平期間において、当該画素行に対応する第2の表示画素P(i,j,b)の予備充電を行なうことにより、各第2の表示画素に対して目的の表示が速やかに可能となるように構成されている。
[第6の実施形態]
第6の実施形態における表示装置は、図1に示した表示装置1の概略全体構成と同様である。そして、第6の実施形態においては、図18に示すように、隣接する画素行間で保持される階調信号の極性が異なるとともに、隣接する画素列間で保持される階調信号の極性も異なる、所謂ドット反転駆動の場合について説明する。
以下、図19に示すタイミングチャートに基づいて第6の実施形態における表示装置1の動作について説明する。ここで、図19においては、上から順に、データ信号線S(i)に供給される階調信号、1段目の走査信号線G(1)に供給される走査信号、2段目の走査信号線G(2)に供給される走査信号、3段目の走査信号線G(3)に供給される走査信号、4段目の走査信号線G(4)に供給される走査信号、5段目の走査信号線G(5)に供給される走査信号、6段目の走査信号線G(6)に供給される走査信号、3段目の画素行に対応する第1の画素電極E(i,3,a)における階調信号の印加状態、3段目の画素行に対応する第2の画素電極E(i,3,b)における階調信号の印加状態、4段目の画素行に対応する第1の画素電極E(i,4,a)における階調信号の印加状態、4段目の画素行に対応する第2の画素電極E(i,4,b)における階調信号の印加状態、5段目の画素行に対応する第1の画素電極E(i,5,a)における階調信号の印加状態、5段目の画素行に対応する第2の画素電極E(i,5,b)における階調信号の印加状態、6段目の画素行に対応する第1の画素電極E(i,6,a)における階調信号の印加状態、6段目の画素行に対応する第2の画素電極E(i,6,b)における階調信号の印加状態、共通電極18に供給されるコモン信号Vcomを示している。また、図19においてもデータ信号線S(i)が供給する各階調信号は、画素データに対応した表示パネル10上での座標値で示している。なお、oldは、前回フレームに書き込まれた階調信号に基づいた印加状態を示している。
第6の実施形態における表示装置1においては、第1の画素電極E(i,j,a)に係る画素データと第2の画素電極E(i,j,b)に係る画素データとを1/2水平期間毎に交互にソースドライバ20に入力する。即ち、各水平期間の前半に、所定の画素行に対応した第2の画素電極E(i,j,b)に係る画素データを入力し、各水平期間の後半に、前記所定の画素行と同一の画素行に対応した第1の画素電極E(i,j,a)に係る画素データを入力する。また、1フレーム毎及び1水平期間毎に、入力される画素データのビット値(即ち階調信号の極性)が反転するように反転信号を制御する。そして、図19においても、画素データのビット反転が行なわれていない場合の階調信号に「+」の符号を付し、画素データのビット反転が行われた場合の階調信号に「−」の符号を付している。また、コモン信号Vcomの電圧レベルと階調信号の電圧レベルとの関係は例えば図9のように示される。
ここで、第6の実施形態では、第1の表示画素P(i,j,a)の表示のために第1の画素電極E(i,j,a)に書き込まれる階調信号の極性と、第2の表示画素P(i,j,b)の表示のために第2の画素電極E(i,j,b)に書き込まれる階調信号の極性とが、当該フレーム内で異なるように反転信号が制御されている。
以上により、図19に示すように、当該フレームでの各画素行における第1の画素電極E(i,j,a)に係る階調信号と第2の画素電極E(i,j,b)に係る階調信号とが、−(i,1,b)、+(i,1,a)、+(i,2,b)、−(i,2,a)、−(i,3,b)、+(i,3,a)、…の順にデータ信号線S(i)へ時分割的に供給されることとなる。そして、このような階調信号のデータ信号線S(i)への供給が各フレームで繰り返し実行される。なお、各階調信号の極性はフレーム毎に反転されている。
一方、各走査信号線G(j)に入力する走査信号は各フレームで2回ずつHigh(Vgh)とする。
まず、各フレームの所定の水平期間では、例えば3段目の画素行に対応する第1の表示画素P(i,3,a)及び第2の表示画素P(i,3,b)での表示のための階調信号の書き込みを行う。当該水平期間では、当該水平期間の開始タイミングT61aに同期させて、3段目の走査信号線G(3)の走査信号と4段目の走査信号線G(4)の走査信号とをそれぞれHighにする。ここで、当該水平期間において、3段目の走査信号線G(3)の走査信号をHighとする期間は、例えばデータ信号線S(i)に階調信号−(i,3,b)の供給が開始されてから当該階調信号−(i,3,b)の次に供給されることとなる階調信号+(i,3,a)の供給が終了する直前までの期間とする。また、当該水平期間において、4段目の走査信号線G(4)の走査信号をHighとする期間は、例えばデータ信号線S(i)に階調信号−(i,3,b)の供給が開始されてから当該階調信号−(i,3,b)の供給が終了する直前までの期間とする。
タイミングT61aで3段目の走査信号線G(3)の走査信号をHighとすることにより、3段目の走査信号線G(3)に接続された第1の薄膜トランジスタT(i,3,a)及び第2の薄膜トランジスタT(i,3,b)がオン状態となる。また、4段目の走査信号線G(4)の走査信号をHighとすることにより、4段目の走査信号線G(4)に接続された第1の薄膜トランジスタT(i,4,a)及び第2の薄膜トランジスタT(i,4,b)がオン状態となる。これにより、データ信号線S(i)に供給されている階調信号−(i,3,b)が3段目の画素行に対応する第1の画素電極E(i,3,a)及び第2の画素電極E(i,3,b)と、4段目の画素行に対応する第1の画素電極E(i,4,a)とに書き込まれ、3段目の画素行に対応する第1の表示画素P(i,3,a)及び第2の表示画素P(i,3,b)と、4段目の画素行に対応する第1の表示画素P(i,4,a)とにおいて階調信号−(i,3,b)に対応した表示が行われる。
次にタイミングT61bにおいて、3段目の走査信号線G(3)の走査信号をHighとしたままで4段目の走査信号線G(4)の走査信号をHighからLow(Vgl)にする。このタイミングT61bにおいては、3段目の走査信号線G(3)に接続された第2の薄膜トランジスタT(i,3,b)はオン状態のままであるが、4段目の走査信号線G(4)に接続された第1の薄膜トランジスタT(i,4,a)がオフ状態となる。このため、3段目の画素行に対応する第2の画素電極E(i,3,b)に当該座標に対応する階調信号−(i,3,b)が保持される。なお、4段目の画素行に対応する第1の画素電極E(i,4,a)においては、当該座標とは異なる階調信号−(i,3,b)が保持されることになるが、この状態は後述するように、大凡1水平期間から2水平期間のうちに解消される。
また、タイミングT61bでは、その直後にデータ信号線S(i)に印加される階調信号が、−(i,3,b)から+(i,3,a)に切り換えられる。このため、3段目の画素行に対応する第1の画素電極E(i,3,a)には、引き続きオン状態になっている3段目の走査信号線G(3)に接続された第1の薄膜トランジスタT(i,3,a)を介して階調信号+(i,3,a)が書き込まれ、3段目の画素行に対応する第1の表示画素P(i,3,a)において階調信号+(i,3,a)に対応した表示が行われる。
次にタイミングT61cにおいて、3段目の走査信号線G(3)の走査信号をHighからLowにする。これにより、3段目の画素行に対応する第1の画素電極E(i,3,a)に階調信号+(i,3,a)が保持される。また、3段目の画素行に対応する第2の画素電極E(i,3,b)と4段目の画素行に対応する第1の画素電極E(i,4,a)との間の電気的な接続が3段目の走査信号線G(3)に接続された第2の薄膜トランジスタT(i,3,b)により遮断される。
このようにして、当該水平期間において、3段目の画素行に対応する第1の表示画素P(i,3,a)及び第2の表示画素P(i,3,b)の表示を行うための書き込みが行われる。
また、次の水平期間では、4段目の画素行に対応する第1の表示画素P(i,4,a)及び第2の表示画素P(i,4,b)の表示を行うための階調信号の書き込みが行われる。当該水平期間では、当該水平期間の開始タイミングT52aに同期させて、4段目の走査信号線G(4)の走査信号と5段目の走査信号線G(5)の走査信号とをそれぞれHighにする。ここで、当該水平期間において、4段目の走査信号線G(4)の走査信号をHighとする期間は、例えばデータ信号線S(i)に階調信号+(i,4,b)の供給が開始されてから当該階調信号+(i,4,b)の次に供給されることとなる階調信号−(i,4,a)の供給が終了する直前までの期間とする。また、当該水平期間において、5段目の走査信号線G(5)の走査信号をHighとする期間は、例えばデータ信号線S(i)に階調信号+(i,4,b)の供給が開始されてから当該階調信号+(i,4,b)の供給が終了する直前までの期間とする。
タイミングT62aで4段目の走査信号線G(4)の走査信号をHighとすることにより、上述したように、4段目の走査信号線G(4)に接続された第1の薄膜トランジスタT(i,4,a)及び第2の薄膜トランジスタT(i,4,b)がオン状態となる。また、5段目の走査信号線G(5)の走査信号をHighとすることにより、5段目の走査信号線G(5)に接続された第1の薄膜トランジスタT(i,5,a)及び第2の薄膜トランジスタT(i,5,b)がオン状態となる。これにより、データ信号線S(i)に供給されている階調信号+(i,4,b)が4段目の画素行に対応する第1の画素電極E(i,4,a)及び第2の画素電極E(i,4,b)と、5段目の画素行に対応する第1の画素電極E(i,5,a)とに書き込まれ、4段目の画素行に対応する第1の表示画素P(i,4,a)及び第2の表示画素P(i,4,b)と、5段目の画素行に対応する第1の表示画素P(i,5,a)とにおいて階調信号+(i,4,b)に対応した表示が行われる。
次にタイミングT62bにおいて、4段目の走査信号線G(4)の走査信号をHighとしたままで5段目の走査信号線G(5)の走査信号をHighからLowにする。このタイミングT62bにおいては、2段目の走査信号線G(4)に接続された第2の薄膜トランジスタT(i,4,b)がオン状態のままであるが、5段目の走査信号線G(5)に接続された第1の薄膜トランジスタT(i,5,a)がオフ状態となる。このため、4段目の画素行に対応する第2の画素電極E(i,4,b)に当該座標に対応する階調信号+(i,4,b)が保持される。なお、5段目の画素行に対応する第1の画素電極E(i,5,a)においては、当該座標とは異なる階調信号+(i,4,b)が保持されることになるが、この状態も、大凡1水平期間から2水平期間のうちに解消される。
また、タイミングT62bでは、その直後にデータ信号線S(i)に印加される階調信号が、+(i,4,b)から−(i,4,a)に切り換えられる。このため、4段目の画素行に対応する第1の画素電極E(i,4,a)には、引き続きオン状態になっている4段目の走査信号線G(4)に接続された第1の薄膜トランジスタT(i,4,a)を介して階調信号−(i,4,a)が書き込まれ、4段目の画素行に対応する第1の表示画素P(i,4,a)において階調信号−(i,4,a)に対応した表示が行われる。即ち、当該座標とは異なる階調信号に基づいた表示が解消され、当該座標に対応した階調信号に基づいた表示が行われる。
次にタイミングT62cにおいて、4段目の走査信号線G(4)の走査信号をHighからLowにする。これにより、4段目の画素行に対応する第1の画素電極E(i,4,a)に階調信号−(i,4,a)が保持される。また、4段目の画素行に対応する第2の画素電極E(i,4,b)と5段目の画素行に対応する第1の画素電極E(i,5,a)との間の電気的な接続が4段目の走査信号線G(4)に接続された第2の薄膜トランジスタT(i,4,b)により遮断される。
このようにして、当該水平期間において、4段目の画素行に対応する第1の表示画素P(i,4,a)及び第2の表示画素P(i,4,b)の表示を行うための書き込みが行われる。
そして、以後の水平期間についても各段に対応した表示画素に対して順に上述したような階調信号の書き込みを行うことにより、当該表示装置1において映像信号に基づいた表示すべき適正な映像表示がなされることになる。
なお、上述の第6の実施形態では、タイミングT61aで4段目の走査信号線G(4)の走査信号をHighとした場合について説明したが、4段目の走査信号線G(4)の走査信号を各フレームで最初にHighとするタイミングは、図20に示すように、タイミングT61aに対して1/2水平期間だけ前のタイミングT61xまでの間としてもよい。また同様に、5段目の走査信号線G(5)の走査信号を各フレームで最初にHighとするタイミングは、タイミングT62aに対して1/2水平期間だけ前のタイミングT62xまでの間としてもよい。即ち、各走査信号線G(j)の走査信号を各フレームで最初にHighとするタイミングは、図19で示したタイミングに対して1/2水平期間だけ前のタイミングまでの間としてもよい。
[第7の実施形態]
第7の実施形態における表示装置は、図1に示した表示装置1の概略全体構成と同様である。そして、第7の実施形態においては、各走査信号線G(j)に入力する走査信号を各フレームで3回ずつHigh(Vgh)とし、且つ、ドット反転駆動する場合について説明する。
以下、図21に示すタイミングチャートに基づいて第7の実施形態における表示装置1の動作について説明する。ここで、図21においては、上から順に、データ信号線S(i)に供給される階調信号、1段目の走査信号線G(1)に供給される走査信号、2段目の走査信号線G(2)に供給される走査信号、3段目の走査信号線G(3)に供給される走査信号、4段目の走査信号線G(4)に供給される走査信号、5段目の走査信号線G(5)に供給される走査信号、6段目の走査信号線G(6)に供給される走査信号、7段目の走査信号線G(7)に供給される走査信号、8段目の走査信号線G(8)に供給される走査信号、9段目の走査信号線G(9)に供給される走査信号、3段目の画素行に対応する第1の画素電極E(i,3,a)における階調信号の印加状態、3段目の画素行に対応する第2の画素電極E(i,3,b)における階調信号の印加状態、4段目の画素行に対応する第1の画素電極E(i,4,a)における階調信号の印加状態、4段目の画素行に対応する第2の画素電極E(i,4,b)における階調信号の印加状態、5段目の画素行に対応する第1の画素電極E(i,5,a)における階調信号の印加状態、5段目の画素行に対応する第2の画素電極E(i,5,b)における階調信号の印加状態、6段目の画素行に対応する第1の画素電極E(i,6,a)における階調信号の印加状態、6段目の画素行に対応する第2の画素電極E(i,6,b)における階調信号の印加状態、7段目の画素行に対応する第1の画素電極E(i,7,a)における階調信号の印加状態、7段目の画素行に対応する第2の画素電極E(i,7,b)における階調信号の印加状態、8段目の画素行に対応する第1の画素電極E(i,8,a)における階調信号の印加状態、8段目の画素行に対応する第2の画素電極E(i,8,b)における階調信号の印加状態、共通電極18に供給されるコモン信号Vcomを示している。また、図21においても、データ信号線S(i)が供給する各階調信号は、画素データに対応した表示パネル10上での座標値で示している。なお、oldは、前回フレームに書き込まれた階調信号に基づいた印加状態を示している。
また、第7の実施形態においても、第1の画素電極E(i,j,a)に係る画素データと第2の画素電極E(i,j,b)に係る画素データとを1/2水平期間毎に交互にソースドライバ20に入力する。即ち、各水平期間の前半に、所定の画素行に対応した第2の画素電極E(i,j,b)に係る画素データを入力し、各水平期間の後半に、前記所定の画素行と同一の画素行に対応した第1の画素電極E(i,j,a)に係る画素データを入力する。また、1フレーム毎及び1水平期間毎に、入力される画素データのビット値(即ち階調信号の極性)が反転するように反転信号を制御する。そして、図21においても、画素データのビット反転が行なわれていない場合の階調信号に「+」の符号を付し、画素データのビット反転が行われた場合の階調信号に「−」の符号を付している。また、コモン信号Vcomの電圧レベルと階調信号の電圧レベルとの関係は例えば図9のように示される。
ここで、第7の実施形態では、第1の表示画素P(i,j,a)の表示のために第1の画素電極E(i,j,a)に書き込まれる階調信号の極性と、第2の表示画素P(i,j,b)の表示のために第2の画素電極E(i,j,b)に書き込まれる階調信号の極性とが、当該フレーム内で異なるように反転信号が制御されている。
以上により、図21に示すように、当該フレームでの各画素行における第1の画素電極E(i,j,a)に係る階調信号と第2の画素電極E(i,j,b)に係る階調信号とが、−(i,1,b)、+(i,1,a)、+(i,2,b)、−(i,2,a)、−(i,3,b)、+(i,3,a)、…の順にデータ信号線S(i)へ時分割的に供給されることとなる。そして、このような階調信号のデータ信号線S(i)への供給が各フレームで繰り返し実行される。なお、各階調信号の極性はフレーム毎に反転されている。
一方、各走査信号線G(j)に入力する走査信号は、各フレームで3回ずつHigh(Vgh)とする。
まず、各フレームの所定の水平期間では、例えば3段目の画素行に対応する第1の表示画素P(i,3,a)及び第2の表示画素P(i,3,b)での表示のための階調信号の書き込みを行う。当該水平期間では、当該水平期間の開始タイミングT71aに同期させて、3段目の走査信号線G(3)の走査信号と4段目の走査信号線G(4)の走査信号とをそれぞれHighにする。ここで、当該水平期間において、3段目の走査信号線G(3)の走査信号をHighとする期間は、例えばデータ信号線S(i)に階調信号−(i,3,b)の供給が開始されてから当該階調信号−(i,3,b)の次に供給されることとなる階調信号+(i,3,a)の供給が終了する直前までの期間とする。また、当該水平期間において、4段目の走査信号線G(4)の走査信号をHighとする期間は、例えばデータ信号線S(i)に階調信号−(i,3,b)の供給が開始されてから当該階調信号−(i,3,b)の供給が終了する直前までの期間とする。
タイミングT71aで3段目の走査信号線G(3)の走査信号をHighとすることにより、3段目の走査信号線G(3)に接続された第1の薄膜トランジスタT(i,3,a)及び第2の薄膜トランジスタT(i,3,b)がオン状態となる。また、4段目の走査信号線G(4)の走査信号をHighとすることにより、4段目の走査信号線G(4)に接続された第1の薄膜トランジスタT(i,4,a)及び第2の薄膜トランジスタT(i,4,b)がオン状態となる。これにより、データ信号線S(i)に供給されている階調信号−(i,3,b)が3段目の画素行に対応する第1の画素電極E(i,3,a)及び第2の画素電極E(i,3,b)と、4段目の画素行に対応する第1の画素電極E(i,4,a)とに書き込まれ、3段目の画素行に対応する第1の表示画素P(i,3,a)及び第2の表示画素P(i,3,b)と、4段目の画素行に対応する第1の表示画素P(i,4,a)とにおいて階調信号−(i,3,b)に対応した表示が行われる。
また、タイミングT71aでは、6段目の走査信号線G(6)の走査信号がHighにされる。このときに6段目の走査信号線G(6)の走査信号をHighとする期間は、例えばデータ信号線S(i)に階調信号−(i,3,b)の供給が開始されてから当該階調信号−(i,3,b)の供給が終了する直前までの期間とする。そして、タイミングT71aでは、6段目の走査信号線G(6)の走査信号をHighとすることにより、6段目の走査信号線G(6)に接続された第1の薄膜トランジスタT(i,6,a)がオン状態となる。これにより、データ信号線S(i)に供給されている階調信号−(i,3,b)が6段目の画素行に対応する第1の画素電極E(i,6,a)にも書き込まれ、6段目の画素行に対応する第1の表示画素P(i,6,a)においても階調信号−(i,3,b)に対応した表示が行われる。
さらに、タイミングT71aでは、7段目の走査信号線G(7)に接続された第1の薄膜トランジスタT(i,7,a)がオフ状態を維持したまま、6段目の走査信号線G(6)に接続された第2の薄膜トランジスタT(i,6,b)がオン状態となる。これにより、6段目の画素行に対応する第2の画素電極E(i,6,b)と7段目の画素行に対応する第1の画素電極E(i,7,a)とが、データ信号線S(i)とは遮断されたまま導通状態となり、両画素電極間では、前フレームに保持した階調信号が互いに中和される。即ち、フレーム毎に各画素電極に保持させる階調信号の極性を切り換える際に、前フレームにおいて両画素電極間で極性が異なるように保持された階調信号を当該フレームでの書き込みに先立ってこの両画素電極間で中和させておくことにより、当該フレームにおいて保持させるべき極性の階調信号を速やかに書き込めるようにしている。この第1次中和状態を図18では「±old」として示す。そして、タイミングT71aは、この第1次中和状態への移行期間が開始されるタイミングである。
次にタイミングT71bにおいて、3段目の走査信号線G(3)の走査信号をHighとしたままで4段目の走査信号線G(4)の走査信号をHighからLow(Vgl)にする。このタイミングT71bにおいては、3段目の走査信号線G(3)に接続された第2の薄膜トランジスタT(i,3,b)はオン状態のままであるが、4段目の走査信号線G(4)に接続された第1の薄膜トランジスタT(i,4,a)がオフ状態となる。このため、3段目の画素行に対応する第2の画素電極E(i,3,b)に当該座標に対応する階調信号−(i,3,b)が保持される。
また、タイミングT71bでは、6段目の走査信号線G(6)の走査信号も4段目の走査信号線G(4)の走査信号と同様にHighからLowにする。これにより、6段目の画素行に対応する第2の画素電極E(i,6,b)と7段目の画素行に対応する第1の画素電極E(i,7,a)との間の電気的な接続が6段目の走査信号線G(6)に接続された第2の薄膜トランジスタT(i,6,b)により遮断され、上述した第1次中和状態への移行期間が終了する。
なお、6段目の画素行に対応する第1の画素電極E(i,6,a)においては、当該座標とは異なる階調信号−(i,3,b)が保持されることになるが、この保持された階調信号は、6段目の画素行に対応する第2の画素電極E(i,6,b)と7段目の画素行に対応する第1の画素電極E(i,7,a)との間での、後述する第2次中和状態によって活用される。
さらに、タイミングT71bの直後では、データ信号線S(i)に印加される階調信号が、−(i,3,b)から+(i,3,a)に切り換えられる。このため、3段目の画素行に対応する第1の画素電極E(i,3,a)には、引き続きオン状態になっている3段目の走査信号線G(3)に接続された第1の薄膜トランジスタT(i,3,a)を介して階調信号+(i,3,a)が書き込まれ、3段目の画素行に対応する第1の表示画素P(i,3,a)において階調信号+(i,3,a)に対応した表示が行われる。
次にタイミングT71cにおいて、3段目の走査信号線G(3)の走査信号をHighからLowにする。これにより、3段目の画素行に対応する第1の画素電極E(i,3,a)に階調信号+(i,3,a)が保持される。また、3段目の画素行に対応する第2の画素電極E(i,3,b)と4段目の画素行に対応する第1の画素電極E(i,4,a)との間の電気的な接続が3段目の走査信号線G(3)に接続された第2の薄膜トランジスタT(i,3,b)により遮断される。
このようにして、当該水平期間において、3段目の画素行に対応する第1の表示画素P(i,3,a)及び第2の表示画素P(i,3,b)の表示を行うための書き込みが行われる。
また、次の水平期間では、4段目の画素行に対応する第1の表示画素P(i,4,a)及び第2の表示画素P(i,4,b)の表示を行うための階調信号の書き込みが行われる。当該水平期間では、当該水平期間の開始タイミングT72aに同期させて、4段目の走査信号線G(4)の走査信号と5段目の走査信号線G(5)の走査信号とをそれぞれHighにする。ここで、当該水平期間において、4段目の走査信号線G(4)の走査信号をHighとする期間は、例えばデータ信号線S(i)に階調信号+(i,4,b)の供給が開始されてから当該階調信号+(i,4,b)の次に供給されることとなる階調信号−(i,4,a)の供給が終了する直前までの期間とする。また、当該水平期間において、5段目の走査信号線G(5)の走査信号をHighとする期間は、例えばデータ信号線S(i)に階調信号+(i,4,b)の供給が開始されてから当該階調信号+(i,4,b)の供給が終了する直前までの期間とする。
タイミングT72aで4段目の走査信号線G(4)の走査信号をHighとすることにより、4段目の走査信号線G(4)に接続された第1の薄膜トランジスタT(i,4,a)及び第2の薄膜トランジスタT(i,4,b)がオン状態となる。また、5段目の走査信号線G(5)の走査信号をHighとすることにより、5段目の走査信号線G(5)に接続された第1の薄膜トランジスタT(i,5,a)及び第2の薄膜トランジスタT(i,5,b)がオン状態となる。これにより、データ信号線S(i)に供給されている階調信号+(i,4,b)が4段目の画素行に対応する第1の画素電極E(i,4,a)及び第2の画素電極E(i,4,b)と、5段目の画素行に対応する第1の画素電極E(i,5,a)とに書き込まれ、4段目の画素行に対応する第1の表示画素P(i,4,a)及び第2の表示画素P(i,4,b)と、5段目の画素行に対応する第1の表示画素P(i,5,a)とにおいて階調信号+(i,4,b)に対応した表示が行われる。
また、タイミングT72aでは、7段目の走査信号線G(7)の走査信号がHighにされる。このときに7段目の走査信号線G(7)の走査信号をHighとする期間は、例えばデータ信号線S(i)に階調信号+(i,4,b)の供給が開始されてから当該階調信号+(i,4,b)の供給が終了する直前までの期間とする。そして、タイミングT72aでは、7段目の走査信号線G(7)の走査信号をHighとすることにより、7段目の走査信号線G(7)に接続された第1の薄膜トランジスタT(i,7,a)がオン状態となる。これにより、データ信号線S(i)に供給されている階調信号+(i,4,b)が7段目の画素行に対応する第1の画素電極E(i,7,a)にも書き込まれ、7段目の画素行に対応する第1の表示画素P(i,7,a)においても階調信号+(i,4,b)に対応した表示が行われる。
さらに、タイミングT72aでは、8段目の走査信号線G(8)に接続された第1の薄膜トランジスタT(i,8,a)がオフ状態を維持したまま、7段目の走査信号線G(7)に接続された第2の薄膜トランジスタT(i,7,b)がオン状態となる。これにより、7段目の画素行に対応する第2の画素電極E(i,7,b)と8段目の画素行に対応する第1の画素電極E(i,8,a)との間では、上述した第1次中和状態への移行期間が開始される。
次にタイミングT72bにおいて、4段目の走査信号線G(4)の走査信号をHighとしたままで5段目の走査信号線G(5)の走査信号をHighからLowにする。このタイミングT72bにおいては、4段目の走査信号線G(4)に接続された第2の薄膜トランジスタT(i,4,b)はオン状態のままであるが、5段目の走査信号線G(5)に接続された第1の薄膜トランジスタT(i,5,a)がオフ状態となる。このため、4段目の画素行に対応する第2の画素電極E(i,4,b)に当該座標に対応する階調信号+(i,4,b)が保持される。
また、タイミングT72bでは、7段目の走査信号線G(7)の走査信号も5段目の走査信号線G(5)の走査信号と同様にHighからLowにする。これにより、7段目の画素行に対応する第2の画素電極E(i,7,b)と8段目の画素行に対応する第1の画素電極E(i,8,a)との間の電気的な接続が7段目の走査信号線G(7)に接続された第2の薄膜トランジスタT(i,7,b)により遮断され、上述した第1次中和状態への移行期間が終了する。
なお、7段目の画素行に対応する第1の画素電極E(i,7,a)においては、当該座標とは異なる階調信号+(i,4,b)が保持されることになるが、この保持された階調信号は、7段目の画素行に対応する第2の画素電極E(i,7,b)と8段目の画素行に対応する第1の画素電極E(i,8,a)との間での、後述する第2次中和状態によって活用される。
さらに、タイミングT72bの直後では、データ信号線S(i)に印加される階調信号が、+(i,4,b)から−(i,4,a)に切り換えられる。このため、4段目の画素行に対応する第1の画素電極E(i,4,a)には、引き続きオン状態になっている4段目の走査信号線G(4)に接続された第1の薄膜トランジスタT(i,4,a)を介して階調信号−(i,4,a)が書き込まれ、4段目の画素行に対応する第1の表示画素P(i,4,a)において階調信号−(i,4,a)に対応した表示が行われる。
次にタイミングT72cにおいて、4段目の走査信号線G(4)の走査信号をHighからLowにする。これにより、4段目の画素行に対応する第1の画素電極E(i,4,a)に階調信号−(i,4,a)が保持される。また、4段目の画素行に対応する第2の画素電極E(i,4,b)と5段目の画素行に対応する第1の画素電極E(i,5,a)との間の電気的な接続が4段目の走査信号線G(4)に接続された第2の薄膜トランジスタT(i,4,b)により遮断される。
このようにして、当該水平期間において、4段目の画素行に対応する第1の表示画素P(i,4,a)及び第2の表示画素P(i,4,b)の表示を行うための書き込みが行われる。
また、次の水平期間では、5段目の画素行に対応する第1の表示画素P(i,5,a)及び第2の表示画素P(i,5,b)の表示を行うための階調信号の書き込みが行われる。当該水平期間では、当該水平期間の開始タイミングT73aに同期させて、5段目の走査信号線G(5)の走査信号と6段目の走査信号線G(6)の走査信号とをそれぞれHighにする。ここで、当該水平期間において、5段目の走査信号線G(5)の走査信号をHighとする期間は、例えばデータ信号線S(i)に階調信号−(i,5,b)の供給が開始されてから当該階調信号−(i,5,b)の次に供給されることとなる階調信号+(i,5,a)の供給が終了する直前までの期間とする。また、当該水平期間において、6段目の走査信号線G(6)の走査信号をHighとする期間は、例えばデータ信号線S(i)に階調信号−(i,5,b)の供給が開始されてから当該階調信号−(i,5,b)の供給が終了する直前までの期間とする。
タイミングT73aで5段目の走査信号線G(5)の走査信号をHighとすることにより、5段目の走査信号線G(5)に接続された第1の薄膜トランジスタT(i,5,a)及び第2の薄膜トランジスタT(i,5,b)がオン状態となる。また、6段目の走査信号線G(6)の走査信号をHighとすることにより、6段目の走査信号線G(6)に接続された第1の薄膜トランジスタT(i,6,a)及び第2の薄膜トランジスタT(i,6,b)がオン状態となる。これにより、データ信号線S(i)に供給されている階調信号−(i,5,b)が5段目の画素行に対応する第1の画素電極E(i,5,a)及び第2の画素電極E(i,5,b)と、6段目の画素行に対応する第1の画素電極E(i,6,a)とに書き込まれ、5段目の画素行に対応する第1の表示画素P(i,5,a)及び第2の表示画素P(i,5,b)と、6段目の画素行に対応する第1の表示画素P(i,6,a)とにおいて階調信号−(i,5,b)に対応した表示が行われる。
また、タイミングT73aでは、7段目の走査信号線G(7)に接続された第1の薄膜トランジスタT(i,7,a)がオフ状態を維持したまま、6段目の走査信号線G(6)に接続された第2の薄膜トランジスタT(i,6,b)がオン状態となるため、6段目の画素行に対応する第2の画素電極E(i,6,b)と7段目の画素行に対応する第1の画素電極E(i,7,a)とは、データ信号線S(i)とは遮断されたまま導通状態となり、両画素電極間では、これまで保持していた階調信号が互いに中和される。ここでの中和状態を上述した第1次中和状態とは区別するために第2次中和状態とする。
ここで、これまで保持していた階調信号は、6段目の画素行に対応する第2の画素電極E(i,6,b)では上述した「±old」である。また、7段目の画素行に対応する第1の画素電極E(i,7,a)では上述した階調信号+(i,4,b)であり、極性が「+」の階調信号が保持されている。従って、第2次中和状態では、より「+」側の階調信号に近づくように中和される。この「+」側の階調信号に近づくように中和される第2次中和状態を図18では「+±」として示す。
即ち、タイミングT73aでは、前回フレームでは「−」書き込みであった階調信号が当該フレームでは「+」書き込みになる6段目の画素行に対応する第2の表示画素P(i,6,b)に対して、予め「+」書き込みを行なっておくという予備充電のための第2次中和状態が開始される。そして、階調信号+(i,4,b)が6段目の画素行に対応する第2の表示画素P(i,6,b)に対しての予備充電信号を兼ねている。
また、タイミングT73aでは、8段目の走査信号線G(8)の走査信号がHighにされる。このときに8段目の走査信号線G(8)の走査信号をHighとする期間は、例えばデータ信号線S(i)に階調信号−(i,5,b)の供給が開始されてから当該階調信号−(i,5,b)の供給が終了する直前までの期間とする。そして、タイミングT73aでは、8段目の走査信号線G(8)の走査信号をHighとすることにより、8段目の走査信号線G(8)に接続された第1の薄膜トランジスタT(i,8,a)がオン状態となる。これにより、データ信号線S(i)に供給されている階調信号−(i,5,b)が8段目の画素行に対応する第1の画素電極E(i,8,a)にも書き込まれ、8段目の画素行に対応する第1の表示画素P(i,8,a)においても階調信号−(i,5,b)に対応した表示が行われる。
さらに、タイミングT73aでは、9段目の走査信号線G(9)に接続された第1の薄膜トランジスタT(i,9,a)がオフ状態を維持したまま、8段目の走査信号線G(8)に接続された第2の薄膜トランジスタT(i,8,b)がオン状態となる。これにより、8段目の画素行に対応する第2の画素電極E(i,8,b)と9段目の画素行に対応する第1の画素電極E(i,9,a)との間では、上述した第1次中和状態への移行期間が開始される。
次にタイミングT73bにおいて、5段目の走査信号線G(5)の走査信号をHighとしたままで6段目の走査信号線G(6)の走査信号をHighからLowにする。このタイミングT73bにおいては、5段目の走査信号線G(5)に接続された第2の薄膜トランジスタT(i,5,b)はオン状態のままであるが、6段目の走査信号線G(6)に接続された第1の薄膜トランジスタT(i,6,a)がオフ状態となる。このため、5段目の画素行に対応する第2の画素電極E(i,5,b)に当該座標に対応する階調信号−(i,5,b)が保持される。また、6段目の画素行に対応する第2の画素電極E(i,6,b)と7段目の画素行に対応する第1の画素電極E(i,7,a)との間の電気的な接続が6段目の走査信号線G(6)に接続された第2の薄膜トランジスタT(i,6,b)により遮断され、上述した第2次中和状態への移行期間が終了する。
また、タイミングT73bでは、8段目の走査信号線G(8)の走査信号も6段目の走査信号線G(6)の走査信号と同様にHighからLowにする。これにより、8段目の画素行に対応する第2の画素電極E(i,8,b)と9段目の画素行に対応する第1の画素電極E(i,9,a)との間の電気的な接続が8段目の走査信号線G(8)に接続された第2の薄膜トランジスタT(i,8,b)により遮断され、上述した第1次中和状態への移行期間が終了する。
なお、8段目の画素行に対応する第1の画素電極E(i,8,a)においては、当該座標とは異なる階調信号−(i,5,b)が保持されることになるが、この保持された階調信号は、8段目の画素行に対応する第2の画素電極E(i,8,b)と9段目の画素行に対応する第1の画素電極E(i,9,a)との間での、第2次中和状態によって活用される。
さらに、タイミングT73bの直後では、データ信号線S(i)に印加される階調信号が、−(i,5,b)から+(i,5,a)に切り換えられる。このため、5段目の画素行に対応する第1の画素電極E(i,5,a)には、引き続きオン状態になっている5段目の走査信号線G(5)に接続された第1の薄膜トランジスタT(i,5,a)を介して階調信号+(i,5,a)が書き込まれ、5段目の画素行に対応する第1の表示画素P(i,5,a)において階調信号+(i,5,a)に対応した表示が行われる。
次にタイミングT73cにおいて、5段目の走査信号線G(5)の走査信号をHighからLowにする。これにより、5段目の画素行に対応する第1の画素電極E(i,5,a)に階調信号+(i,5,a)が保持される。また、5段目の画素行に対応する第2の画素電極E(i,5,b)と6段目の画素行に対応する第1の画素電極E(i,6,a)との間の電気的な接続が5段目の走査信号線G(5)に接続された第2の薄膜トランジスタT(i,5,b)により遮断される。
このようにして、当該水平期間において、5段目の画素行に対応する第1の表示画素P(i,5,a)及び第2の表示画素P(i,5,b)の表示を行うための書き込みが行われる。
また、次の水平期間では、6段目の画素行に対応する第1の表示画素P(i,6,a)及び第2の表示画素P(i,6,b)の表示を行うための階調信号の書き込みが行われる。当該水平期間では、当該水平期間の開始タイミングT74aに同期させて、6段目の走査信号線G(6)の走査信号と7段目の走査信号線G(7)の走査信号とをそれぞれHighにする。ここで、当該水平期間において、6段目の走査信号線G(6)の走査信号をHighとする期間は、例えばデータ信号線S(i)に階調信号+(i,6,b)の供給が開始されてから当該階調信号+(i,6,b)の次に供給されることとなる階調信号−(i,6,a)の供給が終了する直前までの期間とする。また、当該水平期間において、7段目の走査信号線G(7)の走査信号をHighとする期間は、例えばデータ信号線S(i)に階調信号+(i,6,b)の供給が開始されてから当該階調信号+(i,6,b)の供給が終了する直前までの期間とする。
タイミングT74aで6段目の走査信号線G(6)の走査信号をHighとすることにより、6段目の走査信号線G(6)に接続された第1の薄膜トランジスタT(i,6,a)及び第2の薄膜トランジスタT(i,6,b)がオン状態となる。また、7段目の走査信号線G(7)の走査信号をHighとすることにより、7段目の走査信号線G(7)に接続された第1の薄膜トランジスタT(i,7,a)及び第2の薄膜トランジスタT(i,7,b)がオン状態となる。これにより、データ信号線S(i)に供給されている階調信号+(i,6,b)が6段目の画素行に対応する第1の画素電極E(i,6,a)及び第2の画素電極E(i,6,b)と、7段目の画素行に対応する第1の画素電極E(i,7,a)とに書き込まれ、6段目の画素行に対応する第1の表示画素P(i,6,a)及び第2の表示画素P(i,6,b)と、7段目の画素行に対応する第1の表示画素P(i,7,a)とにおいて階調信号+(i,6,b)に対応した表示が行われる。
このとき、6段目の画素行に対応する第2の画素電極E(i,6,b)には、上述した第1次中和状態と第2次中和状態とを経た予備充電によって、階調信号+(i,6,b)に比較的近い電位の階調信号「+±」が予め書き込まれているため、6段目の画素行に対応する第2の画素電極E(i,6,b)に階調信号+(i,6,b)が書き込まれた際に、6段目の画素行に対応する第2の表示画素P(i,6,b)では、速やかに階調信号+(i,6,b)に対応した表示を行うことができる。
また、タイミングT74aでは、8段目の走査信号線G(8)に接続された第1の薄膜トランジスタT(i,7,a)がオフ状態を維持したまま、7段目の走査信号線G(7)に接続された第2の薄膜トランジスタT(i,7,b)がオン状態となるため、7段目の画素行に対応する第2の画素電極E(i,7,b)と8段目の画素行に対応する第1の画素電極E(i,8,a)とは、データ信号線S(i)とは遮断されたまま導通状態となり、両画素電極間では、これまで保持していた階調信号が互いに中和される。即ち、7段目の画素行に対応する第2の画素電極E(i,7,b)と8段目の画素行に対応する第1の画素電極E(i,8,a)との間で、上述した第2次中和状態になる。
ところで、これまで保持していた階調信号は、7段目の画素行に対応する第2の画素電極E(i,7,b)では上述した「±old」である。また、8段目の画素行に対応する第1の画素電極E(i,8,a)では上述した階調信号−(i,5,b)であり、極性が「−」の階調信号が保持されている。従って、ここでの第2次中和状態では、より「−」側の階調信号に近づくように中和される。この「−」側の階調信号に近づくように中和される第2次中和状態を図18では「−±」として示す。
また、タイミングT74aでは、9段目の走査信号線G(9)の走査信号がHighにされる。このときに9段目の走査信号線G(9)の走査信号をHighとする期間は、例えばデータ信号線S(i)に階調信号+(i,6,b)の供給が開始されてから当該階調信号+(i,6,b)の供給が終了する直前までの期間とする。そして、タイミングT74aでは、9段目の走査信号線G(9)の走査信号をHighとすることにより、9段目の走査信号線G(9)に接続された第1の薄膜トランジスタT(i,9,a)がオン状態となる。これにより、データ信号線S(i)に供給されている階調信号+(i,9,b)が9段目の画素行に対応する第1の画素電極E(i,9,a)にも書き込まれ、9段目の画素行に対応する第1の表示画素P(i,9,a)においても階調信号+(i,6,b)に対応した表示が行われる。
さらに、タイミングT74aでは、10段目の走査信号線G(10)に接続された第1の薄膜トランジスタT(i,10,a)がオフ状態を維持したまま、9段目の走査信号線G(9)に接続された第2の薄膜トランジスタT(i,9,b)がオン状態となる。これにより、9段目の画素行に対応する第2の画素電極E(i,9,b)と10段目の画素行に対応する第1の画素電極E(i,10,a)との間では、上述した第1次中和状態への移行期間が開始される。
次にタイミングT74bにおいて、6段目の走査信号線G(6)の走査信号をHighとしたままで7段目の走査信号線G(7)の走査信号をHighからLowにする。このタイミングT74bにおいては、6段目の走査信号線G(6)に接続された第2の薄膜トランジスタT(i,6,b)はオン状態のままであるが、7段目の走査信号線G(7)に接続された第1の薄膜トランジスタT(i,7,a)がオフ状態となる。このため、6段目の画素行に対応する第2の画素電極E(i,6,b)に当該座標に対応する階調信号+(i,6,b)が保持される。また、7段目の画素行に対応する第2の画素電極E(i,7,b)と8段目の画素行に対応する第1の画素電極E(i,8,a)との間の電気的な接続が7段目の走査信号線G(7)に接続された第2の薄膜トランジスタT(i,7,b)により遮断され、上述した第2次中和状態への移行期間が終了する。
また、タイミングT74bでは、9段目の走査信号線G(9)の走査信号も7段目の走査信号線G(7)の走査信号と同様にHighからLowにする。これにより、9段目の画素行に対応する第2の画素電極E(i,9,b)と10段目の画素行に対応する第1の画素電極E(i,10,a)との間の電気的な接続が9段目の走査信号線G(9)に接続された第2の薄膜トランジスタT(i,9,b)により遮断され、上述した第1次中和状態への移行期間が終了する。
なお、9段目の画素行に対応する第1の画素電極E(i,9,a)においては、当該座標とは異なる階調信号+(i,6,b)が保持されることになるが、この保持された階調信号は、9段目の画素行に対応する第2の画素電極E(i,9,b)と10段目の画素行に対応する第1の画素電極E(i,10,a)との間での、第2次中和状態によって活用される。
さらに、タイミングT74bの直後では、データ信号線S(i)に印加される階調信号が、+(i,6,b)から−(i,6,a)に切り換えられる。このため、6段目の画素行に対応する第1の画素電極E(i,6,a)には、引き続きオン状態になっている6段目の走査信号線G(6)に接続された第1の薄膜トランジスタT(i,6,a)を介して階調信号−(i,6,a)が書き込まれ、6段目の画素行に対応する第1の表示画素P(i,6,a)において階調信号−(i,6,a)に対応した表示が行われる。
次にタイミングT74cにおいて、6段目の走査信号線G(6)の走査信号をHighからLowにする。これにより、6段目の画素行に対応する第1の画素電極E(i,6,a)に階調信号−(i,6,a)が保持される。また、6段目の画素行に対応する第2の画素電極E(i,6,b)と7段目の画素行に対応する第1の画素電極E(i,7,a)との間の電気的な接続が6段目の走査信号線G(6)に接続された第2の薄膜トランジスタT(i,6,b)により遮断される。
このようにして、当該水平期間において、6段目の画素行に対応する第1の表示画素P(i,6,a)及び第2の表示画素P(i,6,b)の表示を行うための書き込みが行われる。
即ち、第7の実施形態においては、所定の画素行に対応する表示画素P(i,j,a)、P(i,j,b)の表示を行うための水平期間に次々々段の画素行に対応する第2の表示画素P(i,j+3,b)に対して第1の予備充電を行ない、更に、表示画素P(i,j+2,a)、P(i,j+2,b)の表示を行うための水平期間にも同じ表示画素に対して第2の予備充電を行なうことにより、各第2の表示画素に対して目的の表示が速やかに可能となるように構成されている。また、換言すると、所定の画素行に対応する表示画素P(i,j,a)、P(i,j,b)の表示を行うための水平期間よりも以前の水平期間において、当該画素行に対応する第2の表示画素P(i,j,b)の予備充電を2度行なうことにより、各第2の表示画素に対して目的の表示が速やかに可能となるように構成されている。
なお、上述の第7の実施形態では、タイミングT71aで4段目の走査信号線G(4)の走査信号をHighとした場合について説明したが、4段目の走査信号線G(4)の走査信号を各フレームで2回目にHighとするタイミングは、図22に示すように、タイミングT71aに対して1/2水平期間だけ前のタイミングT71xまでの間としてもよい。また同様に、5段目の走査信号線G(5)の走査信号を各フレームで2回目にHighとするタイミングは、タイミングT72aに対して1/2水平期間だけ前のタイミングT72xまでの間としてもよい。また同様に、6段目の走査信号線G(6)の走査信号を各フレームで2回目にHighとするタイミングは、タイミングT73aに対して1/2水平期間だけ前のタイミングT73xまでの間としてもよい。また同様に、7段目の走査信号線G(7)の走査信号を各フレームで2回目にHighとするタイミングは、タイミングT74aに対して1/2水平期間だけ前のタイミングT74xまでの間としてもよい。即ち、各走査信号線G(j)の走査信号を各フレームで2回目にHighとするタイミングは、図21で示したタイミングに対して1/2水平期間だけ前のタイミングまでの間としてもよい。
なお、上述の各実施形態では、表示パネル10において、所定の画素行に対応する第1の画素電極E(i、j、a)とその前段側の画素行に対応する第2の画素電極E(i、j−1、b)との電気的な接続を制御するための第2の薄膜トランジスタT(i、j−1、b)が、所定の画素行に対応する第1の画素電極E(i、j、a)の配置位置に対して、前段側の画素行に対応する第2の画素電極E(i、j−1、b)の配置位置とは異なる側に形成された走査信号線に接続されている構成について説明したが、図23、図24、図25及び図26に示すように、所定の画素行に対応する第1の画素電極E(i、j、a)とその前段側の画素行に対応する第2の画素電極E(i、j−1、b)との電気的な接続を制御するための第2の薄膜トランジスタT(i、j−1、b)を、所定の画素行に対応する第1の画素電極E(i、j、a)の配置位置とその前段側の画素行に対応する第2の画素電極E(i、j−1、b)の配置位置との間に形成された走査信号線に接続する構成としてもよい。このような構成とすれば、上述の実施形態と比較し、接続配線Lの配線長を短くすることができるため、表示画素の開口率を大きくすることが可能となる。また、図6に示したような走査信号線G(j)と接続配線Lとの交差部Riを設けることなく、第2の薄膜トランジスタT(i、j−1、b)を介して2つの画素電極E(i、j、a)、E(i、j−1、b)を接続することができるため、走査信号線G(j)と接続配線Lとの間に発生する寄生容量を比較的小さく維持することができ好ましい。そして、このような画素構成の表示装置においても、上述の各実施形態と同様な駆動動作により映像信号に基づいた表示すべき適正な映像表示を行うことができる。