JP2010072198A5 - - Google Patents

Download PDF

Info

Publication number
JP2010072198A5
JP2010072198A5 JP2008237997A JP2008237997A JP2010072198A5 JP 2010072198 A5 JP2010072198 A5 JP 2010072198A5 JP 2008237997 A JP2008237997 A JP 2008237997A JP 2008237997 A JP2008237997 A JP 2008237997A JP 2010072198 A5 JP2010072198 A5 JP 2010072198A5
Authority
JP
Japan
Prior art keywords
signal line
pixel electrode
signal
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008237997A
Other languages
English (en)
Other versions
JP5211972B2 (ja
JP2010072198A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2008237997A priority Critical patent/JP5211972B2/ja
Priority claimed from JP2008237997A external-priority patent/JP5211972B2/ja
Publication of JP2010072198A publication Critical patent/JP2010072198A/ja
Publication of JP2010072198A5 publication Critical patent/JP2010072198A5/ja
Application granted granted Critical
Publication of JP5211972B2 publication Critical patent/JP5211972B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (17)

  1. 所定の方向に延伸配置された第1の走査信号線、第2の走査信号線及び第3の走査信号線と、
    前記第1の走査信号線、前記第2の走査信号線及び前記第3の走査信号線に対して交差するように配置されたデータ信号線と、
    ゲート電極が前記第1の走査信号線に接続されるとともに、ソース電極及びドレイン電極のうちの一方が前記データ信号線に接続された第1の薄膜トランジスタと、
    前記第1の薄膜トランジスタにおける前記ソース電極及び前記ドレイン電極のうちの他方に接続され、前記データ信号線に供給される階調信号が前記第1の薄膜トランジスタを介して印加される第1の画素電極と、
    ゲート電極が前記第2の走査信号線に接続されるとともに、ソース電極及びドレイン電極のうちの一方が前記第1の画素電極に接続された第2の薄膜トランジスタと、
    前記第2の薄膜トランジスタにおける前記ソース電極及び前記ドレイン電極のうちの他方に接続され、前記データ信号線に供給される階調信号が前記第1の画素電極を介して印加される第2の画素電極と、
    ゲート電極が前記第2の走査信号線に接続されるとともに、ソース電極及びドレイン電極のうちの一方が前記データ信号線に接続された第3の薄膜トランジスタと、
    前記第3の薄膜トランジスタにおける前記ソース電極及び前記ドレイン電極のうちの他方に接続され、前記データ信号線に供給される階調信号が前記第3の薄膜トランジスタを介して印加される第3の画素電極と、
    ゲート電極が前記第3の走査信号線に接続されるとともに、ソース電極及びドレイン電極のうちの一方が前記第3の画素電極に接続された第4の薄膜トランジスタと、
    前記第4の薄膜トランジスタにおける前記ソース電極及び前記ドレイン電極のうちの他方に接続され、前記データ信号線に供給される階調信号が前記第3の画素電極を介して印加される第4の画素電極と、
    前記第4の画素電極に保持させる階調信号、前記第2の画素電極に保持させる階調信号、前記第3の画素電極に保持させる階調信号、前記第1の画素電極に保持させる階調信号の順に、前記各階調信号を時分割的に前記データ信号線に供給する信号側駆動回路と、
    前記信号側駆動回路により前記データ信号線に前記第4の画素電極に保持させる階調信号が供給されているときに前記第2の走査信号線に前記第2の薄膜トランジスタ及び前記第3の薄膜トランジスタをオン状態にする走査信号を供給するとともに前記第3の走査信号線に前記第4の薄膜トランジスタをオン状態にする走査信号を供給し、前記信号側駆動回路により前記データ信号線に前記第3の画素電極に保持させる階調信号が供給されているときに前記第2の走査信号線に前記第2の薄膜トランジスタ及び前記第3の薄膜トランジスタをオン状態にする走査信号を供給するとともに前記第3の走査信号線に前記第4の薄膜トランジスタをオフ状態にする走査信号を供給する走査側駆動回路と、
    を備えたことを特徴とする表示装置。
  2. 前記第2の画素電極と前記第3の画素電極が前記所定の方向に沿って隣接するように配置され、
    前記第1の画素電極と前記第3の画素電極が前記所定の方向に対して直交する方向に沿って隣接するように配置され、
    前記第2の画素電極と前記第4の画素電極が前記所定の方向に対して直交する方向に沿って隣接するように配置されていることを特徴とする請求項1に記載の表示装置。
  3. 前記第1の画素電極に保持させる階調信号、前記第2の画素電極に保持させる階調信号、前記第3の画素電極に保持させる階調信号及び前記第4の画素電極に保持させる階調信号は、
    所定のフレームにおいて液晶に印加される電圧の極性が、前記第1の画素電極に保持させる階調信号と前記第3の画素電極に保持させる階調信号との間で互いに等しくなるように、且つ、前記第2の画素電極に保持させる階調信号と前記第4の画素電極に保持させる階調信号との間で互いに等しくなるように、且つ、前記第2の画素電極に保持させる階調信号と前記第3の画素電極に保持させる階調信号との間で互いに異なるように、設定されていることを特徴とする請求項2に記載の表示装置。
  4. 前記走査側駆動回路は、前記信号側駆動回路により前記データ信号線に前記第4の画素電極に保持させる階調信号が供給され且つ該走査側駆動回路が前記第2の走査信号線に前記第2の薄膜トランジスタ及び前記第3の薄膜トランジスタをオン状態にする走査信号を供給しているときに、前記第1の走査信号線に前記第1の薄膜トランジスタをオン状態にする走査信号を供給することを特徴とする請求項3に記載の表示装置。
  5. 前記走査側駆動回路は、
    前記信号側駆動回路により前記データ信号線に前記第2の画素電極に保持させる階調信号が供給されているときに、前記第1の走査信号線に前記第1の薄膜トランジスタをオン状態にする走査信号を供給するとともに前記第2の走査信号線に前記第2の薄膜トランジスタ及び前記第3の薄膜トランジスタをオン状態にする走査信号を供給し、
    前記信号側駆動回路により前記データ信号線に前記第1の画素電極に保持させる階調信号が供給されているときに、前記第1の走査信号線に前記第1の薄膜トランジスタをオン状態にする走査信号を供給するとともに前記第2の走査信号線に前記第2の薄膜トランジスタ及び前記第3の薄膜トランジスタをオフ状態にする走査信号を供給することを特徴とする請求項4に記載の表示装置。
  6. 前記信号側駆動回路により前記データ信号線に供給される前記第4の画素電極に保持させる階調信号を前記第2の画素電極に予備充電することを特徴とする請求項2から5の何れかに記載の表示装置。
  7. 前記第1の画素電極に保持させる階調信号、前記第2の画素電極に保持させる階調信号、前記第3の画素電極に保持させる階調信号及び前記第4の画素電極に保持させる階調信号は、
    所定のフレームにおいて液晶に印加される電圧の極性が、前記第1の画素電極に保持させる階調信号と前記第4の画素電極に保持させる階調信号との間で互いに等しくなるように、且つ、前記第2の画素電極に保持させる階調信号と前記第3の画素電極に保持させる階調信号との間で互いに等しくなるように、且つ、前記第1の画素電極に保持させる階調信号と前記第2の画素電極に保持させる階調信号との間で互いに異なるように、設定されていることを特徴とする請求項2に記載の表示装置。
  8. 前記データ信号線と交差するように配置された第4の走査信号線と、
    ゲート電極が前記第4の走査信号線に接続されるとともに、ソース電極及びドレイン電極のうちの一方が前記データ信号線に接続された第5の薄膜トランジスタと、
    前記第5の薄膜トランジスタにおける前記ソース電極及び前記ドレイン電極のうちの他方に接続され、前記データ信号線に供給される階調信号が前記第5の薄膜トランジスタを介して印加される第5の画素電極と、
    ゲート電極が前記第1の走査信号線に接続されるとともに、ソース電極及びドレイン電極のうちの一方が前記第5の画素電極に接続された第6の薄膜トランジスタと、
    前記第6の薄膜トランジスタにおける前記ソース電極及び前記ドレイン電極のうちの他方に接続され、前記データ信号線に供給される階調信号が前記第5の画素電極を介して印加される第6の画素電極と、
    ゲート電極が前記第3の走査信号線に接続されるとともに、ソース電極及びドレイン電極のうちの一方が前記データ信号線に接続された第7の薄膜トランジスタと、
    前記第7の薄膜トランジスタにおける前記ソース電極及び前記ドレイン電極のうちの他方に接続され、前記データ信号線に供給される階調信号が前記第7の薄膜トランジスタを介して印加される第7の画素電極と、
    をさらに備え、
    前記信号側駆動回路は、前記第4の画素電極に保持させる階調信号、前記第7の画素電極に保持させる階調信号、前記第2の画素電極に保持させる階調信号、前記第3の画素電極に保持させる階調信号、前記第6の画素電極に保持させる階調信号、前記第1の画素電極に保持させる階調信号、前記第5の画素電極に保持させる階調信号の順に、前記各階調信号を時分割的に前記データ信号線に供給することを特徴とする請求項7に記載の表示装置。
  9. 前記走査側駆動回路は、前記信号側駆動回路により前記データ信号線に前記第7の画素電極に保持させる階調信号が供給され且つ該走査側駆動回路が前記第3の走査信号線に前記第7の薄膜トランジスタ及び前記第4の薄膜トランジスタをオン状態にする走査信号を供給しているときに、前記第4の走査信号線に前記第5の薄膜トランジスタをオン状態にする走査信号を供給するとともに前記第1の走査信号線に前記第1の薄膜トランジスタ及び前記第6の薄膜トランジスタをオン状態にする走査信号を供給することを特徴とする請求項8に記載の表示装置。
  10. 前記信号側駆動回路により前記データ信号線に供給される前記第7の画素電極に保持させる階調信号を前記第6の画素電極に予備充電することを特徴とする請求項8または9に記載の表示装置。
  11. 前記第1の画素電極に保持させる階調信号、前記第2の画素電極に保持させる階調信号、前記第3の画素電極に保持させる階調信号及び前記第4の画素電極に保持させる階調信号は、
    所定のフレームにおいて液晶に印加される電圧の極性が、前記第1の画素電極に保持させる階調信号と前記第2の画素電極に保持させる階調信号との間で互いに等しくなるように、且つ、前記第3の画素電極に保持させる階調信号と前記第4の画素電極に保持させる階調信号との間で互いに等しくなるように、且つ、前記第2の画素電極に保持させる階調信号と前記第3の画素電極に保持させる階調信号との間で互いに異なるように、設定されていることを特徴とする請求項2に記載の表示装置。
  12. 前記信号側駆動回路は、前記第2の画素電極に保持させる階調信号を前記データ信号線に供給する期間よりも以前の期間に、液晶に印加される電圧の極性が前記第2の画素電極に保持させる階調信号と等しくなるように設定されている予備充電信号を前記データ信号線に供給し、
    前記走査側駆動回路は、前記信号側駆動回路により前記予備充電信号が前記データ信号線に供給されているときに、前記第1の走査信号線に前記第1の薄膜トランジスタをオン状態にする走査信号を供給することを特徴とする請求項2から11の何れかに記載の表示装置。
  13. 前記走査側駆動回路は、前記信号側駆動回路により前記予備充電信号が前記データ信号線に供給されているときに、前記第2の走査信号線に前記第2の薄膜トランジスタをオン状態にする走査信号を供給することを特徴とする請求項12に記載の表示装置。
  14. 前記走査側駆動回路は、前記信号側駆動回路により前記予備充電信号の前記データ信号線への供給が終了した後に、前記第2の走査信号線に前記第2の薄膜トランジスタをオン状態にする走査信号を供給することを特徴とする請求項12に記載の表示装置。
  15. 所定の方向に延伸配置された第1の走査信号線及び第2の走査信号線と、
    前記第1の走査信号線及び前記第2の走査信号線に対して交差するように配置されたデータ信号線と、
    ゲート電極が前記第1の走査信号線に接続されるとともに、ソース電極及びドレイン電極のうちの一方が前記データ信号線に接続された第1の薄膜トランジスタと、
    前記第1の薄膜トランジスタにおける前記ソース電極及び前記ドレイン電極のうちの他方に接続され、前記データ信号線に供給される階調信号が前記第1の薄膜トランジスタを介して印加される第1の画素電極と、
    ゲート電極が前記第2の走査信号線に接続されるとともに、ソース電極及びドレイン電極のうちの一方が前記第1の画素電極に接続された第2の薄膜トランジスタと、
    前記第2の薄膜トランジスタにおける前記ソース電極及び前記ドレイン電極のうちの他方に接続され、前記データ信号線に供給される階調信号が前記第1の画素電極を介して印加される第2の画素電極と、
    前記第2の画素電極に保持させる階調信号、前記第1の画素電極に保持させる階調信号の順に、前記各階調信号を時分割的に前記データ信号線に供給する信号側駆動回路と、
    前記信号側駆動回路により前記データ信号線に前記第2の画素電極に保持させる階調信号が供給されているときに前記第2の走査信号線に前記第2の薄膜トランジスタをオン状態にする走査信号を供給するとともに前記第1の走査信号線に前記第1の薄膜トランジスタをオン状態にする走査信号を供給し、前記信号側駆動回路により前記データ信号線に前記第1の画素電極に保持させる階調信号が供給されているときに前記第2の走査信号線に前記第2の薄膜トランジスタをオフ状態にする走査信号を供給するとともに前記第1の走査信号線に前記第1の薄膜トランジスタをオン状態にする走査信号を供給する走査側駆動回路と、
    を備え、
    前記信号側駆動回路は、前記第2の画素電極に保持させる階調信号を前記データ信号線に供給する期間よりも以前の期間に、液晶に印加される電圧の極性が前記第2の画素電極に保持させる階調信号と等しくなるように設定されている予備充電信号を前記データ信号線に供給し、
    前記走査側駆動回路は、前記信号側駆動回路により前記予備充電信号が前記データ信号線に供給されているときに、前記第1の走査信号線に前記第1の薄膜トランジスタをオン状態にする走査信号を供給することを特徴とする表示装置。
  16. 所定の方向に延伸配置された第1の走査信号線、第2の走査信号線及び第3の走査信号線と、
    前記第1の走査信号線、前記第2の走査信号線及び前記第3の走査信号線に対して交差するように配置されたデータ信号線と、
    ゲート電極が前記第1の走査信号線に接続されるとともに、ソース電極及びドレイン電極のうちの一方が前記データ信号線に接続された第1の薄膜トランジスタと、
    前記第1の薄膜トランジスタにおける前記ソース電極及び前記ドレイン電極のうちの他方に接続され、前記データ信号線に供給される階調信号が前記第1の薄膜トランジスタを介して印加される第1の画素電極と、
    ゲート電極が前記第2の走査信号線に接続されるとともに、ソース電極及びドレイン電極のうちの一方が前記第1の画素電極に接続された第2の薄膜トランジスタと、
    前記第2の薄膜トランジスタにおける前記ソース電極及び前記ドレイン電極のうちの他方に接続され、前記データ信号線に供給される階調信号が前記第1の画素電極を介して印加される第2の画素電極と、
    ゲート電極が前記第2の走査信号線に接続されるとともに、ソース電極及びドレイン電極のうちの一方が前記データ信号線に接続された第3の薄膜トランジスタと、
    前記第3の薄膜トランジスタにおける前記ソース電極及び前記ドレイン電極のうちの他方に接続され、前記データ信号線に供給される階調信号が前記第3の薄膜トランジスタを介して印加される第3の画素電極と、
    ゲート電極が前記第3の走査信号線に接続されるとともに、ソース電極及びドレイン電極のうちの一方が前記第3の画素電極に接続された第4の薄膜トランジスタと、
    前記第4の薄膜トランジスタにおける前記ソース電極及び前記ドレイン電極のうちの他方に接続され、前記データ信号線に供給される階調信号が前記第3の画素電極を介して印加される第4の画素電極と、
    を備えた表示装置の駆動方法であって、
    前記第4の画素電極に保持させる階調信号、前記第2の画素電極に保持させる階調信号、前記第3の画素電極に保持させる階調信号、前記第1の画素電極に保持させる階調信号の順に、前記各階調信号を時分割的に前記データ信号線に供給するデータ信号側駆動ステップと、
    前記データ信号側駆動ステップにより前記データ信号線に前記第4の画素電極に保持させる階調信号が供給されているときに前記第2の走査信号線に前記第2の薄膜トランジスタ及び前記第3の薄膜トランジスタをオン状態にする走査信号を供給するとともに前記第3の走査信号線に前記第4の薄膜トランジスタをオン状態にする走査信号を供給し、前記データ信号側駆動ステップにより前記データ信号線に前記第3の画素電極に保持させる階調信号が供給されているときに前記第2の走査信号線に前記第2の薄膜トランジスタ及び前記第3の薄膜トランジスタをオン状態にする走査信号を供給するとともに前記第3の走査信号線に前記第4の薄膜トランジスタをオフ状態にする走査信号を供給する走査側駆動ステップと、
    を有することを特徴とする表示装置の駆動方法。
  17. 所定の方向に延伸配置された第1の走査信号線及び第2の走査信号線と、
    前記第1の走査信号線及び前記第2の走査信号線に対して交差するように配置されたデータ信号線と、
    ゲート電極が前記第1の走査信号線に接続されるとともに、ソース電極及びドレイン電極のうちの一方が前記データ信号線に接続された第1の薄膜トランジスタと、
    前記第1の薄膜トランジスタにおける前記ソース電極及び前記ドレイン電極のうちの他方に接続され、前記データ信号線に供給される階調信号が前記第1の薄膜トランジスタを介して印加される第1の画素電極と、
    ゲート電極が前記第2の走査信号線に接続されるとともに、ソース電極及びドレイン電極のうちの一方が前記第1の画素電極に接続された第2の薄膜トランジスタと、
    前記第2の薄膜トランジスタにおける前記ソース電極及び前記ドレイン電極のうちの他方に接続され、前記データ信号線に供給される階調信号が前記第1の画素電極を介して印加される第2の画素電極と、
    を備えた表示装置の駆動方法であって、
    前記第2の画素電極に保持させる階調信号、前記第1の画素電極に保持させる階調信号の順に、前記各階調信号を時分割的に前記データ信号線に供給するデータ信号側駆動ステップと、
    前記データ信号側駆動ステップにより前記データ信号線に前記第2の画素電極に保持させる階調信号が供給されているときに前記第2の走査信号線に前記第2の薄膜トランジスタをオン状態にする走査信号を供給するとともに前記第1の走査信号線に前記第1の薄膜トランジスタをオン状態にする走査信号を供給し、前記データ信号側駆動ステップにより前記データ信号線に前記第1の画素電極に保持させる階調信号が供給されているときに前記第2の走査信号線に前記第2の薄膜トランジスタをオフ状態にする走査信号を供給するとともに前記第1の走査信号線に前記第1の薄膜トランジスタをオン状態にする走査信号を供給する走査側駆動ステップと、
    を有し、
    前記データ信号側駆動ステップは、前記第2の画素電極に保持させる階調信号を前記データ信号線に供給する期間よりも以前の期間に、液晶に印加される電圧の極性が前記第2の画素電極に保持させる階調信号と等しくなるように設定されている予備充電信号を前記データ信号線に供給し、
    前記走査側駆動ステップは、前記データ信号側駆動ステップにより前記予備充電信号が前記データ信号線に供給されているときに、前記第2の走査信号線に前記第2の薄膜トランジスタをオン状態にする走査信号を供給するとともに前記第1の走査信号線に前記第1の薄膜トランジスタをオフ状態にする走査信号を供給することを特徴とする表示装置の駆動方法。
JP2008237997A 2008-09-17 2008-09-17 表示装置及び表示装置の駆動方法 Expired - Fee Related JP5211972B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008237997A JP5211972B2 (ja) 2008-09-17 2008-09-17 表示装置及び表示装置の駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008237997A JP5211972B2 (ja) 2008-09-17 2008-09-17 表示装置及び表示装置の駆動方法

Publications (3)

Publication Number Publication Date
JP2010072198A JP2010072198A (ja) 2010-04-02
JP2010072198A5 true JP2010072198A5 (ja) 2011-03-17
JP5211972B2 JP5211972B2 (ja) 2013-06-12

Family

ID=42204060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008237997A Expired - Fee Related JP5211972B2 (ja) 2008-09-17 2008-09-17 表示装置及び表示装置の駆動方法

Country Status (1)

Country Link
JP (1) JP5211972B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104317122B (zh) * 2014-10-10 2018-01-12 上海中航光电子有限公司 像素结构、阵列基板、显示面板和显示装置及其驱动方法
CN109656041B (zh) * 2019-01-09 2021-02-12 惠科股份有限公司 一种显示面板及其驱动方法和显示装置
CN109709732A (zh) * 2019-01-09 2019-05-03 惠科股份有限公司 一种显示面板及其驱动方法和显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0353218A (ja) * 1989-07-21 1991-03-07 Nippon Telegr & Teleph Corp <Ntt> 画像表示パネル
JP3091300B2 (ja) * 1992-03-19 2000-09-25 富士通株式会社 アクティブマトリクス型液晶表示装置及びその駆動回路
JP3002324B2 (ja) * 1992-03-21 2000-01-24 エヌオーケー株式会社 分散液封入装置
GB9223697D0 (en) * 1992-11-12 1992-12-23 Philips Electronics Uk Ltd Active matrix display devices
KR100277182B1 (ko) * 1998-04-22 2001-01-15 김영환 액정표시소자
KR100291770B1 (ko) * 1999-06-04 2001-05-15 권오경 액정표시장치
AU2002357625A1 (en) * 2002-01-17 2003-07-30 International Business Machines Corporation Display device, scanning line driver circuit
US7633472B2 (en) * 2002-09-23 2009-12-15 Chi Mei Optoelectronics Corporation Active matrix display devices
KR101030694B1 (ko) * 2004-02-19 2011-04-26 삼성전자주식회사 액정표시패널 및 이를 갖는 액정표시장치
JP2006301315A (ja) * 2005-04-21 2006-11-02 Seiko Epson Corp 画像形成装置
TWI322400B (en) * 2006-01-06 2010-03-21 Au Optronics Corp A display array of a display panel and method for charging each pixel electrode in the display array
TW200811796A (en) * 2006-08-22 2008-03-01 Quanta Display Inc Display method for improving PLM image quality and device used the same
TWI355632B (en) * 2006-09-26 2012-01-01 Au Optronics Corp The device for liquid crystal display with rgbw co
JP2010019914A (ja) * 2008-07-08 2010-01-28 Casio Comput Co Ltd 表示装置及び表示駆動方法

Similar Documents

Publication Publication Date Title
US9715861B2 (en) Display device having unit pixel defined by even number of adjacent sub-pixels
WO2008139695A1 (ja) 液晶表示装置
JP2007058211A5 (ja)
KR101686102B1 (ko) 액정 표시장치 및 그 구동방법
TW200643860A (en) Apparatus and method for driving liquid crystal display device
US9324290B2 (en) Liquid crystal display (LCD) and method of driving the same
WO2017004879A1 (zh) 液晶显示处理方法、装置和设备
JP2007065657A5 (ja)
TW200629211A (en) Display and method of driving same
WO2016179868A1 (zh) 一种液晶显示面板的驱动电路及驱动方法
EP1901278A3 (en) Array substrate and display apparatus having the same
WO2008152847A1 (ja) 液晶表示装置、液晶表示装置の駆動方法、およびテレビジョン受像機
TW200701144A (en) Method and apparatus for driving liquid crystal display device
TWI456556B (zh) 液晶顯示器面板與其驅動方法
TW200715016A (en) Liquid crystal display and method thereof
EP2560156A4 (en) DRIVE PROCESSES FOR CONVENTIONAL ELECTRODES, CIRCUITS, AND LIQUID CRYSTAL DISPLAYS FOR THIS
TW200739487A (en) Thin film transistor liquid crystal display panel driving device and method thereof
JP2011529584A5 (ja)
US20090262059A1 (en) Timing controller, liquid crystal display, and method for driving the same
JP4245550B2 (ja) 動画質の向上した液晶ディスプレイ及びその駆動方法
WO2013185425A1 (zh) 像素结构、显示装置及过压驱动方法
KR20140021784A (ko) 액정표시장치
JP4959728B2 (ja) 表示装置ならびにその駆動回路および駆動方法
JP2010072198A5 (ja)
US20130093798A1 (en) Liquid crystal display device and signal driving method for the same