KR100498969B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR100498969B1
KR100498969B1 KR10-2002-0019426A KR20020019426A KR100498969B1 KR 100498969 B1 KR100498969 B1 KR 100498969B1 KR 20020019426 A KR20020019426 A KR 20020019426A KR 100498969 B1 KR100498969 B1 KR 100498969B1
Authority
KR
South Korea
Prior art keywords
signal
pixel
data
pixel electrode
video signal
Prior art date
Application number
KR10-2002-0019426A
Other languages
English (en)
Other versions
KR20020079563A (ko
Inventor
센다미찌루
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20020079563A publication Critical patent/KR20020079563A/ko
Application granted granted Critical
Publication of KR100498969B1 publication Critical patent/KR100498969B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

화소부의 주변 회로의 구성을 간단히 하여, 그 만큼 패널의 주변 면적을 저감시킨다. 클럭 공급용 트랜지스터 ST0∼ST3은 드레인 신호선 D0∼D3으로부터 화소 선택 트랜지스터 GT0∼GT3을 통해 용량 CS0∼CS3에 보유된 디지털 영상 신호에 따라 온 오프 상태로 된다. 주기적인 픽셀 신호는 클럭 공급용 트랜지스터 ST0∼ST3을 통해 용량 전극(41, 42, 43, 44)에 인가된다. 화소 전극(19)에는 디지털 영상 신호값에 따른 전압 변화 ΔV가 생긴다. 이렇게 해서, 화소부에서 DA 변환이 가능해져서, 화소부의 주변 회로의 구성을 간단히 하여, 그 만큼 패널의 주변 면적을 저감시킬 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 특히 디지털 영상 신호를 아날로그 영상 신호로 변환하는 DA 변환기를 구비한 표시 장치에 관한 것이다.
최근, 휴대 가능한 표시 장치, 예를 들면 휴대 텔레비전, 휴대 전화 등이 시장의 수요에 부응하여 요구되고 있다. 이러한 요구에 따라서 표시 장치의 소형화, 경량화, 소비 전력 절약화에 대응하기 위해 연구 개발이 활발히 행해지고 있다.
도 14는 종래예에 따른 액정 표시 장치의 하나의 표시 화소의 회로 구성도를 나타낸다. 절연성 기판(도시되지 않음) 상에 게이트 신호선(51), 드레인 신호선(61)이 교차하여 형성되어 있으며, 그 교차부 근방에 양 신호선(51, 61)에 접속된 화소 선택 박막 트랜지스터(72)가 설치되어 있다. 이하, 박막 트랜지스터를 TFT(Thin Film Transistor)라 한다. 화소 선택 TFT(72)의 소스(11s)는 액정(21)의 표시 전극(80)에 접속되어 있다.
또한, 표시 전극(80)의 전압을 1 필드 기간, 보유하기 위한 보조 용량(85)이 설치되고 있고, 이 보조 용량(85)의 한쪽 단자(86)는 화소 선택 TFT(72)의 소스(11s)에 접속되며, 다른 쪽 전극(87)에는 각 표시 화소에 공통인 전위가 인가되어 있다.
여기서, 게이트 신호선(51)에 주사 신호(H 레벨)이 인가되면, 화소 선택 TFT(72)는 온 상태로 되고, 드레인 신호선(61)으로부터 아날로그 영상 신호가 표시 전극(80)으로 전달됨과 함께, 보조 용량(85)에 보유된다. 표시 전극(80)에 인가된 영상 신호 전압이 액정(21)에 인가되고, 그 전압에 따라 액정(21)이 배향됨으로써 액정 표시를 얻을 수 있다. 따라서, 동화상, 정지 화상에 관계없이 액정 표시를 행할 수 있다.
그런데, 드레인 신호선(61)에 입력되는 아날로그 영상 신호는, 입력 디지털 영상 신호를 DA 변환기에 의해 디지털·아날로그 변환하여 얻어진다. 종래, 표시 패널 내부에 DA 변환기를 내장하는 액정 표시 장치에서는, 화소 주변부의 드라이버 회로에 근접하여 DA 변환기를 배치하고 있었다.
그러나, 종래의 액정 표시 장치에서는, 드라이버 회로에 근접하여 DA 변환기가 배치되어 있기 때문에, 화소부의 주변 회로가 복잡하게 되어, 표시 패널의 주변 면적이 증가한다고 하는 문제가 있었다. 특히, 계조 전압을 외부로부터 입력하는 경우, 단자수가 계조의 수만큼 증가된다.
또한, DA 변환기에 의해 변환된 아날로그 데이터를, 화소 선택 TFT(72)를 통해 화소부에 기입하기 때문에, 그 (최대 진폭 전압 +Vth) 이상의 전압을 주사 신호로서 공급해야 한다. Vth는 화소 선택 TFT(72)의 임계값 전압이다. 이 때문에, 액정 표시 장치의 저전압화 및 저소비 전력화를 행하는 것이 곤란하였다.
본 발명의 표시 장치는 상술한 과제를 감안하여 이루어진 것으로, 디지털 영상 신호를 아날로그 영상 신호로 변환하는 DA 변환부를 포함하고, 아날로그 영상 신호를 화소부마다 설치된 화소 전극에 공급하여 표시를 행하며, DA 변환부를 화소부 내에 설치한 것을 특징으로 한다.
이러한 구성에 따르면, DA 변환기를 내장한 표시 장치에서 화소부의 주변 회로의 구성이 간단해지기 때문에, 그 만큼 패널 주변 면적을 저감시킬 수 있다.
또한, 상기 DA 변환부는, 화소 전극과 가중된 용량비를 갖고 용량 결합된 복수개의 용량 전극과, 디지털 영상 신호에 따라 주기적인 클럭 신호를 복수개의 용량 전극에 공급하는 클럭 공급부를 포함하는 것을 특징으로 한다.
이러한 구성에 따르면 화소부에서 디지털 영상 신호를 디지털·아날로그 변환하는 것이 가능해진다.
또한, 복수개의 용량 전극의 면적은, 디지털 영상 신호의 각 비트에 따라 가중되어 있는 것을 특징으로 한다. 이러한 구성에 따르면, 디지털 영상 신호를 고정밀도로 디지털·아날로그 변환할 수 있다.
〈제1 실시예〉
다음에, 본 발명의 제1 실시예에 따른 표시 장치에 대하여 도면을 참조하여 설명한다. 도 1은 제1 실시예에 따른 표시 장치의 회로도이다. 도면에서, 설명의 간편화를 위해 하나의 화소부만을 도시하고 있지만, 실제의 표시 장치에서는 이 화소부가 행렬 상으로 복수개 배치되어 있다.
절연성 기판(도시되지 않음) 상의 한 방향으로 게이트 신호선 G1이 배치되어 있다. 게이트 신호선 G1에는 게이트 드라이버(도시되지 않음)로부터 주사 신호가 공급된다. 게이트 신호선 G1과 교차하는 방향에 4개의 드레인 신호선 D0∼D3이 배치되어 있다. 디지털 데이터 드라이버 회로(1)는 4비트의 디지털 영상 신호를 샘플링 신호에 따라 출력한다. 드레인 신호선 D0∼D3에는, 디지털 영상 신호의 각 비트에 대응하는 데이터가 출력된다. 드레인 신호선 D0에 최하위 비트, 드레인 신호선 D3에 최상위 비트가 출력된다. 이 디지털 영상 신호의 비트 수를 증가시킴에 따라, 다계조의 표시가 가능하다. 반대로, 디지털 영상 신호의 비트 수를 감소시킴에 따라, 저계조의 표시가 가능하다.
화소 선택 트랜지스터 GT0∼GT3은, 각 드레인 신호선 D0∼D3에 접속되어 있다. 또한, 화소 선택 트랜지스터 GT0∼GT3의 각 게이트에는 게이트 신호선 G1이 공통으로 접속되어 있고, 그 각 소스에는 화소 선택 트랜지스터 GT0∼GT3을 통해 기입된 디지털 영상 신호의 각 비트 데이터를 보유하기 위한 용량 CS0∼CS3이 접속되어 있다.
용량 CS0∼CS3에 보유된 각 비트 데이터는, 다음 단에 설치된 클럭 공급용 트랜지스터 ST0∼ST3의 게이트에 공급된다. 클럭 공급용 트랜지스터 ST0∼ST3의 소스에는 픽셀 신호(Pixel Signal, 주기적인 클럭)가 공급되어 있다. 그리고, 클럭 공급용 트랜지스터 ST0∼ST3의 드레인에는, 화소 전극(19)과 용량 결합한 용량 전극(41, 42, 43, 44)에 접속되어 있다.
따라서, 화소 전극(19)과 용량 전극(41, 42, 43, 44) 간에는 용량 C0, C1, C2, C3이 형성되어 있다. 화소 전극(19)과 대향 전극(32) 간에는 액정(21)이 봉입되어 있다.
즉, 클럭 공급용 트랜지스터 ST0∼ST3은, 드레인 신호선 D0∼D3으로부터 화소 선택 트랜지스터 GT0∼GT3을 통해 용량 CS0∼CS3에 보유된 디지털 영상 신호에 따라 온 오프 상태로 된다. 예를 들면, 클럭 공급용 트랜지스터 ST0이 온 상태로 되면 픽셀 신호가 클럭 공급용 트랜지스터 ST0을 통해 용량 전극(41)에 인가된다. 이에 따라, 화소 전극(19)에는 픽셀 신호의 전압 진폭 VP-P 및 용량값 C0에 따른 전압 변화 ΔV가 생긴다.
여기서, CLC는 화소 전극(19)과 대향 전극(32) 간의 용량값이다.
따라서, 용량 C0, C1, C2, C3을 디지털 영상 신호의 각 비트에 대응시켜 가중을 행하면, 이 디지털 영상 신호에 대하여 아날로그 변환된 전압을 화소 전극(19)에 공급할 수 있다.
상기 ΔV는 일반적으로 다음 식으로 나타낼 수 있다.
(n0, n1, n2, n3)은 디지털 영상 신호 데이터이며, 각 비트는「1」또는「0」이다. 화소 전극(19)과 화소 내의 배선 등이 형성하는 용량에 대해서는 생략하였다. 여기서, 각 결합 용량은 예를 들면, C1=2C0, C2=22C0, C3=23C0이 되도록 대향 면적 또는 전극 간 거리가 설정되고, 용량값이 가중되어 있다.
또한, 화소 전극(19)에 리세트 신호를 공급하는 리세트용 트랜지스터 RT가 설치되어 있다. 이에 의해서, 후술하는 바와 같이 액정(21)에 대하여 교대로 반전 전압을 가하는 반전 구동 방식을 실현할 수 있다. 이것은, 액정(21)에 한 방향으로만 전계를 계속해서 인가하면, 액정 열화의 원인이 되기 때문이다. 그래서, 반전 구동 방식에서는, 액정(21)에 가해지는 전계의 방향을 주기적으로 반전시키고 있다.
다음에, 상술한 구성의 액정 표시 장치의 동작에 대하여 도면을 참조하여 설명한다. 도 2에, 액정 표시 장치의 타이밍도를 나타낸다. 픽셀 신호는 트랜지스터 ST0∼ST3을 통해 용량 전극(41∼44)에 공급되는 신호이며, 소정의 주기로 0V와 3V를 반복한다. 리세트 제어 신호는, 리세트용 트랜지스터 RT의 게이트에 공급되는 신호이다. 리세트 제어 신호는 픽셀 신호가 반전하기 직전에 하이 레벨로 되는 펄스 신호이다. 대향 전극(32)은 예를 들면 3V의 직류 레벨로 고정되어 있다.
지금, 드레인 신호선 D0∼D3에 4비트의 디지털 영상 신호, 예를 들면(1, 0, 0, 0)이 공급되는 것으로 하자. 게이트 신호선 G1에 공급되는 주사 신호에 따라, 화소 선택 트랜지스터 GT0∼GT3이 온 상태로 되면, 화소 선택 트랜지스터 GT0∼GT3을 통해 용량 CS0∼CS3 중,「1」의 데이터가 공급되는 CS0이 충전되고, CS1∼CS3이 방전되어, (1, 0, 0, 0)의 데이터가 보유된다. 이에 따라, 클럭 공급용 트랜지스터 ST0이 온 상태로 되고, ST1∼ST3이 오프 상태로 되어, 픽셀 신호가 클럭 공급용 트랜지스터 ST0을 통해 용량 전극(41)에 인가된다.
픽셀 신호가 0V 내지 3V로 변화하면, 용량 전극(41)은 화소 전극(19)과 용량 결합하고 있기 때문에, 화소 전극(19)의 전위는 대향 전극(32)과 동일한 전위인 3V로부터, 용량 전극(41)과 화소 전극(19)의 용량값에 대응한 전위 ΔV0만큼 상승한다. 마찬가지로, 4비트의 다른 데이터가 입력되면, 각 비트의「1」「0」에 따라 트랜지스터 ST0∼ST3이 온, 오프 상태로 되고, 화소 전극(19)의 전위는 4비트의 디지털 영상 신호에 대응한 전위로 된다. 4비트의 디지털 영상 신호는, 용량 CS0∼CS3에 보유된다. 이들 용량 CS0∼CS3에 충전된 전하가 트랜지스터의 누설 등에 의해서 방전되고, 트랜지스터 ST0∼ST3의 임계값보다도 낮아지면, 데이터로서 소실되기때문에, 그 전에 데이터를 재기입할 필요가 있다.
이와 같이, 용량 CS0∼CS3을 갖는 데이터 보유부에 데이터를 보유함으로써, 정지 화상을 표시할 때, 데이터 보유부의 재기입에 필요한 최저한의 주파수까지 프레임 레이트를 저하시킬 수 있으므로, 표시 장치의 소비 전력을 삭감할 수 있다. 또한, 종래와 같이 드라이버 주변부에 DAC를 설치하지 않고, 화소 내에 용량 결합에 의해 DAC를 내장시켰기 때문에, 표시 장치의 주변을 보다 좁게 할 수 있다.
다음에, 리세트 제어 신호가「H」로 되면, 리세트용 트랜지스터 RT가 온 상태로 되고, 화소 전극(19)의 전위를 대향 전극(32)의 전위와 같은 전위, 즉 3V로 리세트한다. 리세트 신호가「L」레벨로 된 후, 픽셀 신호가 3V에서 0V로 변화된다. 이에 의해서, 화소 전극(19)의 전압은 용량 결합에 의해 3V에서 V0만큼 하강된다. 이와 같이, 화소 전극(19)의 전압은 대향 전극(32)에 대하여 반전하도록 변화되므로, 액정(21)의 열화를 초래하지 않고 구동할 수 있다.
데이터 보유부의 재기입 주기는, 픽셀 신호의 주기와 완전히 동기시키지 않고, 독립된 주기로 할 수 있다. 각각 데이터 보유부의 재기입의 필요성과, 액정의 열화를 고려한 픽셀 신호의 반전 필요성을 충족시키는 범위에서, 각각 가장 느린 주기로 설정하면, 보다 소비 전력을 삭감할 수 있어 바람직하다. 단, 데이터의 재기입 동작 시, 화소 전극(19)과 화소 내의 배선 간의 기생 용량이나, 화소 내의 배선끼리의 기생 용량 등에 의해서 화상에 노이즈가 생길 우려가 있기 때문에, 각각의 주기를 될 수 있는 한 느리게 설정하면서, 양자를 동기시키는 것이 가장 바람직하다.
도 3은 액정 표시 장치의 다른 타이밍도를 나타낸다. 이 경우에는, 대향 전극(32)은 교류 구동되고 있다. 픽셀 신호는 기준 클럭을 분주하고, 그것을 지연시켜 작성하며, 0V와 3V의 전압 진폭을 갖고 있다. 대향 전극(32)과 픽셀 신호는 상호 역상이다. 또한, 리세트용 트랜지스터 RT는 리세트 제어 신호에 따라, 화소 전극(19)의 전위를 리세트 신호 #1 또는 리세트 신호 #2의 신호 레벨로 리세트한다. 도면에서는, 리세트 신호 #1이 선택된 경우를 도시하고 있다. 리세트 신호 #1은, 대향 전극(32)보다 선행하며, 리세트 제어 신호가 하이 레벨로 되기 직전 혹은 동시에 변동하는 신호이다. 지금, 대향 전극(32)이 0V이고, 리세트 제어 신호가 하이 레벨로 되면, 화소 전극(19)은 2V로 리세트된다.
그리고, 리세트 제어 신호가 로우 레벨로 되어, 픽셀 신호가 반전하여 0V로 되면, 용량 전극(41∼44)과 화소 전극(19)과의 용량 결합에 의해, 화소 전극(19)의 전위가 2V로부터 ΔV만큼 내려 간다. 이하 마찬가지로, 이 타이밍도로부터 명백한 바와 같이, 화소 전극(19)은 대향 전극(32)에 대하여 교대로 반전하도록 구동된다.
〈제2 실시예〉
다음에, 본 발명의 제2 실시예에 따른 표시 장치에 대하여 도면을 참조하면서 설명한다. 도 4는 제2 실시예에 따른 표시 장치의 회로도이다. 도면에서, 설명의 간편화를 위해 하나의 화소부만을 도시하고 있지만, 실제의 표시 장치에서는 이 화소부가 행렬형 상으로 복수 배치되어 있다. 또한, 제1 실시예를 설명한 도 1과 동일한 구성 부분에 대해서는 동일 부호를 붙여, 그 설명을 생략한다.
본 실시예에서는, 제1 실시예에서의 데이터 보유용의 용량 CS0∼CS3 대신에, 스태틱형 메모리 회로(5∼8)를 설치한 점이 크게 다르다. 스태틱형 메모리 회로(5∼8)는 정귀환된 2개의 인버터 회로로 구성할 수 있다. 제1 실시예에서는, 데이터 보유에 재기입 동작이 필요하지만, 본 실시예에서는 스태틱형 메모리 회로이기 때문에, 데이터의 보유를 보다 확실하게 행할 수 있다. 또, 정지 화상을 표시할 때, 외부 회로나 각 드라이버 회로의 구동을 멈춰, 데이터 보유부에 보유된 데이터를 표시하면 되므로, 제1 실시예에 비해 더욱 저소비 전력으로 할 수 있다. 단, 제1 실시예에 비해 소자 수가 많고, 회로가 복잡하여, 필요한 면적도 커진다. 또한, 이 표시 장치의 동작에 대해서는 제1 실시예와 마찬가지이기 때문에 설명은 생략한다.
〈제3 실시예〉
다음에, 본 발명의 제3 실시예에 따른 표시 장치에 대하여 도면을 참조하여설명한다. 상술한 바와 같이, 제1 및 제2 실시예에서, 화소 전극(19)에는 수학식 2로 나타낸 바와 같은, 디지털 영상 신호 데이터에 따른 전압 ΔV가 생긴다. 수학식 2에 따르면, 이 전압 ΔV의 변화 폭은, 디지털 영상 신호 데이터의 증가에 따라서 감소한다. 특히, 디지털 영상 신호 데이터의 비트 수가 많아지면, 데이터의 값이 큰 측에서의 전압 ΔV의 변화 폭의 감소도 현저하게 되어, γ특성이 나빠진다고 하는 문제가 있다. 이 문제를 도 5를 참조하여 더욱 설명한다.
도 5는 액정 표시 장치의 액정 전압-휘도 특성을 나타내는 도면으로, 횡축은 액정 전압 VLC(화소 전극(19)과 대향 전극(32) 간에 인가되는 전압)를 나타내며, 종축은 상대 휘도를 나타낸다. 또한, 디지털 영상 신호 데이터는 6비트로 한다. 도면에 도시한 바와 같이, 노멀리 화이트의 표시 장치인 경우, 액정 전압 VLC의 증가와 함께 휘도가 감소한다. 여기서, 액정 전압 VLC=1V가 백 표시, 액정 전압 VLC=3.5V가 흑 표시에 상당한다. 그리고, 6비트의 디지털 영상 신호 데이터(n0, n1, n2, n3, n4, n5)에 따른 전압 ΔV0, ΔV1, …이 생기고, 이들 전압 ΔV0, ΔV1, …에 따라 액정(21)의 휘도가 단계적으로 변화함으로써 계조 표시가 이루어진다. 그러나, 디지털 영상 신호 데이터의 값이 커짐에 따라, 전압 ΔV의 변화 폭이 작아진다. 즉, 디지털 영상 신호 데이터의 값이 변화하여도 휘도의 변화율은 작아지게 된다. 특히, 전압 ΔV가 커지는 흑 표시측의 휘도 포화 영역에서는 그것이 현저해진다. 이 때문에, 표시 패널이 전체적으로 검게 보이게 된다고 하는 문제점이 생긴다. 노멀리 블랙의 표시 장치인 경우에는 반대로 표시 패널이 전체적으로 하얗게 보이게 된다.
그래서, 본 실시예의 표시 장치는, 그와 같은 γ특성의 악화를 방지하여 양호한 계조 표시를 실현하는 것이다. 이하에, 그 구성에 대하여 도면을 참조하여 설명한다.
도 6은 제3 실시예에 따른 표시 장치의 회로도이다. 도면에서, 설명의 간편화를 위해 하나의 화소부만을 도시하고 있지만, 실제의 액정 표시 장치에서는 이 화소부가 행렬 형상으로 복수 배치되어 있다.
게이트 신호선 G1에는 게이트 드라이버(도시되지 않음)로부터 주사 신호가 공급된다. 게이트 신호선 G1과 교차하는 방향으로 6개의 드레인 신호선 D0∼D5가 배치되어 있다.
디지털 데이터 드라이버 회로(51)는, 6비트의 디지털 영상 신호를 샘플링 신호에 따라 출력한다. 드레인 신호선 D0∼D5에는, 디지털 영상 신호의 각 비트에 대응하는 데이터(n0, n1, n2, n3, n4, n5)가 출력된다. 드레인 신호선 D0에 최하위 비트의 데이터 n0, 드레인 신호선 D5에 최상위 비트의 데이터 n5가 출력된다. 여기서, 최상위 비트의 데이터 n5가「0」일 때에는 하위 5비트인 데이터(n0, n1, n2, n3, n4)는 그대로 출력되고, 최상위 비트의 데이터 n5가「1」일 때에는 하위 5비트인 데이터(n0, n1, n2, n3, n4)는 반전되어 출력되는 것으로 한다.
화소 선택 트랜지스터 GT0∼GT5는, 각 드레인 신호선 D0∼D5에 접속되어 있다. 또한, 화소 선택 트랜지스터 GT0∼GT5의 각 게이트에는 게이트 신호선 G1이 공통으로 접속되어 있고, 그 각 소스에는 화소 선택 트랜지스터 GT0∼GT5를 통해 기입된 디지털 영상 신호의 각 비트 데이터를 보유하기 위한 용량 CS0∼CS5가 접속되어 있다.
용량 CS0∼CS5에 보유된 각 비트 데이터는, 다음 단에 설치된 클럭 공급용 트랜지스터 ST0∼ST5의 게이트에 공급된다. 클럭 공급용 트랜지스터 ST0∼ST4의 소스에는 주기적인 클럭인 픽셀 신호 A, B가 클럭 신호 선택부로부터 공급된다.
이 클럭 신호 선택부는 게이트에 디지털 영상 신호의 최상위 비트의 데이터 n5가 공급되며 드레인에 픽셀 신호 A가 공급되는 제1 클럭 신호 선택 트랜지스터 PST1과, 게이트에 최상위 비트의 데이터 n5가 공급되며 드레인에 픽셀 신호 B가 공급되는 제2 클럭 신호 선택 트랜지스터 PST2로 구성되어 있다. 픽셀 신호 A, B는 예를 들면, 상호 역상의 클럭이다. 또한, 제1 클럭 신호 선택 트랜지스터 PST1은 P채널 TFT, 제2 클럭 신호 선택 트랜지스터 PST2는 N채널 TFT로 구성되어 있다.
이에 따라, 디지털 영상 신호의 최상위 비트의 데이터 n5가「0」인 경우에는, 픽셀 신호 A가 선택되어 클럭 공급용 트랜지스터 ST0∼ST4에 공급된다. 한편, 디지털 영상 신호의 최상위 비트의 데이터 n5가「1」인 경우에는 픽셀 신호 B가 선택되어 클럭 공급용 트랜지스터 ST0∼ST4에 공급된다.
그리고, 클럭 공급용 트랜지스터 ST0∼ST4의 드레인에는, 화소 전극(19)과 용량 결합한 용량 전극(41, 42, 43, 44, 45)에 접속되어 있다. 화소 전극(19)과 용량 전극(41, 42, 43, 44, 45) 간에는 용량 C0, C1, C2, C3, C4가 형성되어 있다. 화소 전극(19)과 대향 전극(32) 간에는 액정(21)이 봉입되어 있다.
또한, 화소 전극(19)의 전위를 리세트하기 위한 리세트 신호 A, B를 선택적으로 공급하는 리세트 신호 공급부가 설치되어 있다. 리세트 신호 공급부는, 리세트 제어 신호에 따라 온 오프 상태로 되는 리세트용 트랜지스터 RT, 이 리세트용 트랜지스터에 리세트 신호 A, B를 선택적으로 공급하는 제1 리세트 신호 선택 트랜지스터 RVT1 및 제2 리세트 신호 선택 트랜지스터 RVT2로 구성되어 있다.
그리고, 제1 리세트 신호 선택 트랜지스터 RVT1인 게이트에는 디지털 영상 신호의 최상위 비트의 데이터 n5가 공급되며 드레인에 리세트 신호 A가 공급되어 있다. 또한, 제2 리세트 신호 선택 트랜지스터 RVT2인 게이트에는 디지털 영상 신호의 최상위 비트의 데이터 n5가 공급되어 드레인에 리세트 신호 B가 공급되고 있다. 제1 리세트 신호 선택 트랜지스터 RVT1은 P채널 TFT, 제2 리세트 신호 선택 트랜지스터 RVT2는 N채널 TFT이다.
이에 의해서, 디지털 영상 신호의 최상위 비트의 데이터 n5가「0」인 경우에는 리세트 신호 A가 선택되어 화소 전극(19)에 공급된다. 디지털 영상 신호의 최상위 비트의 데이터 n5가「1」인 경우에는 리세트 신호 B가 선택되어 화소 전극(19)에 공급된다.
이어서, 앞에서 설명한 구성의 액정 표시 장치의 동작을 도 7 내지 도 9를 참조하여 설명한다. 도 7은 디지털 영상 신호의 최상위 비트의 데이터 n5가「0」인 경우의 타이밍도, 도 8은 디지털 영상 신호의 최상위 비트의 데이터 n5가「1」인 경우의 타이밍도, 도 9는 대향 전압과 화소 전극의 전위 변화의 관계를 상세히 나타낸 타이밍도이다.
대향 전극(32)은, 0V와 4.5V 간에서 반전 구동되고 있다. 디지털 영상 신호의 최상위 비트의 데이터 n5가「0」인 경우에는 픽셀 신호 A, 리세트 신호 A가 선택되어 있기 때문에, 도 7 및 도 9의 (a)에 도시한 바와 같이, 백 표시 레벨인 1V를 기준으로 하여, 디지털 영상 신호 데이터(n0, n1, n2, n3, n4, 0)에 따라 전압ΔV가 생긴다. 액정 전압 VLC로서는 1+ΔV가 된다. 이것은, 대향 전극(32)과 화소 전극(19)의 전위차이다. 이것은, 제1 실시예와 마찬가지이며, 디지털 영상 신호 데이터(n0, n1, n2, n3, n4, 0)의 증가와 함께, 전압 ΔV의 변화 폭은 작아져 간다.
다음에, 디지털 영상 신호의 최상위 비트의 데이터 n5가「1」인 경우에는 픽셀 신호 B, 리세트 신호 B가 선택된다. 픽셀 신호 B는 픽셀 신호 A와는 역상이고, 리세트 신호 B는 리세트 신호 A와 역상이다. 그렇다면, 도 8 및 도 9의 (b)에 도시한 바와 같이, 흑 표시 레벨인 3.5V를 기준으로 하여, 디지털 영상 신호 데이터(n0, n1, n2, n3, n4, 1)에 따라 전압 ΔV가 생긴다. 액정 전압 VLC로서는 3.5-ΔV가 된다. 즉, 흑 표시 레벨측에서 전압 ΔV의 변화 폭이 커지고, 중간 계조를 향해 그 변화 폭이 작아지는 상태를 만들어 낼 수 있다. 단, 이 디지털 영상 신호 데이터(n0, n1, n2, n3, n4, 1)의 하위 5비트를 반전시키는 것이 필요하다. 예를 들면 흑 표시 레벨에 대응하는 데이터(1, 1, 1, 1, 1, 1)는 (0, 0, 0, 0, 0, 1)로 반전되고, (0, 1, 1, 1, 1, 1)은 (1, 0, 0, 0, 0, 1)로 반전된다. 이에 의해서, 전압 ΔV의 변화는 백 표시 레벨과 흑 표시 레벨의 중간 레벨에 대하여 대칭이 된다.
도 10은, 본 실시예에 따른 액정 전압-액정 표시 장치의 휘도 특성을 나타내는 도면으로, 횡축은 액정 전압 VLC(화소 전극(19)과 대향 전극(32) 간에 인가되는 전압)를 나타내며, 종축은 상대 휘도를 나타낸다. 도면에 도시한 바와 같이, 전압 ΔV의 변화 폭은, 흑 표시측 및 백 표시측에서는 조밀하지 않게 변화하고, 휘도 변화가 큰 중간 계조에서는 미세하게 변화하게 되기 때문에, 이상적인 γ특성에 근접시킬 수 있어, 양호한 계조 표시를 실현할 수 있다.
다음에, 본 발명의 반사형 액정 표시 장치에 대한 적용예를 설명한다. 반사형 액정 표시 장치의 디바이스 구조에 대하여 도 11을 참조하여 설명한다.
도 11에 도시한 바와 같이, 한쪽의 절연성 기판(10) 상에, 다결정 실리콘으로 이루어지고 아일랜드화된 반도체층(11) 상에 게이트 절연막(12)이 형성되어 있다. 반도체층(11)의 상방에는, 게이트 절연막(12)을 개재하여 게이트 전극(13)이 형성된다. 게이트 전극(13)의 양측에 위치하는 하층의 반도체층(11)에는, 소스(11s) 및 드레인(11d)이 형성되어 있다. 이러한 구조의 박막 트랜지스터는, 화소 선택 트랜지스터 GT0∼GT3이나 리세트용 트랜지스터 RT에 이용된다. 이 도면에서는 리세트용 트랜지스터 RT에 대응시켜 예시되어 있다.
게이트 전극(13) 및 게이트 절연막(12) 상에는 층간 절연막(14)이 퇴적되고, 그 드레인(11d)에 대응한 위치에 컨택트홀(15)이 형성되어 있고, 그 컨택트홀(15)을 통해 드레인(11d)은 드레인 전극(16)에 접속되어 있다. 또한, 소스(11s)는 층간 절연막(14) 상에 설치된 평탄화 절연막(17)에 형성한 컨택트홀(18)을 통해서도 화소 전극(19)에 접속되어 있다. 또한, 박막 트랜지스터와 떨어져 층간 절연막(14) 상에 알루미늄(Al) 등을 포함하는 용량 전극(41, 42, 43)이 형성되어 있고, 상방의 화소 전극(19)과 용량 결합함으로써 용량 C1, C2, C3이 형성된다.
평탄화 절연막(17) 상에 형성된 각 화소 전극(19)은 알루미늄(Al) 등의 반사 재료를 포함한다. 각 화소 전극(19) 및 평탄화 절연막(17) 상에는 액정(21)을 배향하는 폴리이미드 등을 포함하는 배향막(20)이 형성되어 있다.
다른 쪽의 절연성 기판(30) 상에는 적(R), 녹(G), 청(B)의 각 색을 표시하는 컬러 필터, IT0(Indium Tin Oxide) 등의 투명 도전성막을 포함하는 대향 전극(32), 및 액정(21)을 배향하는 배향막(33)의 순서대로 형성되어 있다. 컬러 표시로 하지 않는 경우에는 컬러 필터는 불필요하다.
이렇게 해서 형성된 한쌍의 절연성 기판(10, 30)의 주변을 접착성 시일재에 의해 접착하고, 그것에 의해 형성된 공극에 액정(21)을 충전하여, 반사형 액정 표시 장치가 완성된다.
도 12는 반사형 액정 표시 장치의 다른 디바이스 구조를 나타내는 도면이다. 이 구조에서는, 화소 전극(19)은 층간 절연막(14) 상에 설치된 전극(19A)에, 평탄화 절연막(17)에 형성된 컨택트홀(18A)을 통해 접속된다. 그리고, 게이트 절연막(12) 상에 용량 전극(41, 42, 43)이 형성된다. 이에 의해서, 용량 전극(41, 42, 43)은 전극(19A)을 통해 화소 전극(19)과 용량 결합된다.
〈제4 실시예〉
이어서, 본 발명의 제4 실시예에 따른 표시 장치에 대하여 도면을 참조하여 설명한다. 도 13은 제4 실시예에 따른 표시 장치의 회로도이다. 도면에서 설명의 간편화를 위해 하나의 화소부만을 도시하고 있지만, 실제의 표시 장치로서는 이 화소부가 행렬 형상으로 복수개 배치되어 있다. 또한, 제1 실시예를 설명한 도 1과 동일한 구성 부분에 대해서는 동일 부호를 붙여, 그 설명은 생략한다.
본 실시예는, 본 발명을 일렉트로 루미네센스 표시 장치에 적용한 예이다. 각 화소에 설치된 부유 전극(45)과 복수개의 용량 전극(41∼44)이 용량 결합하고, 부유 전극(45)의 전위를 변동시키는 점은, 상기 제1, 2 실시예와 마찬가지이다. 또한, EL 구동 트랜지스터(46), 정전류원(47), EL 소자(48)를 구비한다. EL 소자(48)는 소자에 흐르는 전류의 크기에 따른 휘도로 발광하는 발광 소자이다. 본 실시예에서, 부유 전극(45)은 EL 구동 트랜지스터(46)의 게이트에 접속되어 있다. EL 구동 트랜지스터는 부유 전극(45)의 전위에 따라 도전율이 변화하도록 임계값이 설정되며, 부유 전극(45)의 전위에 따른 크기의 전류가 정전류원(47)으로부터 EL 소자(48)로 공급되고, 그에 따른 휘도로 EL 소자(48)가 발광한다. 물론, EL 소자(48)를 LED 등, 그 밖의 발광 소자로 치환함으로써 전류 구동형 표시 장치에 용이하게 적용할 수 있다.
본 발명의 표시 장치에 따르면, 화소부에 디지털 영상 신호를 아날로그 영상 신호로 변환하는 DA 변환기를 설치하였기 때문에, 화소부의 주변 회로의 구성이 간단해져서, 그 만큼 패널 주변의 면적을 저감시킬 수 있다.
또한, 디지털 영상 신호를, 화소 선택 트랜지스터를 통해 화소부에 공급하고 있기 때문에, 액정 표시 장치의 저전압화 및 저소비 전력화가 가능하다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치를 나타내는 회로 구성도.
도 2는 본 발명의 제1 실시예에 따른 액정 표시 장치의 동작을 설명하는 타이밍도.
도 3은 본 발명의 제1 실시예에 따른 액정 표시 장치의 동작을 설명하는 다른 타이밍도.
도 4는 본 발명의 제2 실시예에 따른 액정 표시 장치를 나타내는 회로 구성도.
도 5는 본 발명의 제1 실시예에 따른 액정 표시 장치의 휘도 특성을 나타내는 도면.
도 6은 본 발명의 제3 실시예에 따른 액정 표시 장치를 나타내는 회로 구성도.
도 7은 본 발명의 제3 실시예에 따른 액정 표시 장치의 동작을 나타내는 타이밍도.
도 8은 본 발명의 제3 실시예에 따른 액정 표시 장치의 동작을 나타내는 타이밍도.
도 9는 본 발명의 제3 실시예에 따른 액정 표시 장치의 동작을 나타내는 타이밍도.
도 10은 본 발명의 제4 실시예에 따른 액정 표시 장치의 휘도 특성을 나타내는 도면.
도 11은 반사형 액정 표시 장치의 디바이스 구조를 나타내는 단면도.
도 12는 반사형 액정 표시 장치의 다른 디바이스 구조를 나타내는 단면도.
도 13은 본 발명의 제3 실시예에 따른 일렉트로 루미네센스 표시 장치를 나타내는 회로 구성도.
도 14는 종래예에 따른 액정 표시 장치의 다른 회로 구성도.
〈도면의 주요 부분에 대한 부호의 설명〉
1 : 디지털 데이터 드라이버 회로
5∼8 : 스태틱형 메모리 회로
19 : 화소 전극
21 : 액정
32 : 대향 전극
41∼44 : 용량 전극
C0∼C3, CS0∼CS3 : 용량
D0∼D3 : 드레인 신호선
G1 : 게이트 신호선
GT0∼GT3 : 화소 선택 트랜지스터
RT : 리세트용 트랜지스터
ST0∼ST3 : 클럭 공급용 트랜지스터

Claims (15)

  1. 디지털 영상 신호를 아날로그 영상 신호로 변환하는 DA 변환부를 포함하고고, 해당 아날로그 영상 신호를 화소부마다 설치된 화소 전극에 공급하여 표시를 행하는 표시 장치로서,
    상기 DA 변환부는, 용량값이 상이한 복수개의 용량부를 갖고, 상기 화소부 내에 설치된 것을 특징으로 하는 표시 장치.
  2. 제1항에 있어서,
    상기 DA 변환부는, 상기 화소 전극과 가중된 용량비를 갖고 용량 결합된 복수개의 용량 전극과, 디지털 영상 신호에 따라 주기적인 클럭 신호를 상기 복수개의 용량 전극에 공급하는 클럭 공급부를 포함하는 것을 특징으로 하는 표시 장치.
  3. 제2항에 있어서,
    상기 복수개의 용량 전극의 면적은, 디지털 영상 신호의 각 비트에 대응하여 가중되어 있는 것을 특징으로 하는 표시 장치.
  4. 게이트 신호선으로부터 입력되는 주사 신호에 따라 하나의 화소부를 선택하는 복수개의 화소 선택 트랜지스터와,
    디지털 영상 신호가 입력되는 드레인 신호선과,
    상기 복수개의 화소 선택 트랜지스터를 통해 입력되는 디지털 영상 신호를 보유하는 데이터 보유부와,
    복수개의 화소부마다 설치된 화소 전극과,
    해당 화소 전극과 가중된 용량비를 갖고 용량 결합된 복수개의 용량 전극과,
    상기 데이터 보유부에 보유된 디지털 영상 신호에 따라 주기적인 클럭 신호를 상기 복수개의 용량 전극에 공급하는 클럭 공급부
    를 포함하는 것을 특징으로 하는 표시 장치.
  5. 제4항에 있어서,
    상기 복수개의 용량 전극의 면적은, 디지털 영상 신호의 각 비트에 대응하여 가중되어 있는 것을 특징으로 하는 표시 장치.
  6. 제4항 또는 제5항에 있어서,
    상기 데이터 보유부는 데이터를 보유하기 위한 용량을 갖는 것을 특징으로 하는 표시 장치.
  7. 제4항 또는 제5항에 있어서,
    상기 데이터 보유부는 스태틱형 메모리 회로를 포함하는 것을 특징으로 하는 표시 장치.
  8. 복수개의 화소를 갖는 표시 장치로서,
    각각의 상기 화소에는, 화소 전극과,
    상기 화소 전극과 전기적으로 절연되며, 또한, 상기 화소 전극과 가중된 용량비를 갖고 용량 결합된 복수개의 용량 전극이 배치되고,
    상기 용량 전극 각각에, 영상 신호에 따른 전압을 인가함으로써 상기 화소 전극의 전위를 변동시켜 표시를 행하는 것을 특징으로 하는 표시 장치.
  9. 제8항에 있어서,
    상기 용량 전극 각각에는, 디지털 영상 신호 중 어느 하나의 비트에 따른 신호가 공급되는 것을 특징으로 하는 표시 장치.
  10. 제8항 또는 제9항에 있어서,
    상기 용량 전극 각각에 대응하여 배치되며, 디지털 영상 신호의 대응하는 비트를 보유하는 데이터 보유부를 포함하는 것을 특징으로 하는 표시 장치.
  11. 복수개의 화소를 갖는 표시 장치로서,
    각각의 상기 화소는,
    화소 전극과,
    상기 화소 전극과 전기적으로 절연되며, 또한, 상기 화소 전극과 가중된 용량비를 갖고 용량 결합된 복수개의 용량 전극과,
    디지털 영상 신호에 따라 클럭 신호를 상기 복수개의 용량 전극에 공급하는 클럭 공급부와,
    상기 디지털 신호의 최상위 비트의 데이터에 따라 상기 복수개의 용량 전극에 공급되는 클럭 신호를 선택하는 클럭 신호 선택부와,
    상기 디지털 영상 신호의 최상위 비트의 데이터에 따라 상기 화소 전극에 리세트 신호를 선택적으로 공급하는 리세트 신호 공급부
    를 포함하는 것을 특징으로 하는 표시 장치.
  12. 제11항에 있어서,
    상기 클럭 신호는, 상호 역상인 제1 및 제2 클럭 신호를 포함하는 것을 특징으로 하는 표시 장치.
  13. 제12항에 있어서,
    상기 클럭 신호 선택부는, 게이트에 상기 디지털 영상 신호의 최상위 비트의 데이터가 공급되며 드레인에 상기 제1 클럭 신호가 공급된 제1 클럭 신호 선택 트랜지스터와, 게이트에 상기 디지털 영상 신호의 최상위 비트의 데이터가 공급되며 드레인에 상기 제2 클럭 신호가 공급된 제2 클럭 신호 선택 트랜지스터를 포함하는 것을 특징으로 하는 표시 장치.
  14. 제11항에 있어서,
    상기 리세트 신호는, 상호 역상인 제1 및 제2 리세트 신호를 포함하는 것을 특징으로 하는 표시 장치.
  15. 제14항에 있어서,
    상기 리세트 신호 공급부는, 게이트에 상기 디지털 영상 신호의 최상위 비트의 데이터가 공급되고 드레인에 상기 제1 리세트 신호가 공급된 제1 리세트 신호 선택 트랜지스터와, 게이트에 상기 디지털 영상 신호의 최상위 비트의 데이터가 공급되며 드레인에 상기 제2 리세트 신호가 공급된 제2 리세트 신호 선택 트랜지스터를 포함하는 것을 특징으로 하는 표시 장치.
KR10-2002-0019426A 2001-04-11 2002-04-10 표시 장치 KR100498969B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2001112726 2001-04-11
JPJP-P-2001-00112726 2001-04-11
JPJP-P-2002-00065643 2002-03-11
JP2002065643A JP2002372703A (ja) 2001-04-11 2002-03-11 表示装置

Publications (2)

Publication Number Publication Date
KR20020079563A KR20020079563A (ko) 2002-10-19
KR100498969B1 true KR100498969B1 (ko) 2005-07-04

Family

ID=26613435

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0019426A KR100498969B1 (ko) 2001-04-11 2002-04-10 표시 장치

Country Status (6)

Country Link
US (1) US7123233B2 (ko)
EP (1) EP1249823A3 (ko)
JP (1) JP2002372703A (ko)
KR (1) KR100498969B1 (ko)
CN (1) CN1186762C (ko)
TW (1) TW567352B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003345306A (ja) * 2002-05-23 2003-12-03 Sanyo Electric Co Ltd 表示装置
JP4560275B2 (ja) * 2003-04-04 2010-10-13 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置とその駆動方法
US7928945B2 (en) 2003-05-16 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
JP4623939B2 (ja) * 2003-05-16 2011-02-02 株式会社半導体エネルギー研究所 表示装置
JP4583724B2 (ja) * 2003-05-16 2010-11-17 株式会社半導体エネルギー研究所 表示装置
KR100570976B1 (ko) * 2003-10-06 2006-04-13 삼성에스디아이 주식회사 필드순차구동방식의 액정표시장치
KR101152136B1 (ko) * 2005-10-26 2012-06-15 삼성전자주식회사 접촉 감지 기능이 있는 표시 장치
JP5094685B2 (ja) * 2008-10-31 2012-12-12 奇美電子股▲ふん▼有限公司 アクティブマトリクス型の表示装置及び表示方法
KR101117646B1 (ko) * 2009-08-27 2012-03-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 구동 방법
KR101902929B1 (ko) 2012-07-25 2018-10-01 삼성전자주식회사 터치 패널, 터치 스크린 장치 및 이의 구동 방법
JP2015014764A (ja) * 2013-07-08 2015-01-22 ソニー株式会社 表示装置、表示装置の駆動方法、及び、電子機器
JP6749591B2 (ja) * 2015-12-29 2020-09-02 天馬微電子有限公司 表示装置および表示装置の製造方法
CN108320715A (zh) * 2018-01-03 2018-07-24 惠科股份有限公司 液晶显示装置及其驱动方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02223913A (ja) * 1989-02-27 1990-09-06 Hitachi Ltd アクテイブマトリクス液晶デイスプレイ
JPH0353218A (ja) * 1989-07-21 1991-03-07 Nippon Telegr & Teleph Corp <Ntt> 画像表示パネル
JPH06214214A (ja) * 1992-11-12 1994-08-05 Philips Electron Nv 能動マトリックス表示装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5823091A (ja) 1981-08-04 1983-02-10 セイコーインスツルメンツ株式会社 画像表示装置
US5052777A (en) * 1988-04-27 1991-10-01 Sportsoft Systems, Inc. Graphics display using bimorphs
US5170158A (en) * 1989-06-30 1992-12-08 Kabushiki Kaisha Toshiba Display apparatus
JP2784615B2 (ja) * 1991-10-16 1998-08-06 株式会社半導体エネルギー研究所 電気光学表示装置およびその駆動方法
JPH07261155A (ja) * 1994-03-24 1995-10-13 Sony Corp アクティブマトリクス液晶表示素子
KR100218584B1 (ko) * 1994-09-21 1999-09-01 모리시타 요이찌 액정표시장치 및 그구동방법
US5771031A (en) * 1994-10-26 1998-06-23 Kabushiki Kaisha Toshiba Flat-panel display device and driving method of the same
JPH08194205A (ja) 1995-01-18 1996-07-30 Toshiba Corp アクティブマトリックス型表示装置
JP3630489B2 (ja) * 1995-02-16 2005-03-16 株式会社東芝 液晶表示装置
US5945972A (en) * 1995-11-30 1999-08-31 Kabushiki Kaisha Toshiba Display device
US6072454A (en) * 1996-03-01 2000-06-06 Kabushiki Kaisha Toshiba Liquid crystal display device
JP3319561B2 (ja) 1996-03-01 2002-09-03 株式会社東芝 液晶表示装置
JP3305946B2 (ja) * 1996-03-07 2002-07-24 株式会社東芝 液晶表示装置
EP0797182A1 (en) 1996-03-19 1997-09-24 Hitachi, Ltd. Active matrix LCD with data holding circuit in each pixel
JPH1068931A (ja) * 1996-08-28 1998-03-10 Sharp Corp アクティブマトリクス型液晶表示装置
US5790090A (en) * 1996-10-16 1998-08-04 International Business Machines Corporation Active matrix liquid crystal display with reduced drive pulse amplitudes
US5952991A (en) * 1996-11-14 1999-09-14 Kabushiki Kaisha Toshiba Liquid crystal display
JPH10253984A (ja) * 1997-03-10 1998-09-25 Hitachi Ltd 液晶表示装置
JPH10253941A (ja) 1997-03-13 1998-09-25 Hitachi Ltd マトリクス型画像表示装置
JPH11282006A (ja) * 1998-03-27 1999-10-15 Sony Corp 液晶表示装置
US6392354B1 (en) * 1998-05-20 2002-05-21 Seiko Epson Corporation Electro-optical element driving circuit, electro-optical device, and electronic device
KR100509875B1 (ko) 1998-08-04 2005-08-25 세이코 엡슨 가부시키가이샤 전기 광학 장치 및 전자기기
JP3685065B2 (ja) * 1998-10-16 2005-08-17 セイコーエプソン株式会社 電気光学装置の駆動回路及びその駆動方法、ｄａコンバータ、信号線駆動回路、電気光学パネル、投写型表示装置、及び電子機器
TW556144B (en) * 2000-03-30 2003-10-01 Seiko Epson Corp Display device
JP2001242819A (ja) 2000-12-28 2001-09-07 Seiko Epson Corp 電気光学装置及び電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02223913A (ja) * 1989-02-27 1990-09-06 Hitachi Ltd アクテイブマトリクス液晶デイスプレイ
JPH0353218A (ja) * 1989-07-21 1991-03-07 Nippon Telegr & Teleph Corp <Ntt> 画像表示パネル
JPH06214214A (ja) * 1992-11-12 1994-08-05 Philips Electron Nv 能動マトリックス表示装置

Also Published As

Publication number Publication date
EP1249823A2 (en) 2002-10-16
TW567352B (en) 2003-12-21
CN1380635A (zh) 2002-11-20
EP1249823A3 (en) 2003-04-09
CN1186762C (zh) 2005-01-26
US20020163492A1 (en) 2002-11-07
US7123233B2 (en) 2006-10-17
JP2002372703A (ja) 2002-12-26
KR20020079563A (ko) 2002-10-19

Similar Documents

Publication Publication Date Title
KR100481099B1 (ko) 표시 장치
KR100469877B1 (ko) 표시 장치 및 그 제어 방법
JP3627710B2 (ja) 表示駆動回路、表示パネル、表示装置及び表示駆動方法
US7050028B2 (en) Reference voltage generation circuit, display drive circuit, display device and reference voltage generation method
US7106321B2 (en) Reference voltage generation circuit, display drive circuit, display device and reference voltage generation method
KR100498969B1 (ko) 표시 장치
WO2002035507A1 (fr) Affichage
JP4641710B2 (ja) 表示装置
JPH11271713A (ja) 液晶表示装置
JP2012088736A (ja) 表示装置
US7414601B2 (en) Driving circuit for liquid crystal display device and method of driving the same
US7042447B2 (en) Display device and display method
KR100597912B1 (ko) 표시 장치
KR20020080247A (ko) 표시 장치
JP3943896B2 (ja) 表示装置
KR100481108B1 (ko) 표시 장치 및 그 구동 방법
JP2012063790A (ja) 表示装置
JP2005031700A (ja) 表示駆動回路、表示パネル、及び表示装置
KR102406707B1 (ko) 게이트 구동부 및 이를 구비한 oled 표시 장치
KR20230103623A (ko) 디스플레이 장치 및 그 구동 방법과 타이밍 컨트롤러
JP2007188093A (ja) 表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080530

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee