CN102914925B - 液晶面板驱动电路 - Google Patents

液晶面板驱动电路 Download PDF

Info

Publication number
CN102914925B
CN102914925B CN201210404871.0A CN201210404871A CN102914925B CN 102914925 B CN102914925 B CN 102914925B CN 201210404871 A CN201210404871 A CN 201210404871A CN 102914925 B CN102914925 B CN 102914925B
Authority
CN
China
Prior art keywords
electrically connected
pin
electric switch
drive source
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210404871.0A
Other languages
English (en)
Other versions
CN102914925A (zh
Inventor
陈胤宏
田夏
贾沛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL Huaxing Photoelectric Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201210404871.0A priority Critical patent/CN102914925B/zh
Priority to US13/805,662 priority patent/US8890791B2/en
Priority to PCT/CN2012/084108 priority patent/WO2014063387A1/zh
Publication of CN102914925A publication Critical patent/CN102914925A/zh
Application granted granted Critical
Publication of CN102914925B publication Critical patent/CN102914925B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling

Abstract

本发明提供一种液晶面板驱动电路，包括：栅极驱动器、源极驱动器、多条选通线及多条数据线，该多条选通线和数据线界定多个像素单元，每一像素单元包括一薄膜晶体管、一公共电极、一像素电极及一存储电容，所述薄膜晶体管通过选通线及数据线分别与栅极驱动器及源极驱动器电性连接，所述栅极驱动器包括一驱动合成电路，所述驱动合成电路包括：第一电开关、放大器、第一驱动源、第二驱动源、第一电阻、第三驱动源、第二电阻、第三电阻、第二电开关及第四驱动源。本发明液晶面驱动电路能够减小寄生电容对薄膜晶体管导通时间的延时影响，提高应用该电路的大尺寸液晶显示器显示质量。

Description

液晶面板驱动电路
技术领域
本发明涉及一种液晶显示器领域，尤其涉及一种液晶显示器件的液晶面板驱动电路。
背景技术
随着科学技术的发展以及人们生活质量的提高，液晶显示器件在生活中已经随处可见，并且人们对液晶显示器件的要求越来越高，开始追求大的显示画面、快的响应速度。但是随着液晶显示器件的增大布线的复杂度提高，而且随着TFT（Thin Film Transistor、薄膜场效应晶体管）基板驱动像素电极数量的增加线路延时以及因为薄膜晶体管寄生电容的存在所带来的反馈电压对每个像素电极的影响使得精确控制像素电极的难度也跟着增加。
图1为VA型液晶显示器件结构图，图中液晶分子100在驱动电路500没有施加驱动电压的情况下垂直排列于两基板300及400之间，当施加驱动电压时，处于像素电极200附近的液晶分子100偏转0-90°。
图2为基本的TFT阵列基板的驱动电路结构示意图，图中在整个TFT基板上分布着像素电极200，每一个像素电极200至少与一个薄膜晶体管的漏极d相连，每个薄膜晶体管的源极s至少连接一条数据线路，数条数据线路共同构成了数据总线结构；每一个薄膜晶体管的栅极g至少连接一条选通线路，数条选通线路共同构成了选通总线结构；数据总线和选通总线通过薄膜晶体管共同控制这些像素电极的数据写入，如图2所示的TFT基板上的第i列第j行的像素电极P(i，j)共同受到选通线路G(j)和数据线路S(i)的控制，当对该像素电极P(i，j)进行写操作时，选通线路G(j)处于高电平控制，保证薄膜晶体管T(i，j)处于导通状态，此时通过数据线路S(i)上所加的驱动电压的大小使与像素电极P(i，j)附近的液晶分子按照预定的偏转方向偏转，从而实现图像的显示。这样的写操作是按行进行的，当选通线路G(j)处于高电平时将对第j行的所有像素电极进行写操作。
图3所示是每一个像素电极的等效驱动线路连接示意图，其中第i条数据线路S(i)与第i列第j行薄膜晶体管T(i，j)的源极s相连，第j条选通线路G(j)与第i列第j行薄膜晶体管T(i，j)的栅极g相连，第i列第j行薄膜晶体管T(i，j)的漏极d与第i列第j行像素电极P(i，j)相连。电容Cgd是栅极g和漏极d之间的寄生电容，该寄生电容Cgd是在TFT三极管中固有的，Clc是处在TFT基板和CF基板之间的液晶层的等效电容，Cs是处在TFT基板和Vcom之间的一个补偿电容，该电容的存在是为了通过放电保证Clc上电压降低时的补偿，以适当增大Clc区域中的液晶分子偏转方向的保持时间。然而随着矩阵分布的TFT像素电极的行和列数量的增加，增长的选通线路和数据线路的会带来驱动线路的延时；另一方面如图4所示薄膜晶体管中的栅极g和漏极d之间寄生电容Cgd的存在将直接影响栅极电压Vg对TFT的导通和截止的控制，特别是在离选通总线线路较远的末端的像素电极P(n，j)附近，由于选通信号在之前所经过的n-1个薄膜晶体管的寄生电容Cgd带来的的放电电压的影响以及线路延时影响，此处不但响应时间较长，同时也存在选通电压由高变低时因放电带来的衰减使得薄膜晶体管T(n，j)导通时间Tj延长ΔTj，也就是说本来应该已经截止的薄膜晶体管异常导通，这样会带来在薄膜晶体管漏极d相连的像素电极P(n，j)的驱动时间延长ΔTdx，导致该像素电极附近的液晶分子偏转异常带来的透射率差异和对比度异常。
在美国专利US7304626中，针对寄生电容造成的TFT栅极电压延时带来的显示的异常提出了：
1、采用电阻可变元件或者受电压控制的电阻可变元件电阻的变化，补偿寄生电容的在选通线路电压下降时的放电电压的影响。
如图5所示的选通信号发生电路中SC为电阻可变元件或者受电压控制的电阻可变元件，驱动电压采用高电平产生电路VD1x产生的高电平VD1与低电平产生电路VD2x产生的低电平VD2通过受控开关3b的导通与闭合形成选通线路的驱动电压。当3b处于与VD1高电平导通时对寄生电容Cgd和Clc充电，驱动像素电极；当3b处于与VD2低电平导通时，利用SC元件的电阻的变化通过改变的电阻上边的压降抵消寄生电容的放电电压，减少选通线路电压的延时，提高图像显示质量。
2、采用图6A所示的VD1a信号发生电路结构在图5结构的基础上作为VD1高电平的发生电路，同时去掉图5中电阻可变元件或者受电压控制的电阻可变元件SC，补偿寄生电容在选通线路电压下降时的放电电压的影响。
利用图6A所示的电路结构图生成如图6B中所示的VD1a在高电平，该高电平一个周期结束时形成具有一个一定下降率的下降沿的波形，在该VD1a一个周期结束时刻同时保证控制开关3b处于与低电平VD2产生电路连接。该高电平VD1a的一个周期和VD2一个低电平周期共同构成选通线路上的选通信号VG的一个周期。
其中Stc是一个与GCK相似波形的电压，也可以是GCK/GSP变换得到的基本电压，它主要是用一个反相放大器来控制SW2开关的导通与截止的。
当Stc是高电平时，SW1导通，而SW2处是低电平，此时SW2截止，通过的电压是Vdd，同时Vdd给Ccnt电容充电，VD1a稳定后的电压是Vdd；当Stc是低电平时，SW1截止，而SW2处于高电平，此时SW2导通，此时VD1a的电压是在Stc的基础上经过Rcnt分压得到的。已经充电的Ccnt此时将会放电，使VD1a有一个不变的下降率，具体波形如图6B，进而得到选通线路施加到薄膜晶体管栅极上的驱动电压的波形为VG（j）所示的波形。
3、采用图7A所示的VD1b信号发生电路结构在图5结构的基础上作为VD1高电平的发生电路，同时去掉图5中电阻可变元件或者受电压控制的电阻可变元件SC，补偿寄生电容在选通线路电压下降时的放电电压的影响。
利用图7A所示的电路结构图生成如图7B中所示的VD1b在高电平，该高电平一个周期结束时形成具有一个一定下降率的下降沿的波形，在该VD1b一个周期结束时刻同时保证控制开关3b处于与低电平VD2产生电路连接。同样的在该高电平VD1b的一个周期和VD2一个低电平周期共同构成选通线路上的选通信号VG的一个周期。
图7A虚线框中是一个直流的充放电震荡电路，虚线框外是一个运算放大器。其中Stc仍然是一个与GCK相似波形的电压，也可以是GCK/GSP变换得到的基本电压，Vct是放大器负极的电压，Rct与Cct依然是充放电单元。Cct充电饱和时的电压正是直流电流Ict经过Rct所形成的电压Vct。
当Stc是高电平的时候，SW3打开，此时的输出电压VD1b是与Vdd同向的，并受Vdd大小成比例的一个电压，其电压是一个高电平，并足以让TFT导通。
当Stc是低电平时候，SW3闭合，此时在放大器的负极的输入端将会Cct的放电形成的正的电压升，该接在放大器负极的正的电压升经过放大器后形成放大的负的电压降。该负的电压降与SW3打开时的高电平共同形成的VD1b同样作为图5中的VD1的高电平。
上述方案尽管可以减小寄生电容放电电压对选通电压带来的延时的影响，但是在远离选通总线G的像素电极T(n，j)处的等效寄生电容Cn为所述前n-1个寄生电容的并联，这样会带来寄生电容在与像素电极T(i，j)处不同的放电电压，也就是说在整个一条选通线路上连接的所有的薄膜晶体管，在选通电压由高电平变为低电平的时刻，薄膜晶体管的栅极寄生电容的放电产生的负电压是变化的。利用上述驱动电路方案不能很好地解决薄膜晶体管导通时间延长的问题。
发明内容
本发明的目的在于提供一种液晶面驱动电路，能够减小寄生电容对薄膜晶体管导通时间的延时影响，提高应用该电路的大尺寸液晶显示器显示质量。
为实现上述目的，本发明提供一种液晶面板驱动电路，包括：栅极驱动器、源极驱动器、多条选通线及多条数据线，该多条选通线和数据线界定多个像素单元，每一像素单元包括一薄膜晶体管、一公共电极、一与薄膜晶体管电性连接的像素电极及一存储电容，所述薄膜晶体管通过选通线及数据线分别与栅极驱动器及源极驱动器电性连接，所述公共电极与像素电极形成一液晶电容，所述存储电容与该液晶电容并联连接，所述栅极驱动器包括一驱动合成电路，所述驱动合成电路包括：第一电开关、与第一电开关电性连接的放大器、与第一电开关电性连接的放大器第一驱动源、与第一电开关电性连接的放大器第二驱动源、电性接于放大器两接口上的第一电阻、与放大器电性连接的第三驱动源、与第一电开关电性连接的第二电阻、电性连接于第二电阻与放大器之间的第二电开关、与放大器电性连接的第三电阻及与第二电开关电性连接的第四驱动源。
所述薄膜晶体管包括：一栅极、一源极及一漏极，所述栅极通过选通线电性连接至栅极驱动器，所述源极通过数据线电性连接至源极驱动器，所述漏极与像素电极电性连接。
所述第一电开关包括：第一、第二及第三引脚，所述第一引脚电性连接至第一驱动源，所述第二引脚电性连接至第二驱动源及放大器，所述第三引脚电性连接至第二电阻一端。
所述第二电开关包括：第四、第五及第六引脚，所述第四引脚电性连接至第二电阻的另一端，所述第五引脚电性连接至第四驱动源，所述第六引脚电性连接至放大器及第一电阻的一端。
所述放大器包括：第七、第八及第九引脚，所述第七引脚电性连接至第二驱动源及第一电开关的第二引脚，所述第八引脚电性连接至第三驱动源及第一电阻的另一端，所述第九引脚电性连接至第二电开关的第六引脚、第一电阻的一端及第三电阻。
所述薄膜晶体管的栅极与第二电阻与第一电开关连接端电性连接。
所述第一电开关在第二引脚被高电平控制时导通，被低电平控制时断开；所述第二电开关在第五引脚被高电平控制时导通，被低电平控制时断开。
所述第一驱动源为一方形波，所述第二驱动源为一与第一驱动源具有相同相位及周期的方形波，所述第三驱动源为一三角形波，所述第四驱动源为一高频率的方形波。
本发明的有益效果：本发明液晶面板驱动电路通过电开关控制将方形波驱动电压与具有一定斜率的三角形波合成到一起，形成高电平结束时具有一下降率的下降沿的驱动电压驱动薄膜晶体管的栅极，从而减少寄生电容因放电带来的延长薄膜晶体管导通的时间，进而减小薄膜晶体管非导通状态下的异常导通的可能性，进一步提高薄膜晶体管控制的精度，避免了液晶分子异常偏转带来的透射率的改变和对比度异常的现象，提高大尺寸使用该电路的液晶显示器的质量。
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
附图中，
图1为VA液晶显示器件的基本结构；
图2为TFT阵列基板的驱动电路结构示意图；
图3为像素电极的驱动电路等效连接示意图；
图4为寄生电容带来的选通驱动电压波形；
图5为一现有驱动电路连接示意图；
图6A-B为一现有驱动电路连接示意图及该连接方式下的波形图；
图7A-B为另一现有驱动电路连接示意图及该连接方式下的波形图；
图8为本发明液晶面板驱动电路中像素单元电路结构示意图；
图9为本发明液晶面板驱动电路中驱动合成电路结构示意图；
图10为本发明液晶面板驱动电路中第一、第二、第三及第四驱动源的波形图；
图11为本发明液晶面板驱动电路中输出端VD1c的波形图；
图12为本发明液晶面板驱动电路中下降沿V’slop的波形图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图5、8至12，本发明提供一种液晶面板驱动电路，包括：栅极驱动器10、源极驱动器20、多条选通线G(M)及多条数据线S(N)，该多条选通线G(M)和数据线S(N)界定多个像素单元，每一像素单元包括一薄膜晶体管T、一公共电极40、一与薄膜晶体管T电性连接的像素电极30及一存储电容Cs，所述薄膜晶体管T通过选通线G(M)及数据线S(N)分别与栅极驱动器10及源极驱动器20电性连接，所述公共电极40与像素电极30形成一液晶电容C1c，所述存储电容Cs与该液晶电容C1c并联连接。
其中，所述多条选通线G(1)，G(2)……G(M)形成一选通总线结构G，所述多条数据线S(1)，S(2)……S(N)形成一数据总线结构S。
所述栅极驱动器10包括一驱动合成电路，所述驱动合成电路包括：第一电开关SW1、与第一电开关SW1电性连接的放大器Q、第一驱动源Vdd、第二驱动源Stc、电性接于放大器Q两接口上的第一电阻R1、与放大器Q电性连接的第三驱动源Vdd1、与第一电开关SW1电性连接的第二电阻R2、电性连接于第二电阻R2与放大器Q之间的第二电开关SW2、与放大器Q电性连接的第三电阻R3及与第二电开关SW2电性连接的第四驱动源Vmc。所述第一、第二、第三及第四驱动源Vdd、Stc、Vdd1及Vmc可由电源及相应的电路产生。
在本较佳实施例中，所述薄膜晶体管T包括：一栅极g、一源极s及一漏极d，所述栅极g通过选通线G(M)电性连接至栅极驱动器10，所述源极s通过数据线S(N)电性连接至源极驱动器20，所述漏极d与像素电极30电性连接，所述栅极g与漏极d因结构特性而形成一寄生电容Cgd。所述栅极驱动器10对薄膜晶体管T的栅极g施加一高电平结束时具有一下降率的下降沿V’slop驱动电压，从而避免寄生电容Cgd对栅极g导通时间的影响。所述下降沿V’slop在下降的电压时刻内可以部分或者全部抵消因为寄生电容Cgd的存在带来的施加在栅极g上的放电电压，减少对栅极g的延时时间，保证薄膜晶体管TFT的导通或者截止的精确性。
所述第一电开关SW1包括：第一、第二及第三引脚1、2及3，所述第一引脚1电性连接至第一驱动源Vdd，所述第二引脚2电性连接至第二驱动源Stc及放大器Q，所述第三引脚3电性连接至第二电阻R2一端。所述第二电开关SW2包括：第四、第五及第六引脚4、5及6，所述第四引脚4电性连接至第二电阻R2的另一端，所述第五引脚5电性连接至第四驱动源Vmc，所述第六引脚6电性连接至放大器Q及第一电阻R1的一端。所述第一电开关SW1在第二引脚2被高电平控制时导通，被低电平控制时断开；所述第二电开关SW2在第五引脚5被高电平控制时导通，被低电平控制时断开。如此利用第二、第四驱动源Stc、Vmc来分别驱动第一、第二电开关SW1、SW2的导通或断开，从而实现第一驱动源Vdd与第三驱动源Vdd1合成在一起。
所述放大器Q包括：第七、第八及第九引脚7、8及9，所述第七引脚7电性连接至第二驱动源Stc及第一电开关SW1的第二引脚2，所述第八引脚8电性连接至第三驱动源Stc及第一电阻R1的另一端，所述第九引脚9电性连接至第二电开关SW2的第六引脚6、第一电阻R1的一端及第三电阻R3，所述第三电阻R3另一端连接至地线。所述薄膜晶体管T的栅极g与第二电阻R2的与第一电开关SW1连接端电性连接。
所述第一驱动源Vdd为一方形波，所述第二驱动源Stc为一与第一驱动源Vdd具有相同相位及周期的方形波，所述第三驱动源Vdd1为一三角形波，所述第四驱动源Vmc为一高频率的方形波。其中，所述第四驱动源Vmc可以为一控制时钟信号。
在本较佳实施例中，所述薄膜晶体管T的栅极g上的驱动电压V包括：所述选通线G（M）上驱动电压V由一高电平VD1产生电路VD1x及一低电平VD2产生电路VD2x共同产生，所述高电平产生电路VD1x在高电平结束时刻产生一电压下降沿V’slop。所述电压下降沿V’slop具有负的线性电压降或者具有负的阶梯电压降。
请参阅图10-12，第一驱动源Vdd、第二驱动源Stc、第三驱动源Vdd1、第四驱动源Vmc，及输出端VD1c及下降沿V’slop的波形如图所示。Stc和Vmc都是一种CLK变换后的时钟信号，第一驱动源Vdd的幅值大小与选通线G(j)上的电压信号幅值相同。当第二驱动源Stc为高电平时，第一驱动源Vdd处于高电平，第一电开关SW1闭合，第二电开关SW2打开，此时输出端VD1c为高电平VD1；当第二驱动源Stc为低电平时，第一驱动源Vdd处于低电平，第一电开关SW1打开，第二电开关SW2受第四驱动源Vmc的电平的变化控制其打开或者闭合动作，同时具有线性下降波形的第一驱动源Vdd1电压信号经过放大器连接于第二电开关SW2，第一驱动源Vdd1的信号经过放大器Q，并在第二电开关SW2的控制下，施加到输出端VD1c。其中采用输出端VD1c与低电平VD2合成信号来驱动选通线G(j)，下降沿V’slop的产生受到第四驱动源Vmc的控制，第四驱动源Vmc在第二驱动源Stc处于高电平时处于低电平，在第二驱动源Stc由高电平到低电平的tx时刻内具有高的频率f，在这段时间内第二电开关SW2高速的导通与断开，对加在其上的第三驱动源Vdd1进行抽样，形成如图11所示的下降沿V’slop波形。所述下降沿V’slop波形可以根据tx的时间长短，以及该时间段内的频率f的不同参数，获得不同的下降沿V’slop波形。
所述下降沿V’slop波形与第一电开关SW1闭合、第二电开关SW2打开时的高电平共同构成选通线G(j)的高电平VD1c。
综上所述，本发明液晶面板驱动电路通过电开关控制将方形波驱动电压与具有一定斜率的三角形波合成到一起，形成高电平结束时具有一下降率的下降沿的驱动电压驱动薄膜晶体管的栅极，从而减少寄生电容因放电带来的延长薄膜晶体管导通的时间，进而减小薄膜晶体管非导通状态下的异常导通的可能性，进一步提高薄膜晶体管控制的精度，避免了液晶分子异常偏转带来的透射率的改变和对比度异常的现象，提高大尺寸使用该电路的液晶显示器的质量。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。

Claims (1)

1.一种液晶面板驱动电路，其特征在于，包括：栅极驱动器、源极驱动器、多条选通线及多条数据线，该多条选通线和数据线界定多个像素单元，每一像素单元包括一薄膜晶体管、一公共电极、一与薄膜晶体管电性连接的像素电极及一存储电容，所述薄膜晶体管通过选通线及数据线分别与栅极驱动器及源极驱动器电性连接，所述公共电极与像素电极形成一液晶电容，所述存储电容与该液晶电容并联连接，所述栅极驱动器包括一驱动合成电路，所述驱动合成电路包括：第一电开关、与第一电开关电性连接的放大器、与第一电开关电性连接的放大器第一驱动源、与第一电开关电性连接的放大器第二驱动源、电性接于放大器两接口上的第一电阻、与放大器电性连接的第三驱动源、与第一电开关电性连接的第二电阻、电性连接于第二电阻与放大器之间的第二电开关、与放大器电性连接的第三电阻及与第二电开关电性连接的第四驱动源；
所述薄膜晶体管包括：一栅极、一源极及一漏极，所述栅极通过选通线电性连接至栅极驱动器，所述源极通过数据线电性连接至源极驱动器，所述漏极与像素电极电性连接；
所述第一电开关包括：第一、第二及第三引脚，所述第一引脚电性连接至第一驱动源，所述第二引脚电性连接至第二驱动源及放大器，所述第三引脚电性连接至第二电阻一端；
所述第二电开关包括：第四、第五及第六引脚，所述第四引脚电性连接至第二电阻的另一端，所述第五引脚电性连接至第四驱动源，所述第六引脚电性连接至放大器及第一电阻的一端；
所述放大器包括：第七、第八及第九引脚，所述第七引脚电性连接至第二驱动源及第一电开关的第二引脚，所述第八引脚电性连接至第三驱动源及第一电阻的另一端，所述第九引脚电性连接至第二电开关的第六引脚、第一电阻的一端及第三电阻；
所述薄膜晶体管的栅极与第二电阻与第一电开关连接端电性连接；
所述第一电开关在第二引脚被高电平控制时导通，被低电平控制时断开；所述第二电开关在第五引脚被高电平控制时导通，被低电平控制时断开；
所述第一驱动源为一方形波，所述第二驱动源为一与第一驱动源具有相同相位及周期的方形波，所述第三驱动源为一三角形波，所述第四驱动源为一高频率的方形波。
CN201210404871.0A 2012-10-22 2012-10-22 液晶面板驱动电路 Active CN102914925B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210404871.0A CN102914925B (zh) 2012-10-22 2012-10-22 液晶面板驱动电路
US13/805,662 US8890791B2 (en) 2012-10-22 2012-11-06 Drive circuit of liquid crystal panel
PCT/CN2012/084108 WO2014063387A1 (zh) 2012-10-22 2012-11-06 液晶面板驱动电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210404871.0A CN102914925B (zh) 2012-10-22 2012-10-22 液晶面板驱动电路

Publications (2)

Publication Number Publication Date
CN102914925A CN102914925A (zh) 2013-02-06
CN102914925B true CN102914925B (zh) 2015-02-04

Family

ID=47613346

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210404871.0A Active CN102914925B (zh) 2012-10-22 2012-10-22 液晶面板驱动电路

Country Status (2)

Country Link
CN (1) CN102914925B (zh)
WO (1) WO2014063387A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102364096B1 (ko) * 2014-12-31 2022-02-21 엘지디스플레이 주식회사 표시장치
CN107680545A (zh) * 2017-09-27 2018-02-09 惠科股份有限公司 显示装置及其驱动方法
CN107665688A (zh) * 2017-10-26 2018-02-06 惠科股份有限公司 一种显示设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1319833A (zh) * 2000-03-28 2001-10-31 三洋电机株式会社 有源矩阵型液晶显示装置
CN101174070A (zh) * 2006-10-31 2008-05-07 三星电子株式会社 栅极驱动电路、显示装置及改善显示装置的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0643833A (ja) * 1992-04-24 1994-02-18 Toshiba Corp 液晶表示装置およびその駆動方法
JPH06110035A (ja) * 1992-09-28 1994-04-22 Seiko Epson Corp 液晶表示装置の駆動方法
JP4060256B2 (ja) * 2003-09-18 2008-03-12 シャープ株式会社 表示装置および表示方法
WO2007052408A1 (ja) * 2005-11-04 2007-05-10 Sharp Kabushiki Kaisha 表示装置
US7904626B2 (en) * 2007-06-07 2011-03-08 Renesas Electronics Corporation Arbiter and arbitration method of multiple data accesses

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1319833A (zh) * 2000-03-28 2001-10-31 三洋电机株式会社 有源矩阵型液晶显示装置
CN101174070A (zh) * 2006-10-31 2008-05-07 三星电子株式会社 栅极驱动电路、显示装置及改善显示装置的方法

Also Published As

Publication number Publication date
WO2014063387A1 (zh) 2014-05-01
CN102914925A (zh) 2013-02-06

Similar Documents

Publication Publication Date Title
CN107958656B (zh) Goa电路
CA2707099C (en) Low power active matrix display
CN103698927B (zh) 触摸显示装置、驱动电路及驱动方法
CN103744206B (zh) 一种阵列基板驱动电路、阵列基板及相应的液晶显示器
CN104966500A (zh) 降低功耗的goa电路
CN105489180A (zh) Goa电路
CN105405424B (zh) 像素电路及其驱动方法、驱动电路、显示装置
CN102005196A (zh) 具低功率损耗的移位寄存器
CN103761949A (zh) 栅极驱动电路以及驱动方法
CN100468508C (zh) 驱动面内切换型液晶显示器件的公共电压驱动电路和方法
CN203811939U (zh) 触摸显示装置、驱动电路
CN102338947A (zh) 液晶显示器及其驱动方法
CN103676385A (zh) 像素结构
CN106652932A (zh) 液晶显示装置及其驱动方法
CN103777421A (zh) 液晶显示装置及其驱动方法
CN106128377B (zh) 液晶显示面板及预充电方法、液晶显示装置
TW201225044A (en) Method and device of gate driving in liquid crystal display
CN102914925B (zh) 液晶面板驱动电路
TWI469128B (zh) 電壓校準電路及其液晶顯示裝置
CN107274851A (zh) 显示面板及其驱动方法和显示装置
CN102637415B (zh) 一种液晶显示装置及其驱动方法
CN105633093A (zh) 薄膜晶体管阵列基板
CN103745706B (zh) 三阶驱动的阵列基板行驱动电路
CN107680545A (zh) 显示装置及其驱动方法
CN107564487A (zh) 显示装置及其驱动方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 518132 No. 9-2 Ming Avenue, Guangming New District, Guangdong, Shenzhen

Patentee after: TCL Huaxing Photoelectric Technology Co., Ltd

Address before: 518000 No. 9-2 Ming Avenue, Guangming New District, Guangdong, Shenzhen

Patentee before: Shenzhen Huaxing Optoelectronic Technology Co., Ltd.