JP4931588B2 - アクティブマトリクス基板およびその駆動回路 - Google Patents
アクティブマトリクス基板およびその駆動回路 Download PDFInfo
- Publication number
- JP4931588B2 JP4931588B2 JP2006528627A JP2006528627A JP4931588B2 JP 4931588 B2 JP4931588 B2 JP 4931588B2 JP 2006528627 A JP2006528627 A JP 2006528627A JP 2006528627 A JP2006528627 A JP 2006528627A JP 4931588 B2 JP4931588 B2 JP 4931588B2
- Authority
- JP
- Japan
- Prior art keywords
- scanning signal
- electrode
- signal line
- voltage
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 179
- 239000011159 matrix material Substances 0.000 title claims description 93
- 230000005669 field effect Effects 0.000 claims description 101
- 230000003071 parasitic effect Effects 0.000 claims description 76
- 239000003990 capacitor Substances 0.000 claims description 51
- 230000008859 change Effects 0.000 claims description 38
- 230000007704 transition Effects 0.000 claims description 36
- 230000007423 decrease Effects 0.000 claims description 27
- 230000003247 decreasing effect Effects 0.000 claims description 11
- 230000009467 reduction Effects 0.000 claims description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 83
- 238000010586 diagram Methods 0.000 description 35
- 238000000034 method Methods 0.000 description 22
- 239000011521 glass Substances 0.000 description 7
- 238000013459 approach Methods 0.000 description 6
- 230000008878 coupling Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 6
- 238000005859 coupling reaction Methods 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- 239000010408 film Substances 0.000 description 5
- 238000004088 simulation Methods 0.000 description 5
- 238000012937 correction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 101100489584 Solanum lycopersicum TFT1 gene Proteins 0.000 description 2
- 206010047571 Visual impairment Diseases 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 101100214491 Solanum lycopersicum TFT3 gene Proteins 0.000 description 1
- 101100214494 Solanum lycopersicum TFT4 gene Proteins 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of El Displays (AREA)
Description
△Vd=Vgpp・Cgd/Cpix
Vgpp=Vgl−Vgh
Cpix=C1c+Ccs+Cgd
となり、表示画像にフリッカや表示劣化等を生じさせるという問題を引き起こす。このため、このようなレベルシフトΔVdの発生は、一層の高精細、高品位を指向する液晶表示装置にとっては好ましくない。
複数のデータ信号をそれぞれ伝達するための複数のデータ信号線と、
当該複数のデータ信号線と交差する複数の走査信号線と、
当該複数のデータ信号線と当該複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素回路とを備え、
各画素回路は、
対応する前記交差点を通過するデータ信号線にソース電極が直接にまたは所定のスイッチ素子および/または容量素子を介して接続されるとともに対応する前記交差点を通過する走査信号線にゲート電極が接続され、当該ソース電極を基準として当該ゲート電極に所定のオン電圧が印加されると導通状態になり所定のオフ電圧が印加されると非導通状態となる電界効果トランジスタと、
当該電界効果トランジスタのドレイン電極に接続され所定の電圧保持用キャパシタを構成する電圧保持用電極とを含み、
前記画素回路に対応する前記交差点を通過する走査信号線を駆動するための信号が当該走査信号線に印加されるべき位置から電気的に遠ざかるにしたがって、前記画素回路に含まれる前記電界効果トランジスタにおけるゲート電極とドレイン電極との間の静電容量Cgdが大きくなるとともに当該静電容量Cgdの増加率が減少するように、前記画素回路が形成されていることにより、下記の式で示される値が前記複数の画素回路の間で略等しいことを特徴とする:
(Vgpp・Cgd+ΔQd)/Cpix
ここで、Vgppは、前記走査信号線を介して前記電界効果トランジスタのゲート電極に与えられる信号であるゲート信号が前記オン電圧から前記オフ電圧への遷移を開始してから当該遷移が完了するまでの間の当該ゲート電極の電位変化量を表し、Cgdは、前記電界効果トランジスタにおけるゲート電極とドレイン電極との間の静電容量を表し、ΔQdは、前記ゲート信号が前記オン電圧から前記オフ電圧への遷移を開始してから当該遷移が完了するまでの間に前記電界効果トランジスタを介して前記電圧保持用電極へと移動する電荷量を表し、Cpixは、各画素回路において前記電界効果トランジスタのドレイン電極または前記電圧保持用電極と他の電極とによって形成される静電容量の総和を表す。
複数のデータ信号をそれぞれ伝達するための複数のデータ信号線と、
当該複数のデータ信号線と交差する複数の走査信号線と、
当該複数のデータ信号線と当該複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素回路とを備え、
各画素回路は、
対応する前記交差点を通過するデータ信号線にソース電極が直接にまたは所定のスイッチ素子および/または容量素子を介して接続されるとともに対応する前記交差点を通過する走査信号線にゲート電極が接続され、当該ソース電極を基準として当該ゲート電極に所定のオン電圧が印加されると導通状態になり所定のオフ電圧が印加されると非導通状態となる電界効果トランジスタと、
当該電界効果トランジスタのドレイン電極に接続され所定の電圧保持用キャパシタを構成する電圧保持用電極とを含み、
前記画素回路に対応する前記交差点を通過する走査信号線を駆動するための信号が当該走査信号線に印加されるべき位置から電気的に遠ざかるにしたがって、当該走査信号線を構成する電極と前記画素回路に含まれる前記電圧保持用電極または前記電界効果トランジスタのドレイン電極との重なり面積が大きくなるとともに当該面積の増加率が減少するように、前記画素回路が形成されていることにより、下記の式で示される値が前記複数の画素回路の間で略等しいことを特徴とする:
(Vgpp・Cgd+ΔQd)/Cpix
ここで、Vgppは、前記走査信号線を介して前記電界効果トランジスタのゲート電極に与えられる信号であるゲート信号が前記オン電圧から前記オフ電圧への遷移を開始してから当該遷移が完了するまでの間の当該ゲート電極の電位変化量を表し、Cgdは、前記電界効果トランジスタにおけるゲート電極とドレイン電極との間の静電容量を表し、ΔQdは、前記ゲート信号が前記オン電圧から前記オフ電圧への遷移を開始してから当該遷移が完了するまでの間に前記電界効果トランジスタを介して前記電圧保持用電極へと移動する電荷量を表し、Cpixは、各画素回路において前記電界効果トランジスタのドレイン電極または前記電圧保持用電極と他の電極とによって形成される静電容量の総和を表す。
複数のデータ信号をそれぞれ伝達するための複数のデータ信号線と、
当該複数のデータ信号線と交差する複数の走査信号線と、
当該複数のデータ信号線と当該複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素回路とを備え、
各画素回路は、
対応する前記交差点を通過するデータ信号線にソース電極が直接にまたは所定のスイッチ素子および/または容量素子を介して接続されるとともに対応する前記交差点を通過する走査信号線にゲート電極が接続され、当該ソース電極を基準として当該ゲート電極に所定のオン電圧が印加されると導通状態になり所定のオフ電圧が印加されると非導通状態となる電界効果トランジスタと、
当該電界効果トランジスタのドレイン電極に接続され所定の電圧保持用キャパシタを構成する電圧保持用電極とを含み、
前記画素回路に対応する前記交差点を通過する走査信号線を駆動するための信号が当該走査信号線に印加されるべき位置から電気的に遠ざかるにしたがって、前記画素回路に含まれる前記電界効果トランジスタにおけるチャネル長Lとチャネル幅Wとの比L/Wが大きくなるとともに当該比L/Wの増加率が減少するように、前記画素回路が形成されていることにより、下記の式で示される値が前記複数の画素回路の間で略等しいことを特徴とする:
(Vgpp・Cgd+ΔQd)/Cpix
ここで、Vgppは、前記走査信号線を介して前記電界効果トランジスタのゲート電極に与えられる信号であるゲート信号が前記オン電圧から前記オフ電圧への遷移を開始してから当該遷移が完了するまでの間の当該ゲート電極の電位変化量を表し、Cgdは、前記電界効果トランジスタにおけるゲート電極とドレイン電極との間の静電容量を表し、ΔQdは、前記ゲート信号が前記オン電圧から前記オフ電圧への遷移を開始してから当該遷移が完了するまでの間に前記電界効果トランジスタを介して前記電圧保持用電極へと移動する電荷量を表し、Cpixは、各画素回路において前記電界効果トランジスタのドレイン電極または前記電圧保持用電極と他の電極とによって形成される静電容量の総和を表す。
複数のデータ信号をそれぞれ伝達するための複数のデータ信号線と、
当該複数のデータ信号線と交差する複数の走査信号線と、
当該複数のデータ信号線と当該複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素回路とを備え、
各画素回路は、
対応する前記交差点を通過するデータ信号線にソース電極が直接にまたは所定のスイッチ素子および/または容量素子を介して接続されるとともに対応する前記交差点を通過する走査信号線にゲート電極が接続され、当該ソース電極を基準として当該ゲート電極に所定のオン電圧が印加されると導通状態になり所定のオフ電圧が印加されると非導通状態となる電界効果トランジスタと、
当該電界効果トランジスタのドレイン電極に接続され所定の電圧保持用キャパシタを構成する電圧保持用電極とを含み、
前記画素回路に対応する前記交差点を通過する走査信号線を駆動するための信号が当該走査信号線に印加されるべき位置から電気的に遠ざかるにしたがって、前記画素回路に含まれる前記電界効果トランジスタのドレイン電極または前記電圧保持用電極と他の電極とによって形成される静電容量のうち前記電界効果トランジスタのゲート電極とドレイン電極との間の静電容量Cgd以外の少なくとも1つの静電容量が小さくなるとともに当該少なくとも1つの静電容量の減少率が低下するように、前記画素回路が形成されていることにより、下記の式で示される値が前記複数の画素回路の間で略等しいことを特徴とする:
(Vgpp・Cgd+ΔQd)/Cpix
ここで、Vgppは、前記走査信号線を介して前記電界効果トランジスタのゲート電極に与えられる信号であるゲート信号が前記オン電圧から前記オフ電圧への遷移を開始してから当該遷移が完了するまでの間の当該ゲート電極の電位変化量を表し、Cgdは、前記電界効果トランジスタにおけるゲート電極とドレイン電極との間の静電容量を表し、ΔQdは、前記ゲート信号が前記オン電圧から前記オフ電圧への遷移を開始してから当該遷移が完了するまでの間に前記電界効果トランジスタを介して前記電圧保持用電極へと移動する電荷量を表し、Cpixは、各画素回路において前記電界効果トランジスタのドレイン電極または前記電圧保持用電極と他の電極とによって形成される静電容量の総和を表す。
前記電圧保持用電極との間に所定の静電容量が形成されるように配置された共通電極線を更に備え、
前記電荷量ΔQdは、前記走査信号線と前記共通電極線との間の寄生容量、および/または、前記共通電極線の信号遅延伝搬特性を加味して決定されることを特徴とする。
なお、共通電極線は、走査信号線と平行に延在するように配置されていることが多いが、これに限定されるものではなく、画素電極との間に所定の静電容量(共通電極容量または補助容量に相当)が形成されるような配置であればよい。また、共通電極線は、複数の走査信号線にまたがっていてもよいし、複数のデータ信号線にまたがっていてもよいし、1つの画素回路もしくは画素電極に対して複数本配置されてもよいし、面形状をしていてもよい。このように共通電極線について種々の構成が可能なことは以下においても同様である。
複数のデータ信号をそれぞれ伝達するための複数のデータ信号線と、
当該複数のデータ信号線と交差する複数の走査信号線と、
当該複数のデータ信号線と当該複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素回路とを備え、
各画素回路は、対応する前記交差点を通過するデータ信号線にソース電極が直接にまたは所定のスイッチ素子および/または容量素子を介して接続されるとともに対応する前記交差点を通過する走査信号線にゲート電極が接続された電界効果トランジスタと、当該電界効果トランジスタのドレイン電極に接続され所定の電圧保持用キャパシタを構成する電圧保持用電極とを含み、
前記画素回路に対応する前記交差点を通過する走査信号線を駆動するための信号が当該走査信号線に印加されるべき位置から電気的に遠ざかるにしたがって、前記画素回路に含まれる前記電界効果トランジスタにおけるゲート電極とドレイン電極との間の静電容量Cgdが大きくなるとともに当該静電容量Cgdの増加率が減少するように、前記画素回路が形成されていることを特徴とする。
複数のデータ信号をそれぞれ伝達するための複数のデータ信号線と、
当該複数のデータ信号線と交差する複数の走査信号線と、
当該複数のデータ信号線と当該複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素回路とを備え、
各画素回路は、対応する前記交差点を通過するデータ信号線にソース電極が直接にまたは所定のスイッチ素子および/または容量素子を介して接続されるとともに対応する前記交差点を通過する走査信号線にゲート電極が接続された電界効果トランジスタと、当該電界効果トランジスタのドレイン電極に接続され所定の電圧保持用キャパシタを構成する電圧保持用電極とを含み、
前記画素回路に対応する前記交差点を通過する走査信号線を駆動するための信号が当該走査信号線に印加されるべき位置から電気的に遠ざかるにしたがって、当該走査信号線を構成する電極と前記画素回路に含まれる前記電圧保持用電極または前記電界効果トランジスタのドレイン電極との重なり面積が大きくなるとともに当該面積の増加率が減少するように、前記画素回路が形成されていることを特徴とする。
複数のデータ信号をそれぞれ伝達するための複数のデータ信号線と、
当該複数のデータ信号線と交差する複数の走査信号線と、
当該複数のデータ信号線と当該複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素回路とを備え、
各画素回路は、対応する前記交差点を通過するデータ信号線にソース電極が直接にまたは所定のスイッチ素子および/または容量素子を介して接続されるとともに対応する前記交差点を通過する走査信号線にゲート電極が接続された電界効果トランジスタと、当該電界効果トランジスタのドレイン電極に接続され所定の電圧保持用キャパシタを構成する電圧保持用電極とを含み、
前記画素回路に対応する前記交差点を通過する走査信号線を駆動するための信号が当該走査信号線に印加されるべき位置から電気的に遠ざかるにしたがって、前記画素回路に含まれる前記電界効果トランジスタにおけるチャネル長Lとチャネル幅Wとの比L/Wが大きくなるとともに当該比L/Wの増加率が減少するように、前記画素回路が形成されていることを特徴とする。
複数のデータ信号をそれぞれ伝達するための複数のデータ信号線と、
当該複数のデータ信号線と交差する複数の走査信号線と、
当該複数のデータ信号線と当該複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素回路とを備え、
各画素回路は、対応する前記交差点を通過するデータ信号線にソース電極が直接にまたは所定のスイッチ素子および/または容量素子を介して接続されるとともに対応する前記交差点を通過する走査信号線にゲート電極が接続された電界効果トランジスタと、当該電界効果トランジスタのドレイン電極に接続され所定の電圧保持用キャパシタを構成する電圧保持用電極とを含み、
前記画素回路に対応する前記交差点を通過する走査信号線を駆動するための信号が当該走査信号線に印加されるべき位置から電気的に遠ざかるにしたがって、前記画素回路に含まれる前記電界効果トランジスタのドレイン電極または前記電圧保持用電極と他の電極とによって形成される静電容量のうち前記電界効果トランジスタのゲート電極とドレイン電極との間の静電容量Cgd以外の少なくとも1つの静電容量が小さくなるとともに当該少なくとも1つの静電容量の減少率が低下するように、前記画素回路が形成されていることを特徴とする。
前記複数の走査信号線に所定の複数の走査信号をそれぞれ印加することにより前記複数の走査信号線を選択的に駆動する走査信号線駆動回路を含み、
前記走査信号線駆動回路は、前記電界効果トランジスタを導通状態とする所定のオン電圧から前記電界効果トランジスタを非導通状態とする所定のオフ電圧へ前記複数の走査信号が遷移するときの電位変化の速度を制御することを特徴とする。
前記走査信号線駆動回路は、前記走査信号線の信号遅延伝搬特性に基づいて、前記走査信号線上の位置に無関係に略同じ速度の前記電位変化が生じるように、前記走査信号線駆動回路から出力すべき走査信号の電位変化の速度を制御することを特徴とする。
本発明の第1から第9の局面のいずれかの局面に係るアクティブマトリクス基板と、
前記アクティブマトリクス基板を駆動するための駆動回路とを備えたことを特徴とする。
前記駆動回路は、前記複数の走査信号線に所定の複数の走査信号をそれぞれ印加することにより前記複数の走査信号線を選択的に駆動する走査信号線駆動回路を含み、
前記走査信号線駆動回路は、前記電界効果トランジスタを導通状態とする所定のオン電圧から前記電界効果トランジスタを非導通状態とする所定のオフ電圧へ前記複数の走査信号が遷移するときの電位変化の速度を制御することを特徴とする。
前記走査信号線駆動回路は、前記走査信号線の信号遅延伝搬特性に基づいて、前記走査信号線上の位置に無関係に略同じ速度の前記電位変化が生じるように、前記走査信号線駆動回路から出力すべき走査信号の電位変化の速度を制御することを特徴とする。
本発明の第3の局面によれば、走査信号線の入力端から電気的に離れるにしたがって電界効果トランジスタスタのチャネル長Lとチャネル幅Wとの比L/Wが大きくなるとともにその増加率が減少するように画素回路が形成される。これにより、式(Vgpp・Cgd+ΔQd)/Cpixで示される値がアクティブマトリクス基板内の画素回路の間で略等しくなることで、走査信号線の信号伝搬遅延特性による電圧保持用電極への移動電荷量の相違により生じる画素電位レベルシフトの不均一性が低減され、レベルシフトの分布が一様なものとなる。
本発明の第4の局面によれば、走査信号線の入力端から電気的に離れるにしたがって、電界効果トランジスタのドレイン電極または電圧保持用電極と他の電極とによって形成される静電容量のうち静電容量Cgd以外の少なくとも1つの静電容量が小さくなるとともに当該少なくとも1つの静電容量の減少率が低下するように画素回路が形成される。これにより、式(Vgpp・Cgd+ΔQd)/Cpixで示される値がアクティブマトリクス基板内の画素回路の間で略等しくなることで、走査信号線の信号伝搬遅延特性による電圧保持用電極への移動電荷量の相違により生じる画素電位レベルシフトの不均一性が低減され、レベルシフトの分布が一様なものとなる。
101 …対向基板
102 …薄膜トランジスタ(TFT)
103 …画素電極(電圧保持用電極)
200 …データ信号線駆動回路
300 …走査信号線駆動回路
CS …共通電極線駆動回路
Ec …対向電極
P(i,j) …画素回路(i=1〜N、j=1〜M)
CS(j) …共通電極線(j=1〜M)
G(j) …走査信号線(j=1〜M)
S(i) …データ信号線(i=1〜N)
VD1 …入力端子
VD2 …入力端子
3a …シフトレジスタ部
3b …選択スイッチ(スイッチ部)
GCK …クロック信号
GSP …データ信号(スタートパルス信号)
SC …スルーレートコントロール回路(傾斜制御部)
Cgd …走査信号線−画素電極間容量
Ccs …共通電極−画素電極間容量(補助容量)
Clc …対向電極−画素電極間容量(液晶容量)
Cpix …画素容量(電圧保持容量)
Id(i,j) …TFTを流れる電流の波形(i=1〜N、j=1〜M)
Vcs …共通電極電位
Vcs(i,j) …共通電極電位の波形(i=1〜N、j=1〜M)
Vcom …対向電極電位
Vd(i,j) …画素電位(画素電極の電位)(i=1〜N、j=1〜M)
Vdp …画素電位(正電圧印加時)
Vdn …画素電位(負電圧印加時)
Vg(j) …走査信号(j=1〜M)
Vg(i,j) …走査信号の電圧波形(i=1〜N、j=1〜M)
Vgl …ゲートオフ電圧
Vgh …ゲートオン電圧
Vth …TFTの閾値電圧
Vs(i) …データ信号(i=1〜N)
Vsp …データ信号電圧(正電圧印加時)
Vsn …データ信号電圧(負電圧印加時)
ΔVd(i,j) …画素電位のレベルシフト(i=1〜N、j=1〜M)
ΔVdp(i,j)…画素電位のレベルシフト(正電圧印加時)(i=1〜N、j=1〜M)
ΔVdn(i,j)…画素電位のレベルシフト(負電圧印加時)(i=1〜N、j=1〜M)
ΔQd(i,j) …走査信号の立ち下がりの開始から完了までにおける移動電荷量
(i=1〜N、j=1〜M)
<0.1 画素回路と信号伝搬経路>
本発明の実施形態について説明する前に、本発明の目的を達成すべく本願発明者によりなされた基礎検討について説明する。この基礎検討においては、図9に示すように構成されたアクティブマトリクス基板であるTFT基板100を対象とする。このTFT基板100では、ガラス等の透明な絶縁性基板上に複数(M本)の走査信号線G(1)〜G(M)と複数(N本)のデータ信号線S(1)〜S(N)とが互いに交差するように格子状に形成され、それらの交差点にそれぞれ対応してマトリクス状に配置された複数(M×N個)の画素形成部としての画素回路P(i,j)が形成されている(i=1〜N、j=1〜M)。また、複数の走査信号線G(1)〜G(M)にそれぞれ平行して複数の共通電極線CS(1)〜CS(M)が形成されている。
図9に示すように、上記アクティブマトリクス基板としてTFT基板100を使用する液晶表示装置は、データ信号線S(1)〜S(N)にデータ信号Vs(1)〜Vs(N)をそれぞれ印加するデータ信号線駆動回路200、走査信号線G(1)〜G(M)に走査信号Vg(1)〜Vg(M)をそれぞれ印加する走査信号線駆動回路300、各共通電極線CS(1)〜CS(M)にその一端および他端から共通電極電位Vcsをそれぞれ与える2つの共通電極線駆動回路CS、および、対向電極Ecに対向電極電位Vcomを与える対向電極駆動回路COMを備えている。
図9に示したアクティブマトリクス基板としてのTFT基板100における各画素回路P(i,j)のTFT102は、完全なオン/オフ・スイッチではなく、図18−(A)および18−(B)に示すようなゲート・ソース間電圧−ドレイン・ソース間電圧−ドレイン電流特性(以下「Vgs−Vds−Id特性」という)を有している。図18−(A)において、横軸はTFTのゲート・ソース間に印加される電圧Vgsを、縦軸はドレイン電流Idをそれぞれ示している。図18−(B)において、横軸はTFTのドレイン・ソース間に印加される電圧Vdsを、縦軸はドレイン電流Idをそれぞれ示している。本願発明者は、このようなVgs−Vds−Id特性に起因して画素電位VdのレベルシフトΔVdにばらつきが生じていること、すなわち、レベルシフトΔVdが画素回路P(i,j)の位置によって変わること(以下「レベルシフトΔVdの不均一性」という)を発見した。以下、このレベルシフトΔVdの不均一性について説明する。
ΔVd1=Vgpp・Cgd/Cpix …(1)
と表すことができる。式(1)より、入力端付近の画素電位Vd(1,j)に生じるレベルシフト△Vd(1,j)は、
ΔVd(1,j)=Vgpp・Cgd/Cpix
と近似できる。
|ΔVd(n,j)|<|Vgpp・Cgd/Cpix|、
|ΔVd(N,j)|<|Vgpp・Cgd/Cpix|
となり、入力端付近(走査信号線駆動回路300の出力直後)とその他の位置との間では、
|ΔVd(n,j)|<|ΔVd(1,j)|、
|ΔVd(N,j)|<|ΔVd(1,j)|
というように、レベルシフトの差が生じてしまう。このようにして生じるレベルシフトΔVdの不均一性につき、式および図を用いて以下に詳述する。
ΔVd(t)=ΔVg(t)・Cgd/Cpix+ΔVcs(t)・Ccs/Cpix
+ΔVcom(t)・Clc/Cpix+ΔQd(t)/Cpix
…(2)
また、上記中間的なオン領域における、時刻tにTFTに流れる電流Id(t)は、ゲート・ソース間電圧Vgs(t)およびドレイン・ソース間電圧Vds(t)と、図18−(A)および18−(B)に示すVgs−Vds−Id特性とにより決定され、ゲート信号の立ち下り開始時刻taから時刻tまでの間にTFTに流れる電流によって画素電極に与えられる電荷量ΔQd(t)は、時刻taから時刻tまでに上記TFTを流れる電流Id(t)の積分値として与えられる。
Vgs(t)=Vg(t)−Vs …(3)
Vds(t)=ΔVd(t) …(4)
ΔVg(t)=Vgpp=Vgl−Vgh、
ΔVcs(t)=0、
ΔVcom=0
となるため、レベルシフトΔVdは、
ΔVd=Vgpp・Cgd/Cpix+ΔQd/Cpix …(5)
と表すことができる。
図1は、本発明の第1の実施形態に係るアクティブマトリクス基板であるTFT基板を用いた液晶表示装置の全体構成を示すブロック図である。この液晶表示装置は、液晶表示パネル1と、データ信号線駆動回路200、走査信号線駆動回路300および対向電極駆動回路COMを含む駆動回路と、コントロール回路600とを備えている。
図9は、本発明の第2の実施形態に係るアクティブマトリクス基板であるTFT基板を用いた液晶表示装置の全体構成を示すブロック図である。この液晶表示装置は、上記基礎検討で対象としたアクティブマトリクス基板としてのTFT基板を用いた液晶表示装置と同様の構成であって、上記第1の実施形態とは異なり、TFT基板100に形成された複数の走査信号線G(1)〜G(M)のそれぞれ平行して延在する複数の共通電極線CS(1)〜CS(M)を備えるとともに、各共通電極線CS(1)〜CS(M)にその一端および他端から共通電極電位Vcsをそれぞれ与える2つの共通電極線駆動回路CSを備えている。これら以外の構成は第1の実施形態に係るTFT基板100を用いた液晶表示装置(図1)と同様であるので、同一または対応する部分に同一の参照符号を付して詳しい説明を省略する。
次に、本発明の第3の実施形態に係るアクティブマトリクス基板であるTFT基板を用いた液晶表示装置について説明する。この液晶表示装置は、各画素回路の詳細構成(寄生容量Cgdの値など)を除き上記第2の実施形態と同様の構成のTFT基板100、すなわち図9に示す構成のTFT基板100を備えている。また、この液晶表示装置は、その全体構成も基本的には図9に示した通りであるので、同一または対応する部分に同一の参照符号を付して詳しい説明を省略する。ただし、この液晶表示装置における走査信号線駆動回路300の構成は、第2の実施形態に係るTFT基板100を備えた液晶表示装置における構成と異なる(詳細は後述)。
上記各実施形態では、画素電位VdまたはレベルシフトΔVdの分布に対応して寄生容量Cgdが走査信号線G(j)上の位置(より一般的にはTFT基板100の位置)に応じて異なるように画素回路P(i,j)を形成することで、レベルシフトΔVdの不均一性が解消または低減される。しかし、本発明はこのように寄生容量Cgdを位置に応じて変化させるという構成に限定されるものではなく、これに代えてまたはこれと共に、画素電位VdまたはレベルシフトΔVdの分布に対応してTFT特性が走査信号線G(j)上の位置(TFT基板100上の位置)に応じて異なるように画素回路P(i,j)を形成することで、レベルシフトΔVdの不均一性を解消または低減するようにしてもよい。この場合、レベルシフトΔVdの分布に対応してTFT特性が異なるようにするには、例えば、TFT102のチャネル長Lとチャネル幅Wとの比L/Wが走査信号線G(j)上の位置(TFT基板100上の位置)に応じて変化するように各画素回路P(i,j)を形成すればよい。具体的には、各実施形態において、走査信号線G(j)上の位置に応じて寄生容量Cgdを変化させる仕方と同様に上記比L/Wが変化するように各画素回路P(i,j)もしくは各TFT102を形成すればよい(図7−(B)、図13−(B)、図17−(B)参照)。すなわち、走査信号線駆動回路300から電気的に遠ざかるにしたがって、また、共通電極線駆動回路CSから電気的に遠ざかるにしたがって、TFT102における上記比L/Wが大きくなるように各画素回路P(i,j)もしくは各TFT102を形成すればよい。なお、チャネル長Lとチャネル幅Wのうち、いずれか一方を変化させてもよいし、両方を組み合わせて変化させた構成としてもよい。このとき、ソース電極、ドレイン電極の周囲長、ソース電極と半導体層との接触面積、ドレイン電極と半導体層の接触面積も、自由な組み合わせにより変化させてもよい。
Claims (14)
- 複数のデータ信号をそれぞれ伝達するための複数のデータ信号線と、
当該複数のデータ信号線と交差する複数の走査信号線と、
当該複数のデータ信号線と当該複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素回路とを備え、
各画素回路は、
対応する前記交差点を通過するデータ信号線にソース電極が直接にまたは所定のスイッチ素子および/または容量素子を介して接続されるとともに対応する前記交差点を通過する走査信号線にゲート電極が接続され、当該ソース電極を基準として当該ゲート電極に所定のオン電圧が印加されると導通状態になり所定のオフ電圧が印加されると非導通状態となる電界効果トランジスタと、
当該電界効果トランジスタのドレイン電極に接続され所定の電圧保持用キャパシタを構成する電圧保持用電極とを含み、
前記画素回路に対応する前記交差点を通過する走査信号線を駆動するための信号が当該走査信号線に印加されるべき位置から電気的に遠ざかるにしたがって、前記画素回路に含まれる前記電界効果トランジスタにおけるゲート電極とドレイン電極との間の静電容量Cgdが大きくなるとともに当該静電容量Cgdの増加率が減少するように、前記画素回路が形成されていることにより、下記の式で示される値が前記複数の画素回路の間で略等しいことを特徴とする、アクティブマトリクス基板:
(Vgpp・Cgd+ΔQd)/Cpix
ここで、Vgppは、前記走査信号線を介して前記電界効果トランジスタのゲート電極に与えられる信号であるゲート信号が前記オン電圧から前記オフ電圧への遷移を開始してから当該遷移が完了するまでの間の当該ゲート電極の電位変化量を表し、Cgdは、前記電界効果トランジスタにおけるゲート電極とドレイン電極との間の静電容量を表し、ΔQdは、前記ゲート信号が前記オン電圧から前記オフ電圧への遷移を開始してから当該遷移が完了するまでの間に前記電界効果トランジスタを介して前記電圧保持用電極へと移動する電荷量を表し、Cpixは、各画素回路において前記電界効果トランジスタのドレイン電極または前記電圧保持用電極と他の電極とによって形成される静電容量の総和を表す。 - 複数のデータ信号をそれぞれ伝達するための複数のデータ信号線と、
当該複数のデータ信号線と交差する複数の走査信号線と、
当該複数のデータ信号線と当該複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素回路とを備え、
各画素回路は、
対応する前記交差点を通過するデータ信号線にソース電極が直接にまたは所定のスイッチ素子および/または容量素子を介して接続されるとともに対応する前記交差点を通過する走査信号線にゲート電極が接続され、当該ソース電極を基準として当該ゲート電極に所定のオン電圧が印加されると導通状態になり所定のオフ電圧が印加されると非導通状態となる電界効果トランジスタと、
当該電界効果トランジスタのドレイン電極に接続され所定の電圧保持用キャパシタを構成する電圧保持用電極とを含み、
前記画素回路に対応する前記交差点を通過する走査信号線を駆動するための信号が当該走査信号線に印加されるべき位置から電気的に遠ざかるにしたがって、当該走査信号線を構成する電極と前記画素回路に含まれる前記電圧保持用電極または前記電界効果トランジスタのドレイン電極との重なり面積が大きくなるとともに当該面積の増加率が減少するように、前記画素回路が形成されていることにより、下記の式で示される値が前記複数の画素回路の間で略等しいことを特徴とする、アクティブマトリクス基板:
(Vgpp・Cgd+ΔQd)/Cpix
ここで、Vgppは、前記走査信号線を介して前記電界効果トランジスタのゲート電極に与えられる信号であるゲート信号が前記オン電圧から前記オフ電圧への遷移を開始してから当該遷移が完了するまでの間の当該ゲート電極の電位変化量を表し、Cgdは、前記電界効果トランジスタにおけるゲート電極とドレイン電極との間の静電容量を表し、ΔQdは、前記ゲート信号が前記オン電圧から前記オフ電圧への遷移を開始してから当該遷移が完了するまでの間に前記電界効果トランジスタを介して前記電圧保持用電極へと移動する電荷量を表し、Cpixは、各画素回路において前記電界効果トランジスタのドレイン電極または前記電圧保持用電極と他の電極とによって形成される静電容量の総和を表す。 - 複数のデータ信号をそれぞれ伝達するための複数のデータ信号線と、
当該複数のデータ信号線と交差する複数の走査信号線と、
当該複数のデータ信号線と当該複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素回路とを備え、
各画素回路は、
対応する前記交差点を通過するデータ信号線にソース電極が直接にまたは所定のスイッチ素子および/または容量素子を介して接続されるとともに対応する前記交差点を通過する走査信号線にゲート電極が接続され、当該ソース電極を基準として当該ゲート電極に所定のオン電圧が印加されると導通状態になり所定のオフ電圧が印加されると非導通状態となる電界効果トランジスタと、
当該電界効果トランジスタのドレイン電極に接続され所定の電圧保持用キャパシタを構成する電圧保持用電極とを含み、
前記画素回路に対応する前記交差点を通過する走査信号線を駆動するための信号が当該走査信号線に印加されるべき位置から電気的に遠ざかるにしたがって、前記画素回路に含まれる前記電界効果トランジスタにおけるチャネル長Lとチャネル幅Wとの比L/Wが大きくなるとともに当該比L/Wの増加率が減少するように、前記画素回路が形成されていることにより、下記の式で示される値が前記複数の画素回路の間で略等しいことを特徴とする、アクティブマトリクス基板:
(Vgpp・Cgd+ΔQd)/Cpix
ここで、Vgppは、前記走査信号線を介して前記電界効果トランジスタのゲート電極に与えられる信号であるゲート信号が前記オン電圧から前記オフ電圧への遷移を開始してから当該遷移が完了するまでの間の当該ゲート電極の電位変化量を表し、Cgdは、前記電界効果トランジスタにおけるゲート電極とドレイン電極との間の静電容量を表し、ΔQdは、前記ゲート信号が前記オン電圧から前記オフ電圧への遷移を開始してから当該遷移が完了するまでの間に前記電界効果トランジスタを介して前記電圧保持用電極へと移動する電荷量を表し、Cpixは、各画素回路において前記電界効果トランジスタのドレイン電極または前記電圧保持用電極と他の電極とによって形成される静電容量の総和を表す。 - 複数のデータ信号をそれぞれ伝達するための複数のデータ信号線と、
当該複数のデータ信号線と交差する複数の走査信号線と、
当該複数のデータ信号線と当該複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素回路とを備え、
各画素回路は、
対応する前記交差点を通過するデータ信号線にソース電極が直接にまたは所定のスイッチ素子および/または容量素子を介して接続されるとともに対応する前記交差点を通過する走査信号線にゲート電極が接続され、当該ソース電極を基準として当該ゲート電極に所定のオン電圧が印加されると導通状態になり所定のオフ電圧が印加されると非導通状態となる電界効果トランジスタと、
当該電界効果トランジスタのドレイン電極に接続され所定の電圧保持用キャパシタを構成する電圧保持用電極とを含み、
前記画素回路に対応する前記交差点を通過する走査信号線を駆動するための信号が当該走査信号線に印加されるべき位置から電気的に遠ざかるにしたがって、前記画素回路に含まれる前記電界効果トランジスタのドレイン電極または前記電圧保持用電極と他の電極とによって形成される静電容量のうち前記電界効果トランジスタのゲート電極とドレイン電極との間の静電容量Cgd以外の少なくとも1つの静電容量が小さくなるとともに当該少なくとも1つの静電容量の減少率が低下するように、前記画素回路が形成されていることにより、下記の式で示される値が前記複数の画素回路の間で略等しいことを特徴とする、アクティブマトリクス基板:
(Vgpp・Cgd+ΔQd)/Cpix
ここで、Vgppは、前記走査信号線を介して前記電界効果トランジスタのゲート電極に与えられる信号であるゲート信号が前記オン電圧から前記オフ電圧への遷移を開始してから当該遷移が完了するまでの間の当該ゲート電極の電位変化量を表し、Cgdは、前記電界効果トランジスタにおけるゲート電極とドレイン電極との間の静電容量を表し、ΔQdは、前記ゲート信号が前記オン電圧から前記オフ電圧への遷移を開始してから当該遷移が完了するまでの間に前記電界効果トランジスタを介して前記電圧保持用電極へと移動する電荷量を表し、Cpixは、各画素回路において前記電界効果トランジスタのドレイン電極または前記電圧保持用電極と他の電極とによって形成される静電容量の総和を表す。 - 前記電圧保持用電極との間に所定の静電容量が形成されるように配置された共通電極線を更に備え、
前記電荷量ΔQdは、前記走査信号線と前記共通電極線との間の寄生容量、および/または、前記共通電極線の信号遅延伝搬特性を加味して決定されることを特徴とする、請求項1から4のいずれか1項に記載のアクティブマトリクス基板。 - 複数のデータ信号をそれぞれ伝達するための複数のデータ信号線と、
当該複数のデータ信号線と交差する複数の走査信号線と、
当該複数のデータ信号線と当該複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素回路とを備え、
各画素回路は、対応する前記交差点を通過するデータ信号線にソース電極が直接にまたは所定のスイッチ素子および/または容量素子を介して接続されるとともに対応する前記交差点を通過する走査信号線にゲート電極が接続された電界効果トランジスタと、当該電界効果トランジスタのドレイン電極に接続され所定の電圧保持用キャパシタを構成する電圧保持用電極とを含み、
前記画素回路に対応する前記交差点を通過する走査信号線を駆動するための信号が当該走査信号線に印加されるべき位置から電気的に遠ざかるにしたがって、前記画素回路に含まれる前記電界効果トランジスタにおけるゲート電極とドレイン電極との間の静電容量Cgdが大きくなるとともに当該静電容量Cgdの増加率が減少するように、前記画素回路が形成されていることを特徴とする、アクティブマトリクス基板。 - 複数のデータ信号をそれぞれ伝達するための複数のデータ信号線と、
当該複数のデータ信号線と交差する複数の走査信号線と、
当該複数のデータ信号線と当該複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素回路とを備え、
各画素回路は、対応する前記交差点を通過するデータ信号線にソース電極が直接にまたは所定のスイッチ素子および/または容量素子を介して接続されるとともに対応する前記交差点を通過する走査信号線にゲート電極が接続された電界効果トランジスタと、当該電界効果トランジスタのドレイン電極に接続され所定の電圧保持用キャパシタを構成する電圧保持用電極とを含み、
前記画素回路に対応する前記交差点を通過する走査信号線を駆動するための信号が当該走査信号線に印加されるべき位置から電気的に遠ざかるにしたがって、当該走査信号線を構成する電極と前記画素回路に含まれる前記電圧保持用電極または前記電界効果トランジスタのドレイン電極との重なり面積が大きくなるとともに当該面積の増加率が減少するように、前記画素回路が形成されていることを特徴とする、アクティブマトリクス基板。 - 複数のデータ信号をそれぞれ伝達するための複数のデータ信号線と、
当該複数のデータ信号線と交差する複数の走査信号線と、
当該複数のデータ信号線と当該複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素回路とを備え、
各画素回路は、対応する前記交差点を通過するデータ信号線にソース電極が直接にまたは所定のスイッチ素子および/または容量素子を介して接続されるとともに対応する前記交差点を通過する走査信号線にゲート電極が接続された電界効果トランジスタと、当該電界効果トランジスタのドレイン電極に接続され所定の電圧保持用キャパシタを構成する電圧保持用電極とを含み、
前記画素回路に対応する前記交差点を通過する走査信号線を駆動するための信号が当該走査信号線に印加されるべき位置から電気的に遠ざかるにしたがって、前記画素回路に含まれる前記電界効果トランジスタにおけるチャネル長Lとチャネル幅Wとの比L/Wが大きくなるとともに当該比L/Wの増加率が減少するように、前記画素回路が形成されていることを特徴とする、アクティブマトリクス基板。 - 複数のデータ信号をそれぞれ伝達するための複数のデータ信号線と、
当該複数のデータ信号線と交差する複数の走査信号線と、
当該複数のデータ信号線と当該複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素回路とを備え、
各画素回路は、対応する前記交差点を通過するデータ信号線にソース電極が直接にまたは所定のスイッチ素子および/または容量素子を介して接続されるとともに対応する前記交差点を通過する走査信号線にゲート電極が接続された電界効果トランジスタと、当該電界効果トランジスタのドレイン電極に接続され所定の電圧保持用キャパシタを構成する電圧保持用電極とを含み、
前記画素回路に対応する前記交差点を通過する走査信号線を駆動するための信号が当該走査信号線に印加されるべき位置から電気的に遠ざかるにしたがって、前記画素回路に含まれる前記電界効果トランジスタのドレイン電極または前記電圧保持用電極と他の電極とによって形成される静電容量のうち前記電界効果トランジスタのゲート電極とドレイン電極との間の静電容量Cgd以外の少なくとも1つの静電容量が小さくなるとともに当該少なくとも1つの静電容量の減少率が低下するように、前記画素回路が形成されていることを特徴とする、アクティブマトリクス基板。 - 請求項1から9までのいずれか1項に記載のアクティブマトリクス基板の駆動回路であって、
前記複数の走査信号線に所定の複数の走査信号をそれぞれ印加することにより前記複数の走査信号線を選択的に駆動する走査信号線駆動回路を含み、
前記走査信号線駆動回路は、前記電界効果トランジスタを導通状態とする所定のオン電圧から前記電界効果トランジスタを非導通状態とする所定のオフ電圧へ前記複数の走査信号が遷移するときの電位変化の速度を制御することを特徴とする駆動回路。 - 前記走査信号線駆動回路は、前記走査信号線の信号遅延伝搬特性に基づいて、前記走査信号線上の位置に無関係に略同じ速度の前記電位変化が生じるように、前記走査信号線駆動回路から出力すべき走査信号の電位変化の速度を制御することを特徴とする、請求項10に記載の駆動回路。
- 請求項1から9までのいずれか1項に記載のアクティブマトリクス基板と、
前記アクティブマトリクス基板を駆動するための駆動回路とを備えたことを特徴とする表示装置。 - 前記駆動回路は、前記複数の走査信号線に所定の複数の走査信号をそれぞれ印加することにより前記複数の走査信号線を選択的に駆動する走査信号線駆動回路を含み、
前記走査信号線駆動回路は、前記電界効果トランジスタを導通状態とする所定のオン電圧から前記電界効果トランジスタを非導通状態とする所定のオフ電圧へ前記複数の走査信号が遷移するときの電位変化の速度を制御することを特徴とする、請求項12に記載の表示装置。 - 前記走査信号線駆動回路は、前記走査信号線の信号遅延伝搬特性に基づいて、前記走査信号線上の位置に無関係に略同じ速度の前記電位変化が生じるように、前記走査信号線駆動回路から出力すべき走査信号の電位変化の速度を制御することを特徴とする、請求項13に記載の表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006528627A JP4931588B2 (ja) | 2004-07-14 | 2005-06-24 | アクティブマトリクス基板およびその駆動回路 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004207738 | 2004-07-14 | ||
JP2004207738 | 2004-07-14 | ||
PCT/JP2005/011632 WO2006006376A1 (ja) | 2004-07-14 | 2005-06-24 | アクティブマトリクス基板およびその駆動回路 |
JP2006528627A JP4931588B2 (ja) | 2004-07-14 | 2005-06-24 | アクティブマトリクス基板およびその駆動回路 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010259915A Division JP2011100138A (ja) | 2004-07-14 | 2010-11-22 | アクティブマトリクス基板およびその駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2006006376A1 JPWO2006006376A1 (ja) | 2008-04-24 |
JP4931588B2 true JP4931588B2 (ja) | 2012-05-16 |
Family
ID=35783723
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006528627A Active JP4931588B2 (ja) | 2004-07-14 | 2005-06-24 | アクティブマトリクス基板およびその駆動回路 |
JP2010259915A Pending JP2011100138A (ja) | 2004-07-14 | 2010-11-22 | アクティブマトリクス基板およびその駆動回路 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010259915A Pending JP2011100138A (ja) | 2004-07-14 | 2010-11-22 | アクティブマトリクス基板およびその駆動回路 |
Country Status (6)
Country | Link |
---|---|
US (2) | US8264434B2 (ja) |
EP (2) | EP1780583B1 (ja) |
JP (2) | JP4931588B2 (ja) |
CN (1) | CN1985209B (ja) |
TW (1) | TW200629226A (ja) |
WO (1) | WO2006006376A1 (ja) |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8031179B2 (en) * | 2006-06-30 | 2011-10-04 | Canon Kabushiki Kaisha | Control apparatus for operation panel and electronic apparatus |
US7880693B2 (en) * | 2006-07-20 | 2011-02-01 | Sony Corporation | Display |
JP2008176141A (ja) * | 2007-01-19 | 2008-07-31 | Sony Corp | 有機エレクトロルミネッセンス表示装置 |
JP2008216726A (ja) * | 2007-03-06 | 2008-09-18 | Seiko Epson Corp | 液晶装置、液晶装置の駆動方法および電子機器 |
CN101878592B (zh) | 2007-12-28 | 2012-11-07 | 夏普株式会社 | 半导体装置和显示装置 |
EP2226788A4 (en) | 2007-12-28 | 2012-07-25 | Sharp Kk | DISPLAY CONTROL, DISPLAY ARRANGEMENT AND DISPLAY CONTROL PROCEDURE |
EP2224423A4 (en) | 2007-12-28 | 2010-12-22 | Sharp Kk | AUXILIARY CAPACITY WIRING CONTROL CIRCUIT AND DISPLAY DEVICE |
CN101849358A (zh) | 2007-12-28 | 2010-09-29 | 夏普株式会社 | 半导体装置和显示装置 |
TWI409556B (zh) | 2008-01-09 | 2013-09-21 | Chunghwa Picture Tubes Ltd | 畫素結構與主動元件陣列基板 |
CN101216646B (zh) * | 2008-01-14 | 2010-06-30 | 友达光电股份有限公司 | 具均匀馈通电压的液晶显示装置 |
JP2009198981A (ja) * | 2008-02-25 | 2009-09-03 | Seiko Epson Corp | 電気光学装置の駆動回路、電気光学装置の駆動方法、電気光学装置および電子機器 |
US20110043711A1 (en) * | 2008-04-28 | 2011-02-24 | Sharp Kabushiki Kaisha | Video signal line driving circuit and liquid crystal display device |
BR112012019594A2 (pt) | 2010-02-26 | 2016-05-03 | Sharp Kk | dispositivo com visor de cristal líquido |
WO2012137756A1 (ja) * | 2011-04-07 | 2012-10-11 | シャープ株式会社 | 表示装置およびその駆動方法 |
JP5830761B2 (ja) * | 2011-05-10 | 2015-12-09 | 株式会社Joled | 表示装置及び電子機器 |
US20140354616A1 (en) * | 2013-05-31 | 2014-12-04 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Active matrix display, scanning driven circuits and the method thereof |
JP2015169811A (ja) | 2014-03-07 | 2015-09-28 | 株式会社Joled | 表示装置、及び、表示装置を備えた電子機器 |
US10048528B2 (en) * | 2014-11-19 | 2018-08-14 | Samsung Sdi Co., Ltd. | Liquid crystal display |
KR101788088B1 (ko) * | 2014-11-19 | 2017-10-19 | 삼성에스디아이 주식회사 | 액정 표시 장치 |
CN104777681B (zh) * | 2015-04-01 | 2017-07-21 | 上海中航光电子有限公司 | 阵列基板和显示面板 |
TW201704958A (zh) * | 2015-07-17 | 2017-02-01 | 群創光電股份有限公司 | 觸控顯示面板及觸控模式的驅動方法 |
US20170124979A1 (en) * | 2015-10-28 | 2017-05-04 | Novatek Microelectronics Corp. | Display panel, manufacturing method thereof, and driving method thereof |
WO2018193912A1 (ja) * | 2017-04-17 | 2018-10-25 | シャープ株式会社 | 走査信号線駆動回路およびそれを備える表示装置 |
KR102332646B1 (ko) * | 2017-05-02 | 2021-11-30 | 엘지디스플레이 주식회사 | 마이크로 디스플레이 디바이스 및 디스플레이 집적회로 |
KR102480481B1 (ko) * | 2017-09-22 | 2022-12-26 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
JP6768724B2 (ja) * | 2018-01-19 | 2020-10-14 | 株式会社Joled | 表示装置および表示パネルの駆動方法 |
CN108287420A (zh) | 2018-02-08 | 2018-07-17 | 武汉华星光电技术有限公司 | 显示面板的共用电极及显示面板 |
JP7253332B2 (ja) * | 2018-06-26 | 2023-04-06 | ラピスセミコンダクタ株式会社 | 表示装置及び表示コントローラ |
CN109448635B (zh) * | 2018-12-06 | 2020-10-16 | 武汉华星光电半导体显示技术有限公司 | Oled显示面板 |
US11049457B1 (en) | 2019-06-18 | 2021-06-29 | Apple Inc. | Mirrored pixel arrangement to mitigate column crosstalk |
CN113348499A (zh) * | 2019-06-27 | 2021-09-03 | 深圳市柔宇科技股份有限公司 | 显示装置及显示驱动方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6439328A (en) | 1987-08-05 | 1989-02-09 | Kawasaki Steel Co | Production of reduced chromium pellet |
JPH01184428A (ja) | 1988-01-18 | 1989-07-24 | Kobe Steel Ltd | 物体の表面特性検出方法および装置 |
JPH05232509A (ja) | 1992-02-21 | 1993-09-10 | Sanyo Electric Co Ltd | 液晶表示装置 |
JPH05232512A (ja) * | 1992-02-25 | 1993-09-10 | Sanyo Electric Co Ltd | 液晶表示装置 |
JP3062090B2 (ja) * | 1996-07-19 | 2000-07-10 | 日本電気株式会社 | 液晶表示装置 |
TW495635B (en) * | 1997-07-11 | 2002-07-21 | Hitachi Ltd | Liquid crystal display device |
JP3072984B2 (ja) | 1997-07-11 | 2000-08-07 | 株式会社日立製作所 | 液晶表示装置 |
JP3406508B2 (ja) | 1998-03-27 | 2003-05-12 | シャープ株式会社 | 表示装置および表示方法 |
JP3677160B2 (ja) * | 1998-11-17 | 2005-07-27 | 株式会社日立製作所 | 液晶表示装置 |
JP3264270B2 (ja) * | 1999-07-26 | 2002-03-11 | 日本電気株式会社 | 液晶表示装置 |
JP2001100711A (ja) * | 1999-07-26 | 2001-04-13 | Sharp Corp | ソースドライバ、ソースライン駆動回路およびそれを用いた液晶表示装置 |
JP2001147659A (ja) | 1999-11-18 | 2001-05-29 | Sony Corp | 表示装置 |
JP3723747B2 (ja) * | 2000-06-16 | 2005-12-07 | 松下電器産業株式会社 | 表示装置およびその駆動方法 |
KR100593314B1 (ko) * | 2000-07-24 | 2006-06-26 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치 |
JP2002156923A (ja) | 2000-11-21 | 2002-05-31 | Sony Corp | アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置 |
JP2002202493A (ja) | 2000-12-28 | 2002-07-19 | Toshiba Corp | 液晶表示装置 |
TWI287132B (en) * | 2001-11-23 | 2007-09-21 | Chi Mei Optoelectronics Corp | A liquid crystal display having reduced flicker |
JP3821701B2 (ja) * | 2001-12-12 | 2006-09-13 | シャープ株式会社 | 液晶表示装置 |
-
2005
- 2005-06-24 EP EP05765060.8A patent/EP1780583B1/en not_active Not-in-force
- 2005-06-24 US US11/631,652 patent/US8264434B2/en not_active Expired - Fee Related
- 2005-06-24 CN CN2005800237266A patent/CN1985209B/zh not_active Expired - Fee Related
- 2005-06-24 WO PCT/JP2005/011632 patent/WO2006006376A1/ja active Application Filing
- 2005-06-24 EP EP11159407A patent/EP2348351A1/en not_active Withdrawn
- 2005-06-24 JP JP2006528627A patent/JP4931588B2/ja active Active
- 2005-07-11 TW TW094123389A patent/TW200629226A/zh not_active IP Right Cessation
-
2010
- 2010-11-22 JP JP2010259915A patent/JP2011100138A/ja active Pending
-
2012
- 2012-08-01 US US13/564,201 patent/US8599121B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011100138A (ja) | 2011-05-19 |
EP1780583A1 (en) | 2007-05-02 |
EP2348351A1 (en) | 2011-07-27 |
US20130038590A1 (en) | 2013-02-14 |
TWI304202B (ja) | 2008-12-11 |
WO2006006376A1 (ja) | 2006-01-19 |
CN1985209B (zh) | 2010-04-21 |
EP1780583B1 (en) | 2013-12-25 |
TW200629226A (en) | 2006-08-16 |
US20070273683A1 (en) | 2007-11-29 |
EP1780583A4 (en) | 2009-08-12 |
US8264434B2 (en) | 2012-09-11 |
JPWO2006006376A1 (ja) | 2008-04-24 |
CN1985209A (zh) | 2007-06-20 |
US8599121B2 (en) | 2013-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4931588B2 (ja) | アクティブマトリクス基板およびその駆動回路 | |
TWI473065B (zh) | The drive circuit of the flashing display panel can be eliminated | |
US10163392B2 (en) | Active matrix display device and method for driving same | |
KR101495695B1 (ko) | 능동 매트릭스 디스플레이 패널을 구동하는 방법, 장치 및 디스플레이 | |
US8878829B2 (en) | Liquid crystal display and common electrode drive circuit thereof | |
JP4704438B2 (ja) | 表示装置 | |
JP4152420B2 (ja) | アクティブマトリクス型表示装置およびそれに用いられる駆動制御回路 | |
JP4812837B2 (ja) | アクティブマトリクス基板およびそれを備えた表示装置 | |
US20090009460A1 (en) | Display device and driving circuit for the same, display method | |
TWI554932B (zh) | 觸控螢幕之觸控與顯示電路及觸控與顯示控制模組,以及觸控螢幕之控制方法 | |
KR102039410B1 (ko) | 액정 디스플레이 장치와 이의 구동방법 | |
US9412324B2 (en) | Drive device and display device | |
KR20090019106A (ko) | 액정 패널 및 이를 이용한 액정 표시장치 | |
JP3245733B2 (ja) | 液晶表示装置およびその駆動方法 | |
JP2008216924A (ja) | 表示装置および表示装置の駆動方法 | |
WO2011048844A1 (ja) | 表示装置 | |
KR100675925B1 (ko) | 게이트 구동 신호의 딜레이를 조절하여 플리커를 감소시키기 위한 액정 표시 장치 | |
US20130307841A1 (en) | Display device | |
KR100783709B1 (ko) | 킥백 전압을 보상하는 액정 표시 장치 및 그 구동 방법 | |
KR20080018231A (ko) | 액정 표시 장치 | |
KR20060130882A (ko) | 액정표시장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100921 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120214 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120214 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4931588 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150224 Year of fee payment: 3 |
|
SG99 | Written request for registration of restore |
Free format text: JAPANESE INTERMEDIATE CODE: R316G99 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |