CN102645804B - 一种阵列基板及制造方法和显示装置 - Google Patents
一种阵列基板及制造方法和显示装置 Download PDFInfo
- Publication number
- CN102645804B CN102645804B CN201110412978.5A CN201110412978A CN102645804B CN 102645804 B CN102645804 B CN 102645804B CN 201110412978 A CN201110412978 A CN 201110412978A CN 102645804 B CN102645804 B CN 102645804B
- Authority
- CN
- China
- Prior art keywords
- pixel electrode
- pixel region
- pixel
- data signal
- controlling grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134336—Matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/40—Arrangements for improving the aperture ratio
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Liquid Crystal (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开了一种阵列基板及制造方法和显示装置,用以提高显示装置的透光效率以及稳定性。该阵列基板包括:栅矩阵排列的栅极扫描线和数据信号线,相邻的两条栅极扫描线和与其交叉的相邻两条数据信号线限定一个像素区,所述像素区包括第一像素区和第二像素区;其中,所述第一像素区之间间隔设置,且每个第一像素区上覆盖有对应的第一像素电极,所述第一像素电极处于第一层;所述第二像素区之间间隔设置,且每个第二像素区上覆盖有对应的第二像素电极,所述第二像素电极处于第二层;所述第一层与所述第二层之间包括:绝缘层;其中,所述间隔设置指间隔一个像素区设置。
Description
技术领域
本发明涉及液晶显示技术领域,特别涉及一种阵列基板及制造方法和显示装置。
背景技术
近年来,随着科学技术的进步,数字化电视开始走进日常生活中。薄膜晶体管液晶显示器(ThinFirmTransistorLiquidCrystalDisplay,TFT-LCD)以其体积小,功耗低,无辐射,分辨率高等优点成为了目前的主导产品。
TFT-LCD主要由对盒的阵列基板和彩膜基板构成,其中,阵列基板上形成有矩阵排列的栅极扫描线和数据信号线,并且,在该矩阵中由栅极扫描线和数据信号线分割出的每个像素区覆盖有像素电极ITO。如图1所示,该TFT-LCD阵列基板包括:矩阵排列的栅极扫描线100和数据信号线200,以及为该矩阵中每个像素区上覆盖的像素电极300,其中,相邻的两条栅极扫描线100和与其交叉的相邻两条数据信号线200限定一个像素区。
由于,每个像素区上覆盖的像素电极ITO并不覆盖在栅极扫描线上,也不覆盖在数据信号线上,因此,在栅极扫描线和数据信号线所处的区域会带来漏光这种不利影响,需在彩膜基板上对应位置设置黑矩阵(BM),可见,现有的TFT-LCD开口率不高。
目前,液晶显示器已日益向高分辨率不断发展,像素每英寸(PlxelsPerInch,PPI)越来越高,像素的尺寸设计也是越来越小,这对于沿着高端方向发展的像素设计来说,开口率的提升显得尤为重要,但是也是越来越困难。
一般影响TFT-LCD开口率的主要因素包括:
1、液晶显示器的分辨率和显示尺寸。因为分辨率和显示尺寸决定了像素尺寸的大小,在固有的工艺基础上,像素的尺寸越大,开口率相对来水越高;
2、电极材料,主要是栅极扫描线和数据信号线的电阻率属性,如果电极材料的电阻率高的话,为了降低信号传输的延迟,不得不把这些线做宽一些,这样无疑会降低像素的开口率;
3、设计上或者工艺上的冗余度,通常考虑到产品量产的稳定性,在设计上要尽量保证稳定可靠设计,当然也要考虑到工艺波动时的情况,因此都会留有一定的冗余度,因此,这部分因素也会影响到像素的开口率。
对于一个特定TFT-LCD产品来说,分辨率和尺寸确定后,像素的尺寸也就被固定了下来。并且,现有的业内电极材料中,虽然有电阻率比较低的金属材料,但是由于工艺的需求,线宽方面也不能做到非常小。因此,减少设计和工艺的冗余度成为提高开口率的主要途径。
例如:目前一些TFT-LCD产品中,将像素电极ITO(氧化铟锡)覆盖在数据信号线的上方,这样可以减少漏光的面积,另外可以利用数据线形成一部分挡光,从而可以减小BM的宽度,进而带来开口率的提升。
但是,数据信号线的宽度比较窄,一般为4微米左右,为防止相邻的像素电极ITO之间发生短路现象,这些TFT-LCD产品中,只能有部分数据信号线的上方,或者,数据信号线上方的部分区域,可以覆盖有像素电极ITO,即相邻像素电极ITO之间仍然有空隙。这样,阵列基板上很多区域是没有覆盖像素电极ITO,因此,这些区域不能形成调制电场,仍会给液晶显示器带来漏光这种不利影响,还需在彩膜基板上对应位置设置黑BM,可见,虽然在一定程度上提高了TFT-LCD开口率,但是,提高的程度有限,并且,还存在短路的风险,可见,现有的TFT-LCD的透光效率以及稳定性还需进一步提高。
发明内容
本发明实施例提供一种阵列基板及制造方法和显示装置,用以提高显示装置的透光效率以及稳定性。
本发明实施例提供一种阵列基板,包括:
矩阵排列的栅极扫描线和数据信号线,相邻的两条栅极扫描线和与其交叉的相邻两条数据信号线限定一个像素区,所述像素区包括第一像素区和第二像素区;其中,
所述第一像素区之间间隔设置,且每个第一像素区上覆盖有对应的第一像素电极,所述第一像素电极处于第一层;
所述第二像素区之间间隔设置,且每个第二像素区上覆盖有对应的第二像素电极,所述第二像素电极处于第二层;
所述第一层与所述第二层之间包括:绝缘层;其中,所述间隔设置指间隔一个像素区设置。
进一步地,在栅极扫描线方向的相邻的像素区上覆盖的第一像素电极与第二像素电极在对应的数据信号线上方交叠。
进一步地,至少一个第一像素电极与对应的栅极扫描线交叠,和/或,至少一个第二像素电极覆盖与对应的栅极扫描线交叠。
进一步地,所述第一层与所述数据信号线所在层之间还包括:树脂层。
本发明实施例还提供一种阵列基板的制造方法,包括:
在基板上形成包括矩阵排列的栅极扫描线和数据信号线的图形,其中,相邻的两条栅极扫描线和与其交叉的相邻两条数据信号线限定一个像素区;
形成多个第一像素电极,每个第一像素电极对应一个像素区,所述第一像素电极间隔设置;
形成绝缘层;
形成多个第二像素电极,每个第二像素电极对应一个像素区,所述第二像素电极间隔设置,且设置于未设置第一像素电极的像素区;
其中,所述第一像素电极对应的像素区为第一像素区,所述第二像素电极对应的像素区为第二像素区,所述间隔设置指间隔一个像素区设置。
进一步地,在栅极扫描线方向的相邻的像素区上覆盖的第一像素电极与第二像素电极在对应的数据信号线上方交叠。
进一步地,至少一个第一像素电极与对应的栅极扫描线交叠,和/或,至少一个第二像素电极覆盖与对应的栅极扫描线交叠。
进一步地,所述形成多个第一像素电极,每个第一像素电极对应一个像素区,所述第一像素电极间隔设置之前,还包括:
在形成包括矩阵排列的栅极扫描线和数据信号线的图形的基板上沉积树脂层。
本发明实施例还提供一种显示装置,包括如上所述的阵列基板。
本发明实施例中,阵列基板中不相邻的像素区上覆盖的像素电极位于同一层中,而相邻的像素区上覆盖的像素电极位于不同层中,这样,在减少设计和工艺的冗余度来提高阵列基板的开口率的同时,不会发生相邻像素区上覆盖的像素电极ITO之间短路现象,提高了显示装置的透光效率以及稳定性。
附图说明
图1为现有技术中TFT-LCD阵列基板的平面示意图;
图2本发明实施例中TFT-LCD阵列基板的平面示意图;
图3为本发明实施例中TFT-LCD阵列基板的截面示意图;
图4为本发明实施例中对盒后调制电场的示意图;
图5为本发明实施例中制造TFT-LCD阵列基板的流程图。
具体实施方式
本发明实施例中,TFT-LCD的阵列基板上包括矩阵排列的栅极扫描线和数据信号线,并且,在该矩阵中,由栅极扫描线和数据信号线分割出的每个像素区覆盖有像素电极ITO。但是,相邻的像素区上覆盖的像素电极不在同一层上,即本发明实施例中,通过两次构图工艺形成像素电极,首先,形成了矩阵排列的栅极扫描线和数据信号线的基板后,在该矩阵中互不相邻的每个第一像素区上形成对应第一像素电极;然后,在形成了第一像素电极的基板上沉积了绝缘层后,在该矩阵中互不相邻的每个第二像素区上形成对应第二像素电极,其中,第二像素区与第一像素区不同。这样,由于相邻的像素区上覆盖的像素电极ITO不在同一层上,从而在减少设计和工艺的冗余度来提高TFT-LCD开口率的同时,不会发生相邻像素区上覆盖的像素电极ITO之间短路现象。
参见图2,本发明实施例中,TFT-LCD阵列基板包括:矩阵排列的栅极扫描线100和数据信号线200,其中,相邻的两条栅极扫描线100和与其交叉的相邻两条数据信号200线限定一个像素区,所述像素区包括:第一像素区和第二像素区。其中,
第一像素区之间间隔设置,且每个第一像素区上覆盖有对应的第一像素电极300,第一像素电极300处于第一层;第二像素区之间间隔设置,且每个第二像素区上覆盖有对应的第二像素电极400,第二像素电极400处于第二层;并且,第一层与第二层之间包括:绝缘层。本发明实施例中,间隔设置指间隔一个像素区设置。即第一像素区之间互不相邻,第二像素区之间也互不相邻,从而,第一像素电极300之间互不相邻,第二像素电极400之间也互不相邻。
该TFT-LCD阵列基板的剖面图如图3所示,在玻璃基板1上有数据信号线200,第一像素电极300位于数据信号线200上方,第一像素电极300上方有绝缘层2,绝缘层2上方有第二像素电极400。
由于第一像素电极300之间间隔设置,第二像素电极400之间也间隔设置,并且,第一像素电极300与第二像素电极400分别位于两个层,这样,相邻像素区上覆盖的的像素电极之间不会发生短路。本发明实施例中,还可以进一步减少设计和工艺的冗余度,提高开口率。
较佳地,在栅极扫描线方向的相邻的像素区上覆盖的第一像素电极300与第二像素电极400在对应的数据信号线上方交叠。这样,在对应位置上,第一像素电极300可以覆盖对应的数据信号线上方部分或全部区域,而第二像素电极400也可覆盖对应的数据信号线上方部分或全部区域。这里,如图3所示,第一像素电极300覆盖了对应的数据信号线上方全部区域,相邻的像素区上覆盖的第二像素电极400也覆盖了对应的数据信号线上方全部区域。
由于第一像素电极300与第二像素电极400分别位于两个层,这样,相邻像素区上覆盖的的像素电极之间不会发生短路。并且,在栅极扫描线方向,相邻的像素区上覆盖的像素电极ITO之间没有空隙,减少了带来漏光影响的区域,从而提高了开口率。
本发明实施例中,不仅可以减少栅极扫描线方向上像素电极ITO之间的空隙,而且还可以减少数据信号线方向上像素电极ITO之间的空隙,或者,只减少数据信号线方向上像素电极ITO之间的空隙。
因此,该TFT-LCD阵列基板上,可以有一个,两个,多个,或全部的第一像素电极300与对应的栅极扫描线交叠。即可有一个,两个,多个,或全部的第一像素电极300覆盖在对应栅极扫描线上方部分或全部区域。或者,
有一个,两个,多个,或全部的第二像素电极400与对应的栅极扫描线交叠。即可有一个,两个,多个,或全部的第二像素电极400覆盖在对应栅极扫描线上方部分或全部区域。或者,
有一个,两个,多个,或全部的第一像素电极300与对应的栅极扫描线交叠,以及,有一个,两个,多个,或全部的第二像素电极400与对应的栅极扫描线交叠。即有一个,两个,多个,或全部的第一像素电极300覆盖在对应栅极扫描线上方部分或全部区域,以及有一个,两个,多个,或全部的第二像素电极400覆盖在对应栅极扫描线上方部分或全部区域。
由于数据信号线方向上像素电极ITO之间的空隙减少了,或没有了,从而,减少了带来漏光影响的区域,提高了开口率。
在如图2所示的TFT-LCD阵列基板中,全部的像素电极都与对应的栅极扫描线交叠,即每个第一像素电极300,以及每个第二像素电极400都与覆盖在对应栅极扫描线上方区域。并且,在栅极扫描线方向的相邻的像素区上覆盖的第一像素电极300与第二像素电极400在对应的数据信号线上方交叠。
这样,在数据信号线方向上,以及栅极扫描线方向上像素电极ITO之间的空隙都没有了,该阵列基板与彩膜基板对盒后形成TFT-LCD后,由于在栅极扫描线方向的相邻的像素区上覆盖的第一像素电极300与第二像素电极400在对应的数据信号线上方交叠,这样使得液晶盒内任意位置都有像素电极和彩膜上公共电极之间形成的调制电场,即在液晶盒内形成完全的调制电场,如图4所示,从而,使得液晶盒内无漏光的可能性,这样就可以避免考虑对盒对位冗余度,把彩膜基板上的BM的线宽设计最小化,以此来提高像素开口率,提高TFT-LCD的性能。
进一步,在如图4所示的实施例中,如果对盒工艺的精度足够高的话,可以直接考将栅极扫描线和数据信号线来作挡光层,进而省去彩膜基板上的BM。
由于像素电极和数据信号线之间存在寄生电容,当该寄生电容过大时,会导致液晶显示器的串扰非常严重,因此,在本发明实施例中,在数据信号线和像素电极之间插入一层树脂材料,即第一像素电极300所处的第一层与数据信号线所在层之间还包括:树脂层。这样,由于树脂材料本身的介电常数较低,厚度也会大一些,从而,可以有效降低像素电极和数据线之间的寄存电容,进而改善画面特性,提高TFT-LCD的性能。
这里,如图4所示,在第一像素电极300所处的第一层与数据信号线200所在层之间包括:树脂层3。
本发明实施例中,TFT-LCD阵列基板上相邻的像素区上的像素电极不在同一层,即通过两次构图工艺形成像素电极。而构图工艺中有分别包括:掩膜、曝光、显影、刻蚀和剥离等工艺。
参见图5,制造TFT-LCD阵列基板的过程包括:
步骤501:在基板上形成包括矩阵排列的栅极扫描线和数据信号线的图形,其中,相邻的两条栅极扫描线和与其交叉的相邻两条数据信号线限定一个像素区。
通过两次或多次构图工艺在基板上形成矩阵排列的栅极扫描线和数据信号线的图形。这样,由这些栅极扫描线和数据信号线分割出的像素区。即相邻的两条栅极扫描线和与其交叉的相邻两条数据信号线限定一个像素区,其中,像素区包括第一像素区和第二像素区。其中,第一像素区之间间隔设置,二像素区之间也间隔设置,这样,第一像素区之间互不相邻,第二像素区之间也互不相邻,而第一像素区与第二像素区不同。
步骤502:在形成的矩阵图形的基板上形成对应第一像素电极。
通过一次构图工艺在基板上形成的矩阵中互不相邻的每个第一像素区上形成对应第一像素电极。即形成多个第一像素电极,每个第一像素电极对应一个像素区,第一像素电极间隔设置。这里,第一像素电极对应的像素区为第一像素区,间隔设置指间隔一个像素区设置。
其中,至少一个第一像素电极可以覆盖数据信号线上方部分或全部区域,或,至少第一像素电极可以覆盖栅极扫描线上方部分或全部区域,或者,至少一个第一像素电极可以覆盖数据信号线上方部分或全部区域,和,至少一个第一像素电极可以覆盖栅极扫描线上方部分或全部区域。
步骤503:在形成了第一像素电极的基板上沉积绝缘层,形成绝缘层。
绝缘层用来隔离第一像素电极与第二像素电极,一般,绝缘层包括氮化硅。
步骤504:在形成了绝缘层的基板上形成多个第二像素电极,每个第二像素电极对应一个像素区,第二像素电极间隔设置,且设置于未设置第一像素电极的像素区。
这里,第二像素电极对应的像素区为第二像素区,第二像素区间隔设置。
即可在矩阵中互不相邻的每个第二像素区上形成对应第二像素电极,其中,第二像素区与第一像素区不同。
同样,通过构图工艺在基板上形成的矩阵中间隔设置的每个第二像素区上形成对应第二像素电极。由于第二像素区与第一像素区不同,这样,相邻的像素区上覆盖的像素电极不在同一层上。
这里,至少一个第二像素电极可以覆盖数据信号线上方部分或全部区域,或,至少第二像素电极可以覆盖栅极扫描线上方部分或全部区域,或者,至少一个第二像素电极可以覆盖数据信号线上方部分或全部区域,和,至少二个第一像素电极可以覆盖栅极扫描线上方部分或全部区域。
因此,本发明实施例中,在栅极扫描线方向的相邻的像素区上覆盖的第一像素电极与第二像素电极可在对应的数据信号线上方交叠。
较佳地,至少一个第一像素电极与对应的栅极扫描线交叠;或,
至少一个第二像素电极与对应的栅极扫描线交叠;或,
至少一个第一像素电极与对应的栅极扫描线交叠,和至少一个第二像素电极覆盖与对应的栅极扫描线交叠。
通过上述工艺即可制造出相邻的像素区上覆盖的像素电极不在同一层的TFT-LCD阵列基板。当然,为有效降低像素电极和数据线之间的寄存电容,本发明实施例中,在步骤502之前,还包括:在形成了包括栅极扫描线和数据信号线的图形的基板上沉积树脂层。
上述所有实施例中以TFT-LCD的阵列基板为例进行描述,但是本发明实施例不限于此,电子纸、OLED面板、数码相框、手机、平板电脑等具有任何显示功能的产品或部件中的阵列基板也可采用上述阵列基板。
因此,本发明实施例还提供了一种显示装置,其包括上述任意一种阵列基板,所述显示装置可以为:液晶面板、电子纸、OLED面板、液晶电视、液晶显示器、数码相框、手机、平板电脑等具有任何显示功能的产品或部件。
本发明实施例中,阵列基板中不相邻的像素区上覆盖的像素电极位于同一层中,而相邻的像素区上覆盖的像素电极位于不同层中,这样,在减少设计和工艺的冗余度来提高阵列基板开口率的同时,不会发生相邻像素区上覆盖的像素电极ITO短路现象,提高了显示装置的透光效率以及稳定性。
另外,在栅极扫描线方向的相邻的像素区上覆盖的像素电极在对应的数据信号线上方交叠,这样,可在液晶盒内形成完全的调制电场,使得液晶盒内无漏光的可能性,可把彩膜基板上的BM的线宽设计最小化,以此来提高像素开口率,提高显示装置的透光效率。
并且,在数据信号线方向上也可将像素电极ITO之间的空隙减少了,或没有了,减少了带来漏光影响的区域,进一步提高了开口率,提高显示装置的透光效率。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (7)
1.一种阵列基板,其特征在于,包括:矩阵排列的栅极扫描线和数据信号线,相邻的两条栅极扫描线和与其交叉的相邻两条数据信号线限定一个像素区,所述像素区包括第一像素区和第二像素区;其中,
所述第一像素区之间间隔设置,且每个第一像素区上覆盖有对应的第一像素电极,所述第一像素电极处于第一层;
所述第二像素区之间间隔设置,且每个第二像素区上覆盖有对应的第二像素电极,所述第二像素电极处于第二层;
所述第一层与所述第二层之间包括:绝缘层;其中,所述间隔设置指间隔一个像素区设置;
在栅极扫描线方向的相邻的像素区上覆盖的第一像素电极与第二像素电极在对应的数据信号线上方交叠。
2.如权利要求1所述的阵列基板,其特征在于,至少一个第一像素电极与对应的栅极扫描线交叠,和/或,至少一个第二像素电极覆盖与对应的栅极扫描线交叠。
3.如权利要求2所述的阵列基板,其特征在于,所述第一层与所述数据信号线所在层之间还包括:树脂层。
4.一种阵列基板的制造方法,其特征在于,包括:
在基板上形成包括矩阵排列的栅极扫描线和数据信号线的图形,其中,相邻的两条栅极扫描线和与其交叉的相邻两条数据信号线限定一个像素区;
形成多个第一像素电极,每个第一像素电极对应一个像素区,所述第一像素电极间隔设置;
形成绝缘层;
形成多个第二像素电极,每个第二像素电极对应一个像素区,所述第二像素电极间隔设置,且设置于未设置第一像素电极的像素区;
其中,所述第一像素电极对应的像素区为第一像素区,所述第二像素电极对应的像素区为第二像素区,所述间隔设置指间隔一个像素区设置;
在栅极扫描线方向的相邻的像素区上覆盖的第一像素电极与第二像素电极在对应的数据信号线上方交叠。
5.如权利要求4所述的方法,其特征在于,至少一个第一像素电极与对应的栅极扫描线交叠,和/或,至少一个第二像素电极覆盖与对应的栅极扫描线交叠。
6.如权利要求4所述的方法,其特征在于,所述形成多个第一像素电极,每个第一像素电极对应一个像素区,所述第一像素电极间隔设置之前,还包括:
在形成包括矩阵排列的栅极扫描线和数据信号线的图形的基板上沉积树脂层。
7.一种显示装置,其特征在于,包括权利要求1~3任一项所述的阵列基板。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110412978.5A CN102645804B (zh) | 2011-12-12 | 2011-12-12 | 一种阵列基板及制造方法和显示装置 |
US13/806,172 US9116407B2 (en) | 2011-12-12 | 2012-11-16 | Array substrate and manufacturing method thereof and display device |
PCT/CN2012/084772 WO2013086919A1 (zh) | 2011-12-12 | 2012-11-16 | 阵列基板及其制造方法和显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110412978.5A CN102645804B (zh) | 2011-12-12 | 2011-12-12 | 一种阵列基板及制造方法和显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102645804A CN102645804A (zh) | 2012-08-22 |
CN102645804B true CN102645804B (zh) | 2015-12-02 |
Family
ID=46658711
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110412978.5A Expired - Fee Related CN102645804B (zh) | 2011-12-12 | 2011-12-12 | 一种阵列基板及制造方法和显示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9116407B2 (zh) |
CN (1) | CN102645804B (zh) |
WO (1) | WO2013086919A1 (zh) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102645804B (zh) * | 2011-12-12 | 2015-12-02 | 北京京东方光电科技有限公司 | 一种阵列基板及制造方法和显示装置 |
CN103926722B (zh) * | 2014-03-28 | 2016-08-31 | 京东方科技集团股份有限公司 | 一种显示面板、显示装置及显示面板的制作方法 |
US20150283269A1 (en) * | 2014-04-04 | 2015-10-08 | Crown Bioscience Inc. | Reconstituted human immune system in a patient derived xenograft mouse model |
CN104238207A (zh) * | 2014-08-22 | 2014-12-24 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
US11482176B2 (en) * | 2016-02-29 | 2022-10-25 | Samsung Display Co., Ltd. | Display device |
CN105700255A (zh) * | 2016-04-28 | 2016-06-22 | 京东方科技集团股份有限公司 | 一种显示面板及其制备方法、显示装置 |
KR102523971B1 (ko) * | 2016-06-16 | 2023-04-21 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
CN106773370B (zh) * | 2016-12-27 | 2020-03-27 | 深圳市华星光电技术有限公司 | 液晶显示面板 |
CN107611146B (zh) * | 2017-09-29 | 2024-01-23 | 京东方科技集团股份有限公司 | 一种阵列基板及显示装置 |
TWI710838B (zh) * | 2019-10-02 | 2020-11-21 | 友達光電股份有限公司 | 畫素陣列基板 |
CN113741102A (zh) * | 2020-05-28 | 2021-12-03 | 合肥鑫晟光电科技有限公司 | 阵列基板、显示面板及制备方法 |
CN114326228A (zh) * | 2022-01-06 | 2022-04-12 | 南昌虚拟现实研究院股份有限公司 | 一种玻璃基液晶相位调制装置及制备方法 |
WO2023184277A1 (zh) * | 2022-03-30 | 2023-10-05 | 京东方科技集团股份有限公司 | 一种显示基板、显示面板和显示装置 |
CN115826303A (zh) * | 2022-12-07 | 2023-03-21 | 北海惠科光电技术有限公司 | 像素单元、阵列基板及显示面板 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1363854A (zh) * | 2000-11-15 | 2002-08-14 | 卡西欧计算机株式会社 | 有源矩阵型液晶显示装置 |
JP2005250228A (ja) * | 2004-03-05 | 2005-09-15 | Casio Comput Co Ltd | トランジスタアレイ基板 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0288011A3 (en) * | 1987-04-20 | 1991-02-20 | Hitachi, Ltd. | Liquid crystal display device and method of driving the same |
TW548689B (en) * | 2001-01-25 | 2003-08-21 | Fujitsu Display Tech | Reflection type liquid crystal display device and manufacturing method thereof |
TWI271573B (en) * | 2001-08-22 | 2007-01-21 | Advanced Display Kk | Liquid crystal display device and method of producing the same |
JP4113366B2 (ja) * | 2002-02-25 | 2008-07-09 | 京セラ株式会社 | 液晶表示装置 |
CN102645804B (zh) * | 2011-12-12 | 2015-12-02 | 北京京东方光电科技有限公司 | 一种阵列基板及制造方法和显示装置 |
-
2011
- 2011-12-12 CN CN201110412978.5A patent/CN102645804B/zh not_active Expired - Fee Related
-
2012
- 2012-11-16 WO PCT/CN2012/084772 patent/WO2013086919A1/zh active Application Filing
- 2012-11-16 US US13/806,172 patent/US9116407B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1363854A (zh) * | 2000-11-15 | 2002-08-14 | 卡西欧计算机株式会社 | 有源矩阵型液晶显示装置 |
JP2005250228A (ja) * | 2004-03-05 | 2005-09-15 | Casio Comput Co Ltd | トランジスタアレイ基板 |
Also Published As
Publication number | Publication date |
---|---|
CN102645804A (zh) | 2012-08-22 |
US9116407B2 (en) | 2015-08-25 |
WO2013086919A1 (zh) | 2013-06-20 |
US20140078433A1 (en) | 2014-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102645804B (zh) | 一种阵列基板及制造方法和显示装置 | |
CN102385200B (zh) | 阵列基板及其制作方法、液晶显示面板 | |
CN202142534U (zh) | 阵列基板、液晶面板及显示设备 | |
CN103474432B (zh) | 一种阵列基板及其制备方法和显示装置 | |
CN102736325B (zh) | 一种像素结构及其制造方法、显示装置 | |
CN102929060B (zh) | 阵列基板及其制作方法、显示装置 | |
CN103309100B (zh) | 液晶显示装置及其制造方法 | |
CN103149763B (zh) | Tft-lcd阵列基板、显示面板及其制作方法 | |
CN103278986B (zh) | 一种阵列基板、显示装置及阵列基板的制造方法 | |
CN104701302A (zh) | 阵列基板及其制作方法以及显示装置 | |
CN102945846B (zh) | 阵列基板及其制造方法、显示装置 | |
CN101872092B (zh) | 液晶显示面板 | |
CN216052544U (zh) | 阵列基板、显示装置 | |
WO2013104300A1 (zh) | 阵列基板及包括该阵列基板的显示装置 | |
CN103094069B (zh) | 像素结构 | |
CN105676554A (zh) | 液晶显示面板及其制作方法 | |
CN104007574A (zh) | 一种阵列基板、显示装置及其制造方法 | |
US20230314888A1 (en) | Array substrate and display apparatus | |
CN103117248A (zh) | 阵列基板及其制作方法、显示装置 | |
CN103424925B (zh) | 一种阵列基板及其制造方法、显示装置 | |
CN111682033A (zh) | 显示面板及其制作方法 | |
CN103926754A (zh) | 一种阵列基板及其制备方法、显示面板、显示装置 | |
CN104777650A (zh) | Tft阵列基板、其制作方法、液晶显示面板及显示装置 | |
WO2016058330A1 (zh) | 阵列基板及其制造方法、显示装置 | |
CN102854681B (zh) | 一种阵列基板、显示装置以及阵列基板的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20151202 Termination date: 20211212 |