JP5137744B2 - 表示装置およびその駆動方法、電子機器 - Google Patents
表示装置およびその駆動方法、電子機器 Download PDFInfo
- Publication number
- JP5137744B2 JP5137744B2 JP2008215935A JP2008215935A JP5137744B2 JP 5137744 B2 JP5137744 B2 JP 5137744B2 JP 2008215935 A JP2008215935 A JP 2008215935A JP 2008215935 A JP2008215935 A JP 2008215935A JP 5137744 B2 JP5137744 B2 JP 5137744B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- monitor
- circuit
- signal
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0204—Compensation of DC component across the pixels in flat panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
液晶表示装置1は、図1に示すように、有効画素部2、垂直駆動回路(VDRV)3、および水平駆動回路(HDRV)4を有している。
これら画素回路21の各々に対して、走査ライン(ゲートライン)5−1〜5−mが各行ごとにその画素配列方向に沿って配線され、信号ライン6−1〜6−nが各列ごとにその画素配列方向に沿って配線されている。
そして、各画素回路21のTFT21のゲート電極は、各行単位で同一の走査ライン5−1〜5−mにそれぞれ接続されている。また、各画素回路21のソース電極(または、ドレイン電極)は、各列単位で同一の信号ライン6−1〜6−nに各々接続されている。
そして、各画素回路21の液晶セルLC21の第2電極は、たとえば1水平走査期間(1H)毎に極性が反転するコモン電圧Vcomの供給ライン7に共通に接続されている。
すなわち、垂直駆動回路3から走査ライン5−1に対して走査パルスGP1が与えられたときには第1行目の各列の画素が選択され、走査ライン5−2に対して走査パルスGP2が与えられたときには第2行目の各列の画素が選択される。以下同様にして、走査ライン5−3,…,5−mに対して走査パルスGP3,…,GPmが順に与えられる。
駆動方式におけるタイミングチャートを示す。
図2(A)がゲートパルスGP Nを、図2(B)がコモン電圧Vcomを、図2(C)がストレージ信号CS_Nを、図2(D)が映像信号Vsigを、図2(E)が液晶セルに印加される信号Pix Nをそれぞれ示している。
また、黒輝度を最適化しようとした際、白輝度が黒くなる(沈んでしまう)という不利益がある。
ΔVpix1=Vsig+(Ccs/Ccs+Clc)*ΔVcs−Vcom…(1)
上述したように、黒輝度を最適化しようとした際、白輝度が沈んでしまうのは、上記式(1)の(Ccs/Ccs+Clc)*ΔVcsの項にあり、液晶誘電率の非線形性が実効画素電位に影響を与えるためである。
これらの対策として、出荷時の検査工程において、最適なコモン電圧Vcomのセンター値を調整し出荷を行う必要がある。この検査工程においては調整回路等を別途設ける必要もあり、煩雑な手間を要する。
また、検査工程において、コモン電圧Vcomセンター値を最適に調整したとしても、使用中の温度、駆動方式、駆動周波数、バックライト(B/L)輝度、外光輝度の変化により、また連続使用により、コモン電圧Vcomのセンター値が最適値からシフトし、同様の問題が発生する。
図5は、図4の回路の有効画素部の具体的な構成例を示す回路図である。
また、有効画素部101に隣接して水平駆動回路103および垂直駆動回路102が形成されている。図4においては、有効画素部101の上側に水平駆動回路103が形成され、有効画素部101の左側に垂直駆動回路102が形成されている。
そして、この駆動方式による実駆動中において、モニタ回路120における第1モニタ画素部107−1と第2モニタ画素部107−2の正負極性のモニタ画素電位(モニタ画素において、画素回路PXLCの接続ノードND201の電位に相当する)を平均化した電位を検出し、その結果を最適コモン電圧Vcom値、またはリファレンスドライバにフィードバックすることでコモン電圧Vcomのセンター値を自動調整するように構成されている。
また、本実施形態においては、後述するように、第1および第2モニタ画素部107−1,107−2から検出したモニタ画素電位に応じて有効画素部101の画素電位が任意の電位になるように、CSドライバから出力するストレージ信号CSを補正する。このモニタ回路に構成および機能、並びにストレージ信号CSの補正システムについては、後で詳述する。
なお、図5においては、図面の簡単化のために、4×4のマトリクス配列として示している。
いる。
なお、TFT201のドレイン電極(またはソース電極)と、液晶セルLC201の第1画素電極と、保持容量Cs201の第1電極との接続点によりノードND201が形成されている。
各画素回路PXLCの保持容量Cs201の第2電極は、各行単位で同一のストレージライン105−1〜105−mにそれぞれ接続されている。
また、各画素回路PXLCのソース電極(または、ドレイン電極)は、各列単位で同一の信号ライン106−1〜106−nに各々接続されている。
そして、各画素回路PXLCの液晶セルLC201の第2画素電極は、1水平走査期間(1H)に極性が反転する、たとえば小振幅のコモン電圧VCOM(Vcom)の供給ライン112に共通に接続されている。
このコモン電圧Vcomについては後で更に詳述する。
すなわち、垂直駆動回路102は、ゲートライン104−1に対してゲートパルスGP1を与えて第1行目の各列の画素が選択し、ゲートライン104−2に対してゲートパルスGP2を与えて第2行目の各列の画素を選択する。以下同様にして、ゲートライン104−3,…,104−mに対してゲートパルスGP3,…,GPmを順に与える。
図6(A)は垂直駆動回路102に供給される極性を認識するための信号LSCSを、図6(B)はゲートライン104−1〜104−mが配置された領域の外側に設けられた図示せぬダミーのゲートラインに与えられるパルスGate DTを、図6(C)〜(G)は図5に例示されたゲートライン104−1〜104−5に与えられるゲートパルスGP1、GP2、GP3、GP4、およびGP5を、図6(H)はストレージライン105−1〜105−mが配置された領域の外側に設けられた図示せぬダミーのストレージラインに与えられるパルスCS_DTを、図6(I)〜(L)は図5に例示されたストレージライン105−1〜105−4に与えられるパルスCS_1、CS_2、CS_3、およびCS_4をそれぞれ示している。
たとえば、垂直駆動回路102は、第1行目のストレージライン105−1に第1レベルCSHを選択してストレージ信号CS1を印加した場合、第2行目のストレージライン105−2には第2レベルCSLを選択してストレージ信号CS2を印加し、第3行目のストレージライン105−3には第1レベルCSHを選択してストレージ信号CS3を印加し、第4行目のストレージライン105−4には第2レベルCSLを選択してストレージ信号CS4を印加し、以下同様にして交互に第1レベルCSHと第2レベルCSLを選択してストレージ信号CS1〜CSmをストレージライン105−1〜105−mに印加する。
また、第1行目のストレージライン105−1に第2レベルCSLを選択してストレージ信号CS1を印加した場合、第2行目のストレージライン105−2には第1レベルCSHを選択してストレージ信号CS2を印加し、第3行目のストレージライン105−3には第2レベルCSLを選択してストレージ信号CS3を印加し、第4行目のストレージライン105−4には第1レベルCSHを選択してストレージ信号CS4を印加し、以下同様にして交互に第2レベルCSLと第1レベルCSHを選択してストレージ信号CS1〜CSmをストレージライン105−1〜105−mに印加する。
また、本実施形態においては、第1および第2モニタ画素部107−1,107−2から検出したモニタ画素電位に応じて有効画素部101の画素電位が任意の電位になるように、CSドライバから出力するストレージ信号CSが補正される。
CSドライバ1020は、可変電源部1021と、電源部1021の正極側に接続された第1レベル供給ライン1022と、電源部1021の負極側に接続された第2レベル供給ライン1023と、第1レベル供給ライン1022または第2レベル供給ライン1023とを画素配列の各行毎に配線したストレージライン105−1〜105−mとを選択的に接続するスイッチSW1〜SWmを含んで構成されている。
後で詳述するように、このΔVcsと小振幅の交流のコモン電圧Vcomの振幅ΔVcomは、黒輝度および白輝度をともに最適化できるような値に選定される。
たとえば後述するように、白表示のときに液晶に印加される実効画素電位ΔVpixWが0.5V以下の値となるようにΔVcsとΔVcomの値が決定される。
たとえばシフトレジスタは、垂直スタ−トパルスVSTを、垂直クロックVCKに同期にてシフト動作を行い、対応するゲートバッファに供給する。
また、垂直スタートパルスVSTは、有効画素部101の上部側から、または下部側から伝搬され、各シフトレジスタに順番にシフトインされていく。
したがって、基本的には、シフトレジスタVSRにより供給された垂直クロックにより各ゲートバッファを通して各ゲートライン104−1〜104−mが順番に駆動されていく。
図7(A),(B)に、第1モニタ画素部107−1および第2モニタ画素部107−2の1つのモニタ画素の構成例を示す。
なお、TFT301のドレインと、液晶セルLC301の第1画素電極と、保持容量Cs301の第1電極との接続点によりノードND301が形成されている。
第1モニタ画素回路PXLCM1の保持容量Cs301の第2電極は、各行単位で同一のストレージライン303に接続されている。
また、第1モニタ画素回路PXLCM1のソース電極(または、ドレイン電極)は、信号ライン304に接続されている。
そして、第1モニタ画素回路PXLCM1の液晶セルLC301の第2画素電極は、1水平走査期間(1H)に極性が反転する、たとえば小振幅のコモン電圧VCOM(Vcom)の供給ライン112に接続されている。
はソース電極)に第1画素電極が接続された液晶セルLC311と、TFT311のドレイン電極(またはソース電極)に第1電極が接続された保持容量Cs311により構成されている。
なお、TFT311のドレイン電極(またはソース電極)と、液晶セルLC311の第1画素電極と、保持容量Cs311の第1電極との接続点によりノードND311が形成されている。
第2モニタ画素回路PXLCM2の保持容量Cs311の第2電極は、各行単位で同一のストレージライン313に接続されている。
また、第2モニタ画素回路PXLCM2のソース電極(または、ドレイン電極)は、信号ライン314に接続されている。
そして、第2モニタ画素回路PXLCM2の液晶セルLC311の第2画素電極は、1水平走査期間(1H)に極性が反転する、たとえば小振幅のコモン電圧VCOM(Vcom)の供給ライン112に接続されている。
また、第1モニタ水平駆動回路109−1および第2モニタ水平駆動回路109−2の基本的な機能は有効画素部101を駆動する水平駆動回路103と同様の機能を有している。
第1モニタ画素回路PXLCM1と第2モニタ画素回路PXLCM2は、たとえば1水平走査期間(1H)ごとに、交互に正極性画素と負極性画素となるよう駆動制御される。
そして、モニタ回路120は、この駆動方式による実駆動中において正極性(または負極性)の第1モニタ画素部107−1と負極性(または正極性)の第2モニタ画素部107−2の正負極性のモニタ画素電位(モニタ画素において、接続ノードND301,ND311の電位に相当する)を、検出出力回路110において平均化した中間電位を検出する。
モニタ回路120は、その結果を検出出力回路110の出力回路により出力し、コモン電圧Vcomのセンター値を自動調整する。
図8においては、図面の簡単化のために、モニタ垂直駆動回路108、第1モニタ水平駆動回路109−1および第2モニタ水平駆動回路109−2は省略してある。
また、図8においては、第1モニタ画素部107−1が正極性画素として駆動され、第2モニタ画素部107−2が負極性画素として駆動されている場合を例として示している。
また、液晶表示パネル(図4の液晶表示装置100)の外部には、出力端子TOおよび入力端子TIに接続されたコモン電圧Vcomの平滑用キャパシタC120が配置されている。
そして、モニタ回路120において、第1モニタ画素部107−1、第2モニタ画素部107−2、スイッチ121、およびスイッチ122により中間電位検出回路124が構成され、比較出力部123により出力回路125が構成されている。
スイッチ122の固定接点aが第2モニタ画素部107−2の検出電位の出力に接続され、作動接点bが比較出力部123の第1入力に接続されている。
すなわち、スイッチ121およびスイッチ122の作動接点bの出力側が接続され、その接続点(ノードND121)が比較出力部123の第1入力に接続されている。
比較出力部123は、センター値を自動調整したコモン電圧Vcomを出力端子TOに出力する。
PMOSトランジスタPT121のゲートとNMOSトランジスタNT121のゲートが比較器1231の出力に共通に接続されている。また、PMOSトランジスタPT121のドレインとNMOSトランジスタNT121のドレイン同士が接続され、その接続点(ノードND123)がソースフォロワー1233の入力に接続されている。
PMOSトランジスタPT121のソースが定電流源I121に接続され、定電流源I121が電源電位VDD2に接続されている。
NMOSトランジスタNT121のソースが定電流源I122に接続され、定電流源I122が基準電位VSS(たとえば接地電位GND)に接続されている。
定電流源付きインバータ1232は、CMOSインバータを形成し、その電源電位側(ソース側)および基準電位側(ソース側)に、たとえば500nA程度の定電流を供給する定電流源I121,I122が接続されている。
NMOSトランジスタNT122のゲートが定電流源付きインバータ1232の出力であるノードND123に接続されている。NMOSトランジスタNT122のドレインが電源電位VDD2に接続され、ソースが定電流源I123に接続され、その接続点(ノードND124)が比較器1231の第2入力と出力端子TOとの接続点であるノードD122に接続されている。
また、定電流源I123が基準電位VSS(たとえば接地電位GND)に接続されている。
そして、時刻t3で各行に独立して配線されているストレージライン105−1〜105−mから保持容量Cs201を介してカップリングを与えることにより画素電位を変化させ、液晶印加電圧を変調する。
所定時間電位を保持させた後、時刻t4で中間電位検出回路124のスイッチ121,122がオンにされると、ノードND121において両電位がショートされ、結果として平均化される。
図8および図9の例では、正極性画素である第1モニタ画素部107−1の第1モニタ画素回路PXLCM1の画素電位VpixHが5.9Vで、負極性画素である第2モニタ画素部107−2の第2モニタ画素回路PXLCM2の画素電位VpixLが−2.8Vである。
したがって、中間電位VMHLとして1.55Vが検出され、時刻t4において比較出力部123に入力される。
そして、比較出力部123により、中間電位検出回路124で検出した中間電位VMHLに追従するように、コモン電圧Vcomのセンター値が自動調整される。
この処理は、基本的にアナログ信号処理である。
以下に、モニタ回路のデジタル信号処理による出力回路の構成例について、図11および図12に関連付けて説明する。
図12(A)〜(E)は、図11の出力回路のコモン電圧信号のセンター値が最適値に到達後にその値にとどまるように制御する場合のタイミングチャートである。
図11に示した構成に対応して、図12(A)はカウンタ1351に供給されるカウンタクロックCCKを、図12(B)はANDゲート140から出力される垂直クロック信号VCKを、図12(C)は転送スイッチ138−2のオンオフ制御に用いられるSRAM制御パルスCTLMを、図12(D)は擬似センター値生成回路131から出力される擬似センター値PCTRVの例を、図12(E)は主センター値生成回路133から出力されるコモン電圧Vcomのセンター値CTRVの例をそれぞれ示している。
134−1,134−2、デコード部135、制御部136、転送スイッチ137−1,137−2、138−1,138−2、排他的論理和ゲート(EXOR)139、および2入力アンド(AND)ゲート140を有する。
スイッチSW131−1〜SW131−4の固定接点aは抵抗素子R131の異なる部位に接続され、作動接点bは共通に接続され、スイッチ137−2を介してコンパレータ132に接続されている。
擬似センター値生成回路131は、スイッチSW131−1〜SW131−4が第1のデコード信号DCD1の値に応じていずれかがオンし、異なる値の擬似センター値PCTRVを出力する。
コンパレータ132は、随時比較処理を行い、中間電位VMHLより擬似センター値PCTRVが小さい場合には「1」(第1のレベル)のデジタル信号を生成し、大きい場合には「0」(第2のレベル)のデジタル信号を生成する。
スイッチSW133−1〜SW133−4の固定接点aは抵抗素子R133の異なる部位に接続され、作動接点bは共通に接続され、出力端子に接続されている。
主センター値生成回路133は、スイッチSW133−1〜SW133−4が第2のデコード信号DCD2の値に応じていずれかがオンし、異なる値のセンター値CTRVを出力する。
SRAM134−2は、コンパレータ132の前回の比較結果を示すデジタル信号が格納される。
転送スイッチ138−1,138−2は、SRAM制御パルスCTLMによりオン、オフ制御される。
具体的には、制御部136は、垂直クロック信号VCKをデコード部135のラッチ1354に供給するか、その供給を停止するかで、最新の第2のデコード信号DCD2を供給するか、既に生成されている第2のデコード信号DCD2を供給するかを制御する。
制御部136は、複数のSRAM134−1,134−2が保持するデジタル信号が異なる(0と1、1と0)場合には現在供給している第2のデコード信号DCD2を主センター値生成回路133に供給し、同じ(1と1、0と0)場合には新たに生成した第2のデコード信号を供給するように制御する。
EXORゲートは、SRAM134−1の保持データとSRAM134−2の保持データの排他的論理和をとりその結果をANDゲート140に出力する。
ANDゲート140は、外部から供給される垂直同期パルスVSPを、EXORの出力がハイレベルのときにクロック信号CKとしてデコード部135のラッチ1354に出力する。
ANDゲート140は、EXORの出力がローレベルのときには垂直同期パルスVSPの出力を停止、すなわちクロック信号CKのデコード部135のラッチ1354への出力を停止する。
したがって、制御部136は、さらに擬似センター値PCTRVを上げ、この値を実際のVcomのセンター値CTRVに反映させるべく、クロック信号CKを出力して、新たに生成した第2のデコード信号DCD2を主センター値生成回路133に供給させる。
を示すデジタル信号「1」とが擬似センター値PCTRVを下げる必要があることを示すデジタル信号「0」と格納される。
したがって、制御部136は、最終出力となるVcomセンター値CTRVが最適値に達した後、その値にとどまり続けるように、クロック信号CKの出力を停止して、既に生成した第2のデコード信号DCD2を主センター値生成回路133に供給させる。
そして、FPC上部品点数の削減によりコストダウンを図れ、検査の簡略化(削除化)によるコストダウンを図れる。また、検査員によるフリッカ調整ばらつきを低減でき、実使用時、フリッカ率低減による画品位の向上を図れる。
これらの対策として、出荷時の検査工程において、最適なコモン電圧Vcomのセンター値を調整し出荷を行う必要がある。この検査工程においては調整回路等を別途設ける必要もあり、煩雑な手間を要する。
また、検査工程において、コモン電圧Vcomセンター値を最適に調整したとしても、使用中の温度、駆動方式、駆動周波数、バックライト(B/L)輝度、外光輝度の変化により、また連続使用により、コモン電圧Vcomのセンター値が最適値からシフトし、同様の問題が発生する。
しかし、本実施形態のように、コモン電圧Vcomのセンター値を最適値に調整することにより、実効画素電位変動に伴う画質への影響を抑止できる。
て対称に振幅する。
正(+)極性と負(−)極性で画素電位Pix対Vcom電位差が均等なら輝度差が生じずフリッカが見えなくなる。
すなわち、Pix対Vcom電位が+/−極性とも等しくなり、映像信号Sigのセンター値が最適Vcom値となるはずである。
しかし、実際の最適なVcom値は映像信号Sigのセンター値より低い。これは、ゲートラインの立ち下がり時のカップリングにより、あるいは画素トランジスタであるTFT201における電流リークによるものと考えられる。
図14(A),(B)は、本実施形態に係る駆動方式において正(+)極性と負(−)極性での画素電位Pix対Vcom電位差の関係を示す図である。
TFT201のゲート(Gate)の+方向のカップリングは画素トランジスタTFT201がオンの期間であることから打ち消されるが、−方向のカップリングは打ち消せず画素電位がドロップする。
そうするとVcom電位=Sigセンター電位であると、Pix対Vcom電位が+/−極性で不均一となってしまい、最適なコモン電圧Vcomではなくなってしまう。
図16(A),(B)において、破線はゲートカップリングおよび画素トランジスタのリークがない場合の波形を示し、実線はゲートカップリングおよび画素トランジスタのリークがある場合の波形を示している。
−極性側はS-D間リークとS-G間リークの方向が逆なので実際の方向はどちらのリークが多いかによる。
+極性側はS-D間リークとS-G間リークとも同じ方向で画素電位がドロップする方向へ向かう。
このように、ゲートカップリング、および、または画素トランジスタのリークにより画素電位がドロップ(降下)し、最適Vcom値が下方向にシフトする。
本実施形態によれば、検査工程においても、抑止できない画素トランジスタ(Tr)のオフリークによる実使用時の駆動周波数変動、温度、エージングによる影響を抑止できる。また、本実施形態によれば、検査工程においても、抑止できない画素トランジスタの光リークによる実使用時の駆動周波数変動、温度、バックライト輝度、外光輝度による影響を抑止できる。
次に、本実施形態に係るモニタ画素部の画素配置について考察する。
この理由を以下に示す。
しかし、この構成では、モニタ画素は表示画素と同等の電位が必要なためモニタ画素部の構成を大きく変えることができず、有効画素部(有効表示領域)の上端もしくは下端にしか配置(横置き配置)できない。
また、表示画素と同じ駆動信号(制御信号)を使うことになるため制御信号の自由度が低い。また信号ラインも表示領域と共有しているので、信号ラインからのカップリングの影響も無視できないという問題もある。
本実施形態の駆動方式によれば、モニタ画素への書き込み後、1フレーム期間の中間にて検出を行うことで最適な補正を行うことが可能である。
しかし、図19に示すように、1フレーム期間の中間では表示画素により変動する信号ラインの影響を受けてモニタ画素電位が変動してしまうため、映像信号のブランキング期間の補正にせざるを得ない。
そして、上述したコモン電圧Vcomのセンター値の自動調整化システムのために必要な+極性、−極性の両極性画素の配置も困難である。
そこで、本実施形態においては、有効画素部101に隣接して独立に、第1モニタ画素部107−1、第2モニタ画素部107−2、モニタ垂直駆動回路108、モニタ水平駆動回路109−1、109−2を含むモニタ回路120が形成されている。
図20(A)に示すように、モニタ画素配置を横置きとしてゲートラインを共有するように構成した場合、隣接画素のゲートカップリングの影響を受ける。
また、図20(B)に示すように、モニタ画素配置を縦置きとしてゲートラインを共有した場合、自画素だけでなく隣接画素のゲートカップリングも同時に受けるので、画素電位がドロップする量が大きい。
そこで、本実施形態においては、以下に示すように、ゲートラインの配置をいわゆる入れ子に配置することにより、モニタ画素を縦置きとしても自ライン分のみのゲートカップリングとするように構成されることが好ましい。
画素配列の各行において、実際のモニタには用いない空駆動用の第1モニタ画素回路(図中、pixAで示している)領域ARA11と、実際のモニタ画素として用いる第2モニタ画素(図中、pixBで示している)領域ARA21が形成されている。
そして、各2分領域ARA1,ARA2においては、列方向において、第1モニタ画素領域ARA11と第2モニタ画素領域ARA21が行ごとに交互に配置されている。
したがって、第1モニタ画素回路pixAと第2モニタ画素回路pixBは、画素配列の列方向においてはジグザグに配置されることになる。
また、同一列に配列された第1モニタ画素回路pixAおよび第2モニタ画素回路pixBのソース電極(または、ドレイン電極)は、それぞれ信号ラインL322−1〜L322−4に接続されている。
そして、第1モニタ画素回路pixAおよび第2モニタ画素回路pixBの第2画素電極は、1水平走査期間(1H)に極性が反転する、たとえば小振幅のコモン電圧VCOM(Vcom)の供給ラインに接続されている。
次に、第2ゲートラインGT2を駆動して第2モニタ画素回路pixBが本駆動される。この場合、ゲートカップリングは自画素分だけで、隣接画素のゲートカップリングを受けることがない。したがって、画素電位がドロップする量を有効画素部101の画素回路
PXLCと同等にすることが可能となる。
このように、本実施形態においては、ゲートラインの配置をいわゆる入れ子に配置することにより、モニタ画素のゲートカップリングを自ライン分のみとすることができる。
これにより、モニタ回路120の構成回路、すなわち第1モニタ画素部107−1、第2モニタ画素部107−2、モニタ垂直駆動回路108、モニタ水平駆動回路109−1、109−2の配置も容易となる。
図4のように、有効画素部101に隣接して図中右側にモニタ回路120の全ての構成回路を配置することも可能な他、種々の態様で配置することが可能である。
たとえば図23(A)に示すように、有効画素部101の図中の右側および上側に分けて配置することも可能である。また、図23(B)に示すように、第1モニタ画素部107−1、第2モニタ画素部107−2を並列に配置し、モニタ水平駆動回路109を第1モニタ画素部107−1、第2モニタ画素部107−2の上側に、モニタ垂直駆動回路108を下側に配置することも可能である。
そこで、本実施形態では、このモニタ電位の目的電位からのシフトを調整する回路を採用している。
この電位が有効画素のVcom電位と一致するはずであるが、モニタ画素と表示画素(有効画素)を独立に配置していると、たとえば図24に示すように、液晶セルギャップ、層間絶縁膜などのパネル面内バラツキによって表示画素と物性値の差異ができてしまう可能性がある。
たとえば、液晶セルギャップのバラツキによって液晶容量に影響があり、層間絶縁膜のバラツキによって、たとえば保持容量、TFTのゲート寄生容量、トランジスタ特性に影響がある。
このような場合、モニタ回路で誤差が生じ目標値からシフトするおそれがある。この問題は、たとえば以下に示す、二通りの異なる方法およびそれらの組み合わせにより解決することが可能である。
第1は、このモニタ画素にそれぞれ異なる振幅の信号を書き込み検出画素電位のオフセットを行い補正する方法である。
第2は、モニタ画素に容量を付与し検出画素電位をオフセットさせて補正する方法である。
これらに第1の方法または第2の方法、あるいは両方法の組み合わせによってシフト分をキャンセルすることが可能となる。
図25(A)はモニタ画素にそれぞれ同じ振幅の信号を書き込んだ場合の中間電位の検出出力を、図25(B)はモニタ画素にそれぞれ異なる振幅の信号を書き込み検出画素電位のオフセットを行った場合の中間電位の検出出力をそれぞれ示している。
図25(B)に示すように、本実施形態においては、一対のモニタ画素部を有しているがそれぞれに異なる振幅の信号を書き込む。
検出画素電位はモニタ画素の出力をショートして生成することから、これにより検出画素電位のシフトが可能である。
なお、この例では−側の書き込みをシフトさせる場合を記載したが同様にSig+の振幅を変更させて検出電位をシフトさせることも可能である。
書き込み回路1091−1,1091−2は、デジタルアナログコンバータDACと増幅器ampを有する。
図27の例では、分割抵抗群DRG1、DRG2の各分割抵抗はスイッチSWによって切り替えるように構成されているが、この他にもたとえばレーザリペアによって抵抗を切り離して制御する方法も採用することが可能である。
正極性モニタ画素、負極性モニタ画素の両方に容量COFをつけ、レーザリペアやスイッチングにより、付加容量を調整することにより、検出画素オフセットが可能となる。
図29の例は、オフセットスイッチSWOFのスイッチングにより容量を付加する例を示している。
そして、スイッチSW107−1のゲート電極(制御電極)がインバータINV107を介してオフセット信号SOFSTの供給ラインに接続され、スイッチSW107−2のゲート電極(制御電極)がオフセット信号SOFSTの供給ラインに接続されている。図30の例では、第1モニタ画素部107−1が正極性画素、第2モニタ画素部107−2が負極性画素として示している。また、図30の例では、検出画素電位をショートさせ平均化させるためのスイッチ121,122はトランジスタにより形成されている。
一方、未検出期間はオフセット信号SOFSTがハイレベルに設定されてノードND301、ND311に対して付加容量はCOF107−1、COF107−2が接続されない。
また、付加容量接続期間は、付加容量が接続されているので、CSカップリング量が減少する。
図33は、付加容量値を変更した場合の画素電位波形を示す図である。
次式に上記(2)式を用いて図33の[1],[2]の条件に付加容量を変更した場合のコモン電圧Vcomのセンター値comを示す。
をオンオフさせて制御することも可能である。
あるいは、レーザによって物理的に切り離し付加容量COFの定数を設定することも可能である。
この構成において、ショートする動作後、モニタ画素の検出画素電位を再書き込みする処理を行う場合と行わない場合では、電位の偏りが生じ、焼きつきなど画素機能が劣化するおそれがある。
そこで、本実施形態では、検出画素電位のショート処理後再書き込みを行うように構成して電位の偏りを是正し、電気的保護を行うようにする。
通常液晶の駆動は、図35(A)に示すように、交流で行い電位の偏りを生じさせないようにする。
しかし、交互にモニタ画素電位検出を行うようなスイッチのショート、オープン状態を繰り返すようなシステムでは、図35(B)に示すように、電位の偏りが生じる懸念がある。ショートすると−極性にかかっている期間が短くなってしまうので電位が偏る。
図35(B)の例では負極性側が短い状況だが対になる検出画素では逆に正極性が短いケースとなる。
そのため、検出完了後に再びショート前と同じ電位を書き込む。
この再書き込みを行う前に一旦再書き込み準備を行う必要がある。このシステムについて後述する。
初回書き込み時に一旦カップリングをしてしまうため再書き込み時にはこのCSカップリングを与えるためには工夫が必要である。
そのため、準備動作として一旦CSカップリング方向とは逆方向に振る(画素極性によってH/Lの方向は変わる)。すなわち、準備動作として一旦CSカップリング方向とは逆方向にCSカップリングを行う。
無論、逆方向に振ることにより画素電位も影響を受けるが、再書き込み用のゲートパルスが来る直前の位置で行うと正規の信号で書き直されるので影響をキャンセルできる。
また、図39(A),(B)は、図38の回路のタイミングチャートである。
このCSリセット回路407は、ストレージ信号CSの極性を認識し現在と逆の方向にリセット(再書き込み準備)を行う。その際に再書き込み直前に準備できるように前段のシフトレジスタ403のパルスV2を使う。
また、逆方向に振るために現在の極性を判定する必要がある。そのために極性に同期した極性認識パルスPOLを入力している。また、マスク中はCSリセット信号Cs resetは出力されないように構成されている。この例では、パルスV3のタイミングで画素書き込みが行われる。
また、図41(A),(B)は、図40の回路のタイミングチャートである。
図40の電位偏り抑止回路400Aは、リセットされている期間が長くなるが無視できるほどの期間であれば有用である。
そこで、時定数の小さいモニタ画素側に調整用抵抗を設ける。より具体的には、モニタ画素のゲートラインの形状を工夫し抵抗となるようにする。それにより有効画素と時定数が一致させて上記課題を解決する。
図42(A)〜(C)に示すように、ゲート波形のなまりにより、液晶容量Cclより電荷再注入が起こり、画素電位がずれる。
ゲート波形のなまり方が違うとモニタ画素(検出画素)電位のずれが生じる。その結果、補正機能が正常に動作しない場合が発生するおそれがある。
たとえば後述するように、白表示のときに液晶に印加される実効画素電位ΔVpixWが0.5V以下の値となるようにΔVcsとΔVcomの値が決定される。
小振幅ΔVcomの値は、極力小さい振幅、たとえば10mV〜1.0V程度の振幅が
良い。理由は、それ以外であるとオーバドライブによる応答速度の改善、音響のノイズ低減などの効果が小さくなってしまうためである。
たとえば、白表示のときに液晶に印加される実効画素電位ΔVpix Wが0.5Vより低い値となるようにΔVcsとΔVcomの値が決定される。以下、本実施形態に関わる容量結合駆動方式についてさらに詳細に説明する。
図46(A)がゲートパルスGP Nを、図46(B)がコモン電圧Vcomを、図46(C)がストレージ信号CS Nを、図46(D)が映像信号Vsigを、図46(E)が液晶セルに印加される信号Pix Nをそれぞれ示している。
また、ストレージ信号CS Nは、有効画素部101の各ゲートライン毎に対応して独立に配線された各ストレージライン105−1〜105−m毎に第1レベル(CSH、たとえば3V〜4V)または第2レベル(CSL、たとえば0V)のいずれかに選択して与える。
このように駆動された場合の、液晶に印加される実効画素電位ΔVpixは次式で与えられる。
数(4)において、近似式の第2項{(Ccs/Ccs+Clc)*ΔVcs}が液晶誘電率の非線形性により白輝度側が黒くなる(沈む)要因となる項であり、近似式の第3項{(Ccl/Ccs+Clc)*ΔVcom/2}が液晶誘電率の非線形性により白輝度側を白くする(浮かせる)項である。
すなわち、近似式の第2項の低電位(白輝度側)が黒くなる(沈む)傾向部分が第3項により低電位側を白くする(浮かせる)機能により補償するように動作する。
そして、黒輝度および白輝度をともに最適化できるような値に選定することで、最適なコントラストを得ることができる。
図49において、横軸が映像信号電圧Vsigを、縦軸が実効画素電位ΔVpixをそれぞれ示している。また、図49中、Aで示す線が本発明の実施形態に係る駆動方式の特性を、Cで示す線が関連する容量結合駆動方式の特性を、Bで示す線が通常の1HVcom駆動方式の特性を示している。
図50において、横軸が映像信号電圧Vsigを、縦軸が輝度をそれぞれ示している。また、図50中、Aで示す線が本発明の実施形態に係る駆動方式の特性を、Bで示す線が関連する容量結合駆動方式の特性を示している。
また、数(6)に関連する容量結合駆動方式の上記数(1)に具体的な数値を設定した場合の黒表示のときと、黒表示のときの実効画素電位ΔVpix Bと実効画素電位ΔVpix Wの値を示す。
白表示のときは、数(6)に示すように、関連する駆動方式の実効画素電位ΔVpixWは0.5V以上の0.8Vとなり、図48(B)に関連付けて説明したように白輝度が沈んでしまう。
これに対して、本実施形態に係る駆動方式の実効画素電位ΔVpix Wは0.5V以下の0.4Vとなり、図48(B)に関連付けて説明したように白輝度が最適化される。
すなわち、モニタ回路120の正極性または負極性の第1モニタ画素部107−1、および、負極性または正極性の第2モニタ画素部107−2の検出画素電位に応じてリファレンスドライバに補正をかけるシステムは、信号Sigの電位Vsigの補正系として機能する。
Vcom補正系110Aは、主構成要素として比較器(Cmp)1101、アンプ(Amp)1102を含む。
Vcs補正系111Aは、主構成要素として比較器(Cmp)1111、アンプ(Amp)1112を含む。
Vsig補正系113は、主構成要素として比較器(Cmp)1131、アンプを含むリファレンスドライバ1132を含む。
なお、図51に示す検出画素部(モニタ画素部)107A,107B,107Cは、モニタ回路120の正極性または負極性の第1モニタ画素部107−1、および、負極性または正極性の第2モニタ画素部107−2と同等の機能構成を含む。
Vsig補正系113は、検出画素部(モニタ画素部)107Bからの出力に基づき画素電位処理部117により求められたたとえば第1モニタ画素部107−1および第2モニタ画素部107−2からの異なる極性信号間の電位差に対応する電位と、この補正系のための所定の基準電位2とを比較器(Cmp)1131にて比較して比較結果を出力する。比較結果として比較器(Cmp)1131はたとえば極性信号間の電位差が基準電位2以上の場合とより小さい場合とで異なるレベルの信号を出力する。その信号に基づきアンプを含むリファレンスドライバ1132が出力を制御して補正された映像信号Sigの電位Vsigを生成し、モニタ画素部107Bに設けられた信号ラインと共に信号ライン106−1〜106−nに供給される。
Vcom補正系110Aは、検出画素部(モニタ画素部)107Cからの出力に基づき画素電位処理部115により求められたたとえば第1モニタ画素部107−1および第2モニタ画素部107−2からの異なる極性信号の中間電位に対応する電位と、この補正系のための基準電位3とを比較器(Cmp)1101にて比較して比較結果を出力する。基準電位3としてたとえばアンプ(Amp)1102からの出力を用いることができる。その比較結果をアンプ(Amp)1102にて増幅することにより補正されたコモン電圧Vcomを生成し、モニタ画素部107Bに設けられたコモン電圧供給ラインと共にコモン電圧VCOM(Vcom)の供給ライン112に供給される。
これらVcs補正系111A、Vsig補正系113およびVcom補正系110Aのそれぞれによりフィードバックが形成され、画素電位が所定のレベルに安定化する。
なお上述の画素電位処理部116、117は第1モニタ画素部107−1および第2モニタ画素部107−2からの異なる極性信号間の電位差の代わりに第1モニタ画素部107−1または第2モニタ画素部107−2の信号と接地レベルとの間の電位差を用い、その電位差に対応する電位を出力するようにしてもよい。しかしながら、第1モニタ画素部107−1および第2モニタ画素部107−2からの異なる極性信号間の電位差を所定の基準電位と比較することでより良好な補正結果が得られた。
しかし、これでは回路面積の増大を招く。
そこで、本実施形態においては、図52に示すように、1つの検出画素部107を形成し、この検出画素電位出力をスイッチ回路114によりスイッチングして各Vcom補正系110A、Vcs補正系111A、およびVsig補正系113に選択的に入力させる。
なお、図52は、本実施形態に係る複数の補正系で一つの検出画素部(モニタ画素部)を共用する構成例を示す図である。
これにより、一系統の検出画素部107のみで複数系統の補正を行うことが可能となり、各補正系の独立配置が可能となる。
なお、図52に示した各Vcom補正系110A、Vcs補正系111A、およびVsig補正系113のメモリ1103,1113,1133以外の構成およびその動作は図51に示した各Vcom補正系110A、Vcs補正系111A、およびVsig補正系113と同じである。
図53(A)〜(D)においてcomはVcom補正系110Aが選択されている期間を、CSはVcs補正系111Aが選択されている期間を、SigはVsig補正系113が選択されている期間を示す。
図53(B)は、任意に重み付けを行ってスイッチングする例を示し、この例はVcomを重み付けした場合である。
この場合、検出画素部の検出画素電位をVcom補正系110Aに2回続けて、あるいは3回続けて入力させた後、スイッチングしてVcs補正系111A、Vsig補正系113に入力させる。
図53(C)は1フィールドごとにスイッチングする例を示している。
図53(D)は1/2フィールドごとにスイッチングする例を示している。
図55(A)〜(C)は、補正系を二系統ずつ選択する構成例を示す図である。
図55(B)の例は、Vcom補正系110AとVcs補正系111Aの二系統の補正系を設け、各補正系にスイッチ回路114Aにより検出画素部107の検出画素電位を選択的に入力させる。
図55(C)の例は、Vcom補正系110AとVsig補正系113の二系統の補正系を設け、各補正系にスイッチ回路114Aにより検出画素部107の検出画素電位を選択的に入力させる。
図57は、図56の回路のスイッチングのタイミング例を示す図である。
なお、図56においては、第1モニタ画素部107−1が正極性画素として駆動され、第2モニタ画素部107−2が負極性画素として駆動されている場合を例として示している。
スイッチSW10−1とSW20−1をVcom調整用画素(pix)電位処理部115に接続し、この画素電位処理部115の出力がVcom補正系110Aの比較器1101に供給される。
また、スイッチSW10−2とSW20−2をVcs調整用画素(pix)電位処理部116に接続し、この画素電位処理部116の出力がVcs補正系111Aの比較器1111に供給される。
そして、スイッチSW10−1,SW20−1とスイッチSW10−2とSW20−2は交互にオンオフされる。
このような構成において、両極性の検出画素電位からVcom用検出、Vcs用検出を1フィールド(F)ごとに交互に行い、それぞれの比較結果を見てVcom補正系110A、Vcs補正系111に入力させる。
Vcom調整用画素(pix)電位処理部115は、たとえば第1モニタ画素部107−1と第2モニタ画素部107−2の検出画素電位の中間電位を検出し、その中間電位に対応する電位を比較器1101の一方の端子に供給する。またアンプ(Amp)1102からの出力を比較電位として比較器1101の他方の端子に供給する。比較器1101は、この2つの端子に供給された電位の比較結果に基づき異なる論理レベルを出力して補正されたコモン電圧Vcomを生成し、コモン電圧Vcomのセンター値が自動調整される。
Vcs調整用画素(pix)電位処理部116は、たとえば第1モニタ画素部107−1と第2モニタ画素部107−2の検出画素電位の電位差を検出して比較器1111の一方の端子に供給する。基準電圧1をあらわす外部電位を比較器1101の他方の端子に供給する。比較器1101は、この2つの端子に供給された電位の比較結果に基づき異なる論理レベルを出力することにより補正されたストレージ信号CSの電位Vcsが生成される。
シフトレジスタにおいては、垂直クロックのレベルシフト動作が行われ、かつ、それぞれ異なる遅延時間で遅延される。たとえばシフトレジスタにおいては、垂直スタ−トパルスVSTが、垂直クロックVCKに同期にてシフト動作が行われ、対応するゲートバッファに供給される。
また、垂直スタートパルスVSTは、有効画素部101の上部側から、または下部側から伝搬され、各シフトレジスタに順番にシフトインされていく。
したがって、基本的には、シフトレジスタVSRにより供給された垂直クロックにより各ゲートバッファを通して各ゲートライン104−1〜104−mが順番に駆動されていく。
たとえば、第1行目のストレージライン105−1に第1レベルCSHを選択してストレージ信号CS1が印加された場合、第2行目のストレージライン105−2には第2レベルCSLが選択されてストレージ信号CS2が印加され、第3行目のストレージライン105−3に第1レベルCSHが選択されてストレージ信号CS3が印加され、第4行目のストレージライン105−4には第2レベルCSLが選択されストレージ信号CS4が印加され、以下同様にして交互に第1レベルCSHと第2レベルCSLが選択されストレージ信号CS5〜CSmがストレージライン105−5〜105−mに印加される。
このストレージ信号は、モニタ回路120のモニタ画素部107−1,107−2の画素電位が検出されて、この検出電位に基づいてVcs補正系111Aにおいて、任意の電位になるように補正される。
このコモン電圧Vcomのセンター値がモニタ回路120のモニタ画素部107−1,107−2の検出画素電位に基づいてVcom補正系110Aにおいて最適値に調整される。
の水平クロックHCK,HCKXを受けてサンプリングパルスが生成され、入力される映像信号が生成したサンプリングパルスに応答して順次サンプリングされて、各画素回路PXLCに書き込むベきデータ信号SDTとして各信号ライン106−1〜106−nに供給される。
たとえば、まず、R対応のセレクタスイッチが導通状態に駆動制御されてRデータが各信号ラインに出力されてRデータが書き込まれる。Rデータの書き込みが終了すると、G対応のセレクタスイッチのみが導通状態に駆動制御されてGデータが各信号ラインに出力されて書き込まれる。Gデータの書き込みが終了すると、B対応のセレクタスイッチのみが導通状態に駆動制御されてBデータが各信号ラインに出力されて書き込まれる。
このとき、コモン電圧Vcomは一定値ではなく小振幅ΔVcom(10mV〜1.0V)で交番信号として供給される。これにより、黒輝度のみならず白輝度も最適化されている。
これにより、モニタ回路120の構成回路、すなわち第1モニタ画素部107−1、第2モニタ画素部107−2、モニタ垂直駆動回路108、モニタ水平駆動回路109−1、109−2の配置も容易となる。
また、モニタ画素部専用の垂直および水平駆動回路を有効画素部101とは別個に持つことが可能となり、前述した信号ラインの振幅の問題でブランキング期間中しか検出できないという問題も解決することができる。
位をオフセットさせて補正する方法、あるいは両方法の組み合わせによって目標値からのシフト分をキャンセルすることが可能となる。
これにより、ショートする動作後、モニタ画素の検出画素電位をショートさせる処理を行う場合と行わない場合とで、電位の偏りが生じることがなくなり、焼きつきなどの画素機能が劣化するおそれがなくなる。
すなわち、本実施形態の前後段の信号に依存せず、自段の信号のみで制御可能となっている。
の書き込み後(ゲートライン104−1〜104−mへのゲートパルスの立ち下げ後)に、各行に独立して配線されているストレージライン105−1〜105−mから保持容量Cs201を介してカップリングを与えることにより画素電位を変化させ、液晶印加電圧を変調する容量結合駆動方式を採用し、この駆動方式におけるコモン電圧Vcomのセンター値の自動調整システムについて説明した。
本発明のコモン電圧Vcomのセンター値の自動調整システムは、この容量結合駆動方式のみならず、通常の1HVcom反転駆動方式にも適用可能である。
この場合、対向共通電極(Vcom)が1H反転に同期してTFT側画素電極がカップリングを受けるため、正(+)極性と負(−)極性が同時に存在しない。そのため、モニタ画素の画素電位の検出に工夫が必要となる。
また、図60は図59の回路の波形例を示す図である。
次に、正(+)極性と負(−)極性のモニタ画素部にそれぞれ(1/2)Sig電圧を入れ、1Hずらしたタイミングで容量結合させ、その後、その2つの容量を再度容量結合させることで、VcomDC値を決定する。
スイッチSW501をオンにして画素回路pixAの容量C1Aをある1H期間にキャパシタC501に溜める。
次に、スイッチSW502をオンにして1Hにて画素回路pixBも同様の動作を行い、その容量C1BをキャパシタC502に溜める。その後、スイッチSW503〜SW505をオンにしてキャパシタC501とC502に蓄えられた電荷を結合させることで平均化を行う。
この場合も、煩雑な手間を要する出荷時の検査工程が不要で、使用中の温度、駆動方式、駆動周波数、バックライト(B/L)輝度、外光輝度の変化により、コモン電圧Vcomのセンター値が最適値からシフトしたとしても、コモン電圧Vcomのセンター値を使用状況に応じた最適な値に保持することが可能となり、フリッカの発生を適応的に抑止できる利点がある。
また、コモン電圧Vcomのセンター値を最適値に調整することにより、実効画素電位変動に伴う画質への影響を抑止できる。
以上説明した実施形態に係る表示装置は、直視型映像表示装置(液晶モニタ、液晶ビューファインダ)、投射型液晶表示装置(液晶プロジェクタ)の表示パネル、すなわちLC
D(liquidcrystaldisplay)パネルとして用いることが可能である。
このような構成の携帯電話機において、表示部630にはたとえば液晶表示装置が用いられ、この液晶表示装置として、先述した実施形態に係るアクティブマトリクス型液晶表示装置が用いられる。
また、狭ピッチ化が可能で、狭額縁化を実現でき、また表示装置の低消費電力化を図ることができ、よって端末本体の低消費電力化が可能になる。
Claims (21)
- スイッチング素子を通して映像用画素データを書き込む複数の画素回路がマトリクス状に配置された有効画素部と、
前記画素回路の行配列に対応するように配置され、前記スイッチング素子の導通制御のための複数の走査ラインと、
前記画素回路の行配列に対応するように配置された複数の容量配線と、
前記画素回路の列配列に対応するように配置され、前記映像用画素データを伝搬する複数の信号ラインと、
前記複数の走査ラインおよび前記複数の容量配線を選択的に駆動する駆動回路と、
前記有効画素部と別個に形成されたモニタ回路と、を有し、
前記画素回路は、
第1画素電極および第2画素電極を有する表示エレメントと、第1電極および第2電極を有する保持容量と、を含み、前記表示エレメントの第1画素電極と前記保持容量の第1電極と前記スイッチング素子の一端子が接続され、前記保持容量の第2電極は対応する行に配列された前記容量配線に接続され、前記表示エレメントの第2画素電極には所定の周期でレベルが切り替わるコモン電圧信号が印加され、
前記モニタ回路は、
正極性または負極性の少なくとも一つのモニタ画素を含む第1モニタ画素部と、負極性または正極性の少なくとも一つのモニタ画素を含む第2モニタ画素部と、前記第1モニタ画素部の検出画素電位と前記第2モニタ画素部の検出画素電位を平均化して中間電位を検出する検出回路と、前記検出回路が検出した中間電位と、前記コモン電圧信号のセンター値に関する情報を含む信号との比較結果に応じて前記コモン電圧信号のセンター値を調整して出力する出力回路と、を含む、
表示装置。 - 前記出力回路は、
前記検出回路が検出した中間電位と、前記センター値に関する情報としてフィードバックされる出力側信号との比較結果に応じて前記コモン電圧信号のセンター値を調整して出力する、
請求項1に記載の表示装置。 - 前記出力回路は、
前記検出回路が検出した中間電位と、前記フィードバックされる出力側信号とを比較するコンパレータと、
前記コンパレータの比較結果を受け、反転させて出力する定電流源付きインバータと、
前記定電流源付きインバータの出力をゲート入力とし、ソースに電流源が接続されたトランジスタを含むソースフォロワーと、を含む、
請求項2に記載の表示装置。 - 前記出力回路は、
第1のデコード信号に応じて、前記センター値に関する情報としての前記コモン電圧信号の擬似センター値を生成する擬似センター値生成部と、
第2のデコード信号に応じて、前記コモン電圧信号を調整するためのセンター値を生成する主センター値生成部と、
前記検出回路で検出された中間電位と前記擬似センター値生成部で生成された擬似センター値との大小を比較し、比較結果に応じたデジタル信号を出力するコンパレータと、
前記コンパレータによるデジタル信号のデコード結果に応じて前記第1のデコード信号および前記第2のデコード信号を生成し、前記擬似センター値生成部および前記主センター値生成部に出力するデコード部と、を含む、
請求項1に記載の表示装置。 - 前記コンパレータは、
比較処理を随時行い、比較結果に応じて第1のレベルまたは第2のレベルの前記デジタル信号を出力し、
前記出力回路は、
前記コンパレータにおける比較時の異なる前記デジタル信号をそれぞれ保持可能な複数の保持部と、
前記複数の保持部が保持する前記デジタル信号の比較結果に応じて、前記デコード部により前記主センター値生成部に供給する前記第2のデコード信号を、現在供給している信号にするか新たに生成された信号にするかを制御する制御部と、を含む、
請求項4に記載の表示装置。 - 前記制御部は、
前記複数の保持部に保持されているデジタル信号が異なる場合には、現在供給している前記第2のデコード信号を前記主センター値生成部に供給し、同じ場合には、新たに生成した前記第2のデコード信号を前記主センター値生成部に供給するように制御する、
請求項5に記載の表示装置。 - 前記コンパレータは、
比較処理を随時行い、比較結果に応じて第1のレベルまたは第2のレベルの前記デジタル信号を出力し、
前記デコード部は、
最新のデジタル信号を保持する前記保持部のデジタル信号のレベルに応じてアップカウントおよびダウンカウントを連続して行うことが可能なカウンタと、
前記カウンタのカウント値をデコードし、当該デコード結果を前記第1のデコード信号として前記擬似センター値生成部に出力する第1のデコーダと、
前記カウンタのカウント値をデコードし、当該デコード結果を前記主センター値生成部に供給するための前記第2のデコード信号を生成する第2のデコーダと、を含む、
請求項5に記載の表示装置。 - 前記モニタ回路は、
前記有効画素部とは別個に、走査ライン、容量配線、信号ライン、および駆動回路を有し、
前記第1モニタ画素部および前記第2モニタ画素部を構成する前記モニタ画素は、前記有効画素部の画素回路と等価な構成を有する、
請求項1に記載の表示装置。 - 前記第1モニタ画素部と前記第2モニタ画素部は、互いに異なる極性であり、正極性と負極性が所定の周期で切替えられる、
請求項8に記載の表示装置。 - 前記第1モニタ画素部および前記第2モニタ画素部は、
複数の前記モニタ画素が行列状に配列され、行方向および列方向に隣接する前記モニタ画素がそれぞれ異なる第1走査ライン、第2走査ラインに接続され、
前記第2走査ラインに接続されている前記モニタ画素の画素電極が配線により接続されている、
請求項8に記載の表示装置。 - 前記モニタ回路において、
前記第1走査ラインを通して当該第1走査ラインに接続された複数の前記モニタ画素を空駆動した後、前記第2走査ラインを通して当該第2走査ラインに接続された複数の前記モニタ画素を駆動して検出画素電位を得る、
請求項10に記載の表示装置。 - 前記モニタ回路は、
前記検出回路の特性に伴う検出値のシフト量を加味した振幅の信号を、当該モニタ回路の信号ラインを通して前記モニタ画素に書き込む機能を有する、
請求項8に記載の表示装置。 - 前記第1モニタ画素部および前記第2モニタ画素部は、
前記モニタ画素の画素電極に選択的に付加容量を接続可能な機能を有する、
請求項8に記載の表示装置。 - 前記モニタ回路は、
モニタ画素電位の検出期間に、前記第1モニタ画素部および前記第2モニタ画素部において前記付加容量を接続する、
請求項13に記載の表示装置。 - 前記モニタ回路は、
前記第1モニタ画素部および前記第2モニタ画素部において前記付加容量を接続した後、当該モニタ回路の信号ラインを通して前記モニタ画素に所定の信号を書き込む、
請求項14に記載の表示装置。 - 前記モニタ回路の検出回路は、前記第1モニタ画素部の検出画素電位と前記第2モニタ画素部の検出画素電位をショートして中間電位を検出し、
前記モニタ回路は、
前記検出回路の中間電位検出完了後にショート前と同じ電位に前記モニタ画素に対する再書き込みを行う、
請求項8に記載の表示装置。 - 前記有効画素部および前記モニタ回路の駆動回路は、
選択された行の走査ラインを駆動して所望の画素回路に画素データを書き込ませた後、同一の行の前記容量配線を駆動し、
前記モニタ回路の駆動回路は、
再書込み前に、前記容量配線を、通常駆動の逆方向にカップリングが行われるように駆動する、
請求項16に記載の表示装置。 - 前記モニタ回路において、
当該モニタ回路の走査ラインの時定数は前記有効画素部の走査ラインの時定数に合わせて調整されている、
請求項8に記載の表示装置。 - 前記モニタ回路の走査ラインは、屈曲させて配線され、当該屈曲回数を調整して時定数が調整されている、
請求項18に記載の表示装置。 - スイッチング素子を通して映像用画素データを書き込む複数の画素回路がマトリクス状に配置された有効画素部と、
前記画素回路の行配列に対応するように配置され、前記スイッチング素子の導通制御のための複数の走査ラインと、
前記画素回路の行配列に対応するように配置された複数の容量配線と、
前記画素回路の列配列に対応するように配置され、前記映像用画素データを伝搬する複数の信号ラインと、
前記複数の走査ラインおよび前記複数の容量配線を選択的に駆動する駆動回路と、を有し、
前記画素回路は、第1画素電極および第2画素電極を有する表示エレメントと、第1電極および第2電極を有する保持容量と、を含み、前記表示エレメントの第1画素電極と前記保持容量の第1電極と前記スイッチング素子の一端子が接続され、前記保持容量の第2電極は対応する行に配列された前記容量配線に接続され、前記表示エレメントの第2画素電極には所定の周期で電圧レベルが切り替わるコモン電圧信号が印加される表示装置の駆動方法であって、
前記有効画素部と別個に形成された正極性または負極性の少なくとも一つのモニタ画素を含む第1モニタ画素部と、負極性または正極性の少なくとも一つのモニタ画素を含む第2モニタ画素部と、を有し、
前記第1モニタ画素部の検出画素電位と前記第2モニタ画素部の検出画素電位を平均化して中間電位を検出し、
検出した中間電位と、前記コモン電圧信号のセンター値に関する情報を含む信号との比較結果に応じて前記コモン電圧信号のセンター値を調整して出力する、
表示装置の駆動方法。 - 表示装置を備えた電子機器であって、
前記表示装置は、
スイッチング素子を通して映像用画素データを書き込む複数の画素回路がマトリクス状に配置された有効画素部と、
前記画素回路の行配列に対応するように配置され、前記スイッチング素子の導通制御のための複数の走査ラインと、
前記画素回路の行配列に対応するように配置された複数の容量配線と、
前記画素回路の列配列に対応するように配置され、前記映像用画素データを伝搬する複数の信号ラインと、
前記複数の走査ラインおよび前記複数の容量配線を選択的に駆動する駆動回路と、
前記有効画素部と別個に形成されたモニタ回路と、を有し、
前記画素回路は、
第1画素電極および第2画素電極を有する表示エレメントと、第1電極および第2電極を有する保持容量と、を含み、前記表示エレメントの第1画素電極と前記保持容量の第1電極と前記スイッチング素子の一端子が接続され、前記保持容量の第2電極は対応する行に配列された前記容量配線に接続され、前記表示エレメントの第2画素電極には所定の周期で電圧レベルが切り替わるコモン電圧信号が印加され、
前記モニタ回路は、
正極性または負極性の少なくとも一つのモニタ画素を含む第1モニタ画素部と、負極性または正極性の少なくとも一つのモニタ画素を含む第2モニタ画素部と、前記第1モニタ画素部の検出画素電位と前記第2モニタ画素部の検出画素電位を平均化して中間電位を検出する検出回路と、前記検出回路が検出した中間電位と、前記コモン電圧信号のセンター値に関する情報を含む信号との比較結果に応じて前記コモン電圧信号のセンター値を調整して出力する出力回路と、を含む、
電子機器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008215935A JP5137744B2 (ja) | 2007-08-30 | 2008-08-25 | 表示装置およびその駆動方法、電子機器 |
TW097132725A TWI480628B (zh) | 2007-08-30 | 2008-08-27 | 顯示裝置及其驅動方法,以及使用該顯示裝置之電子設備 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007224921 | 2007-08-30 | ||
JP2007224921 | 2007-08-30 | ||
JP2007303716 | 2007-11-22 | ||
JP2007303716 | 2007-11-22 | ||
JP2008215935A JP5137744B2 (ja) | 2007-08-30 | 2008-08-25 | 表示装置およびその駆動方法、電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009145866A JP2009145866A (ja) | 2009-07-02 |
JP5137744B2 true JP5137744B2 (ja) | 2013-02-06 |
Family
ID=40641439
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008215935A Expired - Fee Related JP5137744B2 (ja) | 2007-08-30 | 2008-08-25 | 表示装置およびその駆動方法、電子機器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7973782B2 (ja) |
JP (1) | JP5137744B2 (ja) |
KR (1) | KR101499481B1 (ja) |
CN (1) | CN101452688B (ja) |
TW (1) | TWI480628B (ja) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI390279B (zh) * | 2007-08-30 | 2013-03-21 | Japan Display West Inc | 顯示裝置及電子設備 |
TWI397262B (zh) * | 2008-09-18 | 2013-05-21 | Realtek Semiconductor Corp | 直流電位重建方法及裝置 |
TWI412855B (zh) | 2009-04-09 | 2013-10-21 | Wintek Corp | 液晶顯示裝置及其驅動方法 |
JP5306926B2 (ja) * | 2009-07-09 | 2013-10-02 | 株式会社ジャパンディスプレイウェスト | 液晶表示装置 |
TWI418882B (zh) * | 2009-09-10 | 2013-12-11 | Au Optronics Corp | 可切換共同電壓之液晶顯示器 |
CN101739978B (zh) * | 2009-11-27 | 2013-04-17 | 深圳创维-Rgb电子有限公司 | 自动校准液晶vcom电压值的装置及其方法 |
KR101094293B1 (ko) * | 2010-03-29 | 2011-12-19 | 삼성모바일디스플레이주식회사 | 액정 표시 장치 및 그 구동 방법 |
JP5189149B2 (ja) * | 2010-09-17 | 2013-04-24 | 奇美電子股▲ふん▼有限公司 | アクティブマトリクス型ディスプレイ装置及びこれを有する電子機器 |
KR101815068B1 (ko) * | 2011-02-25 | 2018-01-05 | 삼성디스플레이 주식회사 | 표시 패널의 구동 방법 및 이를 수행하는 표시 장치 |
JP5750952B2 (ja) * | 2011-03-15 | 2015-07-22 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の駆動方法、電気光学装置の制御装置および電子機器 |
WO2012147657A1 (ja) * | 2011-04-28 | 2012-11-01 | シャープ株式会社 | 半導体装置、アクティブマトリクス基板、及び表示装置 |
JP2013195869A (ja) * | 2012-03-22 | 2013-09-30 | Japan Display West Co Ltd | 液晶表示装置、液晶表示装置の駆動方法、及び、電子機器 |
CN103293798B (zh) | 2012-07-13 | 2017-08-25 | 上海天马微电子有限公司 | 阵列基板、液晶显示器及其控制方法 |
TWI466085B (zh) * | 2012-09-07 | 2014-12-21 | Innocom Tech Shenzhen Co Ltd | 顯示裝置及其畫素單元 |
CN103676368A (zh) * | 2012-09-07 | 2014-03-26 | 群康科技(深圳)有限公司 | 显示装置及其像素单元 |
TWI463459B (zh) * | 2012-09-27 | 2014-12-01 | E Ink Holdings Inc | 平面顯示器及其臨界電壓感測電路 |
WO2014084153A1 (en) * | 2012-11-28 | 2014-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
KR20160012309A (ko) | 2014-07-23 | 2016-02-03 | 삼성디스플레이 주식회사 | 표시 장치 및 그것의 구동 방법 |
TWI514343B (zh) | 2014-07-30 | 2015-12-21 | E Ink Holdings Inc | 背光顯示裝置 |
KR20160021942A (ko) * | 2014-08-18 | 2016-02-29 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 구동 방법 |
TWI557715B (zh) | 2015-05-14 | 2016-11-11 | 友達光電股份有限公司 | 顯示面板 |
TWI549113B (zh) | 2015-05-29 | 2016-09-11 | 鴻海精密工業股份有限公司 | 顯示裝置 |
TWI596595B (zh) | 2016-06-02 | 2017-08-21 | 凌巨科技股份有限公司 | 顯示裝置及其顯示面板的驅動方法 |
TWI618042B (zh) * | 2017-05-19 | 2018-03-11 | 友達光電股份有限公司 | 驅動電路及顯示面板 |
US20190088202A1 (en) * | 2017-09-15 | 2019-03-21 | HKC Corporation Limited | Display apparatus and driving method thereof |
TWI669696B (zh) * | 2018-02-09 | 2019-08-21 | 友達光電股份有限公司 | 像素偵測與校正電路、包含其之像素電路,以及像素偵測與校正方法 |
CN109597228B (zh) * | 2018-12-29 | 2020-09-08 | 武汉华星光电技术有限公司 | 一种面板检测方法 |
CN109859667B (zh) * | 2019-02-18 | 2022-03-01 | 北京京东方光电科技有限公司 | 显示设备的显示控制方法、装置及显示设备 |
DE102020120595A1 (de) * | 2019-09-16 | 2021-03-18 | Samsung Electronics Co., Ltd. | Bildsensor |
US11284026B2 (en) * | 2019-09-16 | 2022-03-22 | Samsung Electronics Co., Ltd. | Image sensor |
CN110767192B (zh) * | 2019-11-07 | 2021-12-28 | 京东方科技集团股份有限公司 | 显示模组的控制装置、控制方法及显示装置 |
KR20220009562A (ko) * | 2020-07-16 | 2022-01-25 | 엘지디스플레이 주식회사 | 표시장치와 이를 포함한 모바일 단말기 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0288011A3 (en) * | 1987-04-20 | 1991-02-20 | Hitachi, Ltd. | Liquid crystal display device and method of driving the same |
KR920007167B1 (ko) * | 1987-04-20 | 1992-08-27 | 가부시기가이샤 히다씨세이사구쇼 | 액정표시장치 및 그 구동방법 |
JP2568659B2 (ja) | 1988-12-12 | 1997-01-08 | 松下電器産業株式会社 | 表示装置の駆動方法 |
JPH0312633A (ja) * | 1989-06-12 | 1991-01-21 | Hitachi Ltd | 液晶表示装置 |
JPH056154A (ja) * | 1991-06-28 | 1993-01-14 | Asahi Glass Co Ltd | 画像表示装置 |
JPH05241125A (ja) * | 1992-02-28 | 1993-09-21 | Canon Inc | 液晶表示装置 |
JP3704911B2 (ja) | 1997-10-20 | 2005-10-12 | セイコーエプソン株式会社 | 駆動回路、表示装置および電子機器 |
JP2000298459A (ja) | 1999-04-15 | 2000-10-24 | Toshiba Corp | 信号線駆動回路、タイミング調整回路、および信号線駆動回路検査方法 |
US6864883B2 (en) * | 2001-08-24 | 2005-03-08 | Koninklijke Philips Electronics N.V. | Display device |
JP2003076339A (ja) * | 2001-09-03 | 2003-03-14 | Sharp Corp | アクティブマトリクス型液晶表示装置 |
JP2004226737A (ja) * | 2003-01-23 | 2004-08-12 | Toyota Industries Corp | 表示装置 |
JP2004264677A (ja) * | 2003-03-03 | 2004-09-24 | Hitachi Displays Ltd | 液晶表示装置 |
JP4338131B2 (ja) * | 2003-09-30 | 2009-10-07 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Tftアレイ、表示パネル、およびtftアレイの検査方法 |
JP4492480B2 (ja) * | 2005-08-05 | 2010-06-30 | ソニー株式会社 | 表示装置 |
JP4492491B2 (ja) * | 2005-08-29 | 2010-06-30 | ソニー株式会社 | 表示装置 |
TW200729139A (en) * | 2006-01-16 | 2007-08-01 | Au Optronics Corp | Driving method capable improving display uniformity |
-
2008
- 2008-08-25 JP JP2008215935A patent/JP5137744B2/ja not_active Expired - Fee Related
- 2008-08-27 TW TW097132725A patent/TWI480628B/zh not_active IP Right Cessation
- 2008-08-28 US US12/230,438 patent/US7973782B2/en active Active
- 2008-09-01 KR KR1020080085734A patent/KR101499481B1/ko not_active IP Right Cessation
- 2008-09-01 CN CN2008101911798A patent/CN101452688B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
KR101499481B1 (ko) | 2015-03-09 |
CN101452688B (zh) | 2011-12-21 |
US7973782B2 (en) | 2011-07-05 |
US20090128527A1 (en) | 2009-05-21 |
CN101452688A (zh) | 2009-06-10 |
JP2009145866A (ja) | 2009-07-02 |
TWI480628B (zh) | 2015-04-11 |
KR20090023311A (ko) | 2009-03-04 |
TW200923481A (en) | 2009-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5137744B2 (ja) | 表示装置およびその駆動方法、電子機器 | |
JP5072775B2 (ja) | 表示装置および電子機器 | |
JP5072489B2 (ja) | 表示装置およびその駆動方法、電子機器 | |
US8866717B2 (en) | Display device and drive method providing improved signal linearity | |
US7825885B2 (en) | Display device | |
JP4577143B2 (ja) | 表示装置 | |
US9466252B2 (en) | Partial scanning gate driver and liquid crystal display using the same | |
JP2010107732A (ja) | 液晶表示装置 | |
KR101413776B1 (ko) | 표시 장치 및 표시 방법 | |
JP4492491B2 (ja) | 表示装置 | |
US20080088563A1 (en) | Driving circuit having compensative unit and liquid crystal panel with same | |
JP4492483B2 (ja) | 液晶表示装置およびその駆動方法 | |
JP4492480B2 (ja) | 表示装置 | |
JP5111021B2 (ja) | 表示装置および電子機器 | |
US8018416B2 (en) | Driving circuit with output control circuit and liquid crystal display using same | |
JP2010176028A (ja) | 表示装置および電子機器 | |
JP2008233283A (ja) | 液晶表示装置およびその駆動方法 | |
JP5092375B2 (ja) | 液晶表示装置およびその駆動方法、ならびに液晶表示装置の調整方法 | |
JP2010175857A (ja) | 表示装置および電子機器 | |
KR20070017051A (ko) | 표시 장치 | |
JP2002333869A (ja) | 電気光学装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110609 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20120330 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120725 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120731 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120928 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121023 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121113 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5137744 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151122 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |