JP5306926B2 - 液晶表示装置 - Google Patents

Description

本発明は、アクティブマトリクス型の液晶表示装置に関する。

近年、液晶を用いた表示素子（液晶素子）を駆動することによって映像表示を行う液晶表示装置が広く活用されている。このような液晶表示装置では、ガラス等の基板間に封止した液晶層において、液晶分子の配列を変化させることにより光源からの光を透過、変調させて表示を行っている。

液晶表示装置では、アクティブマトリクス駆動が一般に用いられているが、この駆動方式では、液晶の劣化を抑制するために、１フレーム期間毎に液晶に印加する電圧の極性を反転させるフレーム反転駆動が行われる。また、液晶に印加する電圧の極性を反転させることに起因して、フレーム毎にフリッカが発生するのを抑制するために、１水平期間（１Ｈ）毎に液晶に印加する電圧の極性を反転させるライン反転駆動が行われる。さらに、画素電極に印加する信号電圧の振幅を小さくするために、共通電極に印加する電圧の極性を反転させるコモン反転駆動が行われる。

上述した従来の駆動方法は、例えば以下の特許文献１や特許文献２に記載されている。
特開平１１−２７１７８７号公報 特開２００１−１５９８７７号公報

昨今では、表示画像の高精細化と高輝度化が進み、いままで重視されていなかった問題が顕在化してきた。その中で特に問題となっているのが、表示のちらつき（フリッカ）と消費電力の増大である。フリッカの悪化の原因の１つとして、高精細化に伴う画素容量の微小化により、画素回路からリークする電流の影響が大きくなったことが挙げられる。また、その他の要因としては、高精細化に伴う開口率の低下による輝度低下を補うために、光源の輝度を大きくしたことが挙げられる。消費電力の増大は、上で述べたように、開口率の低下による輝度低下を補うために光源の輝度を大きくしたためである。

フリッカを抑制する方法としては、例えば、製造プロセスや液晶材料を改善することが考えられる。しかし、そのようにした場合には、製造コストが増加したり、試作期間が延びたりするなどの問題があった。そのため、従来では、コモン反転駆動において共通電極に印加する電圧の中心値（（上限値＋下限値）／２）を、フリッカが最も小さくなる値に調整していた。

しかし、フリッカが最も小さくなる値は、表示階調によって異なっている。これは、中間階調と高階調とにおいてフリッカの主因が異なっているからである。すなわち、中間階調においては、保持期間中のリーク電流がフリッカの主因となっており、他方、高階調においては、フレクソエレクトリック効果がフリッカの主因となっている。なお、フレクソエレクトリック効果とは、液晶分子の形状の非対称性により液晶分子に分子レベルで生じている分極が配向時に外部に表れる現象を指している。

従って、コモン反転駆動において共通電極に印加する電圧の中心値を、中間階調に適した値に調整した場合には高階調においてフリッカが大きくなり、高階調に適した値に調整した場合には中間階調においてフリッカが大きくなってしまう。このように、従来の調整方法では、全ての表示階調においてフリッカを抑制することは容易ではなかった。

本発明はかかる問題点に鑑みてなされたもので、その目的は、全ての表示階調においてフリッカを低減することの可能な液晶表示装置を提供することにある。

本発明の液晶表示装置は、画素アレイ部と、走査線駆動回路と、信号線駆動回路と、共通接続線駆動回路とを備えたものである。画素アレイ部は、行状に配置された複数の走査線と、列状に配置された複数の信号線と、各走査線と各信号線との交差部に対応して行列状に配置されると共に交差部に対応する走査線および信号線に接続された複数の画素回路とを有している。この画素アレイ部は、さらに、交差部に対応して行列状に配置されると共に交差部に対応する画素回路に接続された複数の液晶素子と、複数の液晶素子に行ごとに接続された複数の共通接続線とを有している。走査線駆動回路は、複数の走査線に選択パルスを順次印加して、複数の液晶素子を走査線単位で順次選択するようになっている。信号線駆動回路は、映像信号に対応する信号電圧を、極性が１フレーム期間ごとに反転するように各信号線に印加して、選択対象の液晶素子への書き込みを行うようになっている。共通接続線駆動回路は、選択対象の液晶素子への書き込みが行われている書き込み期間に、極性が信号線の極性と逆になる電圧を選択対象の液晶素子に対応する共通接続線に印加するようになっている。共通接続線駆動回路は、さらに、選択対象の液晶素子への書き込みが行われた後の保持期間に、書き込み期間に共通接続線に印加した電圧であって、その上限値、下限値、またはそれら上限値と下限値との中心値のいずれとも異なる１または複数の電圧を共通接続線に印加するようになっていて、画素アレイ部の各画素回路では、交差部においてそれぞれ信号線が直列に配置された複数のトランジスタを介して液晶素子と接続され、走査線がトランジスタの各ゲートと共通に接続されている。

本発明の液晶表示装置では、保持期間に、書き込み期間に共通接続線に印加した電圧の上限値と下限値との中心値とは異なる１または複数の電圧が共通接続線に印加される。これにより、保持期間に、上記中心値と等しい電圧が共通接続線に印加される場合と比べて、中間階調においてフリッカが最も小さくなる電圧値と、高階調においてフリッカが最も小さくなる電圧値とを近づけることが可能となる。

本発明の液晶表示装置によれば、中間階調においてフリッカが最も小さくなる電圧値と、高階調においてフリッカが最も小さくなる電圧値とを近づけることが可能である。これにより、全ての表示階調においてフリッカを低減することが可能となる。

本発明の第１の実施の形態に係る液晶表示装置の概略構成図である。 図１のサブピクセルの構成図である。 図１の液晶表示装置の動作の一例を表す波形図である。 図１の液晶表示装置の動作の一例を表す模式図である。 図４に続く動作を表す模式図である。 図５に続く動作を表す模式図である。 図１の液晶表示装置の動作の他の例を表す模式図である。 図１のサブピクセル内のリーク電流について説明するための概念図である。 図１のサブピクセル内のリーク電流について説明するための概念図である。 従来の液晶表示装置の動作の一例を表す波形図である。 図１０の液晶表示装置の液晶素子に印加される電圧を説明するための波形図である。 図１の液晶表示装置の液晶素子に印加される電圧を説明するための波形図である。 図８のリーク電流が生じているときに液晶素子に印加される電圧を説明するための波形図である。 図９のリーク電流が生じているときに液晶素子に印加される電圧を説明するための波形図である。 フリッカが最も小さくなる電圧値について説明するための概念図である。 本発明の第２の実施の形態に係る液晶表示装置の動作の一例を表す波形図である。 図１６の液晶表示装置の動作の一例を表す模式図である。 図１７に続く動作を表す模式図である。 図１８に続く動作を表す模式図である。 図１６の液晶表示装置の動作の他の例を表す模式図である。 図１６の波形図を状態図で表すものである。 図１６の液晶表示装置の動作の第１変形例を表す状態図である。 図１６の液晶表示装置の動作の第２変形例を表す状態図である。 図１６の液晶表示装置の動作の第３変形例を表す状態図である。 図１６の液晶表示装置の動作の第４変形例を表す状態図である。 図１６の液晶表示装置の動作の第５変形例を表す状態図である。 図１６の液晶表示装置の動作の第６変形例を表す状態図である。 図１６の液晶表示装置の動作の第７変形例を表す状態図である。 図１６の液晶表示装置の動作の第８変形例を表す波形図である。 図１６の液晶表示装置の動作の第９変形例を表す状態図である。 図３０の状態図を詳細に表すものである。 図１６の液晶表示装置の共通接続線駆動回路の一例を表す構成図である。 図１６の液晶表示装置の共通接続線駆動回路の第１変形例を表す構成図である。 図１６の液晶表示装置の共通接続線駆動回路の第２変形例を表す構成図である。 図１６の液晶表示装置の液晶素子に印加される電圧を説明するための波形図である。

以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。

１．第１の実施の形態(図１〜図１５)
・保持期間Ｔ_h中に共通接続線ＣＯＭに１種類の電圧を印加する例
２．第２の実施の形態（図１６〜図３５）
・保持期間Ｔ_h中に共通接続線ＣＯＭに複数種類の電圧を印加する例

＜第１の実施の形態＞
（概略構成）
図１は、本発明の第１の実施の形態に係る液晶表示装置１の概略構成を表したものである。この液晶表示装置１は、液晶表示パネル１０と、液晶表示パネル１０の背後に配置されたバックライト２０と、液晶表示パネル１０を駆動する駆動回路３０とを備えている。液晶表示パネル１０は、例えば、複数のサブピクセル１１Ｒ，１１Ｇ，１１Ｂがマトリクス状に配置された画素アレイ部１３を有している。本実施の形態では、例えば、互いに隣り合うサブピクセル１１Ｒ，１１Ｇ，１１Ｂが１つの画素１２を構成している。なお、以下では、サブピクセル１１Ｒ，１１Ｇ，１１Ｂの総称としてサブピクセル１１を適宜、用いるものとする。駆動回路３０は、例えば、映像信号処理回路３１、タイミング生成回路３２、信号線駆動回路３３、走査線駆動回路３４および共通接続線駆動回路３５を有している。

（画素アレイ部１３）
図２は、画素アレイ部１３内の回路構成の一例を表したものである。画素アレイ部１３は、例えば、図１、図２に示したように、行状に配置された複数の走査線ＷＳＬと、列状に配置された複数の信号線ＤＴＬとを有している。各走査線ＷＳＬと各信号線ＤＴＬとの交差部に対応して、複数のサブピクセル１１Ｒ，１１Ｇ，１１Ｂが行列状に配置されている。画素アレイ部１３は、さらに、列ごとのサブピクセル１１Ｒ，１１Ｇ，１１Ｂに対応して、複数の共通接続線ＣＯＭが１つずつ配置されている。

各サブピクセル１１は、例えば、図２に示したように、２つのトランジスタ１４，１５と、液晶素子１６とを有している。なお、２つのトランジスタ１４，１５が本発明の「画素回路」の一具体例に相当する。液晶素子１６は、例えば、駆動基板上に、共通電極、絶縁膜、画素電極、配向膜、液晶層、配向膜および透明基板を駆動基板側から順に有している。駆動基板は、例えば、ガラス基板上に、上記のトランジスタ１４、１５などが形成されたものである。共通電極は、１水平ライン（一の行）ごとに設けられた帯状の電極であり、１水平ラインに属する複数のサブピクセル１１に含まれる液晶素子１６に共通に用いられている。この共通電極が、例えば、上記の共通接続線ＣＯＭの一部を構成しており、共通接続線ＣＯＭと電気的に接続されている。絶縁膜は、共通電極と画素電極とを互いに絶縁分離するものであり、共通電極と画素電極との間に高さ方向の間隙を付与している。液晶層は、例えば、ＶＡ(Vertical Alignment)モードまたはＩＰＳ（In-Plane Switching）モードの液晶からなり、印加電圧により、バックライト２０からの射出光を透過または遮断する機能を有する。画素電極は、サブピクセル１１ごとの電極として機能するものであり、例えば、共通電極との非対向領域に配置されている。これにより、画素電極と共通電極との間に電圧が印加されると、液晶層内に横方向の電界が生じるようになっている。トランジスタ１４，１５は、例えば、電界効果型のＴＦＴ（Thin Film Transistor；薄膜トランジスタ）であり、チャネルを制御するゲートと、チャネル両端に設けられたソースおよびドレインとによって構成されている。トランジスタ１４，１５は、ｐ型トランジスタであってもよいし、ｎ型トランジスタであってもよい。

液晶素子１６の一端がトランジスタ１５のソースまたはドレインに接続されており、液晶素子１６の他端が共通接続線ＣＯＭに接続されている。トランジスタ１４，１５のゲートが走査線ＷＳＬに接続されており、トランジスタ１５のソースおよびドレインのうち液晶素子１６に未接続の方がトランジスタ１４のソースまたはドレインに接続されている。トランジスタ１４のソースおよびドレインのうちトランジスタ１５に未接続の方が信号線ＤＴＬに接続されている。ここで、１水平ラインに属する複数のサブピクセル１１では、例えば、トランジスタ１４，１５のゲートが共通の走査線ＷＳＬに接続されている。つまり、一の走査線ＷＳＬに接続された複数のサブピクセル１１は、一の走査線ＷＳＬに沿って一列に配置されている。

なお、図示しないが、１水平ラインにおいて、例えば、一のサブピクセル１１のトランジスタ１４，１５のゲートが各サブピクセル１１の両脇に設けられた２つの走査線ＷＳＬのうち一方の走査線ＷＳＬに接続されると共に、他のサブピクセル１１のトランジスタ１４，１５のゲートが各サブピクセル１１の両脇に設けられた２つの走査線ＷＳＬのうち他方の走査線ＷＳＬに接続されていてもよい。この場合に、一の走査線ＷＳＬに接続された複数のサブピクセル１１が、一の走査線ＷＳＬを挟んで互い違いに（ジグザグに）配置されていてもよい。この場合には、複数の液晶素子１６のうち一の走査線ＷＳＬによって選択される液晶素子１６は一の走査線ＷＳＬを挟んで互い違いに配置されていることになる。

（バックライト２０）
バックライト２０は、液晶表示パネル１０を背後から照明するものであり、例えば、導光板と、導光板の側面に配置された光源と、導光板の上面（光射出面）に配置された光学素子とを備えている。導光板は、光源からの光を導光板の上面に導くものであり、例えば、上面および下面の少なくとも一方の面に、所定のパターン化された形状を有しており、側面から入射した光を散乱し、均一化する機能を有している。光源は、線状光源であり、例えば、熱陰極管(ＨＣＦＬ；Hot Cathode Fluorescent Lamp)、冷陰極管（ＣＣＦＬ；Cold Cathode Fluorescent Lamp）、または複数の発光ダイオード（ＬＥＤ；Light Emitting Diode）を一列に配置したものなどからなる。光学素子は、例えば、拡散板、拡散シート、レンズフィルム、偏光分離シートなどを積層して構成されたものである。なお、バックライト２０は、光源の直上に拡散板や他の光学素子を備えた直下型であってもよい。

（駆動回路３０）
次に、画素アレイ部１３の周辺に設けられた駆動回路３０内の各回路について、図１を参照して説明する。

映像信号処理回路３１は、外部から入力されたデジタルの映像信号３０Ａを補正すると共に、補正した後の映像信号をアナログに変換して信号線駆動回路３３に出力するものである。タイミング生成回路３２は、信号線駆動回路３３、走査線駆動回路３４および共通接続線駆動回路３５が連動して動作するように制御するものである。タイミング生成回路３２は、例えば、外部から入力された同期信号３０Ｂに応じて（同期して）、これらの回路に対して制御信号３２Ａを出力するようになっている。

信号線駆動回路３３は、映像信号処理回路３１から入力されたアナログの映像信号（映像信号３０Ａに対応する信号電圧）を、各信号線ＤＴＬに印加して、選択対象のサブピクセル１１に書き込むものである。信号線駆動回路３３は、例えば、映像信号３０Ａに対応する信号電圧Ｖ_sigを出力することが可能となっている。信号線駆動回路３３は、例えば、後述の図３、図６、図７に示したように、極性が基準電圧Ｖ_refとの関係で１フレーム期間ごとに反転する信号電圧Ｖ_sigを各信号線ＤＴＬに印加して、選択対象のサブピクセル１１に書き込むフレーム反転駆動を行うことが可能となっている。フレーム反転駆動は、液晶素子１６の劣化を抑制するためのものであり、必要に応じて用いられる。さらに、信号線駆動回路３３は、例えば、後述の図３〜図６に示したように、極性が１Ｈ期間ごとに基準電圧Ｖ_refとの関係で反転する信号電圧Ｖ_sigを各信号線ＤＴＬに印加して、信号電圧Ｖ_sigに対応する電圧を選択対象のサブピクセル１１に書き込む１Ｈ反転駆動を行うことも可能となっている。１Ｈ反転駆動は、液晶素子１６に印加する電圧の極性を反転させることに起因して、フレーム毎にフリッカが発生するのを抑制するためのものであり、必要に応じて用いられる。ここで、基準電圧Ｖ_refは、例えば、０（ゼロ）ボルトとなっている。

走査線駆動回路３４は、制御信号３２Ａの入力に応じて（同期して）、複数の走査線に選択パルスを印加して、複数のサブピクセル１１を所望の単位で選択するものである。サブピクセル１１を選択する単位としては、例えば、１ライン、隣接する２ラインなど、必要に応じて種々の選択が可能である。また、ラインの選択は、順次選択であってもよいし、ランダム選択であってもよい。走査線駆動回路３４は、例えば、トランジスタ１５をオンさせるときに印加する電圧Ｖ_onと、トランジスタ１５をオフさせるときに印加する電圧Ｖ_offとを出力することが可能となっている。ここで、電圧Ｖ_onは、トランジスタ１５のオン電圧以上の値（一定値）となっている。電圧Ｖ_offは、トランジスタ１５のオン電圧よりも低い値（一定値）となっている。

次に、共通接続線駆動回路３５について説明する。図３は、液晶表示装置１の動作の一例を表すタイミングチャートである。図３には、ｎ−１フレーム期間、ｎフレーム期間およびｎ＋１フレーム期間における波形が示されている。なお、図３では、個々の走査線ＷＳＬ、共通接続線ＣＯＭおよびサブピクセル１１Ｒを区別するために、末尾に（ｉ）（１≦ｉ）が付されている。また、図３では、他のサブピクセル１１Ｇ，１１Ｂにおける信号波形が省略されている。

図４は、図３のｎ−１フレーム期間において、走査線ＷＳＬ（ｉ）にＶ_onを印加するタイミングでのサブピクセル１１の極性を模式的に表したものである。図５は、図３のｎ−１フレーム期間において、走査線ＷＳＬ（ｉ＋１）にＶ_onを印加するタイミングでのサブピクセル１１の極性を模式的に表したものである。図６は、図３のｎ−１フレーム期間において、サブピクセル１１Ｒ（ｉ−１）に対応する共通接続線ＣＯＭの電圧がＶ₁からＶ₂（後述）に変化した直後のサブピクセル１１の極性を模式的に表したものである。図７は、図３のｎフレーム期間において、サブピクセル１１Ｒ（ｉ−１）に対応する共通接続線ＣＯＭの電圧がＶ₁からＶ₂（後述）に変化した直後のサブピクセル１１の極性を模式的に表したものである。なお、図４〜図７には、信号線駆動回路３３が１Ｈ反転駆動を行うと共に、フレーム反転駆動を行っている場合のサブピクセル１１の極性が示されている。なお、図４、図５において、太枠で囲まれたサブピクセル１１は、走査線ＷＳＬ（ｉ）または走査線ＷＳＬ（ｉ＋１）によって選択されていることを意味している。また、図４〜図７において、細枠で囲まれたサブピクセル１１は、既に走査線ＷＳＬによる選択が終わっており、保持期間Ｔ_h中であることを意味している。また、図４、図５において、点線枠で囲まれたサブピクセル１１は、まだ走査線による選択がなされていないことを意味している。

ここで、上記の「サブピクセル１１の極性」とは、サブピクセル１１の電圧（図３中の破線）が、書込み期間Ｔ_w中の共通接続線ＣＯＭの電圧（Ｖ_L，Ｖ_H）（Ｖ_L＜Ｖ_H）との関係で、正であるか負であるかを意味するものである。例えば、図３に示したように、走査線ＷＳＬ（ｉ）にＶ_onが印加された時に、例えばサブピクセル１１Ｒ（１，ｉ）の電圧が電圧Ｖ_Hとの関係で負の電圧となっている。従って、この場合には、サブピクセル１１Ｒ（ｉ）が負の極性であると言う。一方、例えば、走査線ＷＳＬ（ｉ＋１）にＶ_onが印加された時に、サブピクセル１１Ｇ（ｉ＋１）に印加されている電圧は電圧Ｖ_Lとの関係で正の電圧となっている。従って、この場合には、サブピクセル１１Ｇ（ｉ＋１）が正の極性であると言う。

共通接続線駆動回路３５は、信号線駆動回路３３が１Ｈ反転駆動を行っている際に、共通電極（共通接続線ＣＯＭ）に供給する電圧の極性を所定のラインごとに反転させるコモン反転駆動を行うものである。具体的には、共通接続線駆動回路３５は、基準電圧Ｖ_refに対する極性が信号線ＤＴＬの、基準電圧Ｖ_refに対する極性と逆になる電圧を選択対象のサブピクセル１１に対応する共通接続線ＣＯＭに印加するようになっている。例えば、図３〜図６に示したように、共通接続線駆動回路３５は、信号線ＤＴＬの、基準電圧Ｖ_refに対する極性が正となっている場合には、基準電圧Ｖ_refに対する極性が負となる電圧Ｖ_Lを共通接続線ＣＯＭに印加するようになっている。また、例えば、図３〜図６に示したように、共通接続線駆動回路３５は、信号線ＤＴＬの、基準電圧Ｖ_refに対する極性が負となっている場合には、基準電圧Ｖ_refに対する極性が正となる電圧Ｖ_Hを共通接続線ＣＯＭに印加するようになっている。

また、共通接続線駆動回路３５は、保持期間Ｔ_h中に、共通電極（共通接続線ＣＯＭ）に、電圧の互いに異なる複数種類の電圧を印加するようになっている。例えば、図３〜図６に示したように、共通接続線駆動回路３５は、保持期間Ｔ_h中に、書込み期間Ｔ_wに共通接続線ＣＯＭに印加した電圧（Ｖ_L，Ｖ_H）の上限値（Ｖ_H）と下限値（Ｖ_H）との中心値（電圧Ｖ_cent）とは異なる１種類の電圧Ｖ₁を共通接続線ＣＯＭに印加するようになっている。電圧Ｖ₁は、電圧Ｖ_centよりも小さな電圧値であり、かつ下限値（Ｖ_L）よりも大きな電圧値である。

共通接続線駆動回路３５は、保持期間Ｔ_h中に、選択対象のサブピクセル１１に対応して配置された共通接続線ＣＯＭと、非選択対象のサブピクセル１１に対応して配置された複数の共通接続線ＣＯＭとを互いに電気的に分離する。例えば、図３、図５に示したように、共通接続線駆動回路３５は、保持期間Ｔ_h中に、電圧Ｖ_Lを印加している共通接続線ＣＯＭ（ｉ＋１）と、電圧Ｖ₁を印加している共通接続線ＣＯＭ（ｉ−２），ＣＯＭ（ｉ−１），ＣＯＭ（ｉ）とを互いに電気的に分離する。

さらに、本実施の形態では、共通接続線駆動回路３５は、図３、図６、図７に示したように、信号線駆動回路３３がフレーム反転駆動を行っている際に、共通電極（共通接続線ＣＯＭ）に供給する電圧の極性を１フレーム期間毎に反転させるコモン反転駆動を行うものでもある。例えば、図６、図７に示したように、共通接続線駆動回路３５は、ｎ−１フレーム期間が経過した時のサブピクセル１１の極性と、ｎフレーム期間が経過した時のサブピクセル１１の極性とが互いに逆になるように、１フレーム期間毎に、サブピクセル１１に印加する電圧の極性を反転させている。

次に、共通接続線駆動回路３５の内部構成について説明する。共通接続線駆動回路３５は、例えば、図４に示したように、共通接続線ＣＯＭに電気的に接続されたスイッチング素子３６を有している。スイッチング素子３６は、共通接続線ＣＯＭごとに一つずつ設けられており、例えば、２つの出力端子を有している。スイッチング素子３６の１つ目の出力端子は、配線３６Ａに接続されており、配線３６Ａを介してパルス発生装置３７の出力端子に接続されている。スイッチング素子３６の２つ目の出力端子は、配線３６Ｂに接続されている。配線３６Ｂは、例えば、図４に示したように、ロジック回路４１の出力端子に接続されている。パルス発生装置３７は、配線３６Ａに所定の電圧Ｖ_H，Ｖ_Lを周期的に出力するようになっている。ロジック回路４１は、配線３６Ｂに所定の電圧Ｖ₁を出力するようになっている。

共通接続線駆動回路３５は、走査線ＷＳＬにＶ_onが印加され、オンしている（選択対象の）サブピクセル１１からなる水平ラインに対応して配置された共通接続線ＣＯＭをパルス発生装置３７の出力端子に接続する。例えば、図４に示したように、共通接続線駆動回路３５は、選択対象のサブピクセル１１Ｒ（ｉ），１１Ｇ（ｉ），１１Ｂ（ｉ）からなる１つの行に対応して配置された共通接続線ＣＯＭ（ｉ）を、スイッチング素子３６および配線３６Ａを介してパルス発生装置３７の出力に接続して、その電圧をＶ_Hにする。また、例えば、図５に示したように、共通接続線駆動回路３５は、選択対象のサブピクセル１１Ｒ（ｉ＋１），１１Ｇ（ｉ＋１），１１Ｂ（ｉ＋１）からなる１つの行に対応して配置された共通接続線ＣＯＭ（ｉ＋１）を、スイッチング素子３６および配線３６Ａを介してパルス発生装置３７の出力に接続して、その電圧をＶ_Lにする。

また、共通接続線駆動回路３５は、走査線ＷＳＬに電圧Ｖoffが印加され、オフしている（非選択対象の）サブピクセル１１からなる複数の水平ラインに対応して配置された共通接続線ＣＯＭを配線３６Ｂに接続する。例えば、図３、図５に示したように、共通接続線駆動回路３５は、非選択対象のサブピクセル１１Ｒ（ｉ−２），１１Ｒ（ｉ−１），１１Ｒ（ｉ）からなる３つの行に対応して配置された共通接続線ＣＯＭ（ｉ−２），ＣＯＭ（ｉ−１），ＣＯＭ（ｉ）を、スイッチング素子３６を介して配線３６Ｂに接続して、その電圧をＶ1にする。

なお、共通接続線駆動回路３５は、図示しないが、ロジック回路４１の代わりに定電圧源３８を備えていてもよい。

次に、本実施の形態の液晶表示装置１の動作について説明する。

（書込み期間Ｔ_w）
各フレーム期間の前半である書込み期間Ｔ_wにおいて、走査線駆動回路３４によって複数の走査線ＷＳＬに所望の単位で電圧Ｖ_onが印加され、トランジスタ１４，１５がオンする。さらに、信号線駆動回路３３によって信号電圧Ｖ_sigが各信号線ＤＴＬに印加されると共に、共通接続線駆動回路３５によって電圧Ｖ_Lまたは電圧Ｖ_Hが選択対象のサブピクセル１１に対応する共通接続線ＣＯＭに印加される。

このとき、極性が１Ｈ期間ごと、かつ１フレーム期間ごとに基準電圧Ｖ_refとの関係で反転する信号電圧Ｖ_sigが信号線駆動回路３３によって各信号線ＤＴＬに印加される（１Ｈ反転駆動、フレーム反転駆動）。さらに、各フレーム期間の書込み期間Ｔ_wにおいて、基準電圧Ｖ_refに対する極性が信号線ＤＴＬの、基準電圧Ｖ_refに対する極性と逆になる電圧が共通接続線駆動回路３５によって選択対象のサブピクセル１１に対応する共通接続線ＣＯＭに印加される（コモン反転駆動）。これにより、書込み期間Ｔ_wにおいて、信号電圧Ｖ_sigに対応する電圧Ｖ_wが選択対象のサブピクセル１１に書き込まれる（図３参照）。ここで、本実施の形態では、電圧Ｖ_wの書込みに際して、１Ｈ反転駆動、フレーム反転駆動およびコモン反転駆動がなされている。これにより、サブピクセル１１に印加する信号電圧の振幅を小さくすることができ、消費電力を低く抑えることができる。

（保持期間Ｔ_h）
また、各フレーム期間の後半である保持期間Ｔ_hにおいて、走査線駆動回路３４によって非選択対象のサブピクセル１１に対応する走査線ＷＳＬに電圧Ｖ_offが印加され、トランジスタ１４，１５がオフする。これにより、書込み期間Ｔ_w中に書き込まれた電圧Ｖ_wが非選択対象のサブピクセル１１において保持される。その結果、電圧Ｖ_wに対応する輝度で各サブピクセル１１が点灯する。

ところで、保持期間Ｔ_hの電圧Ｖ_wを保持期間Ｔ_hの間ずっと一定を保つことは、原理上、容易ではない。例えば、Ｖ_Hフレーム期間においては、図２、図８（Ａ）に示したように、トランジスタ１４，１５がオフすると、トランジスタ１４とトランジスタ１５との接続点である中間ノードの電圧Ｖ_midが負の方向に引っ張られるカップリングを受ける。これにより、電圧Ｖ_midがトランジスタ１４，１５のオフ電圧に近い電圧となるので、液晶素子１６からトランジスタ１４，１５側に向かってリーク電流Ｉ₁が流れると共に、信号線ＤＴＬからトランジスタ１４，１５側に向かってリーク電流Ｉ₂が流れる。またＶ_Hフレーム期間の書き込み直後においては、図８（Ｂ）に示したように、液晶素子１６の電圧Ｖ_pixは、１Ｈごとに極性反転している信号線ＤＴＬの電圧の平均値（電圧Ｖ_sig-avg）よりも低いことから、信号線ＤＴＬからトランジスタ１４，１５側に向かってリーク電流Ｉ₃が流れる。なお、電圧Ｖ_sig-avgは、１Ｈごとに極性反転している信号線ＤＴＬの電圧の平均値である。

また、例えば、Ｖ_Lフレーム期間においては、図２、図９（Ａ）に示したように、トランジスタ１４，１５がオフすると、トランジスタ１４とトランジスタ１５との接続点である中間ノードの電圧Ｖ_midが負の方向に引っ張られるカップリングを受ける。これにより、電圧Ｖ_midがトランジスタ１４，１５のオフ電圧に近い電圧となるので、液晶素子１６からトランジスタ１４，１５側に向かってリーク電流Ｉ₁が流れると共に、信号線ＤＴＬからトランジスタ１４，１５側に向かってリーク電流Ｉ₂が流れる。またＶ_Lフレーム期間の書き込み直後においては、図９（Ｂ）に示したように、液晶素子１６の電圧Ｖ_pixは、１Ｈごとに極性反転している信号線ＤＴＬの電圧の平均値（電圧Ｖ_sig-avg）よりも高いことから、トランジスタ１４，１５側から信号線ＤＴＬに向かってリーク電流Ｉ₃が流れる。なお、電圧Ｖ_sig-avgは、１Ｈごとに極性反転している信号線ＤＴＬの電圧の平均値である。

従って、例えば、図１０に示したように、保持期間Ｔ_hにおいて、共通接続線駆動回路３５によって非選択対象のサブピクセル１１に対応する共通接続線ＣＯＭに電圧Ｖ_centが印加され続けた場合には、電圧Ｖ_pixは、図１１（Ａ），（Ｂ）に示したようになる。すなわち、Ｖ_Hフレーム期間においては、図１１（Ａ）に示したように、電圧Ｖ_pixは、保持期間Ｔ_hの前半において負の方向に変化し、その後、正の方向に変化する。このように、Ｖ_Hフレーム期間においては、保持期間Ｔ_hは、電圧Ｖ_pixが負の方向に変化する期間Ｔ_dを前半に有すると共に、電圧Ｖ_pixが正の方向に変化する期間Ｔ_uを後半に有している。一方、Ｖ_Lフレーム期間においては、図１１（Ｂ）に示したように、電圧Ｖ_pixは、保持期間Ｔ_hの前半・後半共に、負の方向に変化する。このように、Ｖ_Lフレーム期間においては、保持期間Ｔ_hは、電圧Ｖ_pixが負の方向に変化する期間Ｔ_dだけを有している。

なお、図１１（Ａ），（Ｂ）は、トランジスタ１４，１５がｎ型である場合の波形である。トランジスタ１４，１５がｐ型である場合には、保持期間Ｔ_hは、Ｖ_Hフレーム期間において、電圧Ｖ_pixが正の方向に変化する期間Ｔ_uだけを有しており、Ｖ_Lフレーム期間において、電圧Ｖ_pixが負の方向に変化する期間Ｔ_dと、電圧Ｖ_pixが正の方向に変化する期間Ｔ_uとを有している。

一方、本実施の形態では、例えば、図３に示したように、保持期間Ｔ_hにおいて、共通接続線駆動回路３５によって非選択対象のサブピクセル１１に対応する共通接続線ＣＯＭに電圧Ｖ₁（＜Ｖ_cent）が印加され続ける。これにより、電圧Ｖ_pixは、図１２（Ａ），（Ｂ）に示したようになる。すなわち、Ｖ_Hフレーム期間においては、図１２（Ａ）に示したように、電圧Ｖ_pixは、図１１（Ａ）と同様、保持期間Ｔ_hの前半において負の方向に変化し、その後、正の方向に変化する。このように、Ｖ_Hフレーム期間においては、保持期間Ｔ_hは、電圧Ｖ_pixが負の方向に変化する期間Ｔ_dを前半に有すると共に、電圧Ｖ_pixが正の方向に変化する期間Ｔ_uを後半に有している。なお、保持期間Ｔ_h中に液晶素子１６に印加される電圧Ｖ_wの大きさは、書込み期間Ｔ_w中に液晶素子１６に印加される電圧Ｖ_wの大きさと等しくなっている。一方、Ｖ_Lフレーム期間においても、図１２（Ｂ）に示したように、電圧Ｖ_pixは、図１１（Ｂ）と同様、保持期間Ｔ_hの前半・後半共に、負の方向に変化する。このように、Ｖ_Lフレーム期間においては、保持期間Ｔ_hは、電圧Ｖ_pixが負の方向に変化する期間Ｔ_dだけを有している。なお、この場合にも、保持期間Ｔ_h中に液晶素子１６に印加される電圧Ｖ_wの大きさは、書込み期間Ｔ_w中に液晶素子１６に印加される電圧Ｖ_wの大きさと等しくなっている。つまり、本実施の形態では、保持期間Ｔ_h中の共通接続線ＣＯＭの電圧を調整することで、液晶素子１６に印加される電圧Ｖ_wの大きさを変化させることなく、液晶素子１６に印加される電圧Ｖ_wの大きさを制御している。

次に、保持期間Ｔ_h中の共通接続線ＣＯＭの電圧を調整することによって得られる効果について説明する。上述したように、本実施の形態では、保持期間Ｔ_h中の共通接続線ＣＯＭの電圧を調整することで、液晶素子１６に印加される電圧Ｖ_wの大きさが制御されている。ここで、例えば、Ｖ_Hフレーム期間において、保持期間Ｔ_h中の共通接続線ＣＯＭの電圧が電圧Ｖ₁（＜Ｖ_cent）に調整されている。これにより、保持期間Ｔ_h中の共通接続線ＣＯＭの電圧が電圧Ｖ_centに調整されている場合と比べて、例えば図１２（Ａ）に示したように、液晶素子１６の電圧Ｖ_pixが小さくなる。その結果、リーク電流Ｉ₁が小さくなるので、例えば図１３に示したように、液晶素子１６の電圧Ｖ_pixが、保持期間Ｔ_h中の共通接続線ＣＯＭの電圧が電圧Ｖ_centに調整されている場合と比べて大きくなる。

また、例えば、Ｖ_Lフレーム期間において、保持期間Ｔ_h中の共通接続線ＣＯＭの電圧が電圧Ｖ₁に調整されている。これにより、保持期間Ｔ_h中の共通接続線ＣＯＭの電圧が電圧Ｖ_centに調整されている場合と比べて、例えば図１２(Ｂ)に示したように、液晶素子１６の電圧Ｖ_pixが小さくなる。その結果、リーク電流Ｉ₁が小さくなるので、例えば図１４に示したように、液晶素子１６の電圧Ｖ_pixが、保持期間Ｔ_h中の共通接続線ＣＯＭの電圧が電圧Ｖ_centに調整されている場合と比べて大きくなる。

このように、本実施の形態では、保持期間Ｔ_h中の共通接続線ＣＯＭの電圧が電圧Ｖ_centよりも小さな電圧Ｖ₁に調整されている。これにより、保持期間Ｔ_hにおいてフリッカが最も小さくなる電圧値（最適値Ｖ_best）が上昇する（図１３、図１４参照）。ここで、最適値Ｖ_bestは、図１５に示したように、中間階調における最適値となっている。保持期間Ｔ_h中の共通接続線ＣＯＭの電圧が電圧Ｖ_centに調整されているときの最適値Ｖ_best-1は、高階調時の最適値から遠く離れた値となっている。一方、保持期間Ｔ_h中の共通接続線ＣＯＭの電圧が電圧Ｖ₁に調整されているときの最適値Ｖ_best-2は、高階調時の最適値に近い値となっている。従って、書込み期間Ｔ_wにおいて共通接続線ＣＯＭに印加される電圧の中心値（（上限値（電圧Ｖ_H）＋下限値（電圧Ｖ_L）／２）を最適値Ｖ_best-2とすることにより、全ての表示階調においてフリッカを低減することができる。

そこで、本実施の形態では、液晶表示装置１の生産時（出荷時）に、書込み期間Ｔ_wにおいて共通接続線ＣＯＭに印加される電圧の中心値（（上限値（電圧Ｖ_H）＋下限値（電圧Ｖ_L）／２）が最適値Ｖ_best-2となるように、電圧Ｖ_H，Ｖ_Lの値が調整される。このように、本実施の形態の液晶表示装置１では、保持期間Ｔ_h中の共通接続線ＣＯＭの電圧が電圧Ｖ_centよりも小さな電圧Ｖ₁に調整されていることにより、従来では調整の難しかった全階調におけるフリッカの調整を容易に行うことができる。これにより、高階調時のフリッカによる焼き付きを低減することもできる。

＜第２の実施の形態＞
次に、本発明の第２の実施の形態に係る液晶表示装置について説明する。本実施の形態の液晶表示装置は、共通接続線駆動回路３５が保持期間Ｔ_h中に共通接続線ＣＯＭに、電圧の互いに異なる複数種類の電圧を印加するようになっている点で、上記実施の形態の液晶表示装置１の構成と相違する。そこで、以下では、上記実施の形態と共通の内容についての説明を省略し、上記実施の形態との相違点についての説明を主に行うものとする。

図１６は、本実施の形態の液晶表示装置の動作の一例を表すタイミングチャートである。図１６には、ｎ−１フレーム期間、ｎフレーム期間およびｎ＋１フレーム期間における波形が示されている。

共通接続線駆動回路３５は、保持期間Ｔ_h中に、共通接続線ＣＯＭに、電圧の互いに異なる複数種類の電圧を印加するようになっている。例えば、図１６〜図1８に示したように、共通接続線駆動回路３５は、保持期間Ｔ_h中に、２種類の電圧Ｖ₁，Ｖ₂（Ｖ₁＞Ｖ₂）を順次印加するようになっている。ここで、電圧Ｖ₁，Ｖ₂は、上記実施の形態の電圧Ｖ₁と同様、書込み期間Ｔ_wに共通接続線ＣＯＭに印加した電圧（Ｖ_L，Ｖ_H）の上限値（Ｖ_H）と下限値（Ｖ_H）との中心値（電圧Ｖ_cent）とは異なる電圧値である。また、電圧Ｖ₁，Ｖ₂は、上記実施の形態の電圧Ｖ₁と同様、電圧Ｖ_centよりも小さな電圧値であり、かつ下限値（Ｖ_H）よりも大きな電圧値である。

共通接続線駆動回路３５は、保持期間Ｔ_h中に、互いに等しい電圧が印加される共通接続線ＣＯＭ同士を互いに電気的に接続する。例えば、図１６、図１８に示したように、共通接続線駆動回路３５は、保持期間Ｔ_h中に、非選択対象のサブピクセル１１に対応して配置された複数の共通接続線ＣＯＭのうち電圧Ｖ₁を印加している共通接続線ＣＯＭ（ｉ），ＣＯＭ（ｉ＋１）を互いに電気的に接続する。また、例えば、図１６、図１８に示したように、共通接続線駆動回路３５は、保持期間Ｔ_h中に、非選択対象のサブピクセル１１に対応して配置された複数の共通接続線ＣＯＭのうち電圧Ｖ₂を印加している共通接続線ＣＯＭ（ｉ−２），ＣＯＭ（ｉ−１）を互いに電気的に接続する。なお、電圧Ｖ₁と電圧Ｖ₂とが大きく違わないことが好ましい。

なお、共通接続線駆動回路３５は、保持期間Ｔ_h中に、選択対象のサブピクセル１１に対応して配置された共通接続線ＣＯＭと、非選択対象のサブピクセル１１に対応して配置された複数の共通接続線ＣＯＭとを互いに電気的に分離する。例えば、図１６、図１８に示したように、共通接続線駆動回路３５は、保持期間Ｔ_h中に、電圧Ｖ_Lを印加している共通接続線ＣＯＭ（ｉ＋１）と、電圧Ｖ₁を印加している共通接続線ＣＯＭ（ｉ−２），ＣＯＭ（ｉ−１），ＣＯＭ（ｉ）とを互いに電気的に分離する。また、共通接続線駆動回路３５は、保持期間Ｔ_h中に、非選択対象のサブピクセル１１に対応して配置された複数の共通接続線ＣＯＭのうち互いに異なる電圧を印加している共通接続線ＣＯＭ同士も互いに電気的に分離する。例えば、図１６、図１８に示したように、共通接続線駆動回路３５は、保持期間Ｔ_h中に、電圧Ｖ₁を印加している共通接続線ＣＯＭ（ｉ），ＣＯＭ（ｉ＋１）と、電圧Ｖ₂を印加している共通接続線ＣＯＭ（ｉ−２），ＣＯＭ（ｉ−１）とを互いに電気的に分離する。

さらに、本実施の形態では、共通接続線駆動回路３５は、図１６、図１８、図２０に示したように、信号線駆動回路３３がフレーム反転駆動を行っている際に、共通電極（共通接続線ＣＯＭ）に供給する電圧の極性を１フレーム期間毎に反転させるコモン反転駆動を行うものでもある。例えば、図１９、図２０に示したように、共通接続線駆動回路３５は、ｎ−１フレーム期間が経過した時のサブピクセル１１の極性と、ｎフレーム期間が経過した時のサブピクセル１１の極性とが互いに逆になるように、１フレーム期間毎に、サブピクセル１１に印加する電圧の極性を反転させている。

ここで、保持期間Ｔ_h中の電圧の種類は、各フレーム期間で同一であることが好ましい。例えば、図１６に示したように、書込み期間Ｔ_wにＶ_Hが印加されたフレーム期間（Ｖ_Hフレーム期間）と、書込み期間Ｔ_wにＶ_Lが印加されたフレーム期間（Ｖ_Lフレーム期間）とにおいて、保持期間Ｔ_h中の電圧の種類が互いに同一となっていることが好ましい。保持期間Ｔ_h中の電圧の数は、図２１に示したように２つであってもよいし、図２２に示したように３つ以上であってもよい。なお、図２１は、図１６の波形図を状態図として表したものである。図２２は、図２１と同様、波形図を状態図として表したものである。

保持期間Ｔ_h中の電圧の種類は、全てのフレーム期間で同一でなくてもよい。例えば、Ｖ_Hフレーム期間とＶ_Lフレーム期間とにおいて、電圧の種類が互いに異なっていてもよい。具体的には、図２３に示したように、保持期間Ｔ_h中に２種類の電圧が順次印加されており、Ｖ_Hフレーム期間の保持期間Ｔ_hの２番目の電圧Ｖ_Bと、Ｖ_Lフレーム期間の保持期間Ｔ_hの２番目の電圧Ｖ_Aとが互いに異なっていてもよい。このとき、Ｖ_Hフレーム期間の保持期間Ｔ_hの１番目の電圧Ｖ₁と、Ｖ_Lフレーム期間の保持期間Ｔ_hの１番目の電圧Ｖ₁とが、互いに等しくなっていてもよいし、互いに異なっていてもよい。

また、保持期間Ｔ_h中の電圧の数が、全てのフレーム期間で同一でなくてもよい。例えば、トランジスタ１４，１５がｐ型トランジスタである場合には、図２４に示したように、Ｖ_Hフレーム期間の保持期間Ｔ_h中に２種類の電圧（Ｖ₁，Ｖ₂）が順次印加されており、Ｖ_Lフレーム期間の保持期間Ｔ_h中に１種類の電圧（Ｖ₁）が印加されていてもよい。このとき、Ｖ_Lフレーム期間の保持期間Ｔ_h中に印加される電圧が、Ｖ_Hフレーム期間の保持期間Ｔ_h中の１番目の電圧と等しくなっていてもよい。また、例えば、トランジスタ１４，１５がｎ型トランジスタである場合には、図２５に示したように、Ｖ_Hフレーム期間の保持期間Ｔ_h中に１種類の電圧（Ｖ₁）が印加されており、Ｖ_Lフレーム期間の保持期間Ｔ_h中に２種類の電圧（Ｖ₁，Ｖ₂）が順次印加されていてもよい。このとき、Ｖ_hフレーム期間の保持期間Ｔ_h中に印加される電圧（Ｖ₁）が、Ｖ_Hフレーム期間の保持期間Ｔ_L中の１番目の電圧（Ｖ₁）と等しくなっていてもよい。

また、保持期間Ｔ_h中の電圧が複数ある場合に、保持期間Ｔ_hの当初において、書込み期間Ｔ_w中に印加される電圧（Ｖ_H，Ｖ_L）と等しい電圧がＡＣ的に（交互に）印加されていてもよい。例えば、図２６に示したように、Ｖ_Hフレーム期間では保持期間Ｔ_hの当初において、電圧がＶ_H、Ｖ_L、Ｖ_H、Ｖ_L……と順次印加され、Ｖ_Lフレーム期間では保持期間Ｔ_hの当初において、電圧がＶ_L、Ｖ_H、Ｖ_L、Ｖ_H、……と順次印加されていてもよい。

また、保持期間Ｔ_h中の電圧が複数ある場合に、保持期間Ｔ_h中の電圧を印加するタイミングは、例えば図１６に示したように１フィールド期間内で１ラインごとに１Ｈずれていてもよい。また、保持期間Ｔ_h中の電圧が複数ある場合に、保持期間Ｔ_h中の電圧を印加するタイミングが、例えば図２７に示したように１フィールド期間内でｋライン（ｋは正の整数）ごとに同期していてもよい。このとき、走査タイミングは、ｋラインごとに１Ｈ×ｋだけずれていることが好ましい。また、共通接続線駆動回路３５が、所定のフレーム期間内の保持期間Ｔ_hにおいて種類の互いに等しい電圧（Ｖ₂）を複数の共通接続線ＣＯＭに所望の単位ごとに（ｋラインごとに）、１Ｈ×ｋずつずらして順次印加することが好ましい。また、保持期間Ｔ_h中の電圧を印加するタイミングをｋラインごとに同期させる場合には、Ｖ_Hフレーム期間では保持期間Ｔ_h中の１番目の電圧をＶ_Hとし、Ｖ_Lフレーム期間では保持期間Ｔ_h中の１番目の電圧をＶ_Lとすることが好ましい。

また、特に自然画では、保持期間Ｔ_h中の電圧が複数ある場合に、一の電圧がフローティング電圧であってもよい。これは、自然画では、一の電圧がフローティング電圧となっていても、画質の劣化が視認されにくいからである。例えば、図２８に示したように、保持期間Ｔ_h中の１番目の電圧がフローティング電圧となっていてもよい。ただし、この場合には、共通接続線ＣＯＭが他の配線（例えば信号線ＤＴＬ）からのカップリングを受けやすくなるので、例えば、図２９に示したように、共通接続線ＣＯＭの電圧がカップリングに起因して波打つ。このとき、後述するように、フローティングされている共通接続線ＣＯＭ同士が共通接続線駆動回路３５によって互いに接続される。これにより、ある共通接続線ＣＯＭをフローティングすることにより、その共通接続線ＣＯＭがフローティングとなる直前に保持していた電荷が、既にフローティングされている他の共通接続線ＣＯＭに分配される。その結果、フローティングされている共通接続線ＣＯＭの電圧が波打ちながら、所定の電圧（例えば上述の電圧Ｖ₁と同等の電圧）に収束していく。

また、例えば、保持期間Ｔ_h中の前半において、所定の電圧Ｖ₁と、フローティング電圧とが共通接続線ＣＯＭに交互に印加されていてもよい。例えば、図３０、図３１に示したように、１Ｈ期間において、映像信号処理回路３１から映像信号３０Ａに対応する信号電圧が信号線ＤＴＬ（ｉ）に印加されているＯＮ期間（またはＯＮ期間を含む期間）の電圧がフローティング電圧となっており、それ以外の期間の電圧がＶ₁となっていてもよい。なお、ＯＮ期間には、プリチャージ電圧が信号線ＤＴＬ（ｉ）に印加されている期間が含まれていてもよい。

次に、共通接続線駆動回路３５の内部構成について説明する。なお、以下では、保持期間Ｔ_h中の電圧の種類が２種類となっている場合の内部構成の一例について説明する。

共通接続線駆動回路３５は、例えば、図１７に示したように、共通接続線ＣＯＭに電気的に接続されたスイッチング素子３６を有している。スイッチング素子３６は、共通接続線ＣＯＭごとに一つずつ設けられており、例えば、３つの出力端子を有している。スイッチング素子３６の１つ目の出力端子は、配線３６Ａに接続されており、配線３６Ａを介してパルス発生装置３７の出力端子に接続されている。スイッチング素子３６の２つ目の出力端子は、配線３６Ｂに接続されている。配線３６Ｂは、例えば、図１７に示したように、定電圧源３８の出力端子に接続されている。定電圧源３８は、配線３６Ｂに所定の電圧Ｖ₁を出力するようになっている。スイッチング素子３６の３つ目の出力端子は、配線３６Ｃに接続されている。配線３６Ｃは、例えば、図１７に示したように、定電圧源３９の出力端子に接続されている。定電圧源３９は、配線３６Ｃに所定の電圧Ｖ₂（＜Ｖ₁）を出力するようになっている。

共通接続線駆動回路３５は、走査線ＷＳＬにＶ_onが印加され、オンしている（選択対象の）サブピクセル１１からなる水平ラインに対応して配置された共通接続線ＣＯＭをパルス発生装置３７の出力端子に接続する。例えば、図１７に示したように、共通接続線駆動回路３５は、選択対象のサブピクセル１１Ｒ（ｉ），１１Ｇ（ｉ），１１Ｂ（ｉ）からなる１つの行に対応して配置された共通接続線ＣＯＭ（ｉ）を、スイッチング素子３６および配線３６Ａを介してパルス発生装置３７の出力に接続して、その電圧をＶ_Hにする。また、例えば、図１８に示したように、共通接続線駆動回路３５は、選択対象のサブピクセル１１Ｒ（ｉ＋１），１１Ｇ（ｉ＋１），１１Ｂ（ｉ＋１）からなる１つの行に対応して配置された共通接続線ＣＯＭ（ｉ＋１）を、スイッチング素子３６および配線３６Ａを介してパルス発生装置３７の出力に接続して、その電圧をＶ_Lにする。

また、共通接続線駆動回路３５は、走査線ＷＳＬに電圧Ｖ_offが印加され、オフしている（非選択対象の）サブピクセル１１からなる複数の水平ラインのうち、非選択の時間が所定の時間を経過していない水平ラインに対応して配置された共通接続線ＣＯＭを、非選択の時間が所定の時間を経過するまで配線３６Ｂに接続する。例えば、図１６、図１８に示したように、共通接続線駆動回路３５は、非選択対象のサブピクセル１１Ｒ（ｉ−２），１１Ｒ（ｉ−１），１１Ｒ（ｉ）からなる３つの行に対応して配置された共通接続線ＣＯＭ（ｉ−２），ＣＯＭ（ｉ−１），ＣＯＭ（ｉ）を、スイッチング素子３６を介して配線３６Ｂに接続して、その電圧をＶ₁する。

さらに、共通接続線駆動回路３５は、走査線ＷＳＬに電圧Ｖ_offが印加され、オフしている（非選択対象の）サブピクセル１１からなる複数の水平ラインのうち、非選択の時間が所定の時間を経過した水平ラインに対応して配置された共通接続線ＣＯＭを配線３６Ｃに接続する。例えば、図１６、図１９に示したように、共通接続線駆動回路３５は、非選択対象のサブピクセル１１Ｒ（ｉ−２），１１Ｒ（ｉ−１）からなる２つの行に対応して配置された共通接続線ＣＯＭ（ｉ−２），ＣＯＭ（ｉ−１）を、スイッチング素子３６を介して配線３６Ｃに接続して、その電圧をＶ₂する。

なお、保持期間Ｔ_h中の電圧の種類が３種類以上となっている場合には、図示しないが、共通接続線駆動回路３５が、例えば、以下のような構成となっていればよい。すなわち、共通接続線駆動回路３５が、例えば、スイッチング素子３６と、パルス発生装置３７と、３種類以上の定電圧回路と、パルス発生装置３７に接続された配線３６Ａと、各定電圧回路に接続された配線とを備えていればよい。

また、共通接続線駆動回路３５は、定電圧源３８，３９の代わりに、ロジック回路を備えていてもよい。例えば、図３２に示したように、共通接続線駆動回路３５は、定電圧源３８の代わりに、ロジック回路４１を備えていてもよい。また、図示しないが、共通接続線駆動回路３５が、共通接続線ＣＯＭの他端に、さらにもう１つ設けられていてもよい。

また、保持期間Ｔ_h中の電圧が複数ある場合に、そのうちの１つの電圧がフローティング電圧となっているときには、例えば、共通接続線駆動回路３５が、以下のような構成となっていればよい。すなわち、共通接続線駆動回路３５が、例えば、図３３に示したように、スイッチング素子３６と、パルス発生装置３７と、定電圧源３９と、パルス発生装置３７に接続された配線３６Ａと、フローティング状態となっている配線３６Ｂと、定電圧源３９に接続された配線３６Ｃとを備えていればよい。また、例えば、図３４に示したように、共通接続線駆動回路３５が、フローティング状態となっている配線３６Ｂとグラウンドとの間に高抵抗Ｒを備えていてもよい。このような場合には、配線３６Ｂを実質的にフローティングとみなすことが可能である。

次に、本実施の形態の液晶表示装置の動作について説明する。なお、以下では、保持期間Ｔ_h中の電圧の種類が２種類となっている場合の動作について説明する。

（書込み期間Ｔ_w）
各フレーム期間の前半である書込み期間Ｔ_wにおいて、走査線駆動回路３４によって複数の走査線ＷＳＬに所望の単位で電圧Ｖ_onが印加され、トランジスタ１４，１５がオンする。さらに、信号線駆動回路３３によって信号電圧Ｖ_sigが各信号線ＤＴＬに印加されると共に、共通接続線駆動回路３５によって電圧Ｖ_Lまたは電圧Ｖ_Hが選択対象のサブピクセル１１に対応する共通接続線ＣＯＭに印加される。

このとき、極性が１Ｈ期間ごと、かつ１フレーム期間ごとに基準電圧Ｖ_refとの関係で反転する信号電圧Ｖ_sigが信号線駆動回路３３によって各信号線ＤＴＬに印加される（１Ｈ反転駆動、フレーム反転駆動）。さらに、各フレーム期間の書込み期間Ｔ_wにおいて、基準電圧Ｖ_refに対する極性が信号線ＤＴＬの、基準電圧Ｖ_refに対する極性と逆になる電圧が共通接続線駆動回路３５によって選択対象のサブピクセル１１に対応する共通接続線ＣＯＭに印加される（コモン反転駆動）。これにより、書込み期間Ｔ_wにおいて、信号電圧Ｖ_sigに対応する電圧Ｖ_wが選択対象のサブピクセル１１に書き込まれる（図１６参照）。ここで、本実施の形態では、電圧Ｖ_wの書込みに際して、１Ｈ反転駆動、フレーム反転駆動およびコモン反転駆動がなされている。これにより、サブピクセル１１に印加する信号電圧の振幅を小さくすることができ、消費電力を低く抑えることができる。

（保持期間Ｔ_h）
また、各フレーム期間の後半である保持期間Ｔ_hにおいて、走査線駆動回路３４によって非選択対象のサブピクセル１１に対応する走査線ＷＳＬに電圧Ｖ_offが印加され、トランジスタ１４，１５がオフする。これにより、書込み期間Ｔ_w中に書き込まれた電圧Ｖ_wが非選択対象のサブピクセル１１において保持される。その結果、電圧Ｖ_wに対応する輝度で各サブピクセル１１が点灯する。

ところで、保持期間Ｔ_hの電圧Ｖ_wを保持期間Ｔ_hの間ずっと一定を保つことは、原理上、容易ではない。例えば、Ｖ_Hフレーム期間においては、図２、図８に示したように、トランジスタ１４，１５がオフすると、トランジスタ１４とトランジスタ１５との接続点である中間ノードの電圧Ｖ_midが負の方向に引っ張られるカップリングを受ける。これにより、電圧Ｖ_midがトランジスタ１４，１５のオフ電圧に近い電圧となるので、液晶素子１６からトランジスタ１４，１５側に向かってリーク電流Ｉ₁が流れる。またＶ_Hフレーム期間の書き込み直後においては、液晶素子１６の電圧Ｖ_pixは、１Ｈごとに極性反転している信号線ＤＴＬの電圧の平均値（電圧Ｖ_sig-avg）よりも低いことから、信号線ＤＴＬからトランジスタ１４，１５側に向かってリーク電流Ｉ₂が流れる。なお、電圧Ｖ_sig-avgは、１Ｈごとに極性反転している信号線ＤＴＬの電圧の平均値である。

また、例えば、Ｖ_Lフレーム期間においては、図２、図９に示したように、トランジスタ１４，１５がオフすると、トランジスタ１４とトランジスタ１５との接続点である中間ノードの電圧Ｖ_midが負の方向に引っ張られるカップリングを受ける。これにより、電圧Ｖ_midがトランジスタ１４，１５のオフ電圧に近い電圧となるので、液晶素子１６からトランジスタ１４，１５側に向かってリーク電流Ｉ₁が流れる。またＶ_Lフレーム期間の書き込み直後においては、液晶素子１６の電圧Ｖ_pixは、１Ｈごとに極性反転している信号線ＤＴＬの電圧の平均値（電圧Ｖ_sig-avg）よりも高いことから、トランジスタ１４，１５側から信号線ＤＴＬに向かってリーク電流Ｉ₂が流れる。なお、電圧Ｖ_sig-avgは、１Ｈごとに極性反転している信号線ＤＴＬの電圧の平均値である。

従って、例えば、図１２に示したように、保持期間Ｔ_hにおいて、共通接続線駆動回路３５によって非選択対象のサブピクセル１１に対応する共通接続線ＣＯＭに一定の電圧が印加され続けた場合には、電圧Ｖ_pixは、図１２（Ａ），（Ｂ）に示したようになる。すなわち、Ｖ_Hフレーム期間においては、図１２（Ａ）に示したように、電圧Ｖ_pixは、保持期間Ｔ_hの前半において負の方向に変化し、その後、正の方向に変化する。このように、Ｖ_Hフレーム期間においては、保持期間Ｔ_hは、電圧Ｖ_pixが負の方向に変化する期間Ｔ_dを前半に有すると共に、電圧Ｖ_pixが正の方向に変化する期間Ｔ_uを後半に有している。一方、Ｖ_Lフレーム期間においては、図１２（Ｂ）に示したように、電圧Ｖ_pixは、保持期間Ｔ_hの前半・後半共に、負の方向に変化する。このように、Ｖ_Lフレーム期間においては、保持期間Ｔ_hは、電圧Ｖ_pixが負の方向に変化する期間Ｔ_dだけしか有していない。これは、共通接続線ＣＯＭの電圧Ｖ₁の値を調整する際に、Ｖ_Lフレーム期間の保持期間Ｔ_hの前半と後半とにおいて、書き込まれた電圧Ｖ_wの平均値（液晶素子１６に印加された電圧の平均値）を完全に等しくすることが容易ではないことを意味している。

なお、図１２（Ａ），（Ｂ）は、トランジスタ１４，１５がｎ型である場合の波形である。トランジスタ１４，１５がｐ型である場合には、保持期間Ｔ_hは、Ｖ_Hフレーム期間において、電圧Ｖ_pixが正の方向に変化する期間Ｔ_uだけしか有しておらず、Ｖ_Lフレーム期間において、電圧Ｖ_pixが負の方向に変化する期間Ｔ_dと、電圧Ｖ_pixが正の方向に変化する期間Ｔ_uとを有している。

一方、本実施の形態では、例えば、図１６に示したように、保持期間Ｔ_hにおいて、共通接続線駆動回路３５によって非選択対象のサブピクセル１１に対応する共通接続線ＣＯＭに複数種類（２種類）の電圧が印加される。これにより、電圧Ｖ_pixは、図３５（Ａ），（Ｂ）に示したようになる。すなわち、Ｖ_Hフレーム期間においては、図３５（Ａ）に示したように、電圧Ｖ_pixは、保持期間Ｔ_hの前半において負の方向に変化し、その後、正の方向に変化する。このように、Ｖ_Hフレーム期間においては、保持期間Ｔ_hは、電圧Ｖ_pixが負の方向に変化する期間Ｔ_dを前半に有すると共に、電圧Ｖ_pixが正の方向に変化する期間Ｔ_uを後半に有している。Ｖ_Lフレーム期間においても、図３５（Ｂ）に示したように、電圧Ｖ_pixは、保持期間Ｔ_hの前半において負の方向に変化し、その後、正の方向に変化する。このように、Ｖ_Lフレーム期間においても、保持期間Ｔ_hは、電圧Ｖ_pixが負の方向に変化する期間Ｔ_dを前半に有すると共に、電圧Ｖ_pixが正の方向に変化する期間Ｔ_uを後半に有している。従って、本実施の形態では、共通接続線ＣＯＭの電圧Ｖ₁，Ｖ₂の値を調整したり、印加期間（Ｔ_h1，Ｔ_h2）の長さを調整したりすることにより、Ｖ_Hフレーム期間およびＶ_Lフレーム期間の双方の保持期間Ｔ_hの前半と後半とにおいて、書き込まれた電圧Ｖ_wの平均値（液晶素子１６に印加される電圧の平均値）を完全にもしくはほぼ等しくすることができる。

言い換えると、本実施の形態では、各フレーム期間内の保持期間Ｔ_hにおいて一の液晶素子１６の電圧が下降する期間（Ｔ_d）と上昇する期間（Ｔ_u）とを有するように、サブピクセル１１が駆動される。さらに、一の種類の電圧（Ｖ₁）が印加されている期間（Ｔ_h1）と他の種類の電圧（Ｖ₂）が印加されている期間（Ｔ_h2）とにおいて、液晶素子１６に印加される電圧の平均値が互いに等しくなるように、複数種類（２種類）の電圧が複数の共通接続線ＣＯＭに印加される。

これにより、期間Ｔ_h1と期間Ｔ_h2とにおいて、サブピクセル１１の輝度を等しくすることができる。その結果、フリッカを低減することが可能となる。ところで、本実施の形態では、各フレーム期間の長さを従来の長さよりも短くする（つまりフレーム周波数を上げる）必要はないことから、高速駆動を行わなくても、フリッカを低減することが可能となる。また、高速駆動を行わない場合には、フリッカを低減することができるだけでなく、消費電力の増大も抑えることができる。また、フリッカを低減することができることから、従来よりもバックライト２０の輝度を上げることができる。その結果、フリッカを抑えつつ、高コントラスト、高輝度などの高画質を実現することができる。また、本実施の形態では、サブピクセル１１の構成や形状に制約が加わることがないので、開口率が低下したり、製造プロセスで使用するマスクの数が増大したりする虞がない。

また、本実施の形態では、上記実施の形態と同様、保持期間Ｔ_h中の共通接続線ＣＯＭの電圧が電圧Ｖ_centよりも小さな電圧Ｖ_1,Ｖ₂に調整されている。これにより、保持期間Ｔ_hにおいてフリッカが最も小さくなる電圧値（最適値Ｖ_best）が上昇する（図１３、図１４参照）。ここで、最適値Ｖ_bestは、図１５に示したように、中間階調における最適値となっている。保持期間Ｔ_h中の共通接続線ＣＯＭの電圧が電圧Ｖ_centに調整されているときの最適値Ｖ_best-1は、高階調時の最適値から遠く離れた値となっている。一方、保持期間Ｔ_h中の共通接続線ＣＯＭの電圧が電圧Ｖ₁に調整されているときの最適値Ｖ_best-2は、高階調時の最適値に近い値となっている。従って、書込み期間Ｔ_wにおいて共通接続線ＣＯＭに印加される電圧の中心値（（上限値（電圧Ｖ_H）＋下限値（電圧Ｖ_L）／２）を最適値Ｖ_best-2とすることにより、全ての表示階調においてフリッカを低減することができる。

そこで、本実施の形態でも、液晶表示装置の生産時（出荷時）に、書込み期間Ｔ_wにおいて共通接続線ＣＯＭに印加される電圧の中心値（（上限値（電圧Ｖ_H）＋下限値（電圧Ｖ_L）／２）が最適値Ｖ_best-2となるように、電圧Ｖ_H，Ｖ_Lの値が調整される。このように、本実施の形態の液晶表示装置でも、保持期間Ｔ_h中の共通接続線ＣＯＭの電圧が電圧Ｖ_centよりも小さな電圧Ｖ_1,Ｖ₂に調整されていることにより、従来では調整の難しかった全階調におけるフリッカの調整を容易に行うことができる。これにより、高階調時のフリッカによる焼き付きを低減することもできる。

なお、本実施の形態において、保持期間Ｔ_h中の、共通接続線ＣＯＭの電圧の種類が、各フレーム期間で同一であっても、全てのフレーム期間で同一でなくても、Ｖ_Hフレーム期間およびＶ_Lフレーム期間の双方の保持期間Ｔ_hにおいて、書き込まれた電圧Ｖ_wの平均値を等しくすることができる。また、保持期間Ｔ_h中の、共通接続線ＣＯＭの電圧の数が、全てのフレーム期間で同一でなくても、Ｖ_Hフレーム期間およびＶ_Lフレーム期間の双方の保持期間Ｔ_hにおいて、書き込まれた電圧Ｖ_wの平均値を等しくすることができる。

また、本実施の形態では、保持期間Ｔ_h中に、選択対象のサブピクセル１１に対応して配置された共通接続線ＣＯＭと、非選択対象のサブピクセル１１に対応して配置された複数の共通接続線ＣＯＭとが互いに電気的に分離される。これにより、全てのサブピクセル１１に対して共通の電極を設けた場合と比べて、駆動時の容量を小さくすることができる。また、本実施の形態では、保持期間Ｔ_h中に、非選択対象のサブピクセル１１に対応して配置された複数の共通接続線ＣＯＭのうち互いに異なる電圧を印加している共通接続線ＣＯＭ同士も互いに電気的に分離される。これにより、非選択対象のサブピクセル１１において、互いに等しい電圧が印加されている共通接続線ＣＯＭ同士の間に、電圧差が発生しない。これにより、消費電力および光り抜けの双方を低く抑えつつ、共通接続線ＣＯＭの充放電を高速で行うことが可能となる。

なお、保持期間Ｔ_h中に印加される各種の電圧が互いに大きく違わないことが好ましい。このようにした場合には、互いに異なる電圧が印加された共通接続線ＣＯＭ同士の間に大きな横方向電界が生じなくなるので、この部分での光り抜けを低減することができる。

また、本実施の形態では、図１９、図２０に示したように、信号線駆動回路３３がフレーム反転駆動を行っている際に、共通電極（共通接続線ＣＯＭ）に供給する電圧の極性を１フレーム期間毎に反転させるコモン反転駆動が行われる。これにより、サブピクセル１１に印加する信号電圧の振幅を小さくすることができるので、消費電力をより一層、低く抑えることができる。

また、本実施の形態において、例えば、図２８〜図３１に示したように、共通接続線ＣＯＭを所定の間、フローティングにした場合には、信号線ＤＴＬと共通接続線ＣＯＭとの配線容量が劇的に小さくなる。その結果、消費電力をより一層、低く抑えることができる。

また、本実施の形態において、例えば、図３２に示したように、定電圧源３８の代わりに、ロジック回路４１を設け、保持期間中の共通接続線ＣＯＭの電位がフローティングによって不安定となる期間（図２９中で波打っている期間）と、それ以外の期間（図２９中で波打っていない期間）とをロジック回路４１で制御するようにしてもよい。これにより、フローティングによる低消費電力化と、定電流源チャージによる低ノイズとの両メリットを得ることができる。

また、図示しないが、共通接続線駆動回路３５が、共通接続線ＣＯＭの他端に、さらにもう１つ設けられている場合には、共通接続線ＣＯＭの駆動能力を高めることができる。

以上、実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定されるものではなく、種々変形が可能なものである。例えば、上記実施の形態では、保持期間Ｔ_h中に、共通接続線ＣＯＭや中間ノード線ＭＩＤに印加する電圧が、ＤＣ電圧となっていたが、ＤＣ成分を含むＡＣ電圧であってもよい。

１…液晶表示装置、１０…液晶表示パネル、１１，１１Ｒ，１１Ｇ，１１Ｂ…サブピクセル、１２…画素、１３…画素アレイ部、１４，１５…トランジスタ、１６…液晶素子、１７…配線容量、２０…バックライト、３０…駆動回路、３０Ａ…映像信号、３０Ｂ…同期信号、３１…映像信号処理回路、３２…タイミング生成回路、３２Ａ…制御信号、３３…信号線駆動回路、３４…走査線駆動回路、３５…共通接続線駆動回路、３６…スイッチング素子、３６Ａ，３６Ｂ，３６Ｃ…配線、３７…パルス発生装置、３８，３９…定電圧源、４１…ロジック回路、ＣＯＭ…共通接続線、ＤＴＬ…信号線、ＭＩＤ…中間ノード線、ＷＳＬ…走査線。

Claims (5)

1. 行状に配置された複数の走査線と、列状に配置された複数の信号線と、各走査線と各信号線との交差部に対応して行列状に配置されると共に前記交差部に対応する走査線および信号線に接続された複数の画素回路と、前記交差部に対応して行列状に配置されると共に前記交差部に対応する画素回路に接続された複数の液晶素子と、前記複数の液晶素子に行ごとに接続された複数の共通接続線とを有する画素アレイ部と、
   前記複数の走査線に選択パルスを順次印加して、前記複数の液晶素子を走査線単位で順次選択する走査線駆動回路と、
   映像信号に対応する信号電圧を、極性が１フレーム期間ごとに反転するように各信号線に印加して、選択対象の液晶素子への書き込みを行う信号線駆動回路と、
   選択対象の液晶素子への書き込みが行われている書き込み期間に、極性が前記信号線の極性と逆になる電圧を選択対象の液晶素子に対応する共通接続線に印加すると共に、選択対象の液晶素子への書き込みが行われた後の保持期間に、前記書き込み期間に前記共通接続線に印加した電圧であって、その上限値、下限値、またはそれら上限値と下限値との中心値のいずれとも異なる１または複数の電圧を前記共通接続線に印加する共通接続線駆動回路と、
   を備えたものであって、
   前記画素アレイ部の各画素回路では、前記交差部においてそれぞれ前記信号線が直列に配置された複数のトランジスタを介して前記液晶素子と接続され、前記走査線が前記トランジスタの各ゲートと共通に接続されている液晶表示装置。
   
2. 前記１または複数の電圧は、前記中心値よりも小さくなっている
   請求項１に記載の液晶表示装置。
3. 前記共通接続線駆動回路は、前記保持期間に、前記中心値とは異なる複数の電圧を前記共通接続線に印加し、
   前記複数の電圧のうち一の電圧は、前記共通接続線に対して、電圧出力のないフローティング電圧である
   請求項１または請求項２に記載の液晶表示装置。
4. 前記共通接続線駆動回路は、前記保持期間に、前記中心値とは異なる複数の電圧を前記共通接続線に印加し、さらに、前記保持期間の当初において、前記書き込み期間に選択対象となった液晶素子に対応する共通接続線に対して、前記複数の共通接続線に印加される正極性の電圧および負極性の電圧と等しい大きさの電圧を交互に印加する
   請求項１または請求項２に記載の液晶表示装置。
5. 前記共通接続線駆動回路は、前記保持期間に、前記中心値とは異なる複数の電圧を前記共通接続線に印加し、
   前記共通接続線駆動回路は、一の電圧が印加されている期間と他の電圧が印加されている期間とにおいて、液晶素子に印加される電圧の平均値が互いに等しくなるように、前記複数の電圧を前記複数の共通接続線に印加する
   請求項１または請求項２に記載の液晶表示装置。

Images