KR20070017051A

KR20070017051A - 표시 장치

Info

Publication number: KR20070017051A
Application number: KR1020060073665A
Authority: KR
Inventors: 도모히꼬 사또; 나오유끼 이따꾸라; 다께야 다께우찌; 도모유끼 후까노
Original assignee: 소니 가부시끼 가이샤
Priority date: 2005-08-05
Filing date: 2006-08-04
Publication date: 2007-02-08

Abstract

복수의 화소 회로가 매트릭스 형상으로 배열된 화소부와, 복수의 주사 라인과, 복수의 용량 배선과, 상기 복수의 주사 라인 및 상기 복수의 용량 배선을 선택적으로 구동하는 구동 회로와, 소정의 주기에서 레벨이 절환되는 커먼 전압 신호를 생성하는 생성 회로와, 상기 구동 회로의 용량 배선을 구동하는 신호를 보정하는 보정 회로 시스템을 갖는 표시 장치로서, 각 화소 회로는, 표시 엘리먼트와, 축적 용량을 포함하고, 상기 표시 엘리먼트 화소 셀의 제1 화소 전극과 상기 축적 용량의 제1 전극과 상기 스위칭 소자의 일 단자가 접속되고, 상기 축적 용량의 제2 전극이 대응하는 행에 배열된 상기 용량 배선에 접속되고, 상기 표시 엘리먼트의 제2 화소 전극에는 상기 커먼 전압 신호가 인가되고 있다. 상기 보정 회로 시스템은, 상기 화소부의 화소 전위를 모니터하는 모니터 회로를 갖고, 당해 모니터 회로의 모니터 결과에 기초하여 상기 표시 엘리먼트의 광학적 특성을 가미하여 상기 용량 배선을 구동하는 신호를 보정한다.

액정 셀, 광학 소자, 액정 표시 장치, 보정 회로 시스템, 용량 배선

Description

표시 장치{DISPLAY DEVICE}

도 1은 액정 표시 장치의 구성예를 도시한 블록도.

도 2는 도 1에 도시한 액정 표시 장치의 이른바 1HVcom 반전 구동 방식에서의 타이밍차트.

도 3은 노멀리 화이트 액정의 인가 전압과 비유전률의 관계를 도시하는 도면.

도 4는 1HVcom 반전 구동 방식과 관련된 용량 결합 구동 방식을 채용한 액정 표시 장치의 영상 신호 전압과 실효 화소 전위의 관계를 도시하는 도면.

도 5는 관련된 용량 결합 구동 방식을 채용한 액정 표시 장치의 흑색 휘도를 최적화하면, 백색 휘도가 검게 되는(낮아지는) 것을 도시하는 도면.

도 6은 본 발명의 일 실시예에 따른 액티브 매트릭스형 표시 장치의 구성예를 도시한 도면.

도 7은 도 6의 액티브 매트릭스형 표시 장치의 내부 회로에서의 화소부의 구체적인 구성예를 도시하는 회로도.

도 8은 도 7의 부분 확대도.

도 9는 본 실시예의 수직 구동 회로의 게이트 라인과 스토리지 라인의 구동예를 나타내는 타이밍차트.

도 10은 본 실시예의 수직 구동 회로의 게이트 드라이버와 CS 드라이버의 구성예를 도시한 블록도.

도 11은 도 10의 CS 블록의 기본 구성을 도시한 도면.

도 12는 CS 블록의 구체적인 구성예를 도시하는 회로도.

도 13은 게이트 버퍼의 구성예를 도시하는 회로도.

도 14는 CS 버퍼의 구성예를 도시하는 회로도.

도 15는 도 10의 수직 구동 회로의 동작예를 나타내는 타이밍차트.

도 16은 게이트 드라이버 및 CS 드라이버를 포함하는 수직 구동 회로를 유효 화소부의 한 쪽측에만 배치하고, 타측에는 CS 드라이버만을 포함하는 수직 구동 회로를 배치하는 구성을 도시하는 도면.

도 17은 CS 드라이버만을 포함하는 수직 구동 회로의 구성예를 도시하는 블록도.

도 18은 도 17의 게이트 래치의 구성예를 구체적으로 도시하는 회로도.

도 19는 도 18의 회로의 주요부 노드의 타이밍차트.

도 20은 본 실시예에 따른 커먼 전압 생성 회로의 구성예를 도시하는 회로도.

도 21은 본 실시예의 주요한 액정 셀의 구동 파형을 도시하는 타이밍차트.

도 22는 수학식 3에서의 액정 셀의 각 용량을 도시하는 도면.

도 23은 액정 표시 장치에서 사용되는 액정 재료(노멀리 화이트 액정)를 이용한 경우의 백 표시 시에 액정에 인가되는 실효 화소 전위(ΔVpix_W)의 선정 기준 을 설명하기 위한 도면.

도 24는 본 발명의 실시예에 따른 구동 방식, 관련된 용량 결합 구동 방식, 및 통상적인 1HVcom 구동 방식의 영상 신호 전압과 실효 화소 전위의 관계를 도시하는 도면.

도 25는 본 발명의 실시예에 따른 구동 방식, 및 관련된 용량 결합 구동 방식의 영상 신호 전압과 휘도의 관계를 도시하는 도면.

도 26은 본 실시예에 따른 보정 회로 시스템의 기본 구성을 도시하는 도면.

도 27은 본 실시예에 따른 보정 회로 시스템의 더욱 상세한 구성을 도시하는 회로도.

도 28은 래더 저항부의 가중치 부여값의 설정예를 설명하기 위한 도면.

도 29는 개략 조정 및 미세 조정에 의한 최적 전압값의 검색 동작을 개념적으로 도시하는 회로도.

도 30은 개략 조정 및 미세 조정에 의한 최적 전압값의 검색 동작을 개념적으로 나타내는 타이밍차트.

도 31은 보정 회로 시스템의 바람직한 구성예를 도시하는 회로도.

도 32는 1HVcom 반전 구동 방식의 입력 계조와 투과율의 관계와, 본 실시예의 구동 방식으로, 또한 광학적 특성을 가미한 입력 계조와 투과율의 관계를 도시하는 도면.

<도면의 주요 부분에 대한 상세한 설명>

100 : 표시 장치

101 : 유효 화소부

102 : 수직 구동 회로(VDRV)

103 : 수평 구동 회로(HDRV)

104 : 커먼 전압 생성 회로(Vcom Gen)

105-1∼105-m : 게이트 라인(주사 라인)

106-1∼106-m : 축적 용량 배선(스토리지 라인)

107-1∼107-n : 신호 라인

108 : 더미 화소부(모니터부)

109 : 검출 회로

[특허 문헌 1] 일본 특허공개 평11-119746호 공보

[특허 문헌 2] 일본 특허공개 2000-298459호 공보

[특허 문헌 3] 일본 특허공개 평2-157815호 공보

본 발명은, 화소의 표시 엘리먼트(전기 광학 소자)를 표시 영역에 매트릭스 형상으로 배열한 액티브 매트릭스형의 표시 장치에 관한 것이다.

표시 장치, 예를 들면 액정 셀을 화소의 표시 엘리먼트(전기 광학 소자)에 이용한 액정 표시 장치는, 박형이며 저소비 전력이라는 특징을 살려, 예를 들어 휴 대 정보 단말기(Personal Digital Assistant: PDA), 휴대 전화, 디지털 카메라, 비디오 카메라, 퍼스널 컴퓨터용 표시 장치 등, 폭넓은 전자 기기에 적용되고 있다.

도 1은, 액정 표시 장치의 구성예를 도시하는 블록도이다(특허 문헌 1, 특허 문헌 2 참조).

액정 표시 장치(1)는, 도 1에 도시한 바와 같이, 유효 화소부(2), 수직 구동 회로(VDRV)(3) 및 수평 구동 회로(HDRV)(4)를 갖고 있다.

유효 화소부(2)는, 복수의 화소 회로(21)가 매트릭스 형상으로 배열되어 있다.

각 화소 회로(21)는, 스위칭 소자로서 박막 트랜지스터(TFT; thin film transistor)와, TFT의 드레인 전극(또는 소스 전극)에 화소 전극이 접속된 액정 셀(LC)과, TFT의 드레인 전극에 한 쪽의 전극이 접속된 축적 용량(CS)에 의해 구성되어 있다.

이들 화소 회로(21)의 각각에 대해, 주사 라인(게이트 라인)(5-1∼5-m)이 각 행마다 그 화소 배열 방향을 따라 배선되고, 신호 라인(6-1∼6-n)이 각 열마다 그 화소 배열 방향을 따라 배선되어 있다.

그리고, 각 화소 회로(21)의 TFT의 게이트 전극은, 각 행 단위로 동일한 주사 라인(5-1∼5-m)에 각각 접속되어 있다. 또한, 각 화소 회로(21)의 소스 전극(또는, 드레인 전극)은, 각 열 단위로 동일한 신호 라인(6-1∼6-n)에 각각 접속되어 있다.

또한, 일반적인 액정 표시 장치에서는, 축적 용량 배선을 독립적으로 배선하 고, 이 축적 용량 배선과 액정 셀(LC)의 제1 전극 사이에 축적 용량(CS)을 형성하지만, 축적 용량 배선은, 커먼 전압(Vcom)과 동위상 펄스가 입력되어 축적 용량으로서 이용한다. 일반적인 액정 표시 장치에서는, 유효 화소부(2)에서의 모든 화소 회로(21)의 축적 용량(CS)은, 하나의 축적 용량 배선에 공통적으로 접속되어 있다.

그리고, 각 화소 회로(21)의 액정 셀(LC)의 제2 전극은, 예를 들어 1 수평 주사 기간(1H)마다 극성이 반전하는 커먼 전압(Vcom)의 공급 라인(7)에 공통적으로 접속되어 있다.

각 주사 라인(5-1∼5-m)은, 수직 구동 회로(3)에 의해 구동되고, 각 신호 라인(6-1∼6-n)은 수평 구동 회로(4)에 의해 구동된다.

수직 구동 회로(3)는, 1 필드 기간마다 수직 방향(행 방향)으로 주사하여 주사 라인(5-1∼5-m)에 접속된 각 화소 회로(21)를 행 단위로 순차적으로 선택하는 처리를 행한다.

예를 들면, 수직 구동 회로(3)로부터 주사 라인(5-1)에 대해 주사 펄스(SP1)가 공급되었을 때에는 제1행째의 각 열의 화소가 선택되고, 주사 라인(5-2)에 대해서 주사 펄스(SP2)가 공급되었을 때에는 제2행째의 각 열의 화소가 선택된다. 이하 마찬가지로 하여, 주사 라인(5-3, …, 5-m)에 대해 주사 펄스(SP3, …, SPm)가 차례로 공급된다.

도 2의 (a)∼(e)에, 도 1에 도시하는 일반적인 액정 표시 장치의 이른바 1HVcom 반전 구동 방식에서의 타이밍차트를 도시한다.

또한, 다른 구동 방식으로서, 축적 용량 배선(Cs)으로부터의 커플링을 이용 하여 액정으로의 인가 전압을 변조시키는 용량 결합 구동 방식이 알려져 있다(특허 문헌 3 참조).

전술한 용량 결합 구동 방식은, 1HVcom 반전 구동 방식에 비해, 이른바 오버 드라이브에 의한 액정의 응답 속도를 개선할 수 있고, 또한, Vcom 주파수 대역에서 발생하는 오디오 노이즈를 저감할 수 있으며, 초고정밀 패널에서의 콘트라스트 보상(최적화)을 행할 수 있는 것 등의 특징이 있다.

그런데, 특허 문헌 3에 기재된 이 용량 결합 구동 방식을, 도 3에 도시하는 바와 같은, 인가 전압에 대한 액정 유전율(ε)의 특성을 갖는 액정 재료(노멀리 화이트 대응)를 이용하여 액정 표시 장치에 채용한 경우, 아래와 같은 수학식 1, 도 4 및 도 5에 도시된 바와 같이, 흑색 휘도를 최적화하려고 했을 때, 백색 휘도가 검게 되는(낮아지는) 문제가 있다.

이에 따라, 현재의 용량 결합 구동 방식을 채용한 액정 표시 장치에서는, 흑색 휘도, 백색 휘도의 양자를 동시에 최적화할 수 없다는 문제가 있다.

수학식 1에서, ΔVpix는 실효 화소 전위, Vsig는 영상 신호 전압, Ccs는 축적 용량, Clc는 액정 용량을, ΔVcs는 신호(Cs)의 전위를, Vcom은 커먼 전압을 각각 나타내고 있다.

전술한 바와 같이, 흑색 휘도를 최적화하려고 했을 때, 백색 휘도가 낮아지는 것은, 상기 수학식 1의 {Ccs/(Ccs+Clc)}*ΔVcs의 항에 있어, 액정 유전율의 비선형성이 실효 화소 전위에 영향을 주기 때문이다.

이상으로부터, 흑색 휘도 및 백색 휘도의 양쪽을 모두 최적화할 수 있는 표시 장치를 부여하는 것이 요구되고 있다.

본 발명에 따르면, 흑색 휘도 및 백색 휘도의 양쪽을 모두 최적화할 수 있는 이점이 있다.

이하, 본 발명의 실시예에 대해 도면에 관련지어 상세하게 설명한다.

도 6은, 예를 들어 액정 셀을 화소의 표시 엘리먼트(전기 광학 소자)로서 이용한 본 발명의 일 실시예에 따른 액티브 매트릭스형 표시 장치의 구성예를 도시한 도면이다.

표시 장치(100)는, 도 6∼도 8에 도시한 바와 같이, 유효 화소부(101), 수직 구동 회로(VDRV)(102), 수평 구동 회로(HDRV)(103) 및 커먼 전압 생성 회로(Vcom Gen)(104), 게이트 라인(주사 라인)(105-1∼105-m), 축적 용량 배선(이하, 스토리지 라인이라 함)(106-1∼106-m), 신호 라인(107-1∼107-n), 더미 화소부(모니터부)(108) 및 검출 회로(109)를 주 구성 요소로서 갖고 있다.

유효 화소부(101)는, 도 7, 도 8에 도시한 바와 같이, 복수의 화소 회로(PXLC)가, m×n의 매트릭스 형상으로 배열되어 있다. 구체적으로는, 전체적으로 노멀 표시가 가능하도록, 예를 들어 320×RGB×320개의 화소 회로가 배열되어 있 다.

또한, 도 7에서는, 도면의 간단화를 위해, 4×4의 매트릭스 배열로서 도시하고 있다.

각 화소 회로(PXLC)는, 예를 들어 화소 회로(201)는, 도 7, 도 8에 도시된 바와 같이, 스위칭 소자로서 TFT(박막 트랜지스터; thin film transistor)(201)와, TFT(201)의 드레인 전극(또는 소스 전극)에 제1 화소 전극이 접속된 액정 셀(LC201)과, TFT(201)의 드레인 전극에 제1 전극이 접속된 축적 용량(CS201)에 의해 구성되어 있다.

또한, TFT(201)의 드레인과, 액정 셀(LC201)의 제1 화소 전극과, 축적 용량(CS201)의 제1 전극과의 접속점에 의해 노드(ND201)가 형성되어 있다.

이들 화소 회로(PXLC)의 각각에 대해, 게이트 라인(주사 라인)(105-1∼105-m) 및 스토리지 라인(106-1∼106-m)이 각 행마다 그 화소 배열 방향을 따라 배선되고, 신호 라인(107-1∼107-n)이 각 열마다 그 화소 배열 방향을 따라 배선되어 있다.

그리고, 각 화소 회로(PXLC)의 TFT(201)의 게이트 전극은, 각 행 단위로 동일한 게이트 라인(105-1∼105-m)에 각각 접속되어 있다.

각 화소 회로(PXLC)의 축적 용량(CS)의 제2 전극은, 각 행 단위로 동일한 스토리지 라인(106-1∼106-m)에 각각 접속되어 있다.

또한, 각 화소 회로(PXLC)의 소스 전극(또는, 드레인 전극)은, 각 열 단위로 동일한 신호 라인(107-1∼107-n)에 각각 접속되어 있다.

그리고, 각 화소 회로(PXLC)의 액정 셀(LC201)의 제2 화소 전극은, 1 수평 주사 기간(1H)에 극성이 반전하는 소진폭의 커먼 전압(VCOM)의 도시하지 않은 공급 라인에 공통적으로 접속되어 있다.

각 게이트 라인(105-1∼105-m)은, 수직 구동 회로(102)의 게이트 드라이버에 의해 구동되고, 각 스토리지 라인(106-1∼106-m)은 수직 구동 회로(102)의 용량 드라이버(CS 드라이버)(1020)에 의해 구동되고, 각 신호 라인(107-1∼107-n)은 수평 구동 회로(103)에 의해 구동된다.

또한, 유효 화소부(101)에는, 1행분 혹은 1화소를 포함하는 모니터 회로로서의 더미 화소부(108)가 형성되어 있다. 더미 화소부(108)는, 통상적인 유효 화소와 마찬가지의 화소 구성을 갖고, 예를 들어 유효 화소부(101)에 1행분 여분으로 형성하거나, 혹은 유효 화소부(101)의 최하위에 위치하는 m행째를 할당하는 등의 형태가 가능하다.

이 더미 화소부(108)는, 화소 회로(PXLC)의 접속 노드(ND201)의 전위를 검출하여 검출 회로(109)에 출력한다.

더미 화소부(108)는, 이하의 이유에 의해 형성되어 있다.

구동 온도의 변화에 의해, 축적 용량(스토리지 용량)(Cs201)을 형성하고 있는 절연막 및 액정의 유전율 및 굴절률이 변동하여, 액정 인가 전압이 변동되기 때문에, 이 온도 변화에 의한 액정 유전율 및 굴절률의 변동분을 전기적으로 검지하여 액정 인가 전압의 변동을 억제함으로써 표시의 온도에 의한 변화를 억제하기 위해 형성되어 있다.

후술하는 바와 같이, 더미 화소부(108)로부터 검출한 화소 전위가 임의의 전위로 되도록, CS 드라이버로부터 출력하는 스토리지 신호(CS)를 광학적 특성을 가미한 형태로 보정한다.

수직 구동 회로(102)는, 기본적으로는, 1 필드 기간마다 수직 방향(행 방향)으로 주사하여 게이트 라인(105-1∼105-m)에 접속된 각 화소 회로(PXLC)를 1행 단위로 순차적으로 선택하는 처리를 행한다.

즉, 수직 구동 회로(102)는, 게이트 라인(105-1)에 대해 게이트 펄스(GP1)를 부여하여 제1행째의 각 열의 화소를 선택하고, 게이트 라인(105-2)에 대해 게이트 펄스(GP2)를 부여하여 제2행째의 각 열의 화소를 선택한다. 이하 마찬가지로 하여, 게이트 라인(105-3, …, 105-m)에 대해 게이트 펄스(GP3, …, GPm)를 차례로 부여한다.

또한, 수직 구동 회로(102)는, 각 게이트 라인마다 대응하여 독립적으로 배선된 각 스토리지 라인(106-1∼106-m)마다 제1 레벨(CSH, 예를 들어 3V∼4V) 또는 제2 레벨(CSL, 예를 들어 0V)의 어느 하나로 선택한 용량 신호(이하, 스토리지 신호라고 함)(CS1∼CSm)를 차례로 부여한다.

도 9의 (a)∼(l)은, 본 실시예의 수직 구동 회로의 게이트 라인과 스토리지 라인의 구동예를 나타내는 타이밍차트이다.

수직 구동 회로(102)는, 예를 들어 제1행째부터 차례로 게이트 라인(105-1∼105-m), 스토리지 라인(106-1∼106-m)을 구동해 가지만, 게이트 펄스에서 하나의 게이트 라인을 구동한 후(신호 기입 후), 다음 게이트 라인의 게이트 펄스의 상승 타이밍에서, 스토리지 라인(106-1∼106-m)에 인가하는 스토리지 신호(CS1∼CSm)의 레벨을, 이하와 같이, 제1 레벨(CSH)과 제2 레벨(CSL)을 교대로 선택하여 인가한다.

예를 들어, 수직 구동 회로(102)는, 제1행째의 스토리지 라인(106-1)에 제1 레벨(CSH)을 선택하고 스토리지 신호(CS1)를 인가한 경우, 제2행째의 스토리지 라인(106-2)에는 제2 레벨(CSL)을 선택하고 스토리지 신호(CS2)를 인가하고, 제3행째의 스토리지 라인(106-3)에는 제1 레벨(CSH)을 선택하고 스토리지 신호(CS3)를 인가하고, 제4행째의 스토리지 라인(106-4)에는 제2 레벨(CSL)을 선택하고 스토리지 신호(CS4)를 인가하고, 이하 마찬가지로 하여 교대로 제1 레벨(CSH)과 제2 레벨(CSL)을 선택하고 스토리지 신호(CS5∼CSm)를 스토리지 라인(106-5∼106-m)에 인가한다.

또한, 제1행째의 스토리지 라인(106-1)에 제2 레벨(CSL)을 선택하고 스토리지 신호(CS1)를 인가한 경우, 제2행째의 스토리지 라인(106-2)에는 제1 레벨(CSH)을 선택하고 스토리지 신호(CS2)를 인가하고, 제3행째의 스토리지 라인(106-3)에는 제2 레벨(CSL)을 선택하고 스토리지 신호(CS3)를 인가하고, 제4행째의 스토리지 라인(106-4)에는 제1 레벨(CSH)을 선택하고 스토리지 신호(CS4)를 인가하고, 이하 마찬가지로 하여 교대로 제2 레벨(CSL)과 제1 레벨(CSH)을 선택하고 스토리지 신호(CS5∼CSm)를 스토리지 라인(106-5∼106-m)에 인가한다.

본 실시예에서는, 게이트 펄스(GP)의 하강 후(신호 라인으로부터의 기입 후), 스토리지 라인(106-1∼106-m)을 구동하고, 축적 용량(CS201)을 통해 커플링시킴 으로써 화소 전위(노드(ND201)의 전위)를 변화시켜, 액정 인가 전압을 변조시키고 있다.

또한, 후술하는 바와 같이, CS 드라이버(1020)에 의한 스토리지 신호(CS)는, 검출 회로(109)에 의해, 더미 화소부(108)로부터 검출한 화소 전위가 임의의 전위로 되도록 광학적 특성을 가미한 형태로 보정된다.

도 7에는, 수직 구동 회로(102)의 CS 드라이버(1020)의 레벨 선택 출력부의 일례를 모식적으로 도시하고 있다.

CS 드라이버(1020)는, 가변 전원부(1021)와, 전원부(1021)의 정극측에 접속된 제1 레벨 공급 라인(1022)과, 전원부(1021)의 부극측에 접속된 제2 레벨 공급 라인(1023)과, 제1 레벨 공급 라인(1022) 또는 제2 레벨 공급 라인(1023)을 화소 배열의 각 행마다 배선한 스토리지 라인(106-1∼106-m)을 선택적으로 접속하는 스위치(SW1∼SWm)를 포함하여 구성되어 있다.

또한, 도 7 중에 ΔVcs는 제1 레벨(CSH)과 제2 레벨(CSL)의 레벨차(전위차)를 나타내고 있다.

이후에 상세히 설명하는 바와 같이, 이 ΔVcs와 소진폭의 교번의 커먼 전압(Vcom)의 진폭(ΔVcom)은, 흑색 휘도 및 백색 휘도를 함께 최적화할 수 있도록 하는 값으로 결정된다.

예를 들어 후술하는 바와 같이, 백 표시 시에 액정에 인가되는 실효 소소 전위(ΔVpix_W)가 0.5V 이하의 값으로 되도록 ΔVcs와 ΔVcom의 값이 결정된다.

수직 구동 회로(102)는, 수직 시프트 레지스터군을 포함하고, 화소 배열에 대응하여 각 행마다 배열된 게이트 라인이 접속된 게이트 버퍼에 대응하여 형성된 복수의 시프트 레지스터(VSR)를 갖는다. 각 시프트 레지스터(VSR)는, 도시하지 않은 클록 제네레이터에 의해 생성된 수직 주사의 개시를 명령하는 수직 스타트 펄스(VST), 수직 주사의 기준으로 되는 수직 클록(VCK)(또는 서로 역상의 수직 클록(VCK, VCKX))이 공급된다.

예를 들어 시프트 레지스터는, 수직 스타트 펄스(VST)를, 수직 클록(VCK)에 동기하여 시프트 동작을 행하여, 대응하는 게이트 버퍼에 공급한다.

또한, 수직 스타트 펄스(VST)는, 유효 화소부(101)의 상부측으로부터 또는 하부측으로부터 전반되어, 각 시프트 레지스터에 차례로 시프트 인되어 간다.

따라서, 기본적으로는, 시프트 레지스터(VSR)에 의해 공급된 수직 클록에 의해 각 게이트 버퍼를 통해 각 게이트 라인이 차례로 구동되어 간다.

수평 구동 회로(103)는, 수평 주사의 개시를 명령하는 수평 스타트 펄스(HST), 수평 주사의 기준으로 되는 수평 클록(HCK)(또는 서로 역상의 수직 클록(HCK, HCKX))에 기초하여, 입력되는 영상 신호(Vsig)를 1H(H는 수평 주사 기간)마다 순차적으로 샘플링하고, 신호 라인(107-1∼107-n)을 통해 수직 구동 회로(102)에 의해 행 단위로 선택되는 각 화소 회로(PXLC)에 대해 기입하는 처리를 행한다.

도 10은, 본 실시예의 수직 구동 회로의 게이트 드라이버와 CS 드라이버의 구성예를 도시한 블록도이다.

본 실시예의 수직 구동 회로(102)는, 화소 배열의 각 행마다 독립적으로 구 동하는 드라이버단(300-1, 300-2, 300-3, …, 300-m)이 형성되어 있다.

각 드라이버단(300(-1∼-m))은, 시프트 레지스터(VSR)(301), 게이트 버퍼(302), CS 블록(303), 및 CS 버퍼(304)를 갖는다. 예를 들어 CS 버퍼(304)가 전술한 CS 드라이버의 레벨 선택 출력부의 기능을 겸비한다.

시프트 레지스터(301)는, 수직 스타트 펄스(VST)를 인에이블 신호(ENB), 수직 클록(VCK)에 동기하여 시프트 동작을 행하고, 대응하는 게이트 버퍼(302)에 공급한다.

또한, 수직 스타트 펄스(VST)는, 유효 화소부(101)의 상부측으로부터, 또는 하부측으로부터 전반되어, 각 시프트 레지스터에 차례로 시프트 인되어 간다.

따라서, 기본적으로는, 시프트 레지스터(301)에 의해 공급된 수직 클록에 의해 각 게이트 버퍼를 통해 각 게이트 라인(105-1∼105-m)이 차례로 구동되어 간다.

CS 블록은, 각 드라이브단에서 독립된 동작을 행하고, 시프트 레지스터(301)로부터 게이트 버퍼(302)에 출력되는 게이트 신호(Gate)와, 시프트 레지스터(301)로부터 다음 단의 시프트 레지스터에 출력되는 신호(VSRout)에 기초하여, 극성 신호(POL)를 2 단계로 래치한 후, CS 버퍼(304)에 출력한다.

도 11은, 도 9의 CS 블록의 기본 구성을 도시한 도면이다.

CS 블록(303)은, 기본적으로, 게이트 신호(Gate)에 기초하여 극성 신호(POL)를 래치하는 제1 래치(3031)와, 신호(VSRout)에 기초하여 제1 래치(3031)의 래치 신호(POL)를 래치하고, 소정의 타이밍에 CS 버퍼(304)에 출력하는 제2 래치(3032)를 갖는다.

도 12는, CS 블록의 구체적인 구성예를 도시하는 회로도이다.

이 CS 블록(303)은, 2 입력 NAND(401), 인버터(402∼405), 및 스위치 회로(406∼408)를 갖는다. 그리고, NAND(401)와 인버터(402)에 의해 제1 래치(3031)가 구성되고, 인버터(403)와 인버터(404)에 의해 제2 래치(3032)가 구성되어 있다.

NAND(401)의 제1 입력이 스위치(406)의 고정 접점 a 및 인버터(402)의 출력 단자에 접속되고, 제2 입력이 신호(DISC)의 입력 라인에 접속되고, 출력이 스위치(407)의 작동 접점 b 및 인버터(402)의 입력 단자에 접속되어 있다.

인버터(403)의 입력 단자가 스위치(407)의 고정 접점 a 및 스위치(408)의 작동 접점 b에 접속되고, 출력 단자가 인버터(404)의 입력 단자 및 CS 버퍼(304)의 입력에 접속되어 있다. 그리고, 인버터(404)의 출력 단자가 스위치(408)의 고정 접점 a에 접속되어 있다.

스위치(406)는 게이트 신호(Gate) 및 그 반전 신호(XGate)에 의해 온, 오프된다. 스위치(407과 408)는 신호(VSRout) 및 신호(VSRout)가 인버터(405)에서 반전된 신호로 온, 오프된다.

도 13은, 게이트 버퍼의 구성예를 도시하는 회로도이다.

게이트 버퍼(302)는, 도 12에 도시된 바와 같이, p 채널 MOS(PMOS) 트랜지스터(PT1∼PT3), n 채널 MOS(NMOS) 트랜지스터(NT1∼NT3)에 의해 구성되어 있다.

PMOS 트랜지스터(PT1∼PT3)의 소스는 고전압(예를 들어 6V)의 전원 전압(VDD2)의 공급 라인에 접속되고, NMOS 트랜지스터(NT1∼NT3)의 소스가 저전압(예를 들어 -3V)의 전원 전압(VSS2)의 공급 라인에 접속되어 있다.

PMOS 트랜지스터(PT1)의 드레인과 NMOS 트랜지스터(NT1)의 드레인끼리 접속되고, 그 접속점이 NMOS 트랜지스터(NT2)의 게이트에 접속되어 있다.

PMOS 트랜지스터(PT2)의 드레인과 NMOS 트랜지스터(NT2)의 드레인끼리 접속되고, 그 접속점이 NMOS 트랜지스터(NT1)의 게이트 및 출력 버퍼단을 구성하는 PMOS 트랜지스터(PT3)의 게이트 및 NMOS 트랜지스터(NT3)의 게이트에 접속되어 있다.

그리고, PMOS 트랜지스터(PT3)의 드레인 및 NMOS 트랜지스터(NT3)의 드레인이 접속되고, 그 접속점이 게이트 라인에 접속된다.

또한, PMOS 트랜지스터(PT2)의 게이트가 신호(A)의 공급 라인에 접속되고, PMOS 트랜지스터(PT1)의 게이트가 신호(A)의 반전 신호(XA)의 공급 라인에 접속되어 있다.

이와 같이, 게이트 버퍼는 레벨 시프터와 출력 버퍼단에 의해 구성되어 있다.

도 14는, CS 버퍼의 구성예를 도시하는 회로도이다.

CS 버퍼(304)는, 도 13에 도시된 바와 같이, PMOS 트랜지스터(PT11∼PT13), NMOS 트랜지스터(NT11∼NT13)에 의해 구성되어 있다.

PMOS 트랜지스터(PT11, PT12)의 소스는 고전압(예를 들어 6V)의 전원 전압(VDD2)의 공급 라인에 접속되고, NMOS 트랜지스터(NT11, NT12)의 소스가 저전압(예를 들어 -3V)의 전원 전압(VSS2)의 공급 라인에 접속되어 있다.

PMOS 트랜지스터(PT13)의 소스는 제1 레벨 전압(예를 들어 3V)의 전원 전 압(VCSH)의 공급 라인에 접속되고, NMOS 트랜지스터(NT13)의 소스가 제2 레벨 전압(예를 들어 0V)의 전원 전압(VSS)의 공급 라인에 접속되어 있다.

PMOS 트랜지스터(PT11)의 드레인과 NMOS 트랜지스터(NT11)의 드레인끼리 접속되고, 그 접속점이 NMOS 트랜지스터(NT12)의 게이트에 접속되어 있다.

PMOS 트랜지스터(PT12)의 드레인과 NMOS 트랜지스터(NT12)의 드레인끼리 접속되고, 그 접속점이 NMOS 트랜지스터(NT11)의 게이트, 및 출력 버퍼단을 구성하는 PMOS 트랜지스터(PT13)의 게이트 및 NMOS 트랜지스터(NT13)의 게이트에 접속되어 있다.

그리고, PMOS 트랜지스터(PT13)의 드레인 및 NMOS 트랜지스터(NT13)의 드레인이 접속되고, 그 접속점이 게이트 라인에 접속된다.

또한, PMOS 트랜지스터(PT12)의 게이트가 신호(B)의 공급 라인에 접속되고, PMOS 트랜지스터(PT11)의 게이트가 신호(B)의 반전 신호(XB)의 공급 라인에 접속되어 있다.

이와 같이, 게이트 버퍼는 레벨 시프터와 출력 버퍼단에 의해 구성되어 있다. 또한, 신호(B, XB)가 절환 신호로 되어 있다.

도 15(a)∼(l)은, 도 10의 수직 구동 회로의 동작예를 나타내는 타이밍차트이다.

본 실시예의 수직 구동 회로(102)에서의 CS 드라이버는, 드라이버단의 전후단 혹은 전 프레임의 극성에 의존하지 않고, 화소 기입 시의 극성(POL로 나타냄)만으로 Cs 신호의 극성을 결정하고 있다.

즉, 본 실시예의 전후단의 신호에 의존하지 않고, 자단의 신호만으로 제어 가능하게 되어 있다.

또한, 본 실시예의 수직 구동 회로의 CS 블록 등은, 적은 소자수로 형성할 수 있어 회로 규모의 축소에 공헌하고 있다. 예를 들어 20개 이하의 트랜지스터에 의해 구성하는 것이 가능하다.

한편, 전술한 구성, 기능을 갖는 수직 구동 회로는, 유효 화소부(101)의 한 쪽측의 게이트 라인 및 스토리지 라인의 일단부에 1개 배치하는 것도 가능하지만, 도 6의 구성에서는, 게이트 드라이버 및 CS 드라이버를 포함하는 수직 구동 회로(102)를 유효 화소부(101)의 게이트 라인 및 스토리지 라인의 양단부측에 각각 배치하고 있는데, 이것은 이하의 이유에 의한다.

게이트 신호가 하이 레벨로 되어, 기입이 허가된 화소에서는, Vcom 전위에 대해 정극(혹은 부극)의 표시 신호 전압이 화소 전극에 기입된다. 이 때, 기입을 행하고 있는 화소 전극과 스토리지 용량을 통해 접속되어 있는 스토리지 라인(Cs 라인)은 화소 전극으로부터 받는 커플링에 의해 흔들린다.

따라서, 본 실시예에서는, 양측에 CS 드라이버를 포함하는 수직 구동 회로를 배치하고, 이 흔들림의 수렴 시간을 단축함으로써 수평 방향의 셰이딩 등을 개선하고 있다.

또한, 화소 기입이 완료되어, 게이트 신호가 로우 레벨로 된 후, 동일 화소와 스토리지 용량을 형성하고 있는 스토리지 라인의 전위는 신호 라인과의 기생 크로스 용량을 갖고 있어, 이 용량에 커플링에 의해 스토리지 라인의 전위가 흔들린 다.

바꾸어 말하면, 스토리지 라인에 생기는 저항 및 용량 부하가 신호 라인 혹은 화소 전극 등으로부터 받는 노이즈에 대해 일정 전압으로 유지하기 위한 구동 능력이 한 쪽측의 CS 드라이버에 의한 구동으로는 부족한 경우, 본 실시예와 같이, 게이트 드라이버 및 CS 드라이버를 포함하는 수직 구동 회로(102)를 유효 화소부(101)의 게이트 라인 및 스토리지 라인의 양단부측에 각각 배치하여 스토리지 라인의 구동 능력을 향상시키고 있다.

한편, 전술한 바와 같이, 게이트 드라이버 및 CS 드라이버를 포함하는 수직 구동 회로를 유효 화소부(101)의 양측(도면에서는 좌우 양측)에 배치한 경우, 양측에 주사 타이밍이 어긋날 가능성이 있기 때문에, 예를 들어 도 16에 도시된 바와 같이, 게이트 드라이버 및 CS 드라이버를 포함하는 제1 수직 구동 회로(102-1)를 유효 화소부(101)의 한 쪽측에만(도면에서는 좌측) 배치하고, 타측에는 CS 드라이버만을 포함하는 제2 수직 구동 회로(102-2A)를 배치하는 구성을 채용하는 것도 가능하다.

이 구성을 채용함으로써, 주사 타이밍의 어긋남의 발생을 억제할 수 있을 뿐만 아니라, 회로 규모를 축소할 수 있어, 협 테두리화를 실현할 수 있다.

도 17은, CS 드라이버만을 포함하는 수직 구동 회로의 구성예를 도시한 블록 도이다.

도 17의 수직 구동 회로(102-2A)의 CS 드라이버(500)는, 화소 배열의 각 행마다 독립적으로 구동하는 드라이버단(500-1, 500-2, 500-3, …, 500-m)이 형성되어 있다.

각 드라이버단(500(-1∼-m))은, 게이트 래치(G-Latch)(501), CS 블록(502) 및 CS 버퍼(503)를 갖는다. 예를 들어 CS 버퍼(503)가 전술한 CS 드라이버의 레벨 선택 출력부의 기능을 겸비한다.

게이트 래치(501)는, 화소 배열이 대응하는 행에 배치된 게이트 라인(105-1∼105-m)을 전반받는 게이트 신호(Gate)를 래치하여, 게이트 신호(Gate)가 액티브 기간에만 신호(OUTA)로서 CS 블록(502)에 출력함과 함께, 게이트 신호(Gate)에 동기하여, 수직 클록(VCK)을 소정의 타이밍에서 래치하고, 래치한 수직 클록(VCK)의 레벨이 절환되는 타이밍에서 래치한 게이트 신호(Gate)를 리셋하고, 신호(OUTA)의 출력을 정지한다.

도 18은, 도 17의 게이트 래치의 구성예를 구체적으로 도시하는 회로도이다. 또한, 도 19는, 도 18의 회로의 주요부 노드의 타이밍차트이다.

게이트 래치(501)는, 도 18에 도시된 바와 같이, 플립플롭(5011), 인버터(5012∼5017), 2 입력 NOR(5018), 2 입력 NAND(5019) 및 스위치(SW1∼SW4)를 갖고 있다.

플립플롭(5011)의 단자(S)가 게이트 신호(Gate)의 입력 라인에 접속되고, 리셋 단자(R)가 노드(N5)에 접속되고, 단자(Q)가 NOR(5018)의 한 쪽의 입력 및 NAND(5019)의 한 쪽의 입력에 접속되고, 리셋 단자(rst)는 리셋 신호(rst)의 입력 라인에 접속되어 있다. NOR(5018)의 다른 한쪽의 입력은 노드(N5)에 접속되고, NAND(5019)의 다른 한쪽의 입력은 게이트 신호(Gate)의 입력 라인에 접속되어 있다.

인버터(5013과 5014)가 입출력끼리 결합하여 래치(LTC1)를 구성하고, 인버터(5015와 5016)가 입출력끼리 결합하여 래치(LTC2)를 구성하고 있다.

LTC1의 노드(N1)가 스위치(SW1)의 고정 접점 a에 접속되고, 스위치(SW1)의 작동 접점 b는 수직 클록(CVK)의 입력 라인에 접속되어 있다.

스위치(SW1)는 게이트 신호(Gate(G))와 인버터(5011)에서 반전된 신호(XG)로 온 오프된다. 이 예에서는, 게이드 신호(G)가 하이 레벨일 때 온 상태로 되고, 로우 레벨일 때 오프 상태로 된다.

LTC2의 노드(N3)가 스위치(SW4)의 고정 접점 a에 접속되고, 스위치(SW4)의 작동 접점 b는 수직 클록(CVK)의 입력 라인에 접속되어 있다.

스위치(SW4)는 인버터(5017)의 출력 신호(CKLg)가 하이 레벨이고, 인버터(5017)의 입력 신호로 되는 NOR(5018)의 출력 신호(XCLKg)가 로우 레벨일 때 온 상태로 되고, 인버터(5017)의 출력 신호(CKLg)가 로우 레벨이고, 인버터(5017)의 입력 신호로 되는 NOR(5018)의 출력 신호(XCLKg)가 하이 레벨일 때 오프 상태로 된다.

스위치(SW2)의 고정 접점 a가 노드(N5)에 접속되고, 작동 접점 b가 래치(LTC2)의 노드(N4)에 접속되어 있다.

스위치(SW3)의 고정 접점 a가 노드(N5)에 접속되고, 작동 접점 b가 래치(LTC2)의 노드(N3)에 접속되어 있다.

스위치(SW2)는 래치(LTC1)의 노드(N1)의 신호(CKg)가 하이 레벨이고, 노드(N2)의 신호(XCKg)가 로우 레벨일 때에 온 상태로 되고, 노드(N1)의 신호(CKg)가 로우 레벨이고, 노드(N2)의 신호(XCKg)가 하이 레벨일 때에 오프 상태로 된다.

스위치(SW3)는 래치(LTC1)의 노드(N1)의 신호(CKg)가 로우 레벨이고, 노드(N2)의 신호(XCKg)가 하이 레벨일 때에 온 상태로 되고, 노드(N1)의 신호(CKg)가 하이 레벨이고, 노드(N2)의 신호(XCKg)가 로우 레벨일 때에 오프 상태로 된다.

예를 들어 도 19의 예에서, (x)행째에서는, 수직 클록(VCK)이 로우 레벨인 기간에 게이트 신호(Gate)가 하이 레벨의 펄스 신호로서 게이트 래치(501-x)에 입력된다.

그리고, 게이트 신호(Gate)는 플립플롭(5011)에 세트되고, 그 결과, 노드(N6)는 하이 레벨로 된다.

이 때, 스위치(SW1)가 온 상태로 되고, 래치(LTC1)에는 로우 레벨의 수직 클록(VCK)이 입력된다. 그 결과, 래치(LTC1)의 노드(N1)는 로우 레벨, 노드(N2)는 하이 레벨로 유지된다. 따라서, 스위치(SW2)는 오프 상태로 되고, 스위치(SW3)는 온 상태로 된다.

또한, 노드(N6)가 하이 레벨이기 때문에, NOR(5018)의 출력이 로우 레벨로 되고, 그 결과 인버터(5017)의 출력이 하이 레벨이 되고, 스위치(SW4)가 온 상태로 된다.

스위치(SW4)가 온 상태이므로, 래치(LTC2)에는 로우 레벨의 수직 클록(VCK)이 입력된다. 그 결과, 래치(LTC1)의 노드(N3)는 로우 레벨, 노드(N4)는 하이 레벨로 유지된다. 따라서, 이 타이밍에서는 스위치(SW3)를 통해 노드(N5)는 로우 레벨이며, 플립플롭(5011)은 리셋되지 않는다.

그리고, AND(5019)로부터는, 게이트 신호(Gate)가 하이 레벨의 기간, 하이 레벨의 신호(OUTA)가 CS 블록(502)에 출력된다.

다음으로, 수직 클록(VCK)이 로우 레벨로부터 하이 레벨로 절환되고, 게이트 신호(Gate)도 로우 레벨로 절환된다.

그 결과, 출력 신호(OUTA)가 로우 레벨로 되고, 또한, 래치(LTC2)에는 하이 레벨의 수치 클록(VCK)이 입력된다. 그 결과, 래치(LTC2)의 노드(N3)는 하이 레벨, 노드(N4)는 로우 레벨로 유지된다. 따라서, 이 타이밍에서는 스위치(SW3)를 통해 노드(N5)는 하이 레벨이며, 플립플롭(5011)은 리셋되고, 또한, 수직 클록(VCK)이 로우 레벨로 될 때까지, 스위치(SW4)는 온 상태로 유지된다.

또한, 도 19의 예에서, (x+1)행째에서는, 수직 클록(VCK)이 하이 레벨인 기간에 게이트 신호(Gate)가 하이 레벨의 펄스 신호로서 게이트 래치(501-x+1)로 입력된다.

이 때, 스위치(SW1)가 온 상태로 되고, 래치(LTC1)에는 하이 레벨의 수직 클록(VCK)이 입력된다. 그 결과, 래치(LTC1)의 노드(N1)는 하이 레벨, 노드(N2)는 로우 레벨로 유지된다. 따라서, 스위치(SW2)는 온 상태로 되고, 스위치(SW3)는 오프 상태로 된다.

또한, 노드(N6)가 하이 레벨이므로, NOR(5018)의 출력이 로우 레벨로 되고, 그 결과 인버터(5017)의 출력이 하이 레벨로 되어, 스위치(SW4)가 온 상태로 된다.

스위치(SW4)가 온 상태이므로, 래치(LTC2)에는 하이 레벨의 수직 클록(VCK)이 입력된다. 그 결과, 래치(LTC1)의 노드(N3)는 하이 레벨, 노드(N4)는 로우 레벨로 유지된다. 따라서, 이 타이밍에서는 스위치(SW2)를 통해 노드(N5)는 로우 레벨이며, 플립플롭(5011)은 리셋되지 않는다.

다음으로, 수직 클록(VCK)이 하이 레벨로부터 로우 레벨로 절환되고, 게이트 신호(Gate)도 로우 레벨로 절환된다.

그 결과, 출력 신호(OUTA)가 로우 레벨로 되고, 또한, 래치(LTC2)에는 로우 레벨의 수직 클록(VCK)이 입력된다. 그 결과, 래치(LTC2)의 노드(N3)는 로우 레벨, 노드(N4)는 하이 레벨로 유지된다. 따라서, 이 타이밍에서는 스위치(SW2)를 통해 노드(N5)는 하이 레벨이며, 플립플롭(5011)은 리셋되고, 또한, 수직 클록(VCK)이 하이 레벨로 될 때까지, 스위치(SW4)는 온 상태로 유지된다.

CS 블록(502)은, 각 드라이브단에서 독립된 동작을 행하고, 게이트 래치(501)로부터 출력되는 게이트 신호(Gate)(OUTA)에 기초하여, 예를 들어 극성 신호(POL)를 2 단계로 래치한 다음, CS 버퍼(503)에 출력한다.

한편, CS 블록(502) 및 CS 버퍼(503)는, 도 10, 도 13에 관련지어 설명한 구성과 마찬가지의 구성을 채용할 수 있다.

커먼 전압 생성 회로(104)는, 1 수평 주사 기간(1H)마다 극성이 반전하는 소진폭의 커먼 전압(VCOM)을 생성하여 도시하지 않은 공급 라인을 통해 유효 화소부(101)의 전체 화소 회로(PXLC)의 액정 셀(LC201)의 제2 화소 전극에 공통으로 공급한다.

커먼 전압(Vcom)의 진폭(ΔVcom)의 값은, 스토리지 신호(CS)의 제1 레벨(CSH)과 제2 레벨(CSL)의 차(ΔVcs)와 함께, 흑색 휘도 및 백색 휘도를 모두 최적화할 수 있도록 하는 값으로 선정된다.

예를 들어 후술하는 바와 같이, 백 표시 시에 액정에 인가되는 실효 화소 전위(ΔVpix_W)가 O.5V 이하의 값으로 되도록, ΔVcs와 ΔVcom의 값이 결정된다.

도 6에서는, 커먼 전압 생성 회로(104)를 액정 패널 내에 형성하는 구성을 예로서 도시하고 있지만, 패널 밖에 배치하여 패널 밖으로부터 커먼 전압(Vcom)을 공급하도록 구성하는 것도 가능하다.

도 20은, 본 실시예에 따른 커먼 전압 생성 회로의 구성예를 도시하는 회로도이다.

도 20의 예는, 패널의 외부 부품에 의해 소진폭의 커먼 전압(Vcom)을 생성하는 경우를 도시하고 있다.

도 20의 커먼 전압 생성 회로는, 플리커 조정용 저항 소자(R1, R2), 평활 커패시터(C1), 소진폭(ΔVcom)만큼 진폭시키기 위한 커패시터(C2), Vcom 공급 라 인(108)의 배선 저항(Rcom), 및 Vcom 공급 라인(108)의 기생 용량(Ccom)을 포함하여 구성되어 있다.

전원 전압(VCC)의 공급 라인과 접지 라인(GND) 사이에 저항 소자(R1, R2)가 직렬로 접속되어, 양 저항 소자(R1, R2)에서 저항 분압한 전압을 저항 소자의 접속 노드(ND1)에 발생시킨다. 저항 소자(R2)는 가변 저항으로, 발생하는 전압을 조정 가능하게 되어 있다.

접속 노드(ND1)가 패널 단자(T)에 접속되어 있다. 커패시터(C1)의 제1 전극이 접속 노드(ND1)와 단자(T)의 접속 라인에 접속되고, 커패시터(C1)의 제2 전극이 접지되어 있다.

커패시터(C2)의 제1 전극이 접속 노드(ND1)와 단자(T)의 접속 라인에 접속되고, 제2 전극이 신호(FRP)의 공급 라인에 접속되어 있다.

도 20의 커먼 전압 생성 회로에서는, 다음 수학식에 따라 소진폭(ΔVcom)이 결정된다.

소진폭은 용량 커플링(결합)을 이용, 또는 디지털적으로 생성하여, 사용하는 것이 가능하다.

소진폭(ΔVcom)의 값은, 최대한 작은 진폭, 예를 들어 10㎷∼1.0V 정도의 진폭이 좋다. 이유는, 그 이외이면 오버 드라이브에 의한 응답 속도의 개선, 음향 노이즈 저감 등의 효과가 작아지기 때문이다.

이상과 같이, 본 실시예에서는, 액정 표시 장치(100)에서, 용량 커플링을 이용한 용량 결합 구동을 행할 때에, 커먼 전압(Vcom)의 진폭(ΔVcom)의 값과, 스토리지 신호(CS)의 제1 레벨(CSH)과 제2 레벨(CSL)의 차(ΔVcs)의 값이, 흑색 휘도 및 백색 휘도를 모두 최적화할 수 있도록 하는 값으로 선정된다.

예를 들어, 백 표시 시에 액정에 인가되는 실효 화소 전위(ΔVpix_W)가 O.5V보다 낮은 값으로 되도록 ΔVcs와 ΔVcom의 값이 결정된다.

이하, 본 실시예의 용량 결합 구동에 대해 더욱 상세하게 설명한다.

도 21의 (a)∼(e)는, 본 실시예의 주요한 액정 셀의 구동 파형을 나타내는 타이밍차트이다.

도 21의 (a)가 게이트 펄스(GP_N)를, 도 21의 (b)가 커먼 전압(Vcom)을, 도 21의 (c)가 스토리지 신호(CS_N)를, 도 21의 (d)가 영상 신호(Vsig)를, 도 21의 (e)가 액정 셀에 인가되는 신호(Pix_N)를 각각 가리키고 있다.

본 실시예의 용량 결합 구동에서는, 커먼 전압(Vcom)은 일정한 직류 전압이 아니라 1 수평 주사 기간(1H)마다 극성이 반전하는 소진폭의 교번 신호로서 생성되어, 각 화소 회로(PXLC)의 액정 셀(LC201)의 제2 화소 전극에 인가된다.

또한, 스토리지 신호(CS_N)는, 각 게이트 라인마다 대응하여 독립적으로 배선된 각 스토리지 라인(106-1∼106-m)마다 제1 레벨(CSH, 예를 들어 3V∼4V) 또는 제2 레벨(CSL, 예를 들어 0V)의 어느 하나로 선택하여 부여한다.

이와 같이 구동된 경우의, 액정에 인가되는 실효 화소 전위(ΔVpix)는 다음 수학식으로 주어진다.

수학식 3에서, 근사식의 제2항 {(Ccs/Ccs+Clc)*ΔVcs}가 액정 유전율의 비선형성에 의해 저계조(백색 휘도측)가 검게 되는(낮아지는) 요인이 되는 항이며, 근사식의 제3항 {(Ccl/Ccs+Clc)*ΔVcom/2}이 액정 유전율의 비선형성에 의해 저계조측을 희게 하는(높이는) 항이다.

즉, 근사식의 제2항의 저계조(백색 휘도측)가 검게 되는(낮아지는) 경향 부분이 제3항에 의해 저계조측을 희게 하는(높이는) 기능에 의해 보상하도록 동작한다.

그리고, 흑색 휘도 및 백색 휘도를 함께 최적화할 수 있도록 하는 값으로 선정함으로써, 최적인 콘트라스트를 얻을 수 있다.

도 23의 (a), (b)는 액정 표시 장치에서 사용되는 액정 재료(노멀리 화이트 액정)를 이용한 경우의 백 표시 시에 액정에 인가되는 실효 화소 전위(ΔVpix_W)의 선정 기준을 설명하기 위한 도면이다. 도 23의 (a)가 인가 전압에 대한 비유전률(ε)의 특성을 도시하는 도면이고, 도 23의 (b)는 도 23의 (a)의 특성이 크게 변화하는 영역을 확대하여 도시하는 도면이다.

도면에 도시된 바와 같이, 액정 표시 장치에 사용되고 있는 액정 특성에서는, 약 O.5V 이상의 전압을 인가하면, 백색 휘도가 낮아진다.

그 때문에, 백색 휘도를 최적화하기 위해서는, 백 표시 시에 액정에 인가되는 실효 화소 전위(ΔVpix_W)가 O.5V 이하로 될 필요가 있다. 따라서, 실효 화소 전위(ΔVpix_W)가 0.5V 이하로 되도록 ΔVcs와 ΔVcom의 값이 결정된다.

실제로 평가한 결과로서는, ΔVcs=3.8V, ΔVcom=0.5V일 때, 최적인 콘트라스트를 얻을 수 있었다.

도 24는, 본 발명의 실시예에 따른 구동 방식, 관련된 용량 결합 구동 방식, 및 통상적인 1HVcom 구동 방식의 영상 신호 전압과 실효 화소 전위의 관계를 도시하는 도면이다.

도 24에서, 횡축이 영상 신호 전압(Vsig)을, 종축이 실효 화소 전위(ΔVpix)를 각각 도시하고 있다. 또한, 도 13에서, A로 나타내는 선이 본 발명의 실시예에 따른 구동 방식의 특성을, B로 나타내는 선이 관련된 용량 결합 구동 방식의 특성을, C로 나타내는 선이 통상의 1HVcom 구동 방식의 특성을 나타내고 있다.

도 24로부터 알 수 있듯이, 본 실시예에 따른 구동 방식에 의하면, 관련된 용량 결합 구동 방식에 비해 충분한 특성 개선이 얻어지고 있다.

도 25는, 본 발명의 실시예에 따른 구동 방식, 및 관련된 용량 결합 구동 방식의 영상 신호 전압과 휘도와의 관계를 도시하는 도면이다.

도 14에서, 횡축이 영상 신호 전압(Vsig)을, 종축이 휘도를 각각 나타내고 있다. 또한, 도 14에서, CV-A로 나타내는 선이 본 발명의 실시예에 따른 구동 방 식의 특성을, CV-B로 나타내는 선이 관련된 용량 결합 구동 방식의 특성을 나타내고 있다.

도 25로부터 알 수 있듯이, 관련된 용량 결합 구동 방식에서는 흑색 휘도(2)를 최적화했을 때에, 백색 휘도(1)가 낮아지고 있었다. 이에 비해, 본 실시예에 따른 구동 방식에 의하면, Vcom을 소진폭으로 함으로써, 흑색 휘도(2) 및 백색 휘도(1) 양쪽 모두 최적화할 수 있다.

하기의 수학식 4에, 본 실시예에 따른 구동 방식의 상기 수학식 3에 구체적인 수치를 설정한 경우의 흑 표시 시와, 흑 표시 시의 실효 화소 전위(ΔVpix_B)와 백 표시 시의 실효 화소 전위(ΔVpix_W)의 값을 나타낸다.

또한, 수학식 5에 관련된 용량 결합 구동 방식의 상기 수학식 1에 구체적인 수치를 설정한 경우의 흑 표시 시와, 흑 표시 시의 실효 화소 전위(ΔVpix_B)와 백 표시 시의 실효 화소 전위(ΔVpix_W)의 값을 나타낸다.

수학식 4 및 수학식 5에 표현된 바와 같이, 흑 표시 시에는 본 실시예에 따른 구동 방식과 관련된 구동 방식 모두 실효 화소 전위(ΔVpix_B)는 3.3V로 되어, 흑색 휘도가 최적화되어 있다.

백 표시 시에는, 수학식 5에 표현된 바와 같이, 관련된 구동 방식의 실효 화소 전위(ΔVpix_W)는 0.5V 이상인 O.8V로 되어, 도 23의 (b)에 관련지어 설명한 바와 같이 백색 휘도가 낮아진다.

이에 비해, 본 실시예에 따른 구동 방식의 실효 화소 전위(ΔVpix_W)는 O.5V 이하인 O.4V로 되어, 도 23의 (b)에 관련지어 설명한 바와 같이 백색 휘도가 최적화된다.

다음으로, 본 실시예의 특징 중 1개인 스토리지 신호(CS)를, 검출 회로(109)에 의해, 더미 화소부(108)로부터 검출한 화소 전위가 임의의 전위로 되도록 광학적 특성을 가미한 형태로 보정하는 구체적인 구성예에 대해 설명한다.

본 실시예에서는, 구동 온도의 변화에 의해, 축적 용량(스토리지 용량)(Cs201)을 형성하고 있는 절연막 및 액정의 유전율 및 굴절률이 변동하고, 액정 인가 전압이 변동하기 때문에, 이 온도 변화에 의한 액정 유전율 및 굴절률의 변동분을 전기적으로 검지하여, 액정 인가 전압의 변동을 억제함으로써 표시의 온도에 의한 변화를 억제한다.

도 26은, 본 실시예에 따른 보정 회로 시스템의 기본 구성을 도시하는 도면이다.

보정 회로 시스템(300)은, 화소 전위를 검출하는 더미 화소부(108), 검출된 화소 전위에 기초하여 개략 조정 및 미세 조정을 행하여 보정으로서 최적의 전압을 검출하는 검출 회로(109), 검출 회로(109)에 의한 최적 전압을 받아 광학 특성을 가미한 스토리지 신호(CS)를 대응하는 스토리지 라인(106-1∼106-m)에 인가하는 CS 버퍼(110), 전원부(111), 및 변동분을 흡수하기 위한 외부 부착의 캘리브레이션 가변 저항(112)을 주 구성 요소로서 갖고 있다.

도 27은, 본 실시예에 따른 보정 회로 시스템의 더욱 상세한 구성을 도시하는 회로도이다.

검출 회로(109)는, 개념적으로는, 레퍼런스 화소부(1091), 메모리(1092), 래더 저항부(1093), 래더 저항부(1093)의 각 분할 단자에 접속된 스위치(PMOS)군(1094) 및 컴퍼레이터(1095)를 갖고 있다.

또한, CS 드라이버(1020)의 CS 버퍼(110)는, 메모리(1101), 가중치 부여된 저항이 래더 형상으로 형성된 래더 저항부(1102) 및 래더 저항부(1102)의 각 분할 단자에 접속된 스위치(PMOS)군(1103)을 갖고 있다.

래더 저항부(1102)의 저항 가중는, 이하와 같이 하여 행해지고 있다.

도 28의 (a), (b)에 도시된 바와 같이, 광학적 특성인 액정 유전율(ε)과 굴절률(n)을 고려하여, 상온인 25℃를 경계로 경계를 구하고, 상온에 대해 고온 영역과 저온 영역의 스토리지 신호(Vcs)의 광학적 특성인 액정 유전율(ε)과 굴절률(n)을 고려한 스토리지 신호의 특성 곡선을 고려하여 가중치 부여의 정도를 바꾸고 있다.

본 실시예에서는, 고온 영역이 저온 영역보다 급경사 특성을 갖기 때문에, 고온 영역의 가중치 부여값을 저온 영역의 가중치 부여값보다 크게 하고 있다(가중치 부여를 가중함).

도 27의 예에서는, 개념적이지만, 래더 저항부에서는, 고온 영역에 대응한 저항을 통상의 저항값(R)의 3배의 3R로 설정하고, 저온 영역에 대응한 저항을 통상의 저항(R)의 2배의 2R로 설정하고 있다.

한편, 메모리(1101)에는, 초기값으로서 더미 화소부(108)의 화소 전위와 레퍼런스 화소부(1091)의 화소 전위를 컴퍼레이터(1095)에 의해 시분할로 비교하여 기본으로 되는 전압값이 세트된다.

도 29 및 도 30은, 개략 조정 및 미세 조정에 의한 최적 전압값의 검색 동작을 개념적으로 도시하는 도면으로서, 도 29는 회로도, 도 30은 타이밍차트를 도시하고 있다.

개략 조정 및 미세 조정은, 예를 들어 10 프레임의 전반에서 5회 R0∼R4로 나타내는 바와 같이 개략 조정하고, 후반에서 5회 Fx0∼Fx4로 나타내는 바와 같이 미세 조정을 행한다.

이와 같이 하여, 10 프레임 기간 내에 최적인 Vcs값(1/25)을 선택 출력한다.

한편, 도 26 및 도 27은 개념적인 부분을 포함하여 도시하고 있지만, 예를 들어 도 31에 도시된 바와 같이, 검출 회로(109)와 CS 버퍼(110)에서 래더 저항부를 공유하도록 구성하는 것이 가능하다.

도 32의 (a)는 1HVcom 반전 구동 방식의 입력 계조와 투과율의 관계를 도시하는 도면이고, 도 32의 (b)는 본 실시예의 구동 방식에 광학적 특성을 가미한 입력 계조와 투과율의 관계를 도시하는 도면이다.

1HVcom 반전 구동 방식의 경우에는, 고온측에서의 투과율 특성의 편차가 크지만, 본 실시예의 구동 방식으로, 또한 광학적 특성을 가미한 경우에는, 변동을 억제할 수 있다.

다음으로, 상기 구성에 의한 동작을 설명한다.

수직 구동 회로(102)의 시프트 레지스터에는, 도시하지 않은 클록 제너레이터에 의해 생성된 수직 주사의 개시를 명령하는 수직 스타트 펄스(VST), 수직 주사의 기준으로 되는 서로 역상의 수직 클록(VCK, VCKX)이 공급된다.

시프트 레지스터에서는, 수직 클록의 레벨 시프트 동작이 행해지면서, 각각 상이한 지연 시간으로 지연된다. 예를 들어 시프트 레지스터에서는, 수직 스타트 펄스(VST)가, 수직 클록(VCK)에 동기하여 시프트 동작이 행해져, 대응하는 게이트 버퍼에 공급된다.

따라서, 기본적으로는, 시프트 레지스터(VSR)에 의해 공급된 수직 클록에 의해, 각 게이트 버퍼를 통해 각 게이트 라인(105-1∼105-m)이 차례로 구동되어 간다.

이와 같이, 수직 구동 회로(102)에 의해, 예를 들어 제1행째부터 차례로 게이트 라인(105-1∼105-m)이 구동되어 가는데, 이에 수반하여, 스토리지 라인(106-1∼106-m)이 구동되어 간다. 이 때, 게이트 펄스에서 1개의 게이트 라인을 구동한 후, 다음 게이트 라인의 게이트 펄스의 상승 타이밍에서, 스토리지 라인(106-1∼106-m)에 인가하는 스토리지 신호(CS1∼CSm)의 레벨이, 제1 레벨(CSH)과 제2 레벨(CSL)이 교대로 선택되어 인가된다.

예를 들어, 제1행째의 스토리지 라인(106-1)에 제1 레벨(CSH)을 선택하고 스토리지 신호(CS1)가 인가되었을 경우, 제2행째의 스토리지 라인(106-2)에는 제2 레벨(CSL)이 선택되어 스토리지 신호(CS2)가 인가되고, 제3행째의 스토리지 라인(106-3)에 제1 레벨(CSH)이 선택되어 스토리지 신호(CS3)가 인가되고, 제4행째의 스토리지 라인(106-4)에는 제2 레벨(CSL)이 선택되어 스토리지 신호(CS4)가 인가되고, 이하 마찬가지로 하여 교대로 제1 레벨(CSH)과 제2 레벨(CSL)이 선택되어 스토리지 신호(CS5∼CSm)가 스토리지 라인(106-5∼106-m)에 인가된다.

이 스토리지 신호는, 더미 화소부(108)의 화소 전위가 검출 회로(109)에서 검출되고, 이 검출 전위에 기초하여, 임의의 전위로 되도록 광학적 특성을 가미한 형태로 보정된다.

또한, 소진폭(ΔVcom)으로 교번의 커먼 전압(Vcom)이 유효 화소부(101)의 전체 화소 회로(PXLC)의 액정 셀(LC201)의 제2 화소 전극에 공통적으로 인가된다.

그리고, 수평 구동 회로(103)에서는, 도시하지 않은 클록 제네레이터에 의해 생성된 수평 주사의 개시를 명령하는 수평 스타트 펄스(HST), 수평 주사의 기준으로 되는 서로 역상인 수평 클록(HCK, HCKX)을 받아 샘플링 펄스가 생성되고, 입력되는 영상 신호가 생성한 샘플링 펄스에 응답하여 순차적으로 샘플링되어, 각 화소 회로(PXLC)에 기입할 데이터 신호(SDT)로서 각 신호 라인(107-1∼107-n)에 공급된다.

예를 들어, 우선, R 대응의 셀렉터 스위치가 도통 상태로 구동 제어되어 R 데이터가 각 신호 라인에 출력되어 R 데이터가 기입된다. R 데이터의 기입이 종료되면, G 대응의 셀렉터 스위치만이 도통 상태로 구동 제어되어 G 데이터가 각 신호 라인에 출력되어 기입된다. G 데이터의 기입이 종료하면, B 대응의 셀렉터 스위치만이 도통 상태로 구동 제어되어 B 데이터가 각 신호 라인에 출력되어 기입된다.

본 실시예에서는, 이 신호 라인으로부터의 기입 후(게이트 펄스(GP)의 하강 후), 스토리지 라인(106-1∼106-m)으로부터 축적 용량(CS201)을 통해 커플링시킴으로써 화소 전위(노드(ND201)의 전위)를 변화시켜, 액정 인가 전압을 변조시키고 있다.

이 때, 커먼 전압(Vcom)은 일정치가 아니라 소진폭(ΔVcom)(10㎷∼1.0V)으로 교번 신호로서 공급된다.

이에 따라, 흑색 휘도뿐만 아니라 백색 휘도도 최적화되고 있다.

이상 설명한 바와 같이, 본 실시예에 따르면, TFT(201)를 통해 영상용 화소 데이터를 기입하는 복수의 화소 회로(PXLC)가 매트릭스 형상으로 배치된 유효 화소부(101)와, 화소 회로의 행 배열에 대응하도록 배치된 게이트 라인(105-1∼105-m)과, 화소 회로의 행 배열에 대응하도록 배치된 복수의 용량 배선(106-1∼106-m)과, 화소 회로의 열 배열에 대응하도록 배치된 신호 라인(107-1∼107-m)과, 게이트 라인, 및 용량 배선을 선택적으로 구동하는 수직 구동 회로(102)와, 소정 주기에서 레벨이 절환되는 소진폭의 커먼 전압 신호를 생성하는 생성 회로(104)를 갖고, 각 화소 회로는, 제1 화소 전극 및 제2 화소 전극을 갖는 액정 셀(LC201)과, 제1 전극 및 제2 전극을 갖는 축적 용량(CS201)을 포함하고, 액정 셀의 제1 화소 전극과 축적 용량의 제1 전극과 TFT의 일 단자가 접속되고, 축적 용량의 제2 전극이 대응하는 행에 배열된 용량 배선에 접속되고, 액정 셀의 제2 화소 전극에는 커먼 전압 신호가 인가되므로, 흑색 휘도 및 백색 휘도의 양쪽을 모두 최적화할 수 있다. 그 결과, 콘트라스트를 최적화할 수 있는 이점이 있다.

또한, 본 실시예에서는, 구동 온도의 변화에 따라, 축적 용량(스토리지 용량)(Cs201)을 형성하고 있는 절연막 및 액정의 유전율 및 굴절률이 변동하여, 액정 인가 전압이 변동하므로, 이 온도 변화에 의한 액정 유전율 및 굴절률의 변동분을 전기적으로 검지하여, 액정 인가 전압의 변동을 억제하도록 구성하였기 때문에, 표시의 온도에 의한 변화를 억제할 수 있다.

또한, 본 실시예의 수직 구동 회로(102)에서의 CS 드라이버는, 드라이버단의 전후단 혹은 전 프레임의 극성에 의존하지 않고, 화소 기입 시의 극성(P0L로 나타냄)만으로 Cs 신호의 극성을 결정하고 있다.

또한, 본 실시예의 수직 구동 회로의 CS 블록 등은, 적은 소자수로 형성할 수 있어, 회로 규모의 축소에 공헌하고 있다. 예를 들어 20개 이하의 트랜지스터에 의해 구성하는 것이 가능하다.

또한, 상기 실시예에서는, 액정 표시 장치에 아날로그 영상 신호를 입력으로 하고, 이것을 래치한 후 아날로그 영상 신호를 점 순차적으로 각 화소에 기입하는 아날로그 인터페이스 구동 회로를 탑재한 액정 표시 장치에 적용한 경우에 대해 설명하였지만, 디지털 영상 신호를 입력으로 하고, 셀렉터 방식으로 선 순차적으로 화소에 영상 신호를 기입하는 구동 회로를 탑재한 액정 표시 장치에도, 마찬가지로 적용 가능하다.

또한, 상기 실시예에서는, 각 화소의 표시 엘리먼트(전기 광학 소자)로서 액정 셀을 이용한 액티브 매트릭스형 액정 표시 장치에 적용한 경우를 예로 들어 설명하였지만, 액정 표시 장치에의 적용에 한정되는 것이 아니라, 각 화소의 표시 엘리먼트로서 일렉트로루미네센스(EL: electroluminescence) 소자를 이용한 액티브 매트릭스형 EL 표시 장치 등 액티브 매트릭스형 표시 장치 전반에 적용 가능하다.

이상 설명한 실시예에 따른 표시 장치는, 직시형 영상 표시 장치(액정 모니터, 액정 뷰파인더), 투사형 액정 표시 장치(액정 프로젝터)의 표시 패널, 즉 LCD(liquid crystal display) 패널로서 이용할 수 있다.

본 발명에 따르면, 흑색 휘도 및 백색 휘도의 양쪽을 모두 최적화할 수 있는 표시 장치를 부여할 수 있다.

Claims

스위칭 소자를 통해 신호 라인을 따라 전반되는 영상용 화소 데이터를 기입하는 복수의 화소 회로가 매트릭스 형상으로 배치된 화소부와,

상기 화소 회로의 행 배열에 대응하도록 배치되고, 상기 스위칭 소자의 도통 제어를 위한 복수의 주사 라인과,

상기 화소 회로의 행 배열에 대응하도록 배치된 복수의 용량 배선과,

상기 복수의 주사 라인, 및 상기 복수의 용량 배선을 선택적으로 구동하는 구동 회로와,

소정의 주기에서 레벨이 절환되는 커먼 전압 신호를 생성하는 생성 회로와,

상기 구동 회로의 용량 배선을 구동하는 신호를 보정하는 보정 회로 시스템을 갖고,

상기 화소부에 배열된 각 화소 회로는,

제1 화소 전극 및 제2 화소 전극을 갖는 표시 엘리먼트와,

제1 전극 및 제2 전극을 갖는 축적 용량을 포함하고,

상기 표시 엘리먼트 화소 셀의 제1 화소 전극과 상기 축적 용량의 제1 전극과 상기 스위칭 소자의 일 단자가 접속되고,

상기 축적 용량의 제2 전극이 대응하는 행에 배열된 상기 용량 배선에 접속되고,

상기 표시 엘리먼트의 제2 화소 전극에는 상기 커먼 전압 신호가 인가되며,

상기 보정 회로 시스템은,

상기 화소부의 화소 전위를 모니터하는 모니터 회로를 갖고, 상기 모니터 회로의 모니터 결과에 기초하여 상기 표시 엘리먼트의 광학적 특성을 가미하여 상기 용량 배선을 구동하는 신호를 보정하는 표시 장치.
제1항에 있어서,

상기 커먼 전압 신호는 소진폭의 신호인 표시 장치.
제2항에 있어서,

상기 보정 회로 시스템은, 온도에 부합한 가중치 부여를 행하여 보정을 행하는 표시 장치.
제3항에 있어서,

상기 보정 회로 시스템은, 소정의 온도를 경계로 하여 고온 영역과 저온 영역으로 나누고, 상기 2개의 영역에서 상이한 가중치 부여를 행하는 표시 장치.
제4항에 있어서,

상기 보정 회로 시스템은, 소정의 온도를 경계로 하여 고온 영역과 저온 영역으로 나누고, 상기 고온 영역의 가중치 부여값을 저온 영역의 가중치 부여값보다 큰 값으로 하여 보정을 행하는 표시 장치.
제2항에 있어서,

상기 보정 회로 시스템은, 복수의 프레임 내에 개략 조정과 미세 조정을 행하여, 원하는 값을 선택하는 표시 장치.
제4항에 있어서,

상기 구동 회로는, 선택된 행의 주사 라인을 구동하여 원하는 화소 회로에 화소 데이터를 기입시킨 후, 동일한 행의 상기 용량 배선을 구동하는 표시 장치.
제7항에 있어서,

상기 구동 회로는, 상기 용량 배선을 구동하는 신호는, 제1 레벨과 상기 제1 레벨보다 낮은 제2 레벨 중 어느 하나를 선택하여 대응하는 용량 배선에 인가하는 표시 장치.
제1항에 있어서,

상기 화소 회로의 표시 엘리먼트가 액정 셀인 표시 장치.
스위칭 소자를 통해 신호 라인을 따라 전반되는 영상용 화소 데이터를 기입하는 복수의 화소 회로가 매트릭스 형상으로 배치된 화소부와,

상기 화소 회로의 행 배열에 대응하도록 배치되고, 상기 스위칭 소자의 도통 제어를 위한 복수의 주사 라인과,

상기 화소 회로의 행 배열에 대응하도록 배치된 복수의 용량 배선과,

상기 복수의 주사 라인, 및 상기 복수의 용량 배선을 선택적으로 구동하는 구동 회로와,

소정의 주기에서 레벨이 절환되는 커먼 전압 신호를 생성하는 생성 회로를 갖고,

상기 화소부에 배열된 각 화소 회로는,

제1 화소 전극 및 제2 화소 전극을 갖는 표시 엘리먼트와,

제1 전극 및 제2 전극을 갖는 축적 용량을 포함하며,

상기 표시 엘리먼트 화소 셀의 제1 화소 전극과 상기 축적 용량의 제1 전극과 상기 스위칭 소자의 일 단자가 접속되고,

상기 축적 용량의 제2 전극이 대응하는 행에 배열된 상기 용량 배선에 접속되고,

상기 표시 엘리먼트의 제2 화소 전극에는 상기 커먼 전압 신호가 인가되며,

상기 구동 회로의 용량 배선 드라이버는, 화소 기입 시의 극성 신호에 기초하여 각 행마다 독립하여 대응하는 용량 배선을 구동하는 표시 장치.
제10항에 있어서,

상기 커먼 전압 신호는 소진폭의 신호인 표시 장치.
제11항에 있어서,

상기 구동 회로의 용량 배선 드라이버는, 화소 기입 시의 극성 신호에 기초하여 용량 배선을 구동하는 신호의 극성을 결정하는 표시 장치.
제12항에 있어서,

상기 구동 회로의 주사 라인 드라이버는, 소정의 신호를 열 방향으로 시프트하는 시프트 레지스터와, 시프트 레지스터의 신호를 받아 대응하는 주사 라인을 구동하는 버퍼를 포함하고,

용량 배선 드라이버는, 상기 시프트 레지스터의 상기 버퍼에의 출력 신호에 기초하여 상기 극성 신호를 래치하는 제1 래치와, 상기 시프트 레지스터의 다음 단으로의 시프트 신호에 기초하여 상기 제1 래치가 래치한 극성 신호를 래치하여 출력하는 제2 래치를 포함하는 표시 장치.
제13항에 있어서,

상기 구동 회로는, 선택된 행의 주사 라인을 구동하여 원하는 화소 회로에 화소 데이터를 기입시킨 후, 동일한 행의 상기 용량 배선을 구동하는 표시 장치.
제14항에 있어서,

상기 구동 회로는, 상기 용량 배선을 구동하는 신호는, 제1 레벨과 상기 제1 레벨보다 낮은 제2 레벨 중 어느 하나를 선택하여 대응하는 용량 배선에 인가하는 표시 장치.
제1항에 있어서,

상기 화소 회로의 표시 엘리먼트가 액정 셀인 표시 장치.
스위칭 소자를 통해 신호 라인을 따라 전반되는 영상용 화소 데이터를 기입하는 복수의 화소 회로가 매트릭스 형상으로 배치된 화소부와,

상기 화소 회로의 행 배열에 대응하도록 배치되고, 상기 스위칭 소자의 도통 제어를 위한 복수의 주사 라인과,

상기 화소 회로의 행 배열에 대응하도록 배치된 복수의 용량 배선과,

상기 복수의 주사 라인, 및 상기 복수의 용량 배선을 일단측으로부터 선택적으로 구동하는 제1 구동 회로와,

상기 복수의 주사 라인, 및 상기 복수의 용량 배선 중 적어도 복수의 용량 배선을 타단측으로부터 선택적으로 구동하는 제2 구동 회로와,

소정의 주기에서 레벨이 절환되는 커먼 전압 신호를 생성하는 생성 회로를 갖고,

상기 화소부에 배열된 각 화소 회로는,

제1 화소 전극 및 제2 화소 전극을 갖는 표시 엘리먼트와,

제1 전극 및 제2 전극을 갖는 축적 용량을 포함하며,

상기 표시 엘리먼트 화소 셀의 제1 화소 전극과 상기 축적 용량의 제1 전극 과 상기 스위칭 소자의 일 단자가 접속되고,

상기 축적 용량의 제2 전극이 대응하는 행에 배열된 상기 용량 배선에 접속되고,

상기 표시 엘리먼트의 제2 화소 전극에는 상기 커먼 전압 신호가 인가되는 표시 장치.
제17항에 있어서,

상기 커먼 전압 신호는 소진폭의 신호인 표시 장치.
제18항에 있어서,

상기 제1 및 제2 구동 회로의 용량 배선 드라이버는, 화소 기입 시의 극성 신호에 기초하여 각 행마다 독립적으로 대응하는 용량 배선을 구동하는 표시 장치.
제19항에 있어서,

상기 제2 구동 회로의 용량 배선 드라이버는, 상기 제1 구동 회로에 의해 대응하는 행의 주사 라인을 따라 전반되는 구동 신호에 응답하여, 대응하는 용량 배선을 구동하는 표시 장치.
제20항에 있어서,

상기 구동 회로는, 선택된 행의 주사 라인을 구동하여 원하는 화소 회로에 화소 데이터를 기입시킨 후, 동일한 행의 상기 용량 배선을 구동하는 표시 장치.
제21항에 있어서,

상기 구동 회로는, 상기 용량 배선을 구동하는 신호는, 제1 레벨과 상기 제1 레벨보다 낮은 제2 레벨 중 어느 하나를 선택하여 대응하는 용량 배선에 인가하는 표시 장치.
제17항에 있어서,

상기 화소 회로의 표시 엘리먼트가 액정 셀인 표시 장치.