JPS613459A - アクテイブマトリクス表示装置の基板 - Google Patents
アクテイブマトリクス表示装置の基板Info
- Publication number
- JPS613459A JPS613459A JP59123411A JP12341184A JPS613459A JP S613459 A JPS613459 A JP S613459A JP 59123411 A JP59123411 A JP 59123411A JP 12341184 A JP12341184 A JP 12341184A JP S613459 A JPS613459 A JP S613459A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- active matrix
- gate
- gate electrode
- matrix display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、製造上の欠陥の発生しにくい、アクテイブマ
） ＩＪクス表示装置の基板に関する。
） ＩＪクス表示装置の基板に関する。
近年、ガラスなどの絶縁性基板上に薄−膜トランジスタ
をアレイ状に配置した、アクティブマトリクス表示装置
の基板の開発が各所で盛んである。
をアレイ状に配置した、アクティブマトリクス表示装置
の基板の開発が各所で盛んである。
絶縁性基板上に、薄膜トランジスタからなるスイッチ素
子を了レイ状に設けたマトリクス状の、液晶、エレクト
ロクロミック、エレクトロルミネッセンスなどの表示装
置は、７７画像などの高速、高精＃Ｊ１度の表示を可能
くする。
子を了レイ状に設けたマトリクス状の、液晶、エレクト
ロクロミック、エレクトロルミネッセンスなどの表示装
置は、７７画像などの高速、高精＃Ｊ１度の表示を可能
くする。
第１図は、従来の液晶を用いたアクティブマトリクス表
示装置の回路図を示したものでおる。ゲート線Ｘｊに電
圧を印刀口し、ｘｊラインに沿ったトランジスタ１ｉＯ
Ｎ状態にし、データラインＹｉ、ｙｉ−４−，，，から
の映像信号は、トランジスタ１を通って、キャパシタン
ス２に書き込まｎる。
示装置の回路図を示したものでおる。ゲート線Ｘｊに電
圧を印刀口し、ｘｊラインに沿ったトランジスタ１ｉＯ
Ｎ状態にし、データラインＹｉ、ｙｉ−４−，，，から
の映像信号は、トランジスタ１を通って、キャパシタン
ス２に書き込まｎる。
このデータ信号は、ゲート線Ｘｊがオフになった後も保
持さｎ１液晶セル８に電圧を印加し続ける。ＯＮＫする
ゲート線ｔＸｊ・”ｊ＋１ ・・と走査することにより
画面全体に映像信号を入力することができ、画偉表示が
可能になる。 “第２図Ｇ）は、従来の液晶
を用いたアクティブマトリクス表示装置に用いる基板の
平面図であり、１表示画素について示しである。第２図
（ロ）で４は、第１図Ｘｊに相当する、ゲート電極、５
は薄膜トランジスタの活性領域を構成する半導体層、６
は第１図でＹｉに相当する映像信号ｔ−書き込むデータ
信号線、７は薄膜トランジスタのドレイン電極、８は液
晶に電圧を印加する透明電極である。第２図の）は、第
２図Ａ−ＡＩ部の断面構造を示した図でらり、薄膜トラ
ンジスタの断面構造を示す図になっている。透明絶縁性
基板９の上に、ゲート電極４、ゲート絶縁膜１０、半導
体層５、データ信号線６、ドレイン電極７、透明電極８
、絶縁膜１１、ソース１２、ドレイン】３よすなる画素
が形成さｎている。基板９はガラスなどからなり通常０
．２〜２゜０咽の厚さが用いらｎる。ゲート電極４は、
クロム、アルミニウム、モリブデン等の金属からなる。
持さｎ１液晶セル８に電圧を印加し続ける。ＯＮＫする
ゲート線ｔＸｊ・”ｊ＋１ ・・と走査することにより
画面全体に映像信号を入力することができ、画偉表示が
可能になる。 “第２図Ｇ）は、従来の液晶
を用いたアクティブマトリクス表示装置に用いる基板の
平面図であり、１表示画素について示しである。第２図
（ロ）で４は、第１図Ｘｊに相当する、ゲート電極、５
は薄膜トランジスタの活性領域を構成する半導体層、６
は第１図でＹｉに相当する映像信号ｔ−書き込むデータ
信号線、７は薄膜トランジスタのドレイン電極、８は液
晶に電圧を印加する透明電極である。第２図の）は、第
２図Ａ−ＡＩ部の断面構造を示した図でらり、薄膜トラ
ンジスタの断面構造を示す図になっている。透明絶縁性
基板９の上に、ゲート電極４、ゲート絶縁膜１０、半導
体層５、データ信号線６、ドレイン電極７、透明電極８
、絶縁膜１１、ソース１２、ドレイン】３よすなる画素
が形成さｎている。基板９はガラスなどからなり通常０
．２〜２゜０咽の厚さが用いらｎる。ゲート電極４は、
クロム、アルミニウム、モリブデン等の金属からなる。
ゲート絶縁膜１０は、二酸化シリコ／、チツ化シリコン
等よりなる。半導体層５は通常、不純物をドープしてな
い非晶質シリコンが用いらｎる。絶縁膜１１は、二酸化
シリコン、チツ化シリコン等が用いらｎる。データ信号
線６、ドレイン電極７としては、アルミニウムが、ソー
ス１２、トレイン１３としてはｎ＋型の非晶質シリコン
が用いらｎる。透明電極８としては、インジウム。スズ
酸化物（工ＴＯ）が用いらｎる。基板９の上の各層の膜
厚としては通常０゜０５μ惧〜１μ脩が用いらｎる。第
２図の）の薄膜トランジスタはゲート電極４に電圧を印
加して、半導体層５″とゲート絶縁膜１０の界面にチャ
ンネルを形成し、データ信号線６から透明電極８にデー
タ信号を書き込むことができる。
等よりなる。半導体層５は通常、不純物をドープしてな
い非晶質シリコンが用いらｎる。絶縁膜１１は、二酸化
シリコン、チツ化シリコン等が用いらｎる。データ信号
線６、ドレイン電極７としては、アルミニウムが、ソー
ス１２、トレイン１３としてはｎ＋型の非晶質シリコン
が用いらｎる。透明電極８としては、インジウム。スズ
酸化物（工ＴＯ）が用いらｎる。基板９の上の各層の膜
厚としては通常０゜０５μ惧〜１μ脩が用いらｎる。第
２図の）の薄膜トランジスタはゲート電極４に電圧を印
加して、半導体層５″とゲート絶縁膜１０の界面にチャ
ンネルを形成し、データ信号線６から透明電極８にデー
タ信号を書き込むことができる。
以上に記した構造の従来のアクティブマトリクス液晶表
示装置は、以下に記す理由により、欠陥の無い表示装置
の製造は困難であった。即ち、第２図Ｏ）で示すごとく
ゲート電極４とデータ信号線７の交叉部では、半導体層
５をエツチングする際、ゲート電極１００表面でエツチ
ングをストップしなけｎばならない。この際、通常用い
ら牡るエツチング材料（ドライエッチでは０Ｆ４−１−
０． 、ウェットエッチでは緩衝フッ酸液、ＨＴｒ ＋
Ｎ％Ｉｒ＋Ｈ雪０）では、半導体層５だけでなく、ゲ
ート絶縁ｇｉｏｌエツチングする能力を有するので、ゲ
ート電極４の上の絶縁膜が消失し、データ信号線７ある
いは半導体層５との間にショー）１起こす確率が非常に
高い。第１図の従来の構造の表示装置では、通常タテ、
ヨコとも２００〜８００個の画素がアレイ状になってい
るので、致方ケ所の第２図の）で示す交叉部で欠陥の無
く製造することは著しるしく困難であった。
示装置は、以下に記す理由により、欠陥の無い表示装置
の製造は困難であった。即ち、第２図Ｏ）で示すごとく
ゲート電極４とデータ信号線７の交叉部では、半導体層
５をエツチングする際、ゲート電極１００表面でエツチ
ングをストップしなけｎばならない。この際、通常用い
ら牡るエツチング材料（ドライエッチでは０Ｆ４−１−
０． 、ウェットエッチでは緩衝フッ酸液、ＨＴｒ ＋
Ｎ％Ｉｒ＋Ｈ雪０）では、半導体層５だけでなく、ゲ
ート絶縁ｇｉｏｌエツチングする能力を有するので、ゲ
ート電極４の上の絶縁膜が消失し、データ信号線７ある
いは半導体層５との間にショー）１起こす確率が非常に
高い。第１図の従来の構造の表示装置では、通常タテ、
ヨコとも２００〜８００個の画素がアレイ状になってい
るので、致方ケ所の第２図の）で示す交叉部で欠陥の無
く製造することは著しるしく困難であった。
本発明の目的は、上記のごと〈従来の欠点を除き、デー
タ信号線とゲート信号線間でショートの発生することの
無いアクティブマトリクス表示装置の基板を提供するこ
とにある。
タ信号線とゲート信号線間でショートの発生することの
無いアクティブマトリクス表示装置の基板を提供するこ
とにある。
以下、実施例に基づいて、図面により本発明を説明する
。第８図に）は本発明の一実施例でありアクティブマト
リクス表示装置の基板の平面図である。各部分の名称は
、第２図の場合と同様である。第８図Ａ、ＡＩ部の断面
構造は第２図φ）と同様である。第８図Ｂ、−Ｂ１部、
の構造は第８図φ）に示しである。第８図の）も各部の
名称は、第２図ω）と同様である。第８図（ｕ）Ｋよｎ
ば、半導体層５は、第２図６）の場合と異なり、ゲート
電極４’ｉおおう形に形成さｎている。この為、第８図
の）に示すごとく本発明の、アクティブマトリクス表示
装置の基板では、半導体層５をエツチングする際にも、
ゲート絶縁膜１０がエツチングさｎる恐れは全く無い。
。第８図に）は本発明の一実施例でありアクティブマト
リクス表示装置の基板の平面図である。各部分の名称は
、第２図の場合と同様である。第８図Ａ、ＡＩ部の断面
構造は第２図φ）と同様である。第８図Ｂ、−Ｂ１部、
の構造は第８図φ）に示しである。第８図の）も各部の
名称は、第２図ω）と同様である。第８図（ｕ）Ｋよｎ
ば、半導体層５は、第２図６）の場合と異なり、ゲート
電極４’ｉおおう形に形成さｎている。この為、第８図
の）に示すごとく本発明の、アクティブマトリクス表示
装置の基板では、半導体層５をエツチングする際にも、
ゲート絶縁膜１０がエツチングさｎる恐れは全く無い。
従って、データ信号線７とゲート電極４の間のショート
は大巾に低減でき、高い歩留まりで、アクティブマトリ
クス表示装置の基板を製造することが可能になつ念。本
実施例では、半導体層５がゲート電極４の上に形成さｎ
ているので、隣りあうデータ信号線の間で、半導体層５
を介してのクロストークの可能性があるが、以下の理由
により、その心配は無い。即ち、ゲート電極４がオフ状
態のときは、非晶質シリコンの比抵抗は充分に高いので
（１０’Ω０画以上）問題は無い。オン状態のときは、
ゲート電極４の上には寄生トランジスタが形成さｎるが
、この寄生トランジスタのチャンネル長は画素ピッチ程
度、チャンネル巾ハ、画素毎のトランジスタの数分の１
程度なので、寄生トランジスタは画素トランジスタ（第
１図−１）の〜１／１００のコンダクタンスを有するの
みである。この為、データ信号線駆動回路の負荷は若干
変動するが、通常は出力インピーダンスが、負荷の薄膜
トランジスタ（第１図−１〕より充分小さくしであるの
で、実用上問題とならない。更に、トランジスタ部以外
の半導体層５によるクロストークを減らすには、トラン
ジスタのチャンネル部以外の半導体層の膜厚を薄くする
ことによっても本発明の目的は達せらｎる。以上の説明
では、トランジスタの遮光については、特に記さなかっ
たが、必要な場合は、トランジスタのチャンネル部をお
おうようにした、不透明膜を設ける。更に、この遮光膜
は、半導体層５−をほぼ全面的に（電極接続等で必要な
部分を除いて）馨ネつても良い。
は大巾に低減でき、高い歩留まりで、アクティブマトリ
クス表示装置の基板を製造することが可能になつ念。本
実施例では、半導体層５がゲート電極４の上に形成さｎ
ているので、隣りあうデータ信号線の間で、半導体層５
を介してのクロストークの可能性があるが、以下の理由
により、その心配は無い。即ち、ゲート電極４がオフ状
態のときは、非晶質シリコンの比抵抗は充分に高いので
（１０’Ω０画以上）問題は無い。オン状態のときは、
ゲート電極４の上には寄生トランジスタが形成さｎるが
、この寄生トランジスタのチャンネル長は画素ピッチ程
度、チャンネル巾ハ、画素毎のトランジスタの数分の１
程度なので、寄生トランジスタは画素トランジスタ（第
１図−１）の〜１／１００のコンダクタンスを有するの
みである。この為、データ信号線駆動回路の負荷は若干
変動するが、通常は出力インピーダンスが、負荷の薄膜
トランジスタ（第１図−１〕より充分小さくしであるの
で、実用上問題とならない。更に、トランジスタ部以外
の半導体層５によるクロストークを減らすには、トラン
ジスタのチャンネル部以外の半導体層の膜厚を薄くする
ことによっても本発明の目的は達せらｎる。以上の説明
では、トランジスタの遮光については、特に記さなかっ
たが、必要な場合は、トランジスタのチャンネル部をお
おうようにした、不透明膜を設ける。更に、この遮光膜
は、半導体層５−をほぼ全面的に（電極接続等で必要な
部分を除いて）馨ネつても良い。
また以上の説明）では液晶を用い次アクティブマトリク
ス表示装置について行ったが、エレクトロクロミック、
エレクトロルミネッセンス等信の表示方式のアクティブ
マトリクス表示装置の基板にも本発明は適用できること
は明らかである。
ス表示装置について行ったが、エレクトロクロミック、
エレクトロルミネッセンス等信の表示方式のアクティブ
マトリクス表示装置の基板にも本発明は適用できること
は明らかである。
以上に記した本発明のアクティブマトリクス表示装置の
基板は、ゲート信号線とデータ信号線間のショートによ
る不良を大きく減少することができ、高い歩留まりでの
アクティブマトリクス表示装置の製造を可能にする。
基板は、ゲート信号線とデータ信号線間のショートによ
る不良を大きく減少することができ、高い歩留まりでの
アクティブマトリクス表示装置の製造を可能にする。
第１図はアクティブマトリクス液晶表示装置の回路図、
第２図（ロ）は従来のアクティブマトリクス液晶表示装
置の基板の平面図、第２図の）、（ｅ）ｔＩ′ｉ、従来
のアクティブマトリクス液晶表示装置の基板の断面図、
第８図に）は、本発明のアクティブマトリクス表示装置
の基板の平面図、第３図の）はその断面図である。 １゜。薄膜トランジスタ、２゜、キャパシタンス、８．
。液晶セル、４．。ゲート電極、５゜。 半導体層、６゜。データ信号線、７゜。ドレイン電極、
８゜。透明電極、９６．基板、１０゜。ゲート絶縁膜、
１１．、絶縁膜、１２ 、 、ソース、１３゜。 ドレイン 以上第１
図 第２図（ｂ） 第２図（Ｃ）
第２図（ロ）は従来のアクティブマトリクス液晶表示装
置の基板の平面図、第２図の）、（ｅ）ｔＩ′ｉ、従来
のアクティブマトリクス液晶表示装置の基板の断面図、
第８図に）は、本発明のアクティブマトリクス表示装置
の基板の平面図、第３図の）はその断面図である。 １゜。薄膜トランジスタ、２゜、キャパシタンス、８．
。液晶セル、４．。ゲート電極、５゜。 半導体層、６゜。データ信号線、７゜。ドレイン電極、
８゜。透明電極、９６．基板、１０゜。ゲート絶縁膜、
１１．、絶縁膜、１２ 、 、ソース、１３゜。 ドレイン 以上第１
図 第２図（ｂ） 第２図（Ｃ）
Claims (2)
- （１）ゲート電極、ゲート絶縁膜、半導体薄膜、ソース
、ドレインからなる絶縁ゲート電界効果型薄膜トランジ
スタを、絶縁性基板上にマトリクス状に配置した、アク
ティブマトリクス表示装置の基板において、前記ゲート
電極は、配線部を含む大部分の領域で、前記ゲート絶縁
膜および前記半導体薄膜でおおわれていることを特徴と
するアクティブマトリクス表示装置の基板。 - （２）トランジスタのチャンネル部以外では、半導体薄
膜の厚さは、チャンネル部よりも薄いことを特徴とする
特許請求の範囲第一項記載のアクティブマトリクス表示
装置の基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59123411A JPH0650777B2 (ja) | 1984-06-15 | 1984-06-15 | アクテイブマトリクス表示装置の基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59123411A JPH0650777B2 (ja) | 1984-06-15 | 1984-06-15 | アクテイブマトリクス表示装置の基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS613459A true JPS613459A (ja) | 1986-01-09 |
| JPH0650777B2 JPH0650777B2 (ja) | 1994-06-29 |
Family
ID=14859889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59123411A Expired - Lifetime JPH0650777B2 (ja) | 1984-06-15 | 1984-06-15 | アクテイブマトリクス表示装置の基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0650777B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6151972A (ja) * | 1984-08-22 | 1986-03-14 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタアレイおよびその製造方法 |
| JPS632377A (ja) * | 1986-06-23 | 1988-01-07 | Canon Inc | 光電変換装置 |
| JPH0216767A (ja) * | 1988-07-05 | 1990-01-19 | Seikosha Co Ltd | トップスタガ一型非晶質シリコン薄膜トランジスタアレイ |
| JP2001100663A (ja) * | 1999-09-29 | 2001-04-13 | Sanyo Electric Co Ltd | Ｅｌ表示装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS599941A (ja) * | 1982-07-08 | 1984-01-19 | Matsushita Electric Ind Co Ltd | 薄膜半導体装置の製造方法 |
| JPS5922030A (ja) * | 1982-07-28 | 1984-02-04 | Matsushita Electric Ind Co Ltd | マトリクス表示パネルの製造方法 |
-
1984
- 1984-06-15 JP JP59123411A patent/JPH0650777B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS599941A (ja) * | 1982-07-08 | 1984-01-19 | Matsushita Electric Ind Co Ltd | 薄膜半導体装置の製造方法 |
| JPS5922030A (ja) * | 1982-07-28 | 1984-02-04 | Matsushita Electric Ind Co Ltd | マトリクス表示パネルの製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6151972A (ja) * | 1984-08-22 | 1986-03-14 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタアレイおよびその製造方法 |
| JPS632377A (ja) * | 1986-06-23 | 1988-01-07 | Canon Inc | 光電変換装置 |
| JPH0216767A (ja) * | 1988-07-05 | 1990-01-19 | Seikosha Co Ltd | トップスタガ一型非晶質シリコン薄膜トランジスタアレイ |
| JP2001100663A (ja) * | 1999-09-29 | 2001-04-13 | Sanyo Electric Co Ltd | Ｅｌ表示装置 |
| JP4530450B2 (ja) * | 1999-09-29 | 2010-08-25 | 三洋電機株式会社 | Ｅｌ表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0650777B2 (ja) | 1994-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5166816A (en) | Liquid crystal display panel with reduced pixel defects | |
| JP2720862B2 (ja) | 薄膜トランジスタおよび薄膜トランジスタアレイ | |
| JP2800956B2 (ja) | アクティブマトリクス基板 | |
| US4705358A (en) | Substrate for active matrix display | |
| JPH04163528A (ja) | アクティブマトリクス表示装置 | |
| JPH1031235A (ja) | 液晶表示装置 | |
| JPH1010548A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP2727562B2 (ja) | 表示装置 | |
| JP2584290B2 (ja) | 液晶表示装置の製造方法 | |
| JP2667304B2 (ja) | アクティブマトリクス基板 | |
| US6545293B2 (en) | Thin film transistor flat display | |
| JP2735070B2 (ja) | アクティブマトリクス液晶表示パネル | |
| JPS613459A (ja) | アクテイブマトリクス表示装置の基板 | |
| JP3053093B2 (ja) | アクティブマトリクス液晶表示装置 | |
| JP2624355B2 (ja) | 液晶表示装置およびその製造方法 | |
| JPH0611729A (ja) | 液晶表示装置およびその製造方法 | |
| JPS61173286A (ja) | 表示装置の製造方法 | |
| JPH0239103B2 (ja) | ||
| JP2639980B2 (ja) | 液晶表示装置 | |
| JPS6112271B2 (ja) | ||
| JPH06242453A (ja) | アクティブマトリックス型液晶表示装置 | |
| JPH10135480A (ja) | カラー表示装置とその製造方法およびカラー液晶装置 | |
| JP2959133B2 (ja) | 薄膜トランジスタマトリクスおよびその製造方法 | |
| JPH03790B2 (ja) | ||
| JPS639977A (ja) | 薄膜トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |