JPS632377A

JPS632377A - 光電変換装置

Info

Publication number: JPS632377A
Application number: JP61144990A
Authority: JP
Inventors: Katsunori Hatanaka; 勝則畑中; Toshihiro Saiga; 敏宏雑賀; Tetsuya Kaneko; 哲也金子; Nobuko Kitahara; 北原　信子; Hideyuki Suzuki; 秀之鈴木
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1986-06-23
Filing date: 1986-06-23
Publication date: 1988-01-07
Anticipated expiration: 2011-05-29
Also published as: JP2501199B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は光電変換装置に係り、特に光電変換部と、この
光電変換部の出力を蓄積する電荷蓄積部と、この電荷蓄
積部に接続されたスイッチ部とを有する光電変換装置に
関する。

［従来技術］従来、ファクシミリ、イメージスキャナ等の読み取り系
としては、縮小光学系とＣＣＤ型センサを用いた読み取
り系が用いられていたが、近年、水素化アモルファスシ
リコン（以下、ａ−３ｉ：Ｈと記す）に代表される光導
電性半導体材料の開発により、光電変換部及び信号処理
部を長尺な基板に形成し、原稿と等倍の光学系で読み取
るいわゆる密着型ラインセンサの開発がめざましい。

特に前記ａ−５ｉ：Ｈは光電変換材料としてだけでなく
、電界効果型トランジスタの半導体材料としても用いる
ことができるので、前記光電変換部の光導電性半導体層
と信号処理部の半導体層とを同時に形成することができ
る利点を有している。

第１０図は従来のラインセンサの一構成例の縦断面図で
ある。

同図に示すように、基板ｌ上には配線部２．光電変換部
３．電荷Ｍ鎖部４．スイッチ部５が設けられている。基
板１上には配線部２の下層電極配線６．電荷Ｍ稜部４の
下層電極配線７．スイッチ部５のゲート電極をなす下層
電極配線８が形成されており、さらにこれらの下層電極
配線６，７゜８上には、絶縁層９が形成されている。ス
イッチ部５の絶縁層９には半導体層（ここでは、ａ−Ｓ
ｉ：Ｈ）１１が形成され、また光電変換部３の基板１上
には光導電材料からなる光導電性半導体層（ここでは、
ａ−５ｉ：Ｈ）１０が形成される。なお、ここでは前記
半導体層１１と前記光導電性半導体層１０とは同時に形
成される。

下層電極配線６と上層電極配線１２は絶縁層９を介して
マトリクス配線部が形成される。光導電性半導体層ｌＯ
と半導体層１１とは上層電極配線１３によって接続され
ている。上層電極配線１３は電荷蓄積部４の絶縁層９上
を通って接続され、上層電極配線１３と絶縁層９と下層
電極配線７とは蓄積コンデンサを形成する。上層電極配
線１３の半導体層１１の一端と接続される部分はドレイ
ン電極となり、半導体層１１の他端と接続される上層電
極配線１４はソース電極となる。

以上が同一基板上に光電変換部と信号処理部とを形成し
た場合の構成であるが、同図に示すように光電変換部３
とスイッチ部５のみに半導体層が形成されており、前記
絶縁層９と前記絶縁層９上に形成された光導電性半導体
層１０及び半導体層１１とはともにグロー放電法等の製
造方法によって形成され、上層電極配線、下層電極配線
のパターンニングと同様にフォトリングラフィによりパ
ターンニングされる。

［発明が解決しようとする問題点］しかしながら、上記従来のラインセンナにおいては、半
導体層と絶縁層のフォトエツチング工程に際し、半導体
層と絶縁層とのエツチングの選択性が非常に悪く、半導
体層のエツチングを行うと、絶縁層もエツチングされて
しまい、絶縁不良、ピンホール等が発生し１歩留りを著
しく低下させていた。

１記問題点を解決するためには、光電変換部。

電荷蓄積部、スイッチ部、配線部等をそれぞれ全く別の
成膜、素子化プロセス工程で形成すれば良いが、ライン
センサの製造工程が複雑となって、工数が増え、同一基
板上に一体化して形成する利点が生かせず、コストが上
昇してしまう問題点があった。

本発明の目的は製造工程が簡易で、歩留りが高く、低コ
ストの光電変換装置を提供することにある。

［問題点を解決するための手段］上記の問題点は、光電変換部と、この光電変換部の出力
を蓄積する電荷Ｖ稜部と、この電荷蓄積部に接続された
スイッチ部とを有する光電変換装置において・少なくとも前記光電変換部と前記電荷蓄積部と前記スイ
ッチ部とが、絶縁層とこの絶縁層上に設けられた光導電
性半導体層とを有することを特徴とする本発明の光電変
換装置によって解決される。

［作用］本発明の光電変換装置は、少なくとも光電変換部と電荷
蓄積部とスイッチ部とに、絶縁層とこの絶縁層上に設け
られた光導電性半導体層と形成したことにより、エツチ
ング工程等の製造工程上における絶縁層の劣化を防ぎ、
信頼性を向上させることができる。また光電変換部の各
構成部において前記絶縁層と前記光導電性半導体層とを
同時に形成することができるので、製造工程を簡略化す
ることができ、小型な光電変換装置を提供することがで
きる。

本発明の光電変換装置において配線部を複数層の積層構
造とする場合は、前記絶縁層と前記光導電性半導体層と
を層間絶縁層として用いることにより、光電変換部、電
荷蓄積部、スイッチ部、同一工程で居間絶縁層を形成す
ることができる。

［実施例］以下、本発明の実施例を図面を用いて詳細に説明する。

なお、本発明の光電変換装置の一実施例として、ライン
センサについて説明する。以下の説明において、第１０
図に示したラインセンサと同一部材については同一番号
を付する。

第１図は本発明によるラインセンナの一実施例の断面図
である。

第１図において、基板１上には配線部２の下層電極配線
６．電荷蓄積部４の下層電極配線７．スイッチ部５のゲ
ート電極たる下層電極配線８が形成されており、これら
の下層電極配線６，７゜８上及びこれらの間の基板１上
には絶縁層９が形成されている。この絶縁層９上には光
導電性半導体層ｌＯが形成されており、配線部２上の絶
縁層９と光導電性半導体層ｌＯとの一部は接続の為に開
孔されている。光導電性半導体層１０上には上層電極配
線１２，１３．１４が形成されており、上層電極配線１
２’と上層電極配線１３との間の開孔部が光電変換部３
の光電変換領域となる。上層電極配線１３．光導電性半
導体層ｉ、ｏ、絶縁層９、下層電極配ｙｊ７は蓄積コン
デンサを形成し、上層電極配線１３のスイッチ部５側の
一端はドレイン電極となる。上層電極配線１４のスイッ
チ部５側の一端はソース電極となる。なお不図示である
が、光導電性半導体層ｌＯと上層電極配線１２．１３．
１４との間にはドーピング層が設けられており、オーミ
ック接触が行われる０本実施例においては、配線部２．
光電変換部３．電荷蓄積部４．スイッチ部５のそれぞれ
に絶縁層９．光導電性半導体層１０が設けられており、
同一工程で形成される。配線部２においては、下層電極
配線６と上層電極配線１２との間に絶縁層９の他に光導
電性半導体層１０を設けることとなるが、下層電極配線
６と上層電極配線１２との間は絶縁性が保たれていれば
よく、光導電性半導体層１０の存在は影響を与えない。

光電変換部３においては、光導電性半導体層１０を絶縁
層９を介して基板ｌ上に設けることとなり、光導電性半
導体ｌＯと絶縁層９の界面におけるエネルギー準位の変
化として表われるが、光導電物性の基本性悌をそこなう
ような変化は生じない。この場合、光電変換部３の基板
１と絶縁層９との間に電極を設けて、光導電性半導体層
１０の界面のエネルギー準位を制御して最適化を図るこ
とも可能である。

電荷蓄積部４においては、絶縁層９上に設けられた光導
電性半導体層１０は、電荷の蓄積容量に影響を与えるこ
ととなる。この影響は容量のバイアス依存性であり、絶
縁層界面における半導体層のバンドベンディングにより
静電容量が変化するものである。しかしながら、本実施
例に用いられる電荷の充放電動作においては、このバイ
アス依存性は絶縁層９側の電極を負にバイアスすること
によりほとんど無視することができる。

なお、光導電性半導体層ｌＯの膜厚は良好な光電変換部
３の光電変換特性とスイッチ部５のスイッチング特性と
が得られる値に設定される。

次に上記ラインセンサのスイッチ部がマトリクススイッ
チアレイによって構成された場合について説明する。

第２図はマトリクススイッチアレイを有するラインセン
サの等価回路を示す。

同図において、Ｓｌ、Ｓ２．−−・、ＳＮ（以下、ＳＹ
Ｉと記す）は光電変換部３を示す光センサである。　Ｃ
Ｉ　　、Ｃ２、・・・、ＣＭ（以下、ＣＹＬと記す）は
電荷蓄積部４を示す蓄積コンデンサであり、光センサＳ
ＹＩの光電流を蓄積する。

ＳＴＩ　　、Ｓｒ１　　、・・Φ、５ＴＮ（以下、５Ｔ
ＹＩと記す）は蓄積コンデンサＣＹＩの電荷を負荷コン
デンサＣＸＩに転送する為の転送用スイッチ、ＳＲＩ　
　、ＳＲ２、・−・、５ＲＮ（以下、５ＲＹＩと記す）
は蓄積コンデンサＣＹＩの電荷をリセットする放電用ス
イッチである。本例においては、スイッチ部５は転送用
スイッチ５ＴＹＩと放電用スイッチ５ＲＹＩとからなる
。

これらの光センサＳＹＩ、蓄積コンデンサＣＹＩ、転送
用スイッチ５ＴＹＩ及び放電用スイッチ５ＲＹ１はそれ
ぞれ一部アレイ状に配置され、ＮＸＭにブロック分けさ
れる。アレイ状に設けられた転送用スイッチＳ　ＴＹＩ
　、放電用スイッチ５ＲＹＩのゲート電極はマトリクス
配線部１５に接続される。転送用スイッチ５ＴＹＩのゲ
ート電極は他のブロックの同順位の転送用スイッチのゲ
ート電極とそれぞれ共通に接続され、放電用スイッチ５
ＲＹＩのゲート電極は各ブロック内の次の順位の転送用
スイッチのゲート電極に循環して接続される。

マトリクス配線部１５の共通線（ゲート駆動線Ｇｌ　　
、Ｇ２　　、・−・、　ＧＭ　）はゲート駆動部１６に
よりドライブされる。−力信号出力は引出し線１８（信
号出力線ＤＩ　　、Ｄ２　、・拳・。

ＤＭ）から信号処理部１７に接続される。

第３図は上記ラインセンサの動作を示すタイミングチャ
ート図である。

ゲート駆動線（Ｇｌ　　、Ｇ２　、命−・、　ＧＭ　）
にはゲート駆動部１６から順次選択パルス（ＶＧＩ。

ＶＯ２，ＶＯ２，−−−、ＶＧＮ）　カ印加すレル、　
＊ず、ゲート駆動線Ｇ１が選択されると、転送用スイッ
チＳＴＩがＯＮ状態となり、蓄積コンデンサＣＩに蓄積
された電荷が負荷コンデンサＣＸＩに転送される０次に
ゲート駆動線Ｇ２が選択されると、転送用スイー２チＳ
Ｔ２がＯＮ状態となり、蓄積コンデンサＣ２に蓄積され
た電荷が負荷コンデンサＣｘｌに転送され、同時に放電
用スイッチＳＲＩにより蓄積コンテナＣ１の電荷がリセ
ットされる。以下同様にして、Ｇ３．Ｇ４．・・・。

ＧＭについても選択されて読み取り動作が行われる。な
お図中、ＭＣＩ、ＶＯ２，−−−、ＶＣＮ　　は蓄積コ
ンデンサＣＹＩの電位の変化を示す、これらの動作は各
ブロックごとに行われ、各ブロックの信号出力ＶＸＩ、
ＶＸ２．・・―、ＶＸＸは信号処理部１７の入力ＤＩ　
　、Ｄ２　、・・・、ＤＮに送られ、シリアル信号に変
換されて出力される。

第４図は上記ラインセンサの斜視図を示す。

第４図において、１は基板であり、この基板１上にはマ
トリクス配線部１５．光電変換部３、光電変換部３の出
力電荷を蓄積する電荷蓄積部４、電荷蓄積部４の電荷を
信号処理ＩＣ２１に転送するアレイ状に設けられた転送
用スイッチ１９、電荷Ｍ積出４にリセットをかけるアレ
イ状に設けられた放電用スイッチ２０が形成されている
。転送用スイッチ１９．放電用スイッチ２０はＮＸＭに
ブロック分けされており、転送用スイッチ１９のドレイ
ン電極はそれぞれに対応する電荷蓄岱部４に接続され、
ソース電極は各ブロック毎に一木にまとめられ、不図示
の負荷コンデンサと信号処理ＩＣ２１に接続される。−
方各ブロックのゲート電極は各ブロック内の同じ順位あ
ゲート電極線が共通につながるように、マトリクス配線
部１５に接続される。このマトリクス配線部１５の共通
電極はゲートドライブＩＣ２２に接続される。信号処理
ＩＣ２１はスイッチアレイ、シフトレジスタ、バッファ
アンプ等で構成され、引出し線１８に転送された信号の
読み出し、リセットを行う、またこの信号処理ＩＣ２１
は引出し線１８の配線長を最小とするように、基板ｌの
中央付近に配置している。なお、この引出し線１８の線
間にはグランドの電位を持つ不図示のシールドパターン
が配置されている。

第５図は上記ラインセンサの部分構成平面図を示す。

同図において、１５はマトリクス配線部、３は光電変換
部、４は電荷蓄積部、１９は転送用スイッチ、２０は電
荷蓄積部４の電荷をリセットする放電用スイッチ、１８
は転送用スイッチの信号出力を信号処理ＩＣに接続する
引出し線、２３は転送用スイッチ１９によって転送され
る電荷を蓄積し、読み出すための負荷コンデンサである
。

本実施例では光電変換部３．転送用スイッチ１９及び放
電用スイッチ２０を構成する光導電性半導体層としてａ
−Ｓｉ：Ｈ膜が用いられ、絶縁層としてグロー放電によ
る窒化シリコン膜（Ｓ　ｉ　ＮＨ）が用いられている。

なお、第５図においては、煩雑さを避けるために、上下
二層の電極配線のみ示し、上記光導電性半導体層及び絶
縁層は図示していない。また上記光導電性半導体層及び
絶縁層は光電変換部３．電荷蓄積部４．転送用スイッチ
１９及び放電用スイッチ２０に形成されているほか、上
層Ｔｉ、極配線と基板との間にも形成されている。さら
に上層電極配線と光導電性半導体層との界面にはｎ＋に
ドープされたａ−ＳｔＨ層が形成され、オーミック接合
がとられている。

また、本実施例のラインセンサの配線パターンにおいて
は、各光電変換部から出力される信号経路はすべて他の
配線と交差しないように配線されており、各信号成分間
のクロストーク並びにゲート電極配線からの誘導ノイズ
等の発生を防いでいる。

第６図は第５図の部分縦断面図であり、第６図（ａ）は
Ａ−Ａ　’断面図、第６図（ｂ）はＢ−Ｂ　’断面図、
第６図（ｃ）はｃ−ｃ　’断面図である。

第６図（ａ）は光電変換部３の縦断面図を示し、２４は
転送用スイッチ１９のゲート電極に接続される下層電極
配線、９は絶縁層、１ｏは光導電性半導体層、１２．１
３は上層電極配線である。入射した光はａ−３ｔ：Ｈた
る光導電性半導体層ｌＯの導電率を変化させ、くし状に
対向する上層電極配線１２．１３間に流れる電流を変化
させる。

第６図（ｂ）は電荷蓄積部４の縦断面図を示し、電荷蓄
積部４は下層電極配線７と、この下層電極配線７上に形
成された絶縁層９と光導電性半導体層１０との誘電体と
、光導電性半導体層１０上に形成された上層電極配線１
３とから構成される。この電荷；Ｊ積層４の構造はいわ
ゆるＭ　Ｉ　Ｓ　：Ｉ７デンサ（Ｍｅｔａｌ−Ｉｎｓｕ
ｌａＬｅ　ｒ−５ｅｎｔ　ｃｏｎｄｕｃｔ　ｏ　ｒ）と
同じ構造である。バイアス条件は正負いずれでも、用い
ることができるが、下層電極配線７を常に負にバイアス
する状態で用いることにより、安定な容量と周波数特性
を得ることができる。

第６図（Ｃ）は転送用スイッチ１９及び放電用スイッチ
２０の縦断面図を示し、転送用スイッチ１９は、ゲート
電極たる下層電極配線２４と、ゲート絶縁層をなす絶縁
層９と、光導電性半導体層１０と、ソース電極たる上層
電極配線１４と、ドレイン電極たる上層電極配線１３と
から構成される。放電用スイッチ２０のゲート絶縁層及
び光導電性半導体層は前記絶縁層９及び光導電性半導体
層１０と同一層であり、ソース電極は前記上層電極配線
１３、ゲート電極は下層電極配線２７゜ドレイン電極は
上層電極配線２６である。転送用スイッチ１９及び放電
用スイッチ２０は薄膜電界効果トランジスタ（ＴＰＴ）
を構成する。

前述したように、上層電極配線１３，１４゜２６と光導
電性半導体層１０との界面には、ａ−３ｉ：Ｈのｎ十層
が介在し、オーミック接触を形成している。

なお、通常ＴＰＴの上部はパッシベーション膜（Ｓ　ｉ
　ＮＨ，Ｓ　ｉ　０２　、シリコン系、有機系樹脂等）
が形成されるが、第６図（Ｃ）においては図示していな
い。

以上のように本発明によるラインセンサは、光電変換部
、蓄精電荷部、転送用スイッチ、放電用スイッチ、マト
リクス配線部の各構成部のすべてが光導電性半導体層と
絶縁層の積層構造を有するので、各部を同一プロセスに
より同時形成することができる。

第７図は本発明によるラインセンサの他の実施例を示す
部分平面図である。

本実施例のラインセンサは、基板１側から光を照射し、
光電変換部３に接触させた原稿の反射光を直接光電変換
部３が読み取る。いわゆるレンズレスタイプの光電変換
装置である。

光電変換部３には基板側より入射される照明光を遮光す
る遮光層２５が設けられる。さらに原稿を照らすための
照明窓２８が設けられる。

第８図は第７図の部分縦断面図であり、第８図（ａ）は
Ｄ−Ｄ　’断面図、第８図（ｂ）はＥ−Ｅ　’断面図で
ある。

第８図（ａ）に示すように、照明窓２８は上層電極配線
１２の中の一部が開口されて形成されている。この照明
窓２８は下層電極配線によって形成されてもよい。

第８図（ｂ）に示すように、遮光層２５は下層電極配線
によって形成される。この遮光層２５は通常負のバイア
ス電圧が印加され、暗電流が十分小さくなるように制御
される。

第９図に第４図に示した引出し線１８の部分平面図を示
す。

同図において、隣接する各ブロックの引出し線１８の間
にグランドパターン２９を配置している。このグランド
パターン２９により、隣接する引出し線間の容量結合に
よるクロストークを回避することができる。引出し線１
８とグランドパターン２９の間に生ずる線間容量は負荷
コンデンサの一部として動作する。各ブロックの引出し
線の配線長の長さの違いによる容量の違いは、負荷コン
デンサ部２３の面接を調整することにより、各ブロック
の負荷コンデンサの実効容量を一定にしている。３０は
引出し線１８と接続される引出し端子である。

本実施例の回路構成では、マトリクス配線をスイッチ部
のゲート電極側で行い、各ブロック内の転送用スイッチ
のソース電極は一部にまとめられているが、本発明の実
施態様はこの回路構成に限られず、ソース電極側でマト
リクス配線を行った構成等の種々の回路構成に応用する
ことができる。

［発明の効果］以上詳細に説明したように、本発明による光電変換装置
によれば、少なくとも光電変換部、蓄積電荷部、スイッ
チ部に絶縁層とこの絶縁層上に設けられた光導電性半導
体層とを設けたことにより、光電変換装置の各構成部を同時に形成することができる
ので、成膜、素子化プロセス等の製造工程を簡略化する
ことができ、また各構成部の基本構成が同一であるので
、集積化に適しており、小型な光電変換装置を提供する
ことができる。さらにエツチング工程等の製造工程上に
おける絶縁層の劣化をなくすことができるので、電荷蓄
積部及び配線部等におけるコンデンサ部分のシコート。

容量のバラツキ、電極配線交差部の絶縁劣化等を著しく
減少させることができる。

これらの結果として、コストダウンが可能となり、設定
自由度が高く、信頼性の優れた光電変換装置を提供する
ことができる。

本発明の光電変換装置において配線部を複数層の端層構
造とする場合は、前記絶縁層と前記光導電性半導体層と
を層間絶縁層として用いることにより、光電変換部と電
荷Ｎ端部とスイッチ部と同一工程で居間絶縁層を形成す
ることができる。

【図面の簡単な説明】

第１図は本発明によるラインセンサの一実施例の断面図
である。第２図はマトリクススイッチアレイを有するラインセン
サの等価回路を示す。第３図は上記ラインセンサの動作を示すタイミングチャ
ート図である。第４図は上記ラインセンサの斜視図を示す。第５図は上記ラインセンサの部分構成平面図を示す。第６図は第５図の部分縦断面図である。第７図は本発明によるラインセンナの他の実施例を示す
部分平面図である。第８図は第７図の部分縦断面図である。第９図に第４図に示した引出し線１８の部分平面図を示
す。第１０図は従来のラインセンサの縦断面図である。ｌｅ弗・・・基板２・会・１１−配線部３・・・・・光電変換部４−・φ・ｅ電荷蓄積部５・・・・・スイッチ部６．７．８・・・Φ・下層電極配線９・・Φ・・絶縁層１０・・・φ・光導電性半導体層１２．１３．１４・・・・・上層電極配線

Claims

【特許請求の範囲】

（１）光電変換部と、この光電変換部の出力を蓄積する
電荷蓄積部と、この電荷蓄積部に接続されたスイッチ部
とを有する光電変換装置において、少なくとも前記光電
変換部と前記電荷蓄積部と前記スイッチ部とが、絶縁層
とこの絶縁層上に設けられた光導電性半導体層とを有す
ることを特徴とする光電変換装置。
（２）上層配線と下層配線とを有し、且つこの上層配線
と下層配線との間に絶縁層と、この絶縁層上に設けられ
た光導電性半導体層とを有する配線部が設けられた特許
請求の範囲第１項記載の光電変換装置。
（３）光導電性半導体層が水素化アモルファスシリコン
である特許請求の範囲第１項記載の光電変換装置。