JPH04255269A - 受光装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、単体の光センサ，集積
化一次元光センサ、あるいは二次元光センサとして利用
される受光装置に関する。

【０００２】

【従来の技術】従来の技術としては、実開平２−８０５
５　に蓄積容量２２と受光用薄膜トランジスタ２３とス
イッチ用薄膜トランジスタ２１からなる光センサについ
て記載されている。この従来例の断面図を図５（ａ）（
ｂ）に示し、この図を使用して、従来の技術を説明する
。

【０００３】従来の技術では、図５（ａ）に示すように
透明基板１上にスイッチ用ＴＦＴのゲート電極１２を形
成し、その上にスイッチ用ＴＦＴ，受光用薄膜トランジ
スタの形成領域全体に渡って透明なゲート絶縁層３２と
、ａ−Ｓｉ半導体層３３を積層する。その上にｎ＋　ａ
−Ｓｉオーミックコンタクト層１４を介して、スイッチ
用ＴＦＴソース、ドレイン電極１５，１６と受光用薄膜
トランジスタのソース、ドレイン電極３７，３８を形成
し、その上に透明絶縁層３４を形成し、最後に受光用薄
膜トランジスタのゲート電極３５を形成する。

【０００４】受光用薄膜トランジスタのドレイン電極３
８とスイッチ用ＴＦＴのソース電極１６は、一体の接続
電極３６を介して接続している。受光用薄膜トランジス
タのゲート電極３５は接続電極３６上に延長されていて
、蓄積容量２２を形成していると記載されている。蓄積
容量は、絶縁層３４を挾んだ、対向電極３５，３６に一
対で形成されている。

【０００５】図５（ａ）に示したものは、透明基板側よ
り光が入射する形式のものであるが、図５（ｂ）に示し
たものは、素子側より光を入射して使用する。そのため
、スイッチ用ＴＦＴに上部遮光膜があり、さらに、受光
用薄膜トランジスタのゲートは下側に来ている。作製法
は、図５（ａ）に示したものとほぼ同様である。

【０００６】このセンサは次の様にして動作すると記載
されている。先ず、初期化として、スイッチングトラン
ジスタをオンにして、蓄積容量をチャージアップする。 次に、センサに入射する光の入射強度に応じた光電流が
ながれ、蓄積容量より放電する。次に、スイッチングト
ランジスタをオンにし、蓄積容量の放電量に応じた電圧
を読みだすというものである。

【０００７】このタイプのセンサの場合、センサの光電
流にたいして、蓄積容量の容量が小さいと、蓄積容量の
全ての電荷を放電してしまい、正しい光強度に対する信
号を得ることはできない。そこで、蓄積容量を拡大する
必要がある。分解能を考えると、センサの一画素の占め
る面積には限界があるため、従来技術の様に一対の電極
で容量を形成するとより大きな蓄積容量を得ることはで
きなかった。

【０００８】

【発明が解決しようとする課題】本発明の目的は、限ら
れた面積においてより大きな容量を持つ受光装置を得る
ための技術を提供することである。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に、容量形成に使用する電極層の一方に、下部遮光膜と
ソース・ドレイン電極層を使用し、対向の電極に、それ
らの間の層であるゲート電極層を使用した。

【００１０】

【作用】蓄積容量を大きくとるためには、電極間の絶縁
物質を変え、電極間の誘電率を大きくする、蓄積容量の
面積を大きくとる、絶縁物質の膜厚を薄くする、さらに
、一対の電極を蓄積容量とせず、積層構造とするなどの
方法がある。本発明は、物質を変えずに、構造を変える
ことにより蓄積容量の増大を実現するものである。本発
明では、限られた面積内において蓄積容量をできるだけ
大きくするために、以下の点が配慮されている。

【００１１】第一に、蓄積容量を３枚以上の電極を用い
る多層構造としたこと。これは、受光素子においては分
解能の制約から、画素サイズをあまり大きくできないた
め、使用できる電極面積に上限があることを考慮にいれ
てのことである。

【００１２】第二に、上記複数の電極層を、一定電位と
なるものに、下部遮光膜とソース・ドレイン電極層を使
用し、対向の電極として、ゲート電極層を用いた。何故
なら、下部遮光層は一定の電位を与えられる層であり、
ソース・ドレイン層においても、薄膜ホトトランジスタ
のソース電極を延長したものを電極として用いれば、こ
れもまた、一定の電位を与えられた電極である。また、
２つ電極の間にあるゲート電極層を対向の電極として使
用することで、図１にあるようにコンタクトホール一つ
ですみ、蓄積容量以外で用いる面積のロスを最も小さく
することができ、さらにより薄い絶縁層を用いることが
できるので、容量値を一層増加することができるためで
ある。

【００１３】

【実施例】実施例１ 本発明の一実施例を図１を用いて説明する。図１は、受
光用センサ素子に複数のゲート電極を持つ薄膜ホトトラ
ンジスタを使用したものである。本実施例は、薄膜ホト
トランジスタ部２３と、蓄積容量部２２と、スイッチ用
ＴＦＴ部２１よりなっていて、１は透明基板、２は下部
遮光膜、３は第１の絶縁層、４は薄膜ホトトランジスタ
のゲート電極、６は第２の絶縁層、７は感光性半導体層
、８は薄膜ホトトランジスタ部のオーミックコンタクト
層、９は薄膜ホトトランジスタ部のドレイン電極、１０
は薄膜ホトトランジスタ部のソース電極、１１は蓄積容
量の第２の電極、１２はＴＦＴのゲート電極、１３はＴ
ＦＴの半導体層、１４はＴＦＴのオーミックコンタクト
層、１５はＴＦＴのソース電極、１６はＴＦＴのドレイ
ン電極、１７は保護膜層、１８は上部遮光膜である。

【００１４】この受光素子は、以下のようにして作製す
る。まず、透明基板１上にスパッタリング法により金属
クロム膜を堆積する。これをホトリソグラフィ法による
パターンニングにより下部遮光膜２を形成する。この後
、ＣＶＤ法により、第１の絶縁膜３として窒化シリコン
を堆積する。次にまた、通常のスパッタリング法により
、金属クロムを堆積し、ゲート層すなわち、薄膜ホトト
ランジスタ部のゲート電極４，５、蓄積容量部の第２電
極１１、ＴＦＴ部のゲート電極１２をホトリソグラフィ
法によりパターンニングする。この後、ＣＶＤ法により
第２の絶縁層である窒化シリコン，半導体層ａ−Ｓｉ及
びオーミックコンタクト層ｎ＋　ａ−Ｓｉを堆積し、パ
ターンニングする。

【００１５】ソース・ドレイン電極層すなわち、薄膜ホ
トトランジスタのドレイン電極９，ソース電極１０，Ｔ
ＦＴのソース電極１５，ドレイン電極１６はＡｌ／Ｃｒ
の二層構造で、スパッタリングにより堆積後、ホトリソ
グラフィ法でパターンニングすることで形成する。ＣＶ
Ｄ法により保護層の窒化シリコン形成後、下部遮光膜と
同様に上部遮光膜を形成する。パターンニングの際、薄
膜ホトトランジスタのソース電極１０を蓄積容量第２の
電極１９に接続し、スイッチ用ＴＦＴのソース電極１５
をコンタクトホールを通して蓄積容量第１の電極２０に
接続する。下部遮光膜は、蓄積容量部の下まで延長する
。

【００１６】図２は、図１で説明した本実施例の模式図
である。前述したとおり本実施例は、受光素子である薄
膜ホトトランジスタ２３，蓄積用容量２２，スイッチ用
ＴＦＴ２１よりなる。ＴＦＴのゲート線２６，ドレイン
線２７，薄膜ホトトランジスタ部のゲート線２８は、外
部につながり、信号を受ける部分となる。ＴＦＴのソー
ス線１５，薄膜ホトトランジスタ部のドレイン線９は、
蓄積容量の電極２０につながっている。

【００１７】図１における薄膜ホトトランジスタ部のソ
ース電極１０は、図の中に示されているように蓄積容量
のアース電極１９とつながっている。この蓄積容量のア
ース電極は、図１中の下部遮光膜２と薄膜ホトトランジ
スタ部のソース電極１０でかねている。

【００１８】しかして、上記受光装置においては、下部
遮光膜２側の電極１９と、薄膜ホトトランジスタ部のソ
ース電極１０側の電極１９と、電極２０との３層により
蓄積容量の形成しているため、同一面積でより大きな蓄
積容量を得ることができる。 実施例２ 図３に本受光素子で形成した密着型一次元イメージセン
サの実施例を示す。画素選択用スイッチ２１と光センサ
としての薄膜ホトトランジスタ２３と蓄積用容量２２を
１組として１つ画素となっている。実施例１に記載した
ごとく、下部遮光膜２と薄膜ホトトランジスタのソース
電極１０は、１つにまとめられ、図３中の２２アース側
に相当している。

【００１９】センサの走査は、先ず、主走査回路により
、スイッチ用ＴＦＴのゲート線２６を順次ＯＮして、主
走査方向の走査を行なう。主走査を行ないながら、セン
サ自体、あるいは、センサが画像を読み取ろうとしてい
る対称を動かし、副走査を行なう。センサからの信号は
、信号線２４により順次送られる。

【００２０】しかして、上記密着型一次元イメージセン
サにおいて、実施例１と同様の電極を用いて蓄積容量を
３層とし、同一面積での蓄積容量を増大させているので
、蓄積容量部に大きな面積を必要としない。

【００２１】実施例３ 図４に本受光素子で形成した密着型二次元イメージセン
サの実施例を示す。画素選択用スイッチ２１と光センサ
としての薄膜ホトトランジスタ２３と蓄積容量２２を１
組として１画素となっている。実施例２と同様に、実施
例１に記載したごとく、下部遮光膜２と薄膜ホトトラン
ジスタのソース電極１０は１つにまとめられ、図４中の
２２のアース側に相当している。

【００２２】センサの走査は、先ず、垂直走査回路によ
り、スイッチ用ＴＦＴのゲートをＯＮして、各画素の信
号を垂直信号線２５を通して信号処理回路に送る。この
パラレルにでてきた信号は、スイッチなどを利用して、
シリアルの信号になおしても良いし、パラレルのまま処
理しても良い。一列の画素信号を取り込みおわったとこ
ろで、垂直走査回路によりスイッチ用ＴＦＴのゲートを
ＯＦＦにして、同じく一列下のスイッチ用ＴＦＴのゲー
トをＯＮにする。そして同様に信号を処理する。これを
繰り返す。

【００２３】しかして、上記密着型二次元イメージセン
サにおいて、実施例１と同様の電極を用いて蓄積容量を
３層とし、同一面積での蓄積容量を増大させているので
、センサの画素密度が向上し画素面積が小さくなっても
、正しい信号を得るのに十分な蓄積容量を得ることがで
きる。

【００２４】以上、受光用センサ素子として複数のゲー
ト電極を持つ薄膜ホトトランジスタを使用した例につい
て述べたが、受光用センサ素子は、必ずしも複数のゲー
ト電極を持つ薄膜ホトトランジスタである必要がなく、
図６の例のように、受光用センサ素子として、受光用薄
膜トランジスタを使用してもよいし、他の受光用センサ
素子を使用してもよい。

【００２５】

【発明の効果】以上説明したごとく、本発明によれば、
蓄積容量を有する受光素子において、蓄積容量を多層化
したことにより、限られた面積内で２倍程度のより大き
な容量を得、正しい光強度に対する正しい信号を得るこ
とができるという効果がある。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示す図である。

【図２】本発明第１の実施例を示す模式図である。

【図３】本発明第２の実施例を示す模式図である。

【図４】本発明第３の実施例を示す模式図である。

【図５】従来の技術による例を示す図である。

【図６】本発明の実施例の一変形例を示す模式図である
。

【符号の説明】

１…透明基板、２…下部遮光膜、３…第１の絶縁層、４
…薄膜ホトトランジスタのゲート電極、６…第２の絶縁
層、７…感光性半導体層、８…薄膜ホトトランジスタの
オーミックコンタクト層、９…薄膜ホトトランジスタの
ドレイン電極、１０…薄膜ホトトランジスタのソース電
極、１１…コンタクトホール、１２…ＴＦＴのゲート電
極、１３…ＴＦＴの半導体層、１４…ＴＦＴのオーミッ
クコンタクト層、１５…ＴＦＴのソース電極、１６…Ｔ
ＦＴのドレイン電極、１７…保護膜層、１８…上部遮光
膜、１９…蓄積容量の第２の電極、２０…蓄積容量の第
１の電極、２１…選択スイッチ用ＴＦＴ、２２…信号電
荷蓄積用容量、２３…薄膜ホトトランジスタ、２４…信
号線、２５…垂直信号線、２６…ＴＦＴのゲート線、２
７…ＴＦＴのドレイン線、２８…薄膜ホトトランジスタ
のゲート線、３１…薄膜ホトトランジスタのソース線、
３２…透明なゲート絶縁層、３３…ａ−Ｓｉ半導体層、
３４…透明絶縁層、３５…受光用薄膜トランジスタのゲ
ート電極、３６…接続電極、３７…受光用薄膜トランジ
スタのソース電極、３８…受光用薄膜トランジスタのド
レイン電極、３９…受光用薄膜トランジスタのオーミッ
クコンタクト、４０…受光用薄膜トランジスタ。

Claims (4)

【特許請求の範囲】
1. 【請求項１】受光用センサ素子と、スイッチ用薄膜トラ
   ンジスタと、蓄積容量とを有し、上記蓄積容量の電極が
   、多層構造であることを特徴とする受光装置。
2. 【請求項２】受光用センサ素子と、スイッチ用薄膜トラ
   ンジスタと、蓄積用容量とを有し、上記受光用センサ素
   子は、ゲート電極層と、ソース・ドレイン電極層とを有
   する受光用薄膜トランジスタであり、上記蓄積容量の電
   極は上記ゲート電極層と上記ソース・ドレイン電極層及
   び少なくとも他の１層とで形成されていることを特徴と
   する特許請求の範囲第１項記載の受光装置。
3. 【請求項３】上記受光装置は一次元上に配列された、密
   着型一次元イメージセンサであることを特徴とする特許
   請求の範囲第１項記載の受光装置。
4. 【請求項４】上記受光装置は二次元上に配列された、密
   着型二次元イメージセンサであることを特徴とする特許
   請求の範囲第１項記載の受光装置。