JPH04154167A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は光電変換機能と電荷転送機能とを有し、例えば
イメージセンサ等に使用される半導体装置に関する。

（従来の技術） 従来、ファクシミリ等には、例えば原稿等の画像情報を
１対１に投影して電気信号に変換する密着型イメージセ
ンサか使用されている。

密着型イメージセンサは、例えば、その等価回路図を第
８図に示すように、複数の受光素子１０１を一列にライ
ン状に配設し原稿幅と路間し長さとした受光素子アレイ
と、前記各受光素子］０１に１：１に対応する複数個の
薄膜トランジスタ（ＴＰＴ）１０２から成る電荷転送部
と、前記各薄膜トランジスタ１０２を順次オンさせるシ
フトレジスタ１０３と、受光素子１０１に発生した電気
信号を時系列的に読み取る信号検出回路とから構成され
ている。前記薄膜トランジスタ１０２の一端は共通電極
となるバイアス電源ＶＢに接続されている。シフトレジ
スタ１０３にはクロック信号などの各種制御信号１０５
か人力され、前記各薄膜トランジスタ１０２に印加する
パルスを順次出力するようになっている。そして、前記
受光素子アレイにより原稿の主走査方向の１ラインの画
像信号を検出し、ローラ等の原稿送り手段（図示せず）
により原稿を移動させて前記動作を繰り返し、原稿全体
の画像信号を得るものである。

次に受光素子１０１及び薄膜トランジスタ１０２の具体
的な構造について第７図を参照しながら説明する。

受光素子１０１は、クロム（Ｃｒ）から成る金属電極２
０１と、ｎ型半導体２０２．ｉ型半導体２０Ｂ、ｐ型半
導体２０４から成る半導体積層部と、酸化インジウム・
スス（ＩＴＯ）から成る透明電極２０５とを絶縁基板２
００上に順次積層して成るサンドイッチ構造で構成され
ている。金属電極２０１．半導体積層部、透明電極２０
５はビット毎に個別に分割形成されることにより各受光
素子１０１を構成し、その集まりが受光素子アレイを形
成している。

電荷転送部として機能する薄膜トランジスタ１０２は、
クロム（Ｃｒ）で形成されたゲート電極３０１、窒化シ
リコン膜で形成されたゲート絶縁膜としての絶縁層３０
２、水素化アモルファスシリコン（ａ−５ｉ：Ｈ）で形
成された半導体活性層３０３、ゲート電極３０１に対向
するよう設けられ窒化シリコン膜で形成された上部絶縁
層３０４、ｎ手水素化アモルファスシリコン（ｎ＋ａＳ
ｉ：Ｈ）で形成されたオーミックコンタクト層３０５を
前記絶縁基板２００上に順次積層して構成されている。

前記受光素子１０１と薄膜トランジスタ１０２とは、絶
縁層４０１に形成したコンタクト孔４０２を介して配線
４０３により接続されている。また、薄膜トランジスタ
１０２上には、光の入射により誤動作しないように遮光
層４０４が形成されている。

（発明が解決しようとする課題） しかしながら、上記のようなイメージセンサの構成では
次に掲げるような問題点があった。

すなわち、受光素子１０１と薄膜トランジスタ１０２と
いう２種類のデバイスを同一の絶縁基板２００上に別々
に作製するので、製造工程が複雑こなる。その結果、製
造コストの上昇や歩留りの低下を招く。

また、２種類のデバイスを同一絶縁基板２００上に平面
的に（横方向に並べて）作製されるので、デバイス全体
の面積を小さくするに際して障害となり集積化に限度が
ある。

本発明は上記実情に鑑みてなされたもので、製造工程を
簡略化するとともに、デバイス全体の面積を小さくする
ことが可能となる、光電変換機能と電荷転送機能とを有
する半導体装置の構造を提供することを目的とする。

（課題を解決するための手段） 上記従来例の問題点を解決するため請求項１の半導体装
置は、ｐ型半導体、ｎ型半導体、ｉ型半導体をｐ−１−
ｎ−１（ｐ）　−ｎの順に積層して成る半導体積層部と
、前記半導体積層部を挟んて配置される第１の電極及び
第２の電極と、前記半導体積層部のｎ−１（ｐ）−ｎ積
層部分の側面に絶縁層を介して形成された第３の電極と
を具備することを特徴としている。

また、請求項２の半導体装置は、ｐ型半導体ｎ型半導体
、ｉ型半導体をｎ−１−ｐ−ｉ　（ｎ）−ｐの順に積層
して成る半導体積層部と、前記半導体積層部を挟んで配
置される第１の電極及び第２の電極と、前記半導体積層
部のｐ−１（ｎ）ｐ積層部分の側面に絶縁層を介して形
成された第３の電極とを具備することを特徴としている
。

（作用） 本発明は、半導体層をｐ−１−ｎ−１（ｐ）ｎ若しくは
ｎ−１−ｐ−ｉ　　（ｎ）　　Ｉ］と重ねた構造により
、ｐ−１−ｎまたはｎ−１−ｐ部分てフォトダイオード
を構成し、ｎ−１（ｐ）ｎまたハｐ−１（ｎ）　　Ｅ）
部分で薄膜トランジスタを構成している。

従って、フォトダイオードと薄膜トランジスタ（Ｔ　Ｐ
　Ｔ）とを縦方向に重ねて形成することがてき、デバイ
ス全体の面積を小さくすることができる。また、フォト
ダイオードと薄膜トランジスタ（Ｔ　Ｐ　Ｔ）とを縦方
向に連続して形成するので、フォトダイオードのｎ層（
ｐ層）と薄膜トランジスタのｎ層（ｐ層）とを共用する
ことができ、製造工程の簡略化を図ることができる。

（実施例） 本発明の一実施例について第１図を参照しながら説明す
る。

第１図はイメージセンサ等に用いられる半導体装置の１
ビット分を示すもので、光電変換と電荷転送との両方の
機能を有している。

この半導体装置は、第１図（Ｃ）及び第１図（ｄ）に示
すように、ガラス基板１上に絶縁体層２、金属電極３．
　　ｎ型シリコン層４．ｉ型若しくはｐ型シリコン層５
．　　ｎ型シリコン層４．ｉ型シリコン層６．　　ｐ型
シリコン層７．透明電極８が順次積層されたサンドイッ
チ構造で構成されている。

すなわち、ｐ型シリコン層７．ｉ型シリコン層６及びｎ
型シリコン層４部分てＰＩＮフォトダイオードＰＤを形
成し、ｎ型シリコン層４．ｉ　　（ｐ）型ンリコン層５
及びｎ型シリコン層４部分てｎ型薄膜トランジスタＴを
形成している。

金属電極３及び透明電極８は、ｎ型シリコン層４、ｉ　
　（ｐ）型シリコン層５．ｎ型シリコン層４１型シリコ
ン層６．　　ｐ型シリコン層７を積層して成る半導体積
層部を挟むように配置されるとともに、金属電極３には
引き出し部３ａか形成されている。

引き出し部３ａ上には、絶縁膜９に形成されたコンタク
ト孔１１を介して配線１２ｃか形成され、この配線１２
ｃはバイアス電源ＶＢ　　（第８図）に接続されている
。また透明電極８は、絶縁膜９に形成されたコンタクト
孔１０を介して信号線１２ａが形成され、この信号線１
３ａは信号検出回路（第８図）に接続されている。また
前記半導体積層部の側面の内、信号線１２ａが形成され
た側を除いた三方面に、絶縁膜９を介してゲート電極１
２ｂが形成されている。ゲット電極１２ｂは前記信号線
１２ａ及び配線１２ｃと接触しないように配置されると
ともに、原稿面（図示せず）からの反射光２０か入射可
能な受光部３０が透明電極８上に形成されるように配置
されている。ゲート電極１２ｂに電圧が印加されると、
薄膜トランジスタを構成するｉ　（ｐ）型シリコン層５
の側面部に電界を与え、ゲート電極１２ｂに対向するｉ
　　（ｐ）型シリコン層５の側面にチャネルを形成する
。

次に前記絶縁体層２の作用について第２図を参照して説
明する。

絶縁体層２は、その上部に形成される半導体積層部を上
方へ押し上げるために形成されている。

すなわち、絶縁体層２が存在しないと上記半導体装置は
第２図のようになる。上述したように、１（ｐ）型シリ
コン層５のチャネルはｉ　　（ｐ）型シリコン層５の側
面部に電界を与えることにより行なう。絶縁膜９が半導
体装置を覆うように形成されているので、ゲート電極１
２ｂは絶縁膜９の厚さより高い位置に形成される。その
ため、絶縁体層２が存在しない場合、ｉ　（ｐ）型シリ
コン層５の側面部においてゲート電極１２ｂによる電界
が与えらず制御できない部分が生し、この部分でチャネ
ルが形成されないこととなってしまう。以上述べた現象
を防くため、薄膜トランジスタがガラス基板１側に形成
される場合には、絶縁膜９の厚さ以上の厚さを有する絶
縁体層２を設ける必要がある。

次に上記半導体装置の製造プロセスについて第３図（ａ
）乃至（ｄ）を参照して説明する。

先ず、ガラス基板１上に、プラスマＣＶＤ法。

スパッタ法、真空蒸着法などを用いて、５ｉｎ２やＳｉ
、Ｎ、などの絶縁膜２′を３０００ＡＳＣｒ、　Ｔｉ、
　Ｔａ、　Ｗなどの金属膜３′を５００Ａ。

ｎ型シリコン膜４′を２０ＯＡ、ｉ型若しくはｐ型シリ
コン膜５′を１００ＯＡ、再びｎ型シリコン膜４′を２
０ＯＡ、ｉ型シリコン膜６′を７００ＯＡ、ｐ型シリコ
ン膜７′を２０ＯＡ、酸化インジウム・スズ（ＩＴＯ）
などの透明導電膜８′を１００ＯＡの膜厚て順次着膜す
る（第３図（ａ））。

次に、透明導電膜８′上にフォトリソ法によりレジスト
パターンを形成し、透明導電膜８′、ｐ型シリコン膜７
′　　ｌ型シリコン膜６′、ｎ型シリコン膜４’　、ｉ
　（ｐ）型シリコン膜５′１　ｎ型シリコン膜４′をエ
ッチンクし、ｎ型９９３２層４、ｉ　　（ｐ）型シリコ
ン層５．ｎ型ンリコン層４１型シリコン層６．ｐ型シリ
コン層７から成る島状の半導体積層部を形成する。次に
、この半導体積層部上に再度レジストパターンを形成し
、金属膜３′及び絶縁膜２′をエッチンクして引き出し
部３ａを有する金属電極３及び絶縁体層２を形成する。

以上の工程か終了した段階での半導体装置の平面形状は
第３図（Ｃ）のようになる。また、第３図（Ｃ）のＡ−
Ａ’線断面及びＢ−Ｂ’線断面はそれぞれ第３図（ａ）
及び（ｂ）に示すようになる。

続いて、プラスマＣＶＤ法、スパッタ法、真空蒸着法な
どを用いて、Ｓｉｎ、やＳｉ、Ｎ、などの絶縁膜を３０
０ＯＡの膜厚に着膜し、これをバターニングして透明電
極８の端部及び金属電極３の引き出し部３ａ上にコンタ
クト孔１０及び１１をそれぞれ形成する。

次に、Ｃｒ、Ｔｉ、Ｔａ、Ｗなどの金属膜を１００００
Ａの膜厚に着膜し、これをバターニングして信号線１２
ａ、ケート電極１２ｂ、配線１２Ｃ及び、透明ＩＥｔ！
！ｉｉｓ上に受光部３０を形成する（第１図（ｂ）（ｃ
）（ｄ））。

第４図は本発明の他の実施例を示すもので、ＮＩＰフォ
トダイオードとｐ型薄膜トランジスタとを組み合わせた
構造である。

すなわち、ガラス基板１上に絶縁体層２．金属電極３．
　　Ｔ）型シリコン層７．ｌ型若しくはｎ型シリコン層
５１，９９２９７２層７，１９９９３２層６．ｎ型９９
３２層４．透明電極８が順次積層されたサンドイッチ構
造で構成されている。そして、ｎ型９９３２層４，１９
９９３２層６及びｐ型シリコン層７部分でＮＩＰフォト
ダイオードＰＤを形成し、９９２９７２層７．ｉ型（ｎ
）シリコン層５１及びｐ型シリコン層７部分でｐ型薄膜
トランジスタＴを形成している。他の構成は第１図に示
した半導体装置と同様であるので、同一符号を付すこと
により詳細な説明を省略する。

第５図及び第６図は本発明の他の実施例を示すものであ
る。

第１図及び第４図の半導体装置に於いては、入射光がガ
ラス基板１の上側から入る構造のものを説明したか、第
５図及び第６図の実施例では入射光がガラス基板１の下
側から入る構造をとっている。

第５図の実施例は、第１図の半導体積層部を逆に積層し
た構造のもので、ガラス基板１上に透明電極８，９９２
９７２層７，１９９９３２層６゜ｎ型９９３２層４．ｉ
型若しくはｐ型シリコン層５、ｎ型９９３２層４．金属
電極３が順次積層されたサンドイッチ構造で構成されて
いる。すなわち、９９２９７２層７，１９９９３２層６
及びｎ型２９３２層４部分てＰＩＮフォトダイオードＰ
Ｄを形成し、ｎ型９９３２層４．ｉ　　（ｐ）型シリコ
ン層５及びｎ型２９３２層４部分でｎ型薄膜トランジス
タＴを形成している。

また第６図の実施例は、第４図の半導体積層部を逆に積
層した構造のもので、ガラス基板１上に透明電極８．　
　ｎ型９９３２層４．ｌ型シリコン層６．９９２９７２
層７．ｉ　　（ｎ）型シリコン層５１．９９２９７２層
７．金属電極３が順次積層されたサンドイッチ構造で構
成されている。すなわち、ｎ型シリコン層７，１９９９
３２層６及びｐ型シリコン層７部分でＮＩＰフォトダイ
オードＰＤを形成し、９９２９７２層７．ｉ型（ｎ）シ
リコン層５１及びｐ型シリコン層７部分でｐ型薄膜トラ
ンジスタＴを形成している。

第５図及び第６図の実施例によれば、薄膜トランジスタ
ＴをフォトダイオードＰＤの上部に形成しているので、
第１図及び第４図のような絶縁体層２を存在させなくて
もｉ　　（ｐ）型シリコン層５及びｉ　　（ｎ）型シリ
コン層５１の側面部にゲート電極１２ｂを配置させるこ
とができる。

以上述べた実施例の半導体装置によると、薄膜トランジ
スタに対して光の入射側にフォトダイオードを配置して
いる。フォトダイオードの１９９９３２層６の膜厚は厚
く形成されてることによりこの部分で光が吸収されるの
で、フォトダイオドと薄膜トランジスタとの間に遮光層
を形成する必要がない。

上述した実施例によれば、半導体層をｐ−１ｎ−ｉ（ｐ
）−ｎ若しくはｎ−１−ｐ−ｉ　　（ｎ）ｐと重ねた構
造により、ｐ−１−ｎまたはｎｌ−ｐ部分てフォトダイ
オードを構成し、ｎ−１（ｐ）−ｎまたはｐ−１（ｎ）
−ｐ部分て薄膜トランジスタを構成することにより、フ
ォトダイオドと薄膜トランジスタ（Ｔ　Ｐ　Ｔ）とを縦
方向に重ねて形成することができる。その結果、一連の
工程で同時に二つのデバイスか作製できるとともに、フ
ォトダイオードのｎ層（ｐ層）と薄膜トランジスタのｎ
層（ｐ層）とをｎ型シリコン層４（ｎ型シリコン層７）
で共用させることかでき、製造工程の簡略化を図ること
ができる。また、二つのデバイスが占める面積がフォト
ダイオード−個分の面積と同しであり、薄膜トランジス
タの面積分だけ集積化することができる。

（発明の効果） 本発明によれば、フォトダイオードと薄膜トランジスタ
（Ｔ　Ｐ　Ｔ）とを縦方向に重ねて形成することにより
デバイス全体の面積を小さくすることができ、小型で集
積度の高い半導体装置を得ることができる。

また、フォトダイオードと薄膜トランジスタ（ＴＰＴ）
とを縦方向に連続して形成するので、フォトダイオード
のｎ層（ｐ層）と薄膜トランジスタのｎ層（ｐ層）とを
共用でき、製造工程の簡略化を図ることができる。

【図面の簡単な説明】

第１図（ａ）は本発明に係る半導体装置の等価回路図、
第１図（ｂ）は本発明の一実施例に係る半導体装置の平
面説明図、第１図（ｃ）は第１図（ｂ）のｘ−ｘ’線断
面説明図、第１図（ｄ）は第１図（ｂ）のＹ−Ｙ’線断
面説明図、第２図は絶縁体層２の作用を説明するための
断面説明図、第３図（ａ）乃至（ｄ）は第１図の実施例
の製造工程を示すための説明図、第４図、第５図及び第
６図は本発明の他の実施例を示す断面説明図、第７図は
従来の光電変換機能と電荷転送機能とを有する半導体装
置の断面説明図、第８図はイメージセンサの等価回路図
である。 １・・・・・・ガラス基板 ２・・・・・・絶縁体層 ３・・・・−・金属電極 ４・・・・・・ｎ型シリコン層 ５・・・・・・ｉ坐着しくはｎ型９９３２層５１・・・
ｉ坐着しくはｎ型９９３２層６・・・・・・ｉ型シリコ
ン層 ７・・・・・・ｎ型シリコン層 ８・・・・・・透明電極 ９・・・・・・絶縁膜 １２ａ・・・信号線 １２ｂ・・・ゲート電極 １２ｃ・・・配線 ３０・・・・・・受光部 ＰＤ・・・・・・フォトダイオード Ｔ・・・・・・薄膜トランジスタ 第１ 図 （ａ） （ｂ） マ （Ｃ） 第１図 （ｄ） 第２図 第３図 第３図 第４図 第７図 第８図

Claims (2)

【特許請求の範囲】
1. （１）ｐ型半導体、ｎ型半導体、ｉ型半導体をｐ−ｉ−
   ｎ−ｉ（ｐ）−ｎの順に積層して成る半導体積層部と、 前記半導体積層部を挟んで配置される第１の電極及び第
   ２の電極と、 前記半導体積層部のｎ−ｉ（ｐ）−ｎ積層部分の側面に
   絶縁層を介して形成された第３の電極とを具備する半導
   体装置。
2. （２）ｐ型半導体、ｎ型半導体、ｉ型半導体をｎ−ｉ−
   ｐ−ｉ（ｎ）−ｐの順に積層して成る半導体積層部と、 前記半導体積層部を挟んで配置される第１の電極及び第
   ２の電極と、 前記半導体積層部のｐ−ｉ（ｎ）−ｐ積層部分の側面に
   絶縁層を介して形成された第３の電極とを具備する半導
   体装置。