JPH04154167A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04154167A
JPH04154167A JP2277814A JP27781490A JPH04154167A JP H04154167 A JPH04154167 A JP H04154167A JP 2277814 A JP2277814 A JP 2277814A JP 27781490 A JP27781490 A JP 27781490A JP H04154167 A JPH04154167 A JP H04154167A
Authority
JP
Japan
Prior art keywords
layer
type silicon
type
silicon layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2277814A
Other languages
English (en)
Inventor
Yoshio Nishihara
義雄 西原
Takeshi Nakamura
毅 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP2277814A priority Critical patent/JPH04154167A/ja
Publication of JPH04154167A publication Critical patent/JPH04154167A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Facsimile Heads (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は光電変換機能と電荷転送機能とを有し、例えば
イメージセンサ等に使用される半導体装置に関する。
(従来の技術) 従来、ファクシミリ等には、例えば原稿等の画像情報を
1対1に投影して電気信号に変換する密着型イメージセ
ンサか使用されている。
密着型イメージセンサは、例えば、その等価回路図を第
8図に示すように、複数の受光素子101を一列にライ
ン状に配設し原稿幅と路間し長さとした受光素子アレイ
と、前記各受光素子]01に1:1に対応する複数個の
薄膜トランジスタ(TPT)102から成る電荷転送部
と、前記各薄膜トランジスタ102を順次オンさせるシ
フトレジスタ103と、受光素子101に発生した電気
信号を時系列的に読み取る信号検出回路とから構成され
ている。前記薄膜トランジスタ102の一端は共通電極
となるバイアス電源VBに接続されている。シフトレジ
スタ103にはクロック信号などの各種制御信号105
か人力され、前記各薄膜トランジスタ102に印加する
パルスを順次出力するようになっている。そして、前記
受光素子アレイにより原稿の主走査方向の1ラインの画
像信号を検出し、ローラ等の原稿送り手段(図示せず)
により原稿を移動させて前記動作を繰り返し、原稿全体
の画像信号を得るものである。
次に受光素子101及び薄膜トランジスタ102の具体
的な構造について第7図を参照しながら説明する。
受光素子101は、クロム(Cr)から成る金属電極2
01と、n型半導体202.i型半導体20B、p型半
導体204から成る半導体積層部と、酸化インジウム・
スス(ITO)から成る透明電極205とを絶縁基板2
00上に順次積層して成るサンドイッチ構造で構成され
ている。金属電極201.半導体積層部、透明電極20
5はビット毎に個別に分割形成されることにより各受光
素子101を構成し、その集まりが受光素子アレイを形
成している。
電荷転送部として機能する薄膜トランジスタ102は、
クロム(Cr)で形成されたゲート電極301、窒化シ
リコン膜で形成されたゲート絶縁膜としての絶縁層30
2、水素化アモルファスシリコン(a−5i:H)で形
成された半導体活性層303、ゲート電極301に対向
するよう設けられ窒化シリコン膜で形成された上部絶縁
層304、n手水素化アモルファスシリコン(n+aS
i:H)で形成されたオーミックコンタクト層305を
前記絶縁基板200上に順次積層して構成されている。
前記受光素子101と薄膜トランジスタ102とは、絶
縁層401に形成したコンタクト孔402を介して配線
403により接続されている。また、薄膜トランジスタ
102上には、光の入射により誤動作しないように遮光
層404が形成されている。
(発明が解決しようとする課題) しかしながら、上記のようなイメージセンサの構成では
次に掲げるような問題点があった。
すなわち、受光素子101と薄膜トランジスタ102と
いう2種類のデバイスを同一の絶縁基板200上に別々
に作製するので、製造工程が複雑こなる。その結果、製
造コストの上昇や歩留りの低下を招く。
また、2種類のデバイスを同一絶縁基板200上に平面
的に(横方向に並べて)作製されるので、デバイス全体
の面積を小さくするに際して障害となり集積化に限度が
ある。
本発明は上記実情に鑑みてなされたもので、製造工程を
簡略化するとともに、デバイス全体の面積を小さくする
ことが可能となる、光電変換機能と電荷転送機能とを有
する半導体装置の構造を提供することを目的とする。
(課題を解決するための手段) 上記従来例の問題点を解決するため請求項1の半導体装
置は、p型半導体、n型半導体、i型半導体をp−1−
n−1(p) −nの順に積層して成る半導体積層部と
、前記半導体積層部を挟んて配置される第1の電極及び
第2の電極と、前記半導体積層部のn−1(p)−n積
層部分の側面に絶縁層を介して形成された第3の電極と
を具備することを特徴としている。
また、請求項2の半導体装置は、p型半導体n型半導体
、i型半導体をn−1−p−i (n)−pの順に積層
して成る半導体積層部と、前記半導体積層部を挟んで配
置される第1の電極及び第2の電極と、前記半導体積層
部のp−1(n)p積層部分の側面に絶縁層を介して形
成された第3の電極とを具備することを特徴としている
(作用) 本発明は、半導体層をp−1−n−1(p)n若しくは
n−1−p−i  (n)  I]と重ねた構造により
、p−1−nまたはn−1−p部分てフォトダイオード
を構成し、n−1(p)nまたハp−1(n)  E)
部分で薄膜トランジスタを構成している。
従って、フォトダイオードと薄膜トランジスタ(T P
 T)とを縦方向に重ねて形成することがてき、デバイ
ス全体の面積を小さくすることができる。また、フォト
ダイオードと薄膜トランジスタ(T P T)とを縦方
向に連続して形成するので、フォトダイオードのn層(
p層)と薄膜トランジスタのn層(p層)とを共用する
ことができ、製造工程の簡略化を図ることができる。
(実施例) 本発明の一実施例について第1図を参照しながら説明す
る。
第1図はイメージセンサ等に用いられる半導体装置の1
ビット分を示すもので、光電変換と電荷転送との両方の
機能を有している。
この半導体装置は、第1図(C)及び第1図(d)に示
すように、ガラス基板1上に絶縁体層2、金属電極3.
  n型シリコン層4.i型若しくはp型シリコン層5
.  n型シリコン層4.i型シリコン層6.  p型
シリコン層7.透明電極8が順次積層されたサンドイッ
チ構造で構成されている。
すなわち、p型シリコン層7.i型シリコン層6及びn
型シリコン層4部分てPINフォトダイオードPDを形
成し、n型シリコン層4.i  (p)型ンリコン層5
及びn型シリコン層4部分てn型薄膜トランジスタTを
形成している。
金属電極3及び透明電極8は、n型シリコン層4、i 
 (p)型シリコン層5.n型シリコン層41型シリコ
ン層6.  p型シリコン層7を積層して成る半導体積
層部を挟むように配置されるとともに、金属電極3には
引き出し部3aか形成されている。
引き出し部3a上には、絶縁膜9に形成されたコンタク
ト孔11を介して配線12cか形成され、この配線12
cはバイアス電源VB  (第8図)に接続されている
。また透明電極8は、絶縁膜9に形成されたコンタクト
孔10を介して信号線12aが形成され、この信号線1
3aは信号検出回路(第8図)に接続されている。また
前記半導体積層部の側面の内、信号線12aが形成され
た側を除いた三方面に、絶縁膜9を介してゲート電極1
2bが形成されている。ゲット電極12bは前記信号線
12a及び配線12cと接触しないように配置されると
ともに、原稿面(図示せず)からの反射光20か入射可
能な受光部30が透明電極8上に形成されるように配置
されている。ゲート電極12bに電圧が印加されると、
薄膜トランジスタを構成するi (p)型シリコン層5
の側面部に電界を与え、ゲート電極12bに対向するi
  (p)型シリコン層5の側面にチャネルを形成する
次に前記絶縁体層2の作用について第2図を参照して説
明する。
絶縁体層2は、その上部に形成される半導体積層部を上
方へ押し上げるために形成されている。
すなわち、絶縁体層2が存在しないと上記半導体装置は
第2図のようになる。上述したように、1(p)型シリ
コン層5のチャネルはi  (p)型シリコン層5の側
面部に電界を与えることにより行なう。絶縁膜9が半導
体装置を覆うように形成されているので、ゲート電極1
2bは絶縁膜9の厚さより高い位置に形成される。その
ため、絶縁体層2が存在しない場合、i (p)型シリ
コン層5の側面部においてゲート電極12bによる電界
が与えらず制御できない部分が生し、この部分でチャネ
ルが形成されないこととなってしまう。以上述べた現象
を防くため、薄膜トランジスタがガラス基板1側に形成
される場合には、絶縁膜9の厚さ以上の厚さを有する絶
縁体層2を設ける必要がある。
次に上記半導体装置の製造プロセスについて第3図(a
)乃至(d)を参照して説明する。
先ず、ガラス基板1上に、プラスマCVD法。
スパッタ法、真空蒸着法などを用いて、5in2やSi
、N、などの絶縁膜2′を3000ASCr、 Ti、
 Ta、 Wなどの金属膜3′を500A。
n型シリコン膜4′を20OA、i型若しくはp型シリ
コン膜5′を100OA、再びn型シリコン膜4′を2
0OA、i型シリコン膜6′を700OA、p型シリコ
ン膜7′を20OA、酸化インジウム・スズ(ITO)
などの透明導電膜8′を100OAの膜厚て順次着膜す
る(第3図(a))。
次に、透明導電膜8′上にフォトリソ法によりレジスト
パターンを形成し、透明導電膜8′、p型シリコン膜7
′  l型シリコン膜6′、n型シリコン膜4’ 、i
 (p)型シリコン膜5′1 n型シリコン膜4′をエ
ッチンクし、n型9932層4、i  (p)型シリコ
ン層5.n型ンリコン層41型シリコン層6.p型シリ
コン層7から成る島状の半導体積層部を形成する。次に
、この半導体積層部上に再度レジストパターンを形成し
、金属膜3′及び絶縁膜2′をエッチンクして引き出し
部3aを有する金属電極3及び絶縁体層2を形成する。
以上の工程か終了した段階での半導体装置の平面形状は
第3図(C)のようになる。また、第3図(C)のA−
A’線断面及びB−B’線断面はそれぞれ第3図(a)
及び(b)に示すようになる。
続いて、プラスマCVD法、スパッタ法、真空蒸着法な
どを用いて、Sin、やSi、N、などの絶縁膜を30
0OAの膜厚に着膜し、これをバターニングして透明電
極8の端部及び金属電極3の引き出し部3a上にコンタ
クト孔10及び11をそれぞれ形成する。
次に、Cr、Ti、Ta、Wなどの金属膜を10000
Aの膜厚に着膜し、これをバターニングして信号線12
a、ケート電極12b、配線12C及び、透明IEt!
!iis上に受光部30を形成する(第1図(b)(c
)(d))。
第4図は本発明の他の実施例を示すもので、NIPフォ
トダイオードとp型薄膜トランジスタとを組み合わせた
構造である。
すなわち、ガラス基板1上に絶縁体層2.金属電極3.
  T)型シリコン層7.l型若しくはn型シリコン層
51,992972層7,199932層6.n型99
32層4.透明電極8が順次積層されたサンドイッチ構
造で構成されている。そして、n型9932層4,19
9932層6及びp型シリコン層7部分でNIPフォト
ダイオードPDを形成し、992972層7.i型(n
)シリコン層51及びp型シリコン層7部分でp型薄膜
トランジスタTを形成している。他の構成は第1図に示
した半導体装置と同様であるので、同一符号を付すこと
により詳細な説明を省略する。
第5図及び第6図は本発明の他の実施例を示すものであ
る。
第1図及び第4図の半導体装置に於いては、入射光がガ
ラス基板1の上側から入る構造のものを説明したか、第
5図及び第6図の実施例では入射光がガラス基板1の下
側から入る構造をとっている。
第5図の実施例は、第1図の半導体積層部を逆に積層し
た構造のもので、ガラス基板1上に透明電極8,992
972層7,199932層6゜n型9932層4.i
型若しくはp型シリコン層5、n型9932層4.金属
電極3が順次積層されたサンドイッチ構造で構成されて
いる。すなわち、992972層7,199932層6
及びn型2932層4部分てPINフォトダイオードP
Dを形成し、n型9932層4.i  (p)型シリコ
ン層5及びn型2932層4部分でn型薄膜トランジス
タTを形成している。
また第6図の実施例は、第4図の半導体積層部を逆に積
層した構造のもので、ガラス基板1上に透明電極8. 
 n型9932層4.l型シリコン層6.992972
層7.i  (n)型シリコン層51.992972層
7.金属電極3が順次積層されたサンドイッチ構造で構
成されている。すなわち、n型シリコン層7,1999
32層6及びp型シリコン層7部分でNIPフォトダイ
オードPDを形成し、992972層7.i型(n)シ
リコン層51及びp型シリコン層7部分でp型薄膜トラ
ンジスタTを形成している。
第5図及び第6図の実施例によれば、薄膜トランジスタ
TをフォトダイオードPDの上部に形成しているので、
第1図及び第4図のような絶縁体層2を存在させなくて
もi  (p)型シリコン層5及びi  (n)型シリ
コン層51の側面部にゲート電極12bを配置させるこ
とができる。
以上述べた実施例の半導体装置によると、薄膜トランジ
スタに対して光の入射側にフォトダイオードを配置して
いる。フォトダイオードの199932層6の膜厚は厚
く形成されてることによりこの部分で光が吸収されるの
で、フォトダイオドと薄膜トランジスタとの間に遮光層
を形成する必要がない。
上述した実施例によれば、半導体層をp−1n−i(p
)−n若しくはn−1−p−i  (n)pと重ねた構
造により、p−1−nまたはnl−p部分てフォトダイ
オードを構成し、n−1(p)−nまたはp−1(n)
−p部分て薄膜トランジスタを構成することにより、フ
ォトダイオドと薄膜トランジスタ(T P T)とを縦
方向に重ねて形成することができる。その結果、一連の
工程で同時に二つのデバイスか作製できるとともに、フ
ォトダイオードのn層(p層)と薄膜トランジスタのn
層(p層)とをn型シリコン層4(n型シリコン層7)
で共用させることかでき、製造工程の簡略化を図ること
ができる。また、二つのデバイスが占める面積がフォト
ダイオード−個分の面積と同しであり、薄膜トランジス
タの面積分だけ集積化することができる。
(発明の効果) 本発明によれば、フォトダイオードと薄膜トランジスタ
(T P T)とを縦方向に重ねて形成することにより
デバイス全体の面積を小さくすることができ、小型で集
積度の高い半導体装置を得ることができる。
また、フォトダイオードと薄膜トランジスタ(TPT)
とを縦方向に連続して形成するので、フォトダイオード
のn層(p層)と薄膜トランジスタのn層(p層)とを
共用でき、製造工程の簡略化を図ることができる。
【図面の簡単な説明】
第1図(a)は本発明に係る半導体装置の等価回路図、
第1図(b)は本発明の一実施例に係る半導体装置の平
面説明図、第1図(c)は第1図(b)のx−x’線断
面説明図、第1図(d)は第1図(b)のY−Y’線断
面説明図、第2図は絶縁体層2の作用を説明するための
断面説明図、第3図(a)乃至(d)は第1図の実施例
の製造工程を示すための説明図、第4図、第5図及び第
6図は本発明の他の実施例を示す断面説明図、第7図は
従来の光電変換機能と電荷転送機能とを有する半導体装
置の断面説明図、第8図はイメージセンサの等価回路図
である。 1・・・・・・ガラス基板 2・・・・・・絶縁体層 3・・・・−・金属電極 4・・・・・・n型シリコン層 5・・・・・・i坐着しくはn型9932層51・・・
i坐着しくはn型9932層6・・・・・・i型シリコ
ン層 7・・・・・・n型シリコン層 8・・・・・・透明電極 9・・・・・・絶縁膜 12a・・・信号線 12b・・・ゲート電極 12c・・・配線 30・・・・・・受光部 PD・・・・・・フォトダイオード T・・・・・・薄膜トランジスタ 第1 図 (a) (b) マ (C) 第1図 (d) 第2図 第3図 第3図 第4図 第7図 第8図

Claims (2)

    【特許請求の範囲】
  1. (1)p型半導体、n型半導体、i型半導体をp−i−
    n−i(p)−nの順に積層して成る半導体積層部と、 前記半導体積層部を挟んで配置される第1の電極及び第
    2の電極と、 前記半導体積層部のn−i(p)−n積層部分の側面に
    絶縁層を介して形成された第3の電極とを具備する半導
    体装置。
  2. (2)p型半導体、n型半導体、i型半導体をn−i−
    p−i(n)−pの順に積層して成る半導体積層部と、 前記半導体積層部を挟んで配置される第1の電極及び第
    2の電極と、 前記半導体積層部のp−i(n)−p積層部分の側面に
    絶縁層を介して形成された第3の電極とを具備する半導
    体装置。
JP2277814A 1990-10-18 1990-10-18 半導体装置 Pending JPH04154167A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2277814A JPH04154167A (ja) 1990-10-18 1990-10-18 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2277814A JPH04154167A (ja) 1990-10-18 1990-10-18 半導体装置

Publications (1)

Publication Number Publication Date
JPH04154167A true JPH04154167A (ja) 1992-05-27

Family

ID=17588641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2277814A Pending JPH04154167A (ja) 1990-10-18 1990-10-18 半導体装置

Country Status (1)

Country Link
JP (1) JPH04154167A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118790A (ja) * 2000-08-03 2002-04-19 General Electric Co <Ge> ゲーテッドフォトダイオードを有する固体イメージャ及びその製造方法
JP2012050055A (ja) * 2010-07-30 2012-03-08 Unisantis Electronics Singapore Pte Ltd 固体撮像装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118790A (ja) * 2000-08-03 2002-04-19 General Electric Co <Ge> ゲーテッドフォトダイオードを有する固体イメージャ及びその製造方法
JP4600964B2 (ja) * 2000-08-03 2010-12-22 ゼネラル・エレクトリック・カンパニイ ゲーテッドフォトダイオードを有する固体イメージャ及びその製造方法
JP2012050055A (ja) * 2010-07-30 2012-03-08 Unisantis Electronics Singapore Pte Ltd 固体撮像装置

Similar Documents

Publication Publication Date Title
US4517733A (en) Process for fabricating thin film image pick-up element
JPS60161664A (ja) 密着型二次元画像読取装置
JPH0734467B2 (ja) イメージセンサ製造方法
JPH05160379A (ja) イメージセンサ及び画像読取装置
US5202575A (en) TFT-driven image sensor including a reduced-size capacitor structure
US4471371A (en) Thin film image pickup element
JPH05110049A (ja) 赤外線固体撮像素子及びその製造方法
US5360744A (en) Method of manufacturing image sensor
JPH04154167A (ja) 半導体装置
JP3154850B2 (ja) 光電変換装置及びその製造方法
US5243177A (en) Image sensor with noise reduction and diminishment of residual images
JP3144091B2 (ja) 2次元イメージセンサ
JPH0864793A (ja) 光電変換装置
JP3146509B2 (ja) 2次元密着型イメージセンサ
JPH11261047A (ja) イメージセンサ
JPS6132571A (ja) 光電変換装置
JPH04373172A (ja) イメージセンサ
JPH04255269A (ja) 受光装置
JP2642750B2 (ja) 半導体装置及びそれを搭載した信号処理装置
JP2993101B2 (ja) イメージセンサ
US5187563A (en) Photoelectric conversion device with Al/Cr/TCO electrode
JPH04162671A (ja) イメージセンサ及びその製造方法
JPH04354373A (ja) 光電変換素子
JPH0587988B2 (ja)
JPH0548825A (ja) カラ−画像読取用イメ−ジセンサ