JPH03276957A

JPH03276957A - イメージセンサ及びその駆動方法

Info

Publication number: JPH03276957A
Application number: JP2075772A
Authority: JP
Inventors: Hiroyuki Miyake; 弘之三宅
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1990-03-27
Filing date: 1990-03-27
Publication date: 1991-12-09
Anticipated expiration: 2011-03-04
Also published as: US5160836A; JPH0822002B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は画像の読み取りを行なうイメージセンサに係り
、特に、同一基板上に複数列の受光素子アレイを配置し
、各受光素子アレイ上にそれぞれ異なる色（例えば赤、
緑、青）のフィルタを配設してカラーの画像を読み取る
ことができるイメージセンサ及びその駆動方法に関する
ものである。

（従来の技術）同一基板上に複数列の受光素子アレイを配置した従来の
カラーイメージセンサは、例えば第６図の平面説明図及
び第７図の断面説明図に示すように構成されている。

すなわち、基板６０上に、主走査方向Ｘにライン状に配
列されるとともに副走査方向Ｙに４列に並べられた画素
電極６１ａ、６１ｂ１６１ｃ、６１ｄ及びそれぞれの画
素電極から引き出された引き出し電極６２ａ、６２ｂ、
６２ｃ、６２ｄを形成している。外側２列の画素電極６
１ａ、６１ｄからの引き出し電極６２ａ、６２ｄは、そ
れぞれ反対方向へ引き出されるとともに、内側２列の画
素電極６１ｂ、６１ｃからの引き出し電極６２ｂ１６２
ｃは外側の画素電極６１ａ、６１ｄの間を通ってそれぞ
れ反対方向へ引き出されている。画素電極６１上には、
アモルファス半導体膜６３゛が一様に形成され、さらに
アモルファス半導体膜６３上に共通透明電極６４が形成
されている。アモルファス半導体膜６３を画素電極６１
と共通透明電極６４とにより挟持した部分が光に感光す
る画素領域を構成して受光素子を形成している。共通透
明電極６４上には、前記画素電極６１に対向する位置に
画像情報を色分離するカラーフィルタ６６ａ、６６ｂ、
６６ｃが配置されている。カラーフィルタ６６は、各列
で異なる色（画素電極６１ａ上に赤９画素電極６１ｂ上
に緑、画素電極６１ｃ上に青）が配置されている。

前記冬用き出し電極６２の端部は、各受光素子アレイに
蓄積された電荷を抽出する駆動回路を構成するＩＣチッ
プ（図示せず）にワイヤボンディング（図示せず）を介
して接続されている。受光素子アレイ及びその駆動回路
の簡易等価回路を第８図に示す。第８図において、７１
ａ、７１ｂ。

７１ｃ、７１ｄはそれぞれ第６図における画素領域（以
下、それぞれＲ（赤）画素領域、Ｇ（緑）画素領域、Ｂ
（青）画素領域、Ｗ（輝度）画素領域という）であり、
それぞれ信号読み出し用のスイッチ７２ａ、７２ｂ、７
２ｃ、７２ｄを介して共通出力線７３ａ、７３ｂ、７３
ｃ、７３ｄに接続されている。各共通出力線７３ａ、７
３ｂ、７３ｃ、７３ｄはそれぞれＡ／Ｄ変換器７４ａ、
７４ｂ、７４ｃ、７４ｄに接続され、Ａ／Ｄ変換器７４
ｂの出力はｎ段の遅延レジスタ７５に接続され、Ａ／Ｄ
変換器７４ｃの出力は２０段の遅延レジスタ７６に接続
され、Ａ／Ｄ変換器７４ｄの出力は３ｎ段の遅延レジス
タ７７に接続されている（ｎは各色の画素領域の主走査
方向における画素数である）。

受光素子アレイ上に配置される原稿は、ローラ等の原稿
送り手段によって副走査方向に移動可能になっており、
今、読み取るべき原稿面上の画像を第９図のように画素
ｐＨ〜１ｎ、Ｐ２１〜２ｎ、Ｐ３１〜３　ｎ　ｓ・・・
・・・で表わす。画素ｐＨ〜１ｎがＷ画素領域７１ｄに
対応した位置にあるとき、スイッチ７２ｄが左側から順
次選択的にオン状態とされることにより、画素ｐＨ〜１
ｎの輝度の情報が共通出力！１７３ｄに電気信号として
順次現れ、これがＡ／Ｄ変換器７４ｄでディジタル値に
変換された後、遅延レジスタ７７に転送されて遅延レジ
スタ７７の１〜ｎ段目に蓄積される。

次に画素ｐＨ〜１ｎがＢ画素領域７１ｃに対応した位置
に移動すると、スイッチ７２ｃが左側から順次選択的に
オン状態とされることにより、画素ｐＨ〜１ｎの青色の
情報が共通出力線７３Ｃに電気信号として順次現れ、こ
れがＡ／Ｄ変換器７４ｃでディジタル値に変換された後
、遅延レジスタ７６に転送されて遅延レジスタ７６の１
〜ｎ段目に蓄積される。同様にして、Ｇ画素領域７１ｂ
から画素ｐＨ〜１ｎの緑色の情報が抽出され、遅延レジ
スタ７５の１〜ｎ段目に蓄積される。

更に、Ｒ画素領域７１ａから画素ｐＨ〜１ｎの赤色の情
報が抽出される。遅延レジスタ７５，７６．７７は一定
のクロックで転送動作しているので、Ａ／Ｄ変換器７４
ａから画素Ｐ１１〜１ｎの赤の信号が順次抽出されると
き、それに同期して遅延レジスタ７５，７６．７７から
同一画素の緑。

青の各色信号及び輝度信号が得られる。以下、他の画素
Ｐ２１〜Ｐ２ｎＳＰ３１〜Ｐ３ｎ・・・・・・の情報も
同様にして読み取られる（特開昭６０−１１３５７３号
公報参照）。

（発明が解決しようとする課題）しかしながら上記従来の構成によると、各受光素子アレ
イから電気信号を抽出するには、それぞれ列毎に別個の
駆動回路を必要とするため高価になるという問題点があ
った。

また、中央２列の受光素子アレイを構成する画素電極６
１ｂ、６１Ｃからの引き出し電極６２ｂ、６２ｃと、そ
の外側の受光素子アレイを構成する画素電極６１ａ、６
１ｄからの引き出し電極６２ａ、６２ｄとは、その電極
の配線部分の長さが異なるため配線容量が異なってしま
う。従って、同じ光量か各受光素子アレイ照射し各受光
素子で発生する電荷（Ｑ−ＣＶ）が同じであっても、配
線容量（Ｃ）が異なるため出力電圧（Ｖ）にバラツキが
生じてしまうという問題点があった。

更に、各受光素子アレイを構成する画素電極６１ａ、６
１ｂ、６１ｃ、６１ｄからの引き出し電極６２ａ、６２
ｂ、６２ｃ、６２ｄが駆動回路となるそれぞれの駆動用
ＩＣにそれぞれワイヤーボンディング等で接続する構成
になっているため、ワイヤーボンディングの本数が多く
なり、信頼性に欠けるという問題点があった。

本発明は上記実情に鑑みてなされたもので、複数列の受
光素子アレイを一つの駆動回路で駆動することができる
とともに、各受光素子アレイ列間での感度のバラツキを
少なくすることができるイメージセンサ及びその駆動方
法を提供することを目的とする。

（課題を解決するための手段）上記従来例の問題点を解消するため請求項１記載の発明
は、複数ビットの受光素子を１ブロックとして複数ブロ
ックを主走査方向にライン状に配列して成る受光素子ア
レイを副走査方向に複数列並設した受光素子アレイ列と
、前記受光素子に接続し、前記受光素子で発生した電荷
をブロック毎に転送する複数のスイッチング素子と、前
記スイッチング素子に接続し、前記転送された電荷を保
持する複数の配線と、前記配線に接続する共通信号線を
介して前記電荷を画像信号として出力する駆動用ＩＣと
を具備することを特徴としている。

また、上記従来例の問題点を解消するため請求項２記載
の発明は、複数ビットの受光素子を１ブロックとして複
数ブロックを主走査方向にライン状に配列して成る受光
素子アレイを副走査方向に複数列並設した受光素子アレ
イ列における各受光素子に接続されたスイッチング素子
を前記ブロック毎に選択的にオンし、前記各受光素子に
蓄積された電荷を前記ブロック毎に前記スイッチング素
子に接続する複数の配線へ転送し、前記配線に接続する
共通信号線を介して電荷を画像信号として出力する駆動
用ＩＣにより前記転送された電荷を時系列的に抽出し、
前記受光素子アレイ列における一列の受光素子アレイの
全ブロックの画像信号の出力を行い、前記受光素子アレ
イ列における別列の受光素子アレイの全ブロックの画像
信号の出力を行うことを特徴としている。

（作用）請求項１記載の発明によれば、イメージセンサの副走査
方向に複数列並設した受光素子アレイ列について、複数
ビットの受光素子を１ブロックとして複数ブロックを主
走査方向にライン状に配列した受光素子アレイとし、各
受光素子で発生した電荷をブロック毎に転送するための
複数のスイッチング素子を受光素子に接続するように設
け、スイッチング素子にそれぞれ接続する配線は受光素
子アレイの１ブロック内の受光素子数に対応する本数の
共通信号線に接続し、ブロック毎に配線に転送された電
荷を共通信号線を介して画像信号として出力する駆動用
ＩＣを有するイメージセンサの構成となっているので、
ブロック単位に電荷を共通信号線から順次読み出すこと
ができるため、１個の駆動用ＩＣで画像信号を出力する
ことが可能であり、駆動用ＩＣが１個で足りるためコス
ト高とならず、また１個の駆動用ＩＣに共通信号線をワ
イヤーボンディング等で接続するようにしているのでワ
イヤーボンディングの本数を少なくできて、イメージセ
ンサの信頼性を向上させることができ、更に受光素子で
発生した電荷を配線に転送して共通信号線から読み出す
ようにしているので、出力電圧にバラツキが生しること
が少ない。

請求項２記載の発明によれば、イメージセンサの副走査
方向に複数列並設した受光素子アレイ列について、主走
査方向にライン状に配列した受光素子アレイを複数ビッ
トの受光素子を１ブロックとして複数ブロックに分割し
、受光素子に接続する複数のスイッチング素子をブロッ
ク毎に選択的にオンし、各受光素子で発生した電荷をス
イッチング素子がそれぞれ接続する配線に転送し、ブロ
ック毎に配線容量に蓄積された電荷は受光素子アレイの
１ブロック内の受光素子数に対応する本数の共通信号線
を介して画像信号として駆動用ＩＣの制御により時系列
的に抽出し、受光素子アレイ列における一列の受光素子
アレイの全ブロックの画像信号の出力を行った後に、別
列の受光素子アレイの全ブロックの画像信号の出力を行
うこととしたイメージセンサの駆動方法となっているの
で、ブロック単位に電荷を共通信号線から順次読み出す
ため、１個の駆動用ＩＣで画像信号を出力することが可
能となり、駆動用ＩＣが１個で足りるためコスト高とな
らず、また１個の駆動用ＩＣで制御するようにしている
ので、駆動用ＩＣと共通信号線をワイヤーボンディング
等で接続する際にワイヤーボンディングの本数を少なく
できて、イメージセンサの信頼性を向上させることがで
き、更に受光素子で発生した電荷を配線に転送して共通
信号線から読み出すようにしているので、出力電圧にバ
ラツキが生じることが少ない。

（実施例）本発明の一実施例について図面を参照しながら説明する
。

第１図に本実施例に係るカラーイメージセンサの等価回
路図を示す。

第１図に示すように、このカラーイメージセンサは、ガ
ラス等の絶縁性の基板２１上に併設されたｎ個のサンド
イッチ型の受光素子（フォトダイオードＰＤ）１１’を
１ブロックとし、このブロックをＮ個有してなる受光素
子アレイ１１（ＰＤｌ、１−ＰＤＮ、ｎ）とし、この受
光素子アレイ１１を副走査方向に受光素子アレイｌｌａ
、ｌｌｂ、１１ｃと３本配置して受光素子アレイ列を形
成し、各受光素子１１′に接続された薄膜トランジスタ
（Ｔ１．１−ＴＮ、ｎ）の電荷転送部１２と、マトリッ
ク状の多層配線１３と、電荷転送部１２から多層配線１
３を介して設けられたブロック内の受光素子群毎に対応
するｎ本の共通信号線１４と、共通信号線１４が接続す
る駆動用ＩＣｌ３内のアナログスイッチ（Ｓ　Ｗｌ　−
Ｓ　Ｗｎ）と、共通信号線１４に設けられた負荷容量（
ＣＩ　−Ｃｎ）とから構成されている。

各受光素子１１′の一端は各受光素子アレイ列毎の共通
電極にはＶＢＩＳＶＢ２、ＶＢ３の電圧が印加され、第
１列の受光素子アレイ１１ａに接続する電荷転送部１２
の薄膜トランジスタ（Ｔ　Ｐ　Ｔ）から導かれる配線は
、第２列、第３列の受光素子アレイ１１ｂ、１１Ｃに接
続する薄膜トランジスタへ接続する構成となっており、
共通の配線としてマトリックス状の多層配線１３に接続
し、受光素子アレイ１１のブロック内の受光素子１１′
の数の共通信号線１４に接続するものである。また、受
光素子アレイ１１間の薄膜トランジスタのゲト電極はそ
れぞれブロック単位に接続され、ブロック毎に三つのゲ
ート端子ＧＲＩ−ＧＲＮＳＧＧＩ−ＧＧＮ、　ＧＢＩ−
ＧＢＮが設けられている。

第２図に本実施例に係るカラーイメージセンサの受光素
子１１′部分、薄膜トランジスタ部分、それに多層配線
１３の一部分の平面説明図を、第３図に本実施例に係る
カラーイメージセンサの断面概略説明図を示し、各構成
部分を説明する。

受光素子１１′は、第３図の断面説明図に示すように、
ガラス等の基板２１上に下部の共通電極となるクロム（
Ｃｒ）等による帯状の金属電極２２と、各受光素子１１
′毎に分割形成された水素化アモルファスシリコン（ａ
−Ｓｉ：Ｈ）から成る光導電層２３と、同様に分割形成
された酸化インジウム・スズ（ＩＴＯ）から成る上部の
透明電極２４とが順次積層するサンドイッチ型を構成し
ている。尚、ここでは下部の金属電極２２は主走査方向
に帯状に形成され、金属電極２２の上に光導電層２３が
離散的に分割して形成され、上部の透明電極２４も同様
に離散的に分割して個別電極となるよう形成されること
により、光導電層２３を金属電極２２と透明電極２４と
で挾んだ部分が各受光素子１１′を構成し、その集まり
が受光素子アレイ１１を形成している。そして、この受
光素子アレイ１１を副走査方向に３本配置して受光素子
アレイ列が形成される。透明電極２４上の位置には、画
像情報を色分離するカラーフィルタ（図示せず）が配置
されている。カラーフィルタは、各受光素子アレイ１１
で異なる色（例えば、受光素子１１′　ａ上に赤、受光
素子１１′ｂ上に緑、受光素子１１′　Ｃ上に青）が配
置されている。

また、離散的に分割形成されたそれぞれの透明電極２４
の一端にはアルミニウム等の配線３０ａの一方が接続さ
れ、その配線３０ａの他方が電荷転送部１２の薄膜トラ
ンジスタ（ＴＮ、ｎ　）のドレイン電極４１に接続され
ている。また、受光素子１１′において、水素化アモル
ファスシリコンの代わりに、ＣｄＳｅ　（カドミウムセ
レン）等を光導電層とすることも可能である。このよう
に、光導電層２３と透明電極２４を個別化したのは、ａ
−８ｉ：Ｈの光導電層２３が共通層であると、その共通
層のために隣接する電極間の干渉が起こるので、この干
渉を少なくするためである。

更に、受光素子１１′の光導電層２３にａ−３ｉ：Ｈｏ
ｐ−ｉ−ｎを用いてもよいし、ａ−３ｉＣ，ａ−５ｉＧ
ｅを用いてもよい。また、上記受光素子１１′はフォト
ダイオードであるが、フォトコンダクタ、フォトトラン
ジスタであっても構わない。

また、電荷転送部１２を構成する薄膜トランジスタ（Ｔ
Ｎ、ｎ　）は、前記基板２１上にゲート電極２５として
のクロム（Ｃｒ　１）層、ゲート絶縁層２６としての窒
化シリコン膜、半導体活性層２７としての水素化アモル
ファスシリコン（ａ−３ｉ：Ｈ）層、ゲート電極２５に
対向するように設けられたトップ絶縁層２９としての窒
化シリコン膜、オーミックコンタクト層２８としてのｎ
中水素化アモルファスシリコン（ｎ”　ａ−８ｉ　：　
Ｈ）層、ドレイン電極４１とソース電極４２としてクロ
ム（Ｃｒ　２）層を順次積層し、その上にポリイミド等
の絶縁層を介してアルミニウム層３０の配線が接続する
逆スタガ構造のトランジスタである。

ここて、オーミックコンタクト層２８は、ドレイン電極
４１に接触する部分２８ａ層とソース電極４２に接触す
る部分２８ｂ層とに分離されて形成され、その上のクロ
ム（Ｃｒ２）層もドレイン電極４１とソース電極４２と
に分離して形成されている。そして、ドレイン電極４１
には受光素子１１′の透明電極２４からの配線３０ａが
接続され、ソース電極４２には多層配線１３のアルミニ
ウムの配線３０ｂが接続されている構成となっている。

また、上記半導体活性層２７としてｐｏｌｙ−３ｉ等の
別の材料を用いても同様の効果が得られる。

次に、マトリックス状の多層配線１３と負荷容量Ｃ１〜
Ｃｎの構成を説明する。

多層配線１３の構成は、下部の縦配線３１をクロム層で
、上部の横配線３２をアルミニウム層で形成され、縦配
線３１と横配線３２の間に窒化シリコンから成る第１の
絶縁層３３とポリイミドから成る第２の絶縁層３４を介
して、配線層がマトリックス状に配置されている。第２
の絶縁層は更に二層にて形成する。絶縁層を多層にした
のは、配線交差部でのクロストークを低減させるためで
ある。そして、上下配線の接続部分は、コンタクトホー
ル３５で接続されている。また、平行に配列された配線
の間にアース線を配置することで、隣接する配線間にお
けるクロストークの発生を防止することもできる。

負荷容量０１〜Ｃｎの構成は、負荷容量の下部電極３１
ａとなる個別電極を多層配線１３の一部を構成する縦配
線３１の延長線上に縦配線３１と一体にクロムで離散的
に形成し、その上に多層配線１３の第１の絶縁層３３の
窒化シリコンと第２の絶縁層３４のポリイミドを延長し
て絶縁層を形成する。但し、ここでは第２の絶縁層３４
は一層のみで形成することとする。そして、絶縁層３４
上に多層配線１３のの上部の横配線３２と同時にアルミ
ニウムで帯状の負荷容量Ｃ１〜Ｃｎの上部電極３６部分
を形成する。

上記の下部配線３１と負荷容量０１〜Ｃｎの下部部分の
個別電極３１ａは、同一のフォトリソエ程で作成され、
また上部配線３２と負荷容量の上部部分の共通電極３６
も同一のフォトリソ工程で作成されるものである。この
ようにして作成された多層配線１３と負荷容量の上には
保護膜が形成される。

０本の共通信号線１４は、多層配線１３の横の配線３２
の一部から構成され、負荷容量Ｃ１−Ｃｎを途中に設置
して駆動用ＩＣｌ３内のアナログスイッチＳ　Ｗｌ　−
Ｓ　Ｗｎに接続するよう構成されている。１〜ｎの共通
信号線１４は、例えば、受光素子アレイ１１ａにおいて
はブロック単位の受光素子ＰＬ、１−ＰＬ、ｎ、　Ｐ２
．１−Ｐ２．ｎ、−、ＰＮ、１−ＰＮ、ｎのそれぞれの
電荷を読み出すための共通の信号線としての役割を果た
すもので、受光素子アレイ１１ｂ、ｌｌｃにおいても同
様の共通の信号線となっている。そして負荷容量０１〜
Ｃｎに蓄積された電荷によって共通信号線１４の電位が
変化し、この電位値をアナログスイッチＳＷｎの動作に
より出力線１６（第１図）に抽出するようになっている
。

次に、本発明に係る一実施例のイメージセンサの製造方
法について使い説明する。

まず、検査、洗浄されたガラス等の基板２１上に、ゲー
ト電極２５と多層配線１３の下部の配線３１となる第１
のクロム（Ｃｒｌ）層をＤＣスパッタ法により７５０八
程度の厚さで着膜する。次にこのＣｒｌをフォトリソ工
程とエツチング工程によりパターニングする。そしてＢ
ＨＦ処理およびアルカリ洗浄を行い、Ｃｒｌパターン上
に薄膜トランジスタ（Ｔ　Ｐ　Ｔ）部の絶縁層２６とそ
の上の半導体活性層２７とまたその上の絶縁層２９を形
成するために、ＳｉＮｘを３００ＯＡ程度の厚さで、ａ
−３ｔ：Ｈを５００Ａ程度の厚さで、窒化シリコン膜（
ＳｉＮｘ）を１５０ＯＡ程度の厚さで順に真空を破らず
にプラズマＣＶＤ　（Ｐ−ＣＶＤ）により着膜する。こ
こで、ＴＰＴにおける下層のゲート絶縁層２６をｂｏｔ
ｔｏｍ−８ｉＮｘ（ｂ−３ｉＮｘ）とし、上層のトップ
絶縁層２９をｔｏｐ−８ｉＮｘ　（ｔ−８ｉＮｘ）とす
る。

真空を破らずに連続的に着膜することでそれぞれの界面
の汚染を防ぐことができ、Ｓ／Ｎ比の向上を図ることが
できる。

ｂ−５ｉＮｘ膜をＰ−ＣＶＤで形成する条件は、基板温
度が３００〜４００℃で、Ｓ　ｉ　Ｈ，とＮＨ３のガス
圧力が０．　１〜０．　５Ｔｏｒｒで、Ｓ　ｉ　Ｈ。

ガス流量が１０〜５０ｓｃｃｌで、ＮＨ，のガス流量が
１００〜３００ｓｅｃｍで、ＲＦパワーが５０〜２００
Ｗである。

ａ−５ｉ：Ｈ膜をＰ−ＣＶＤで形成する条件は、基板温
度が２００〜３００℃で、ＳｉＨ，のガス圧力が０．１
〜０．５Ｔｏｒｒで、ＳｉＨ，ガス流量が１００〜３０
０ｓｅｃｍで、ＲＦパワーが５０〜２００Ｗである。

ｔ−３ｉＮｘ膜をＰ−ＣＶＤで形成する条件は、基板温
度が２００〜３００℃で、ＳｉＨ，とＮＨ３のガス圧力
が０．　１〜０．５Ｔｏｒｒで、Ｓ　ｉ　Ｈ。

ガス流量が１０〜５０ｓｃｃｌで、ＮＨ，のガス流量が
１００〜３００ｓｃｃｌて、ＲＦパワーが５０〜２００
Ｗである。

次に、ゲート電極２５に対応するような形状でトップ絶
縁層２９を形成さるために、トップ絶縁層２９の上にレ
ジストを塗布し、そして基板２１の裏方向からゲート電
極２５の形状パターンをマスクとして用いて裏面露光を
行い、現像して、レジスト剥離を行ってトップ絶縁層２
９のパターンを形成する。

さらにＢＨＦ処理を行い、その上にオーミックコンタク
ト層２８としてｎ＋型のａ−５ｉ：ＨをＰ−ＣＶＤによ
り１００ＯＡ程度の厚さで着膜する。次に、ＴＰＴのド
レイン電極４１とソース電極４２および受光素子１１′
の下部の金属電極２２となる第２のクロム（Ｃｒ　２）
層をＤＣマグネトロンスパッタにより１５０ＯＡ程度の
厚さで着膜し、受光素子１１′の光導電層２３となるａ
　−３ｉ：ＨをＰ−ＣｖＤにより１３００ＯＡ程度の厚
さで着膜し、受光素子１１′の透明電極２４となるＩＴ
ＯをＤＣマグネトロンスパッタにより６００Ａ程度の厚
さで着膜する。この時、それぞれの着膜の前にアルカリ
洗浄を行う。

この後、受光素子１１′の透明電極２４の個別電極を形
成するために、ＩＴＯをフォトリソ工程とエツチング工
程でバターニングする。次に同一のレジストパターンに
より光導電層２３のａ−３ｉ：Ｈをドライエツチングに
よりバターニングする。ここで金属電極２２のクロム（
Ｃｒ　２）層は、ａ−３ｉ：Ｈのドライエツチング時に
ストッパーとしての役割を果たし、バターニングされず
に残ることになる。このドライエツチング時において、
光導電層２３のａ−５ｉ：Ｈ層には、サイドエッチが大
きく入るため、レジストを剥離する前に再度ＩＴＯのエ
ツチングを行う。すると、ＩＴＯの周辺裏側からさらに
エツチングされて光導電層２３のａ−３ｉ：Ｈ層と同じ
サイズのＩＴＯが形成される。

上記のａ−３ｔ：Ｈ膜をＰ−ＣＶＤで形成する条件は、
基板温度が１７０〜２５０℃で、ＳｉＨ□のガス圧力が
０．３〜０．７Ｔｏｒｒで、ＳｉＨ。

ガス流量が１５０〜３００　ｓｅｃ＋ｉで、ＲＦパワー
が１００〜２００Ｗである。

また、上記のＩＴＯをＤＣスパッタで形成する条件は、
基板温度が室温で、Ａ「と０２のガス圧力が１．　５Ｘ
１０−’　Ｔｏｒｒて、Ａｒガス流量が１００〜１５０
ｓＣＣＩｌで、０２ガス流量が１〜２ｓＣＣ１１１で、
ＤＣパワーが２００〜４００Ｗである。

次に、受光素子１１′の金属電極２２のクロム層とＴＰ
Ｔのドレイン電極４１とソース電極４２のクロム層とな
るＣｒ２をフォトリソ工程とエツチング工程でバターニ
ングし、同一レジストパターンを用いて受光素子１１′
の金属電極２２のクロム層の下層となるｎ十型のａ−３
ｔ：Ｈ層とＴＰＴのオーミックコンタクト層２８のｎ十
型のａ−Ｓｉ：Ｈ層をエツチングする。

次に、ＴＰＴのゲート絶縁層２６および多層配線１３の
第１の層間絶縁層３３のパターンを形成するために、ｂ
−３ｉＮｘをフォトリソエツチング工程によりバターニ
ングする。そして、イメジセンサを覆うように絶縁層の
ポリイミドを１１５００Ａ程度の厚さで塗布し、プリベ
ークを行って、各コンタクト部分を形成するためにフォ
トリソエツチング工程を行い、再度ベーキングする。

更に第２の絶縁層のポリイミドも同様に１１５００Ａ程
度の厚さで塗布し、ベーキング、フォトリソエツチング
、ベーキングを行う。これにより、受光素子１１′にお
いては金属電極２２に電源を供給するコンタクト部分と
透明電極２４から電荷を取り出す部分、ＴＰＴにおいて
は受光素子１１′で生じた電荷を転送する配線３０ａが
接続するコンタクト部分と多層配線１３へと電荷を導き
出すコンタクト部分、更に多層配線１３において上下間
の配線を接続するコンタクトホール３５が形成される。

この後に、ホール３５等に残ったポリイミドを完全に除
去するために、０２でプラズマにさらすＤｅｓｃｕｉを
行う。

次に、アルミニウム（Ａ１）をＤＣマグネトロンスパッ
タによりイメージセンサ全体を覆うように１５０００Ａ
程度の厚さで着膜し、所望のパターンを得るためにフォ
トリソエツチング工程でバターニングする。これにより
、受光素子１１′においては、金属電極２２に電源を供
給する配線部分と、透明電極２４から電荷を取り出し、
ＴＰＴのドレイン電極４１に接続する配線３０ａ部分と
、ＴＰＴのソース電極４２から多層配線１３へと電荷を
導き出す配線３０ｂ部分と、さらに多層配線１３におい
ては上部の配線３２と、負荷容量においては上部の共通
電極３６とが形成される。

最後に、パシベーション層（図示せず）であるポリイミ
ドを塗布し、プリベークを行った後にフォトリソエツチ
ング工程でバターニングを行い、さらにベーキングして
パシベーション層を形成する。この後、Ｄｅｓｃｕｍを
行い、不要に残っているポリイミドを取り除く。

そして、各受光素子アレイ１１上にカラーフィルタを形
成し、例えば、第１の受光素子アレイ１１ａに赤色を通
過させるフィルタを、第２の受光素子アレイ１１ｂに緑
色を通過させるフィルタを、第３の受光素子アレイｌｌ
ｃに青色を通過させるフィルタを設け、駆動用ＩＣｌ３
等を実装し、ワイヤボンディング、組み立てが為され、
イメージセンサが完成する。

次に、本発明に係る一実施例のイメージセンサの駆動方
法について説明する。

受光素子アレイ１１上に配置された原稿（図示せず）に
光源（図示せず）からの光が照射されると、その反射光
が各受光素子アレイ列の受光素子１１’　　（ＰＤ）に
照射し、原稿の濃淡及び色彩に応じた電荷を発生させ、
受光素子１１′の寄生容量等に蓄積される。各受光素子
アレイｌｌａ、１１ｂ、ｌｌｃには、特定の色（赤、緑
、青）の波長のみを通過させるフィルターが設けられて
おいるため、第１の受光素子アレイｌｌａでは赤色に反
応して電荷を発生し、第２の受光素子アレイ１１ｂでは
緑色に反応して電荷を発生し、第３の受光素子アレイ１
１Ｃでは青色に反応して電荷を発生させるようになって
いる。

ゲートパルス発生回路（図示せず）からゲートパルスφ
Ｇに基づきＴＰＴがオンの状態になると、ＰＤと共通信
号線１４側を接続し、寄生容量等に蓄積された電荷を負
荷容量Ｃ１−Ｃｎに転送蓄積される。具体的には、第１
の受光素子アレイ（赤色反応）１１ａにおける第１ブロ
ックのフォトダイオードＰＤＩ、１−ＰＤ１．ｎに電荷
が発生した場合、ゲートパルス発生回路からゲートパル
スφＧＲ■が印加されると、ＴＦＴのＴｌ、１−Ｔｌ、
ｎがオンの状態になり、ＰＤｌ、１−ＰＤｌ、ｎに発生
した電荷がマトリックス状の多層配線１３を経由して、
負荷容量０１〜Ｃｎに転送蓄積される。この後、ＴＰＴ
のＴ１．１−Ｔ１．ｎがオフの状態になる。上記の場合
、ＰＤの寄生容量に比べ、負荷容量の方が１００倍以上
大きいので、ＰＤのリセットは不要となる。

次に、タイミング発生回路（図示せず）は、駆動用ＩＣ
ｌ３の読み出し用のスイッチＳＷＩ　−３Ｗｎに読み出
しスイッチング信号φＳ１〜φｓｎを順次印加するとと
もに、これに１タイミングづつ遅れて駆動用ＩＣｌ３の
リセット用スイッチング素子Ｒ８Ｉ〜Ｒ３ｎにリセット
スイッチング信号φＲ１〜φＲｎを順次印加する。これ
により、負荷容量にＣ１〜Ｃｎに蓄積されている電荷は
画像信号として出力（Ｔ　ｏｕｔ）される。そして次の
ブロックのＰＤに発生している電荷の転送が行われる。

第１の受光素子アレイ（赤色反応）１１ａの読み取りが
終了すると、上記同様に、第２の受光素子アレイ（緑色
反応）１１ｂの読み取りを行い、そして、第３の受光素
子アレイ（青色反応）１１Ｃの読み取りを行う。

読み取られた第１〜第３の受光素子アレイ１１ａ〜ｌｌ
ｃの画像信号（画像データ）をセンサ外部のメモリ（図
示せず）に収納し、各受光素子アレイの間隔を計算して
画像データを合成することになる。

本実施例のカラーイメージセンサによれば、受光素子１
１′に発生した電荷をブロック単位に共通信号線１４か
ら順次読み出すことができるため、１個の駆動用ＩＣｌ
３で画像信号を出力することが可能であり、駆動用ＩＣ
が１個で足りるためコスト高とならない効果があり、ま
た１個の駆動用ＩＣｌ３に共通信号線１４をワイヤーボ
ンディング等で接続するようにしているのでワイヤーボ
ンディングの本数を少なくできて、イメージセンサの信
頼性を向上させることができる効果があり、更に受光素
子１１′で発生した電荷を負荷容量Ｃ１−Ｃｎに転送し
て共通信号線１４から読み出すようにしているので、出
力電圧にバラツキが生じることが少ないとの効果がある
。

また、本実施例のカラーイメージセンサの駆動方法によ
れば、受光素子１１′に発生した電荷をブロック単位に
共通信号線１４から順次読み出すため、１個の駆動用Ｉ
Ｃｌ３で画像信号を出力することが可能となり、駆動用
ＩＣが１個で足りるためコスト高とならない効果があり
、また１個の駆動用ＩＣｌ３で制御するようにしている
ので、駆動用ＩＣｌ３と共通信号線１４をワイヤーボン
ディング等で接続する際にワイヤーボンディングの本数
を少なくできて、イメージセンサの信頼性を向上させる
ことができる効果があり、更に受光素子で発生した電荷
を負荷容量ＣＩ−Ｃｎに転送して共通信号線１４から読
み出すようにしているので、出力電圧にバラツキが生じ
ることが少ないとの効果がある。

本実施例のイメージセンサにおいては、第２図の平面概
略説明図に示すように、受光素子アレイ１１の下側（多
層配線１３側）に個々のＴＰＴを接続し、これらを一体
として第１列〜第３列の受光素子アレイ１１　ａ−１１
ｂｓ　１１　Ｃを形成したものであるが、別の実施例と
して、第４図の平面概略説明図に示すように、マトリッ
クス状の多層配線１３から最も離れている第１列の受光
素子アレイ１１ａとそのＴＦＴについて、多層配線１３
とは反対側の位置にＴＰＴを設け、受光素子アレイｌｌ
ａに個々のＴＰＴを接続する構成のイメジセンサも考え
られる。この別の実施例のようにすると、第１列の受光
素子アレイ１１ａとそのＴＦＴに関する配線が第４図の
上側に形成できるので、配線の構成が簡単になるとの効
果があり、第１列の受光素子アレイ１１ａと第２列の受
光素子アレイｌｌｂを接近して配置できるので、画像デ
ータを収納するメモリの収納容量を少なくできる効果が
ある。

また、受光素子アレイ１１における受光素子１１′と隣
接する受光素子１１′の間を通過させる配線３０ｃを本
実施例では上層のアルミニウム層で形成したが、もう一
つの別の実施例として、第５図に示すように、受光素子
１１′間を通過させる配線３０ｄを受光素子１１′の金
属電極２２より下層のクロム層で形成することとし、Ｔ
ＰＴのソース電極４２へは、コンタクトホール３５′を
介してアルミニウム層の配線３０ｅで接続することとし
た。これにより、受光素子１１′の金属電極２２に一定
のバイアス電圧が掛っているため、隣接する受光素子１
１′の光電変換作用によって起こる電圧変化の影響（ク
ロストーク）が受光素子間を通過する配線３０ｄに及ぶ
のを、この金属電極２２でシールドする効果がある。

（発明の効果）請求項１記載の発明によれば、イメージセンサの副走査
方向に複数列並設した受光素子アレイ列について、複数
ビットの受光素子を１ブロックとして複数ブロックを主
走査方向にライン状に配列した受光素子アレイとし、各
受光素子で発生した電荷をブロック毎に転送するための
複数のスイッチング素子を受光素子に接続するように設
け、スイッチング素子にそれぞれ接続する配線は受光素
子アレイの１ブロック内の受光素子数に対応する本数の
共通信号線に接続し、ブロック毎に配線に転送された電
荷を共通信号線を介して画像信号として出力する駆動用
ＩＣを有するイメージセンサの構成となっているので、
ブロック単位に電荷を共通信号線から順次読み出すこと
ができるため、１個の駆動用ＩＣで画像信号を出力する
ことが可能であり、駆動用ＩＣが１個で足りるためコス
ト高とならない効果があり、また１個の駆動用ＩＣに共
通信号線をワイヤーボンディング等で接続するようにし
ているのでワイヤーボンディングの本数を少なくできて
、イメージセンサの信頼性を向上させることができる効
果があり、更に受光素子で発生した電荷を配線に転送し
て共通信号線から読み出すようにしているので、出力電
圧にバラツキが生じることが少ないとの効果がある。

請求項２記載の発明によれば、イメージセンサの副走査
方向に複数列並設した受光素子アレイ列について、主走
査方向にライン状に配列した受光素子アレイを複数ビッ
トの受光素子を１ブロックとして複数ブロックに分割し
、受光素子に接続する複数のスイッチング素子をブロッ
ク毎に選択的にオンし、各受光素子で発生した電荷をス
イッチング素子がそれぞれ接続する配線に転送し、ブロ
ック毎に配線容量に蓄積された電荷は受光素子アレイの
１ブロック内の受光素子数に対応する本数の共通信号線
を介して画像信号として駆動用ＩＣの制御により時系列
的に抽出し、受光素子アレイ列における一列の受光素子
アレイの全ブロックの画像信号の出力を行った後に、創
刊の受光素子アレイの全ブロックの画像信号の出力を行
うこととしたイメージセンサの駆動方法となっているの
で、ブロック単位に電荷を共通信号線から順次読み出す
ため、１個の駆動用ＩＣで画像信号を出力することが可
能となり、駆動用ＩＣが１個で足りるためコスト高とな
らない効果があり、また１個の駆動用ＩＣで制御するよ
うにしているので、駆動用ＩＣと共通信号線をワイヤー
ボンディング等で接続する際にワイヤーボンディングの
本数を少なくできて、イメージセンサの信頼性を向上さ
せることができる効果があり、更に受光素子で発生した
電荷を配線に転送して共通信号線から読み出すようにし
ているので、出力電圧にバラツキが生じることが少ない
との効果がある。

【図面の簡単な説明】

第１図は本実施例に係るカラーイメージセンサの等価回
路図、第２図は本実施例に係るカラーイメージセンサの
受光素子部分、薄膜トランジスタ部分、多層配線の一部
の平面概略説明図、第３図は本実施例に係るカラーイメ
ージセンサの断面概略説明図、第４図は別の実施例のカ
ラーイメージセンサの平面概略説明図、第５図はもう一
つ別の実施例のカラーイメージセンサの平面概略説明図
、第６図は従来のカラーイメージセンサの平面説明図、
第７図は第６図のＡ−Ａ’線断面説明図、第８図は第６
図のカラーイメージセンサの駆動回路説明図、第９図は
画像読み取り動作を説明するための図である。１１・・・・・・受光素子アレイ１２・・・・・・電荷転送部１３・・・・・・多層配線１４・・・・・・共通信号線１５・・・・・・駆動用ＩＣ１６・・・・・・出力線２１・・・・・・基板２２・・・・・・金属電極２３・・・・・・光導電層２４・・・・・・透明電極２５・・・・・・ゲート電極２６・・・・・・ゲート絶縁層２７・・・・・・半導体活性層２８・・・・・・オーミックコンタクト層２９・・・・
・・トップ絶縁層３０・・・・・・アルミニウム層３１・・・・・・縦配線３２・・・・・・横配線３３・・・・・・第１の絶縁層３４・・・・・・第２の絶縁層３５・・・・・・コンタクトホ３６・・・・・・上部電極４１・・・・・・ドレイン電極４２・・・・・・ソース電極第２図口Ｔｌｌ１’Ｏ” 第４図第５図第６図第８図

Claims

【特許請求の範囲】

（１）複数ビットの受光素子を１ブロックとして複数ブ
ロックを主走査方向にライン状に配列して成る受光素子
アレイを副走査方向に複数列並設した受光素子アレイ列
と、前記受光素子に接続し、前記受光素子で発生した電
荷をブロック毎に転送する複数のスイッチング素子と、
前記スイッチング素子に接続し、前記転送された電荷を
保持する複数の配線と、前記配線に接続する共通信号線
を介して前記電荷を画像信号として出力する駆動用ＩＣ
とを具備することを特徴とするイメージセンサ。
（２）複数ビットの受光素子を１ブロックとして複数ブ
ロックを主走査方向にライン状に配列して成る受光素子
アレイを副走査方向に複数列並設した受光素子アレイ列
における各受光素子に接続されたスイッチング素子を前
記ブロック毎に選択的にオンし、前記各受光素子に蓄積
された電荷を前記ブロック毎に前記スイッチング素子に
接続する複数の配線へ転送し、前記配線に接続する共通
信号線を介して電荷を画像信号として出力する駆動用Ｉ
Ｃにより前記転送された電荷を時系列的に抽出し、前記
受光素子アレイ列における一列の受光素子アレイの全ブ
ロックの画像信号の出力を行い、前記受光素子アレイ列
における別列の受光素子アレイの全ブロックの画像信号
の出力を行うことを特徴とするイメージセンサの駆動方
法。