KR940005901B1 - 이미지 센서의 제조방법 - Google Patents

이미지 센서의 제조방법 Download PDF

Info

Publication number
KR940005901B1
KR940005901B1 KR1019910000040A KR910000040A KR940005901B1 KR 940005901 B1 KR940005901 B1 KR 940005901B1 KR 1019910000040 A KR1019910000040 A KR 1019910000040A KR 910000040 A KR910000040 A KR 910000040A KR 940005901 B1 KR940005901 B1 KR 940005901B1
Authority
KR
South Korea
Prior art keywords
layer
light receiving
receiving element
wiring
image sensor
Prior art date
Application number
KR1019910000040A
Other languages
English (en)
Other versions
KR910015061A (ko
Inventor
야스모또 시미즈
히사오 이또
Original Assignee
후지제록스 가부시끼가이샤
고바야시 요오다로
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지제록스 가부시끼가이샤, 고바야시 요오다로 filed Critical 후지제록스 가부시끼가이샤
Publication of KR910015061A publication Critical patent/KR910015061A/ko
Application granted granted Critical
Publication of KR940005901B1 publication Critical patent/KR940005901B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/148Charge coupled imagers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Facsimile Heads (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

내용 없음.

Description

이미지 센서의 제조방법
제1도는 본 발명의 일실시예에 의한 이미지 센서의 외관 평면 설명도.
제2(a)도, 제2(b)도는 각각 제1도의 수광소자 부분의 평면 설명도와 단면 설명도.
제3(a)도, 제3(b)도는 각각 제1도의 전하전송부의 평면 설명도와 단면 설명도.
제4(a)도, 제4(b)도는 각각 제1도의 배선군의 평면 설명도와 단면 설명도.
제5도는 지그재그 형상의 어스층의 패턴의 평면 설명도.
제6도는 타발형상의 어스층의 패턴의 평면 설명도.
제7도는 종래의 이미지 센서의 등가회로도.
제8도는 종래의 배선군의 단면 설명도.
제9도는 종래의 어스쉬트를 갖는 배선군의 단면 설명도.
제10도는 종래의 망목상의 어스층을 갖는 배선군의 단면 설명도.
본 발명은 팩시밀리나 스캐너등에 사용되는 이미지 센서의 제조방법에 관한 것이며 특히 독출신호를 정확하게 출력할 수 있는 매트릭스 형상의 배선군을 갖는 간이 이미지 센서 제조방법에 관한 것이다.
종래의 이미지 센서에서 특히 밀착형 이미지 센서는 원고등의 화상정보를 1대 1로 투영하여 전기 신호로 변환시키는 것이다. 이 경우에 투영된 화상을 다수의 화소(수광소자)로 분할하고 각 수광소자에서 발생된 전하를 박막 트랜지스터 스위치 소자(TFT)를 사용하여 특정 블록단위로 배선군의 선간 용량에 일시 축적하여 전기신호로서 수백 KHZ부터 수 MHZ까지의 속도로 시계열적으로 순차 독출하는 TFT 구동형 이미지 센서가 있다. 이 TFT 구동형 이미지 센서는 TFT의 동작에 의해서 단일 구동용 IC로 독취 가능해지므로 이미지 센서를 구동하는 구동용 IC의 개수를 줄이는 것이다.
TFT 구동형 이미지 센서는 예를들면 그 등가회로를 제7도에 나타낸 바와같이 원고폭과 대략 같은 길이의 라인상의 수광소자 어레이(11)와 각 수광소자(11')에 1 : 1로 대응하는 복수개의 박막 트랜지스터 Ti, j(i=1-N, j=1∼n)로 되는 전하전송부(12)와 배선군(13)으로 구성되어 있다.
상기 수광소자 어레이(11)는 N개의 블록의 수광소자군으로 분할되고 하나의 수광소자군을 형성하는 n개의 수광소자(11')는 포토다이오드 PDi, j(i=1-N, j=1∼n)에 의해서 등가적으로 표시될 수 있다. 각 수광소자(11')는 각 박막 트랜지스터 Ti, j의 드레인 전극에 각각 접속되어 있다. 또 박막 트랜지스터 Ti, j의 소오스 전극은 매트릭스상으로 형성된 배선군(13)을 거쳐서 수광소자군마다 공통신호선(14)(n개)에 각각 접속되어 있다. 각 박막 트랜지스터 Ti, j의 게이트 전극에는 블록마다에 도통되도록 게이트 펄스 발생회로(도시하지 않음)가 접속되어 있다. 각 수광소자(11')에서 발생되는 광전하는 일정시간 수광소자의 기생용량과 박막 트랜지스터의 드레인. 게이트간의 오버랩 용량에 축적된 후에 박막 트랜지스터(Ti, j)를 전하 전송용 스위치로 사용하여 블록마다 순차 배선군(13)의 선간용량(Cj)에 전송축적 된다. 즉 게이트 펄스 발생회로로부터의 게이트 펄스(ψG1)에 의해서 제1블록의 박막 트랜지스터(T1.1∼T1,n)가 ON되고 제1블록의 각 수광소자(11')에서 발생되어 축적된 전하가 각 선각용량(Cj)에 전송 축적된다. 또 각 선간용량(Cj)에 축적된 전하에 의해서 각 공통신호선(14)의 전위가 변화되고 이 전압치를 구동용 IC(15 )내의 아날로그 스위치(SWn)를 순차 ON하여 차계열적으로 출력선(16)으로 추출한다. 또 게이트 펄스(ψG2∼ψGn)에 의해서 제2∼제N 블록의 박막 트랜지스터 T2,1∼T2, n로부터 TN,1~TN,n까지가 각각 ON됨으로써 블록마다에 수광소자측의 전하가 전송되고 순차 독출됨으로써 원고의 주주사방향의 1라인의 화상신호를 얻고 롤러 등의 원고이송 수단(도시하지 않음)에 의해서 원고를 이동시켜서 상기 동작을 반복하여 원고 전체의 화상신호를 얻는 것이다(일본국 특개소 63-9358호, 일본국 특개소 63-67772호 공보참조).
상기의 종래의 매트릭스형상의 배선군(13)의 구체적 구성은 제8도에 그 단면 설명도를 나타낸 바와같이 기판(21)위에 하부배선(31), 절연층(33), 상부배선(32)을 차례로 형성시킨 구성으로 되어 있다.
하부배선(31)과 상부배선(32)이 서로 직교되도록 배열되고 상하의 배선 상호간을 접속하기 위하여 콘택트홀(34)이 설비되어 있는 것이 일반적인 예였다.
또 매트릭스 형상의 배선군(13)의 구성에 대해서 상하의 배선이 직교되는 부분에서 발생되는 크로스토크(신호선이 입체 교차되는 부분에서는 용량이 존재하기 때문에 한쪽 신호선의 전위가 변화되면 그 변화가 용량을 거쳐서 다른쪽 신호선에 전달되어 다른쪽 신호선의 전위를 변화시킨다는 현상)의 문제를 해결하기 위하여 제9도의 단면 설명도에 나타낸 바와같이 상하 배선간의 절연층(33a), 어스선에 접소되는 어스쉬트(35), 절연층(33b)을 설비하고 어스쉬트(35)로 크로스토크의 발생을 방지하는 것이 있었다(일본국 특개소62-67864호 공보 참조).
그러나 상기 어스쉬트를 설비한 배선군의 구조에서는 배선과 어스쉬트의 사이에서 큰 기생용량이 생기는지 어스쉬트가 휘어져서 이미지 센서 전체가 휘어져 버리는 등의 문제점이 있고 제10도의 단면 설명도에 나타낸 바와같이 어스쉬트를 개량하고 상하의 배선이 직교되는 부분을 중심으로 하여 망목상등의 형상의 어스부재를 사용한 어스층(36)을 설비하여 상기 문제점을 해결하는 것이 있었다(일본국 특개소 64-5057호 공보참조).
그러나 상기와 같은 수광소자, 박막 트랜지스터 스위치 소자, 망목상등의 어스층을 갖는 배선군을 동시에 효율좋게 동일 기판상에 형성하는 이미지 센서의 제조방법은 생각되고 있지 않고 제조공정이 복잡해진다는 문제점이 있었다.
본 발명은 상기 실정에 비추어 행해진 것이며 이미지 센서의 제조방법에 있어서 독출신호를 정확하게 출력할 수 있는 매트릭스형상의 배선군을 갖는 간이 이미지 센서 제조방법을 제공하는 것을 목적으로 한다.
상기 종래예의 문제점을 해결하기 위한 본 발명은 금속전극, 광도전층, 투명전극을 차례로 적층하여 된 수광소자와, 게이트 전극, 소오스 전극, 드레인 전극을 갖는 박막 트랜지스터의 스위치 소자와 상하 배선층사이에 어스층이 설비되고 상하 배선이 매트릭스형상인 배선군을 동일 기판위에 형성하는 이미지 센서 제조방법에 있어서, 상기 수광소자의 금속 전극 부분과 상기 박막 트랜지스터 스위치 소자의 소오스 전극부분, 드레인 전극부분과 상기 배선군의 어스층 부분을 동시에 동일 금속으로 착막시키고 패턴닝을 행하는 것을 특징으로 한다.
본 발명에 의하면 수광소자, 박막 트랜지스터 스위치 소자, 어스층을 갖는 배선군을 동시에 효율좋게 동일 기판위에 형성하는 이미지 센서의 제조방법에 있어서 수광소자의 금속 전극부분과 상기 박막 트랜지스터의 스위치 소자의 소오스 전극부분, 드레인 전극부분과 상기 배선군의 어스층 부분을 동시에 크롬 등의 금속으로 착막시키도록 하고 각각 부분의 패턴을 형성하도록 패턴닝하는 이미지 센서 제조방법으로 하였기 때문에 수광소자의 금속전극 부분과 상기 박막 트랜지스터 스위치 소자의 소오스 전극, 드레인 전극부분과 상기 배선군의 어스층 부분을 동시에 형성할 수 있으므로 효율적인 제조공정으로 간이하게 제조할 수 있다.
본 발명의 일실시예에 대해서 도면을 참조하여 설명하겠다.
제1도는 본 발명의 일실시예에 의한 이미지 센서 전체의 외관 단면 설명도.
제2(a)도, 제2(b)도는 각각 본 실시예의 수광소자(포토다이오드 PD)의 평면 설명도와 단면 설명도.
제3(a)도, 제3(b)도는 각각 본실시예의 박막 트랜지스터 스위치 소자(TFT) 평면 설명도와 단면 설명도.
제4(a)도, 제4(b)도는 각각 본 실시예의 매트릭상의 배선군의 평면 설명도와 단면 설명도이다. 또 본 발명의 일실시예에 의한 이미지 센서의 등가회로는 제7도와 같으며 동일구성을 취하는 부분에 대해서는 동일부호를 사용하여 설명하겠다.
이미지 센서는 유리등의 절연성이 기판(21)위에 설비된 n개의 샌드위치형 수광소자(포토다이오드 PD)(11')를 1블록으로 하고 이 블록을 N개 갖고 이루어지는 수광소자 어레이(11)(PD 1.1∼PD N, n)와 각 수광소자(11')에 각각 접속된 박막 트랜지스터(T1.1∼TN,n)의 전하전송부(12)와 어스층(36)을 포함하는 매트릭상의 배선군(13)과 전하전송부(12)로부터 배선군(13)을 거쳐서 블록내의 수광소자군마다에 대응하는 n개의 공통신호선(14)과 공통신호선(14)이 접속되는 구동용 IC(15)내의 아날로그 스위치 SW1-SWn로 구성되어 있다.
제2(a)도는 본 실시예의 수광소자(11')의 평면 설명도이고 제2(b)도는 제2(a)도의 A-A' 부분의 단면 설명도이다.
수광소자(11')는 제2(b)도에 단면 설명도에 나타낸 바와같이 유리등의 기판(21)위에 하부의 공통전극이 되는 크롬(Cr)등에 의한 띠모양의 금속전극(22)과 각 수광소자(11')마다에 본할형성된 수소화 아모르퍼스실리콘(a-Si : H)으로 되는 광도전층(23)과 마찬가지로 분할형성된 산화 인듐. 석(ITO)으로 되는 상부의 투명전극(24)이 차례로 적층되는 샌드위치형을 구성하고 있다. 또 여기서는 하부의 금속전극(22)은 주주사방향으로 띠모양으로 형성되고 금속전극(22)위에 광도전층(23)이 이산적으로 분할되어 형성되고 상부의 투명전극(24)도 마찬가지로 이산적으로 분할되어 개별전극이 되도록 형성됨으로써 광도전층(23)을 금속전극(22)과 투명전극(24)으로 그들 사이에 끼운 부분이 각 수광소자(11')를 구성하고 그들 모임이 수광소자 어레이(11)를 형성하고 있다. 또 이산적으로 분할형성된 투명전극(24)의 일단에는 알루미늄등의 배선(30a)의 한쪽이 접속되고 그 배선(30a)의 다른쪽의 전하전송부(12)의 박막 트랜지스터(Ti, j)의 드레인 전극(41)에 접속되어 있다. 또 수광소자(11')에 있어서 수소화 아모르퍼스 실리콘 대신에 CdSe(카드륨셀렌)등을 광도전층으로 할 수도 있다. 이와같이 광도전층(23)과 투명전극(24)을 개별화한 것은 a -Si : H의 광도전층(23)이 공통층이면 그 공통층으로 인하여 인접하는 전극간의 간섭이 생기므로 이 간섭을 적게하기 위해서이다.
또 수광소자(11')의 광도전층(23)에 a -Si : H p -1-n를 사용해도 좋고 a -SiC, a -SiGe를 사용해도 좋다. 또 상기 수광소자(11')는 포토다이오드이지만 포토콘덕터, 포토트랜지스터라도 상관없다.
또 제3(a)도는 본 실시예의 전하전송부(12)의 박막 트랜지스터의 평면 설명도이고 제3(b)도는 제3(a)도의 B -B' 부분의 단면 설명도이다.
전하전송부(12)를 구성하는 박막 트랜지스터(TN,n)는 상기 기판(21)위에 게이트 전극(25)으로서의 크롬(Cr)층, 게이트 절연층(26)으로서의 질화실리콘(SiNx)막, 반도체 활성층(27)으로서의 수소화 아모르퍼스 실리콘(a -Si : H)층, 톱절연층(29)으로서의 질화실리콘막, 오믹 콘택트층(28)으로서의 n
Figure kpo00001
수소화 아모르퍼스 실리콘( n
Figure kpo00002
a -Si : H)층, 드레인 전극(41)부분과 소오스 전극(42) 부분으로서의 크롬(Cr)층, 그 위에 배선층으로서의 알루미늄층(30)을 차례로 적층한 역 스태커구조의 트랜지스터이다.
또 드레인 전극(41)에는 수광소자의 투명전극(24)으로부터의 배선(30a)이 접속되어 있다. 여기서 오믹 콘택트층(28)은 드레인 전극(41)에 접촉되는 부분(28a)층과 소오스 전극(42)에 접촉되는 부분(28b)층과 분리 형성되어 있다. 또 드레인 전극(41) 부분과 소오스 전극(42) 부분으로서의 크롬(Cr)층은 그 오믹 콘택트층들(28a,28b)을 덮도록 형성되어 있다.
또 상기 반도체 활성층(27)으로서 poly-Si등의 다른 재료를 사용해도 마찬가지 효과가 얻어진다.
다음에 제4(a)도는 본 실시예의 배선군(13)의 평면 설명도이고 제4(b)도는 제4(a)도의 C -C' 부분의 단면 설명도이다.
제4도에 나타낸 바와 같이 매트릭스상의 배선군(13)의 구성을 설명하겠다.
배선군(13)의 구성은 다층 배선구조로 되어 있고 하부배선(31)(종배선)이 크롬층으로, 상부배선(32)(횡배선)이 알루미늄층으로 형성되고 상부배선(31)과 하부배선(32)의 사이에 질화 실리콘(SiNx)으로 된 제1절연층(33a), 박막 트랜지스터에 있어서의 반도체 활성층(27)으로서 사용된 수소화 아모르퍼스 실리콘(a -Si : H)층, 박막 트랜지스터에 있어서의 톱절연층(29)으로서 사용된 절연층(SiNx), 박막 트랜지스터에 있어서의 오믹 콘택트층(28)으로서의 n+수소화 아모르퍼스실리콘(n+a -Si : H)층 크롬층으로 된 어스층(36), 거기에 폴리이미드로 된 제2절연층(33b)을 거쳐서 배선층이 매트릭스상으로 배치되어 있다. 크롬층으로 된 어스층(36)은 배선 교차부에서의 크로스토크를 저감시키기 위한 것이다. 또 상하배선의 접속부분은 콘택트홀(34)에서 접속되어 있다.
또 본 실시예에서는 평행으로 배열된 신호선의 배선사이에 어스선(43)을 배치하고 있고 이에 의해서 인접하는 배선간에서의 크로스토크의 발생을 방지하게 되어 있다.
또 상하신호선 사이에 형성된 어스층(36)의 구체적인 구성은 제4도에 나타낸 바와 같이 망목상 패턴으로 되어 있고 상하 신호선이 입체 교차되는 부분 및 그 근방에 망목상의 교차부분이 위치되도록 형성되어 있다.
또 어스층(36)의 구성을 제5도에 나타낸 지그재그형상으로 하거나 제6도에 나타낸 타발구멍(37)을 갖는 타발형상으로 하여도 망목상 형상의 어스층과 마찬가지 효과가 얻어진다.
단 제5도, 제6도는 설명을 간단히 하기 위하여 상하의 배선을 각각 예시적으로 1개씩만 나타냈다.
이와 같이 하여 작성된 배선군(13)위에는 보호막이 형성된다.
n개의 공통신호선(14)은 배선군(13)의 상부배선(32)(횡배선)의 일부로 구성되고 구동용 IC(15)내의 아날로그 스위치(SW1∼SWn)에 접속되도록 구성되어 있다.
또 배선군(13)의 선간용량들(C1∼cn)에 축적된 전하에 의해서 공통신호선(14)의 전위가 변화되고 이 전위치를 아날로그 스위치 SWn의 동작에 의해서 출력선(16)(제7도)에 추출되게 되어 있다.
다음에 본 발명에 의한 일실시예의 이미지 센서의 제조방법에 대해서 설명하겠다.
우선 검사, 세정된 유리등의 기판(21)위에 게이트 전극(25)과, 배선군(13)의 하부배선(31)이 되는 제1Cr층(Cr1)을 DC 스퍼터링법에 의해서 750Å 정도의 두께로 착막시킨다.
다음에 이 Cr1을 포토리소 그래피 공정에 의해서 또 질산셀륨암모늄, 과염소산, 물의 혼합액을 사용한 에칭공정에 의해서 패턴닝하여 게이트 전극(25)의 패턴과 배선군(13)의 하부배선(31)의 패턴을 형성하고 레지스트를 박리시킨다. Cr1 패턴위에 박막 트랜지스터 스위치소자(TFT)부의 게이트 절연층(26)과 그 위에 반도체 활성층(27)과 또 그위의 톱절연층(29)을 형성하기 위하여 SiNx를 3000Å 정도의 두께로 a -Si : H를 500Å 정도의 두께로 SiNx를 1500Å 정도의 두께로 차례로 진공을 파괴시키지 않고 프라즈마 CVD(P-CVD)에 의해서 착막시킨다. 진공을 파괴시키지 않고 연속적으로 착막시킴으로써 각막의 계면의 오염을 방지할 수 있고 S/ N비의 향상을 도모할 수 있다.
게이트 절연층(26)의 절연막은 배선군(13)에 있어서의 제1절연층(33a)도 동시에 형성하는 것이다.
게이트 절연층(26)의 절연막(b-SiNx)을 P-CVD로 형성하는 조건은 기판온도가 300∼400℃에서 SiH4와 NH3의 가스압력이 0.1∼0.5Torr이고 SiH4가스의 유량이 10∼50sccm이고 NH3가스의 유량이 100∼300sccm이고 RF 파워가 50∼20W이다.
a -Si : H막을 P-CVD로 형성하는 조건은 기판온도가 200∼300℃이고 SiH4가스의 압력이 0.1∼0.5Torr이고 SiH4가스의 유량이 100∼300sccm이고 RF 파워가 50∼200W이다.
톱절연층(29)의 절연막(t-SiNx)을 P-CVD로 형성하는 조건은 기판온도가 200∼300℃이고 SiH4와 NH3의 가스압력이 0.1∼0.5Torr이고 SiH4가스의 유량이 10∼50sccm이고 NH3가스의 유량이 100∼300sccm이고 RF 파워가 50∼200W이다.
다음에 게이트 전극(25)에 대응하는 형상으로 톱절연층(29)의 패턴을 형성하기 위하여 또 수광소자(11')의 금속전극(22)의 하부의 절연층부분의 패턴과 배선군(13)의 제1절연층(33a)의 패턴을 형성하기 위하여 레지스트를 도포하고 포토리소 마스크를 사용하여 노광 현상하여 에칭을 행하여 레지스트 박리를 행한다. 이에 의해서 톱절연층(29)의 패턴, 수광소자(11')의 금속전극(22)의 하부의 절연층 부분의 패턴, 또 배선군(13)의 제1절연층(33a)의 패턴이 형성된다.
또 BHF 처리를 행하고 그위에 오믹 콘택트층(28)으로서 n+형의 a -Si : H를 SiH와 PH3의 혼합가스를 사용한 P-CVD에 의해서 1000Å 정도의 두께로 착막시킨다. 다음에 TFT의 드레인 전극(41)의 소오스 전극(42), 수광소자(11')의 하부의 금속전극(22) 배선군(13) 부분의 어스층(36)이 되는 제2 Cr층(Cr2)을 DC 마그네트론 스퍼터링에 의해서 1500Å 정도의 두께로 착막시키고 수광소자(11')의 광도전층(23)이 되는 a -Si : H를 P-CVD에 의해서 13000Å 정도의 두께로 착막시키고 수광소자(11')의 투명전극(24)이 되는 ITO를 DC 마그네트론 스퍼터링에 의해서 700Å 정도의 두께로 착막시킨다. 이때에 각각의 착막전에 알칼리 세정을 행한다.
상기 a -Si : H막을 P-CVD로 형성하는 조건은 기판온도가 70∼250℃이고 SiH4가스의 압력이 0.3∼0.7Torr이고 SiH4가스의 유량이 150∼300sccm이고 RF 파워가 100∼200W이다.
또 상기의 ITO를 DC 스퍼터링으로 형성하는 조건은 기판온도가 실온에서 Ar와 O2의 가스압력이 1.5×10-3Torr이고 Ar 가스의 유량이 100∼150sccm이고 O2가스의 유량이 1∼2sccm이고 DC 파워가 200∼400W이다.
그후에 수광소자(11')의 투명전극(24)의 개별전극을 형성하기 위하여 ITO를 포토리소 그래피 공정과 염화 제2철과 염산의 혼합액을 사용한 에칭공정으로 패턴닝한다.
다음에 레지스트 박리를 행하지 않고 동일 레지스트 패턴을 마스크로하여 광도전층(23)의 a -Si : H를 CF4와 O2의 혼합가스를 사용한 드라이에칭에 의해서 패턴닝한다.
여기서 금속전극(22)의 Cr층(Cr2)은 a -Si : H의 드라이에칭시에 스톱퍼로서의 역활을 하여 패턴닝되지 않고 남게 된다.
이 드라이에칭시에 광도전층(23)의 a -Si : H층에서는 사이드에지가 크게 들어가기 때문에 레지스트를 박리하기 전에 재차 ITO의 에칭을 행한다. 그렇게 하면 ITO의 주변 이면측으로부터 더 에칭되어 광도전층(23)의 a -Si : H층과 같은 칫수의 ITO가 형성된다.
다음에 수광소자(11')의 금속전극(22)의 Cr층, TFT의 드레인 전극(41)과 소오스 전극(42)의 Cr층, 또 배선군(13)의 어스층(36)의 Cr층이 되는 Cr2를 포토리소 그래피 공정에 의해서 또 질산셀륨암모늄, 과염소산, 물의 혼합액을 사용한 에칭공정으로 패턴닝하여 레지스트를 박리시키고 금속전극(22)의 패턴, 드레인 전극(41)과 소오스 전극(42)의 패턴, 어스층(36)의 패턴을 형성한다.
수광소자(11')부분과 TFT 부분을 HF4와 O2의 혼합가스를 사용하여 에칭하면 Cr2와 SiNx가 없는 부분이 에칭되어 즉 a -Si : H층과 n+a -Si : H층의 패턴이 형성된다. 이에 의해서 수광소자(11')의 금속전극(22)의 Cr층이 하층이 되는 n+형의 a -Si : H층 및 a -Si : H층, 그것에 TFT의 오밀 콘택트층(28)의 n+형의 a -Si : H층 및 반도체 활성층(27)의 a -Si : H층이 에칭된다. 단 배선군(13)부분에 대해서는 별개의 포토리소 마스크를 사용하여 콘택트 홀(34)이 형성되는 패턴으로 배선군(13)부분의 a -Si : H층과 n+a -Si : H층을 패턴닝한다.
다음에 TFT의 게이트 절연층(26)의 패턴 및 배선군(13)의 제1절연층(33a)에 있어서의 콘택트홀을 형성하기위하여 b-SiNx를 HF4와 O2의 혼합가스를 사용한 포토리소 에칭 공정으로 패턴닝한다. 그리고 이미지 센서 전체를 덮도록 제2절연층(33b)이 되는 폴리이미드를 13000Å 정도의 두께로 도포하여 160℃ 정도로 프리베이킹을 행하여 포토리소 에칭 공정으로 패턴 형성을 행하고 재차 베이킹한다.
이에 의해서 수광소자(11')에 있어서는 금속전극(22)에 전원을 공급하는 콘택트 부분과 투명전극(24)으로부터 전하를 꺼내는 부분, TFT에 있어서는 수광소자(11')에서 생긴 전하를 전송하는 배선이 접속되는 콘택트부분과 배선구(13)으로의 전하를 도출하는 출구가 되는 콘택트부분, 또 배선군(13)에 상하간의 배선을 접속하는 콘택트홀(34)이 형성된다.
그후에 홀(34)등에 남아있는 폴리이미드를 완전히 제거하기 위하여 O2가스 프라스마에 노출시키는 Descum을 행한다.
다음에 알루미늄(Al)을 DC 마그네트론 스퍼터링에 의해서 이미지 센서 전체를 덮도록 10000Å 정도의 두께로 착막시키고 소망하는 패턴을 얻기 위하여 불산, 질산, 인산, 물의 혼합액을 사용한 포토리소 에칭 공정으로 패턴닝하여 레지스트를 제거한다.
이에 의해서 수광소자(11')에 있어서는 금속전극(22)에 전원을 공급하는 배선부분과 투명전극(24)으로부터 전하를 꺼내고 TFT의 드레인 전극(41)에 접속되는 배선(30a)부분과 TFT의 소오스 전극(42)으로부터 배선군(13)으로 전하를 도출하는 배선(30b)부분과 또 배선군(13)에 있어서의 상부배선(32)이 형성된다.
최후에 패시 베이숀층(도시하지 않음)인 폴리이미드를 두께 3㎛ 정도로 도포하고 125℃로 프리베이킹을 행한 후에 포토리소 에칭공정으로 패턴닝을 행하고 230℃에서 90분간 더 베이킹시켜 패시 베이숀층을 형성한다. 그후에 Descum을 행하여 불필요하게 남아있는 폴리이미드를 제거시킨다.
또 상기 이미지 센서에 있어서 구동을 IC(15)등을 장입하고 와이어 본딩과 조립이 행해져서 이미지 센서가 완성된다.
다음에 본 발명에 의한 일실시예의 이미지 센서의 구동 방법에 대해서 설명하겠다.
수광소자 어레이(11)위에 배치된 원고(도시하지 않음)에 광원(도시하지 않음)으로부터의 광이 조사되면 그 반사광이 수광소자(포토 다이오드(PD))에 조사되어 원고의 농담에 따른 전하를 발생시켜 수광소자(11')의 기생용량등에 축적한다.
게이트 펄스 발생회로(도시하지 않음)에서는 게이트 펄스(ψG)에 준하여 박막 트랜지스터(T)가 ON 상태가 되면 포토 다이오드(PD)와 공통 신호선(14)측을 접속하여 기생 용량등에 축적된 전하를 배선군(13)의 선간용량(Cj)에 전송 축적한다. 구체적으로는 제1블록의 포토 다이오드(PD1.1∼PD1.n)에 전하가 발생된 경우에 대해서 설명하면 게이트 펄스 발생회로에서 게이트 펄스(ψG1)가 인가되면 박막 트랜지스터(T1.1∼T1.n)가 ON 상태가 되고 포토 다이오드(PD1.1∼PD1.n)에 발생된 전하가 매트릭스상의 배선군(13)에 있어서의 선간 용량(C1∼Cn)에 전송 축적된다. 그후에 박막 트랜지스터(T1.1∼T1.n)가 OFF 상태로 된다.
다음에 타이밍 발생회로(도시하지 않음)는 구동용 IC(15)의 독출용 스위치(SW1∼SWn)에 독출 스위칭 신호(ψS1∼ψSn)를 차례로 인가하는 동시에 이것에 1 타이밍씩 지연시켜 구동용 IC(15)의 리세트용 스위칭소자(RS1∼RSn)에 리세트 스위칭 신호(ψR1∼ψRn)에 차례로 인가한다. 이에 의해서 선간용량(C1∼Cn)에 축적되어 있는 전하는 화상신호로서 출력(Tout)된다. 또 다음 블록의 수광소자(포토 다이오드(PD))에 발생되어 있는 전하의 전송이 행해진다.
본 실시예의 이미지 센서 제조방법에 의하면 수광소자(11'), 전하전송부(12)의 박막 트랜지스터 스위칭 소자, 어스층(36)을 갖는 배선군(13)을 동시에 효율좋게 동일기판(21)위에 형성하는 이미지 센서의 제조방법에 있어서 수광소자(11')의 금속전극(22)의 Cr층과 박막 트랜지스터 스위치 소자의 소오스 전극(41)과 드레인 전극(42)의 Cr층과 배선군의 어스층(36)의 Cr층을 동시에 착막시키도록 하고 각각의 부분의 패턴을 형성하도록 패턴닝시키는 이미지 센서 제조방법이므로 수광소자(11')의 금속전극(22)과 박막 트랜지스터 스위치 소자의 소오스 전극(41)과 드레인 전극(42)과 배선군의 어스층(36)을 동시에 형성할 수 있으므로 수광소자(11'), 박막 트랜지스터 스위치 소자와 배선군(13)을 개별적으로 형성하는 경우에 비해서 일련의 제조공정으로 제조할 수 있기 때문에 효율적인 제조공정으로 간단하게 제조할 수 있는 효과가 있다.
또 수광소자(11')의 금속전극(22)과 박막 트랜지스터 스위치 소자의 소오스 전극(41)과 드레인 전극(42)과 배선군의 어스층(36)을 크롬(Cr) 대신에 탄탈(Ta)을 사용하면 탄탈은 크롬에 비해서 전식에 강하므로 신뢰성이 더 높은 이미지 센서를 제조할 수 있다.
본 발명에 의하면 수광소자, 박막 트랜지스터 스위치 소자, 어스층을 갖는 배선군을 동시에 효율좋게 동일 기판위에 형성하는 이미지 센서의 제조방법에 있어서 수광소자의 금속전극 부분과 상기 박막 트랜지스터 스위치 소자의 소오스 전극부분, 드레인 전극부분과 상기 배선군의 어스층 부분을 동시에 크롬등의 금속으로 착막하도록 하고 각각의 부분의 패턴을 형성하도록 패턴닝시키는 이미지 센서 제조방법이므로 수광소자의 금속전극 부분과 상기 박막 트랜지스터 스위치 소자의 소오스 전극, 드레인 전극부분과 상기 배선군의 어스층 부분을 동시에 형성시킬 수 있으므로 효율적인 제조공정으로 간이하게 제조할 수 있는 효과가 있다.

Claims (1)

  1. 금속전극, 광도전층, 투명전극을 차례로 적층시켜 되는 수광소자와 게이트 전극, 소오스 전극, 드레인 전극을 갖는 박막 트랜지스터 스위치 소자와 상하 배선층의 사이에 어스층이 설비되고 상하 배선이 매트릭스 형상인 배선군을 동일 기판위에 형성하는 이미지 센서 제조방법에 있어서, 상기 수광소자의 금속전극 부분과 상기 박막 트랜지스터 스위치 소자의 소오스 전극부분, 드레인 전극부분과 상기 배선군의 어스층부분을 동시에 동일 금속으로 착막시키고 패턴닝을 행하는 것을 특징으로 하는 이미지 센서 제조방법.
KR1019910000040A 1990-01-11 1991-01-04 이미지 센서의 제조방법 KR940005901B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002589A JPH03209768A (ja) 1990-01-11 1990-01-11 イメージセンサ製造方法
JP2-2589 1990-01-11

Publications (2)

Publication Number Publication Date
KR910015061A KR910015061A (ko) 1991-08-31
KR940005901B1 true KR940005901B1 (ko) 1994-06-24

Family

ID=11533568

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910000040A KR940005901B1 (ko) 1990-01-11 1991-01-04 이미지 센서의 제조방법

Country Status (3)

Country Link
JP (1) JPH03209768A (ko)
KR (1) KR940005901B1 (ko)
TW (1) TW201365B (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61141173A (ja) * 1984-12-13 1986-06-28 Seiko Epson Corp 固体撮像装置及びその製造方法
JPS62163366A (ja) * 1986-01-14 1987-07-20 Seiko Epson Corp 固体撮像装置及びその製造方法
JPH0682820B2 (ja) * 1987-06-26 1994-10-19 キヤノン株式会社 光電変換装置
JPH07107930B2 (ja) * 1987-06-26 1995-11-15 キヤノン株式会社 光電変換装置の製造法

Also Published As

Publication number Publication date
TW201365B (ko) 1993-03-01
KR910015061A (ko) 1991-08-31
JPH03209768A (ja) 1991-09-12

Similar Documents

Publication Publication Date Title
EP0232083B1 (en) Photoelectric conversion device
JPH0734467B2 (ja) イメージセンサ製造方法
JPH0750710B2 (ja) 多層配線構造
JPH04321273A (ja) イメージセンサ
US5202575A (en) TFT-driven image sensor including a reduced-size capacitor structure
JPS60161664A (ja) 密着型二次元画像読取装置
US5160836A (en) Image sensor including a plurality of light-receiving arrays and method of driving the same
US5216491A (en) Semiconductor photoconductive device with laminated refractory metal electrode
US5360744A (en) Method of manufacturing image sensor
JP2836246B2 (ja) 薄膜トランジスタ及び多層配線の製造方法
KR100560347B1 (ko) 지문인식장치의 tft 지문입력기 제조방법
KR940005901B1 (ko) 이미지 센서의 제조방법
JP3154850B2 (ja) 光電変換装置及びその製造方法
JPH07112053B2 (ja) 薄膜スイッチング素子アレイ
KR100648214B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법
JPH07118527B2 (ja) イメージセンサの製造方法
JPH0775256B2 (ja) イメージセンサの製造方法
JPH0758769B2 (ja) イメージセンサ
JPH04257262A (ja) イメージセンサ
JPH0728018B2 (ja) イメージセンサ
EP0304336B1 (en) Photoelectric conversion device and method for producing the same
JPH03204970A (ja) イメージセンサ
JPH04373172A (ja) イメージセンサ
JP3146509B2 (ja) 2次元密着型イメージセンサ
JPH0595100A (ja) イメージセンサ

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19970617

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee