JPH04100271A - イメージセンサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はファクシミリやスキャナ等に用いられるイメー
ジセンサに係り、特に配線相互間における電気的影響を
小さくした配線構造を有するイメージセンサに関する。

（従来の技術） 従来のイメージセンサて、特に密着型イメージセンサは
、原稿等の画像情報を１対１に投影し、電気信号に変換
するものがある。この場合、投影した画像を多数の画素
（受光素子）に分割し、各受光素子で発生した電荷を薄
膜トランジスタスイッチ素子（Ｔ　Ｐ　Ｔ）を使って特
定のブロック単位で配線間の容量に一時蓄積して、電気
信号として数百ＫＨ２から数ＭＨｚまでの速度で時系列
的に順次読み出すＴＰＴ駆動型イメージセンサがある。

このＴＰＴ駆動型イメージセンサは、ＴＰＴの動作によ
り単一の駆動用ＩＣで読み取りが可能となるので、イメ
ージセンサを駆動する駆動用ＩＣの個数を少なくするも
のである。

ＴＰＴ駆動型イメージセンサは、例えば、その等価回路
図を第８図に示すように、原稿幅と略同じ長さのライン
状の受光素子アレイ５１と、各受光素子５１′に１＝１
に対応する複数個の薄膜トランジスタＴ１．ｊ　（１−
１〜Ｎ、　ｊ−１−ｎ）から成る電荷転送部５２と、マ
トリックス状の多層配線５３とから構成されている。

前記受光素子アレイ５１は、Ｎ個のブロックの受光素子
群に分割され、一つの受光素子群を形成するｎ個の受光
素子５１′は、フォトダイオードＰＬｊ　（ｉ−１−Ｎ
、　ｊ−１−ｎ）により等価的に表すことができる。各
受光素子５１′は各薄膜トランジスタＴｉ、ｊのドレイ
ン電極にそれぞれ接続されている。

そして、薄膜トランジスタＴｆ、ｊのソース電極は、マ
トリックス状に接続された多層配線５３を介して受光素
子群毎にｎ本の共通信号線５４にそれぞれ接続され、更
に共通信号線５４は駆動用ＩＣ５５に接続されている。

各薄膜トランジスタＴｉ、ｊのゲート電極には、ブロッ
ク毎に導通するようにゲートパルス発生回路５６に接続
されている。各受光素子５１’で発生する光電荷は一定
時間受光素子の寄生容量と薄膜トランジスタのドレイン
・ゲート間のオーバーラツプ容量に蓄積された後、薄膜
トランジスタＴ１、ｊを電荷転送用のスイッチとして用
いてブロック毎に順次多層配線５３の配線容量Ｃｉ（＋
−１〜ｎ）に転送蓄積される。

すなわち、ゲートパルス発生回路５６からゲート信号線
Ｇｉ　（ｉ＝ｌ−ｎ）を経由して伝達されたゲートパル
スφＧ１が、第１のブロックの薄膜トランジスタＴ１，
１〜Ｔ　１．ｎをオンにし、第１のブロックの各受光素
子５１′で発生した電荷が各配線容量Ｃｉに転送蓄積さ
れる。そして、各配線容量Ｃｉに蓄積された電荷により
各共通信号線５４の電位が変化し、この電圧値を駆動用
ＩＣ５５内のアナログスイッチＳＷｉ　（ｉ＝１〜ｎ）
を順次オンして時系列的に出力線５７に抽出する。

そして、ゲートパルスφＧ２〜φＧｎにより第２〜第Ｎ
のブロックの薄膜トランジスタＴ２，１〜Ｔ２゜ｎから
ＴＮ、１−ＴＮ、ｎまでがそれぞれオンすることにより
ブロック毎に受光素子側の電荷が転送され、順次読み出
すことにより原稿の主走査方向の１ラインの画像信号を
得、ローラ等の原稿送り手段（図示せず）により原稿を
移動させて前記動作を繰り返し、原稿全体の画像信号を
得るものである（特開昭６３−９３５８号公報参照）。

上記マトリックス状の多層配線５３の構成は、その平面
説明図を第９図に、第９図のｃ−ｃ’線部分断面説明図
を第１０図に示すように、多層配線５３は、基板２１上
に下層信号線３１、絶縁層３３、上層信号線３２を順次
形成して構成されている。下層信号線３］と上層信号線
３２とは、互いに直交するように配列され、上下の信号
線相互間を接続するためにコンタクトホール３４が設け
られている。

（発明が解決しようとする課題） しかしながら、上記のようなイメージセンサの構成では
、多層配線部分がマトリックス状となっており、第１０
図の多層配線の断面説明図に示すように、上下層の信号
線が絶縁層３３を介して交差するようになるため、下層
信号線３１と上層信号線３２の交差部分にカップリング
容量（結合容量）が存在し、その結果、信号線同士の交
差部分において、一方の信号線からの出力が他の信号線
からの出力との電位差によって影響を受けてクロストー
クが発生し、正確な電荷が検出できず、イメージセンサ
における階調の再現性を悪くするという問題点があった
。

そのため、複数の受光素子を１ブロックとして複数ブロ
ックを主走査方向にライン状に配列して成る受光素子ア
レイと、前記受光素子で発生した電荷をブロック毎に転
送する複数のスイッチング素子と、前記電荷を画像信号
として出力する駆動用ＩＣとを有するイメージセンサに
おいて、前記受光素子アレイにおけるブロック内のスイ
ッチング素子と隣接するブロック内のスイッチング素子
とをそれぞれ距離の近い順に配線で接続して信号線とし
、前記ブロック内のスイッチング素子から両隣りのブロ
ック内のスイッチング素子への信号線の配線は前記受光
素子アレイの主走査方向に対して互いに反対側に位置す
るように接続し、前記接続された信号線は配線の長さの
短い順に前記受光素子アレイに近い順で配置したことを
特徴とするイメージセンサが考えられている。

このイメージセンサは、従来受光素子アレイの主走査方
向に対して受光素子アレイの片側にのみ配線構造を設け
ていたものを、受光素子アレ１′の両側に配線構造を設
けることとし、そして受光素子アレイ内の複数の受光素
子を分割して１ブロックとし、受光素子アレイにおける
ブロック内の受光素子にそれぞれ接続するスイッチング
素子と隣接するブロック内のスイッチング素子とを接続
する信号線の配線は前記ブロック内のスイッチング素子
と隣接するブロック内のスイッチング素子との距離の近
い順に接続し、更にブロック内のスイッチング素子と隣
接するブロック内のスイッチング素子とを接続する信号
線の接続はブロック単位に受光素子アレイの主走査方向
に対して交互に配線を配置するようにし、接続した信号
線は配線距離の短い配線を受光素子アレイ側に順に配置
するようにしているので、信号線同士が交差することが
なく、そのため信号線が相互に影響し合うことがなく、
信号線の配線容量に蓄積された電荷を正確に読み出すこ
とができるものである。

但し、上記のイメージセンサの構成にすると、受光素子
アレイを縫うようにｎ本の信号線が並行して長く走るよ
うになるため、並行して配置された信号線間にカップリ
ング容量（結合容量）が存在し、その結果、一方の信号
線からの出力が他の信号線からの出力との電位差によっ
て影響を受けてクロストークが発生し、正確な電位が検
出できず、イメージセンサにおける階調の再現性を悪く
するという問題点かあった。

また、上記イメージセンサにおいて、センサの配線部分
に負荷容量を形成する場合には、各信号線から正確な電
荷を読み取るためには各信号線における負荷容量を均一
にする必要があり、しかもセンサを小型化するために負
荷容量の面積を小さくしなければならないとの問題点が
あった。

更に、上記イメージセンサにおいて、配線構造内部にお
ける信号線は、電荷転送によって電位が変化して相互に
電気的影響を受けることになるが、受光素子アレイから
最も遠く外側に配置された信号線は、内側の信号線から
の電気的影響を受けるが、外側には信号線が配置されて
いないため、内側の他の信号線と同様の電気的影響を受
ける環境になく、信号線からの出力にばらつきが生じて
しまうとの問題点かあった。

本発明は上記実情に鑑ろてなされたもので、イメージセ
ンサにおいて、信号線相互間の電気的影響を小さくし、
信号線からの電荷を正確に出力できるイメージセンサを
提供することを目的とする。

（課題を解決するための手段） 上記従来例の問題点を解決するための請求項１記載の発
明は、複数の受光素子を１ブロックとして複数ブロック
を主走査方向にライン状に配列して成る受光素子アレイ
と、前記受光素子で発生した電荷をブロック毎に転送す
る前記複数の受光素子にそれぞれ接続する複数のスイッ
チング素子と、前記電荷を画像信号として出力する駆動
用ＩＣとを有するイメージセンサにおいて、前記受光素
子アレイにおけるブロック内のスイッチング素子と隣接
するブロック内のスイッチング素子とをそれぞれ距離の
近い順に配線で接続して信号線とし、前記受光素子アレ
イにおけるブロック内のスイッチング素子から隣接する
両方のブロック内のスイッチング素子への信号線の配線
は前記受光素子アレイの主走査方向に対して互いに反対
側に位置するように接続し、前記接続された信号線の長
さの短い順に前記信号線を前記受光素子アレイに近い順
で配置し、前記信号線と隣接する信号線の間に一定電位
の配線を設け、前記受光素子アレイから最も外側に配置
された前記信号線の外側に一定電位の配線を設け、前記
受光素子アレイから最も外側に設けられた一定電位の前
記配線の更に外側に前記信号線の電圧波形に同期して同
極性の電圧波形を発生させるダミー配線を設けたことを
特徴としている。

上記従来例の問題点を解決するだめの請求項２記載の発
明は、複数の受光素子を１ブロックとして複数ブロック
を主走査方向にライン状に配列して成る受光素子アレイ
と、前記受光素子で発生した電荷をブロック毎に転送す
る前記複数の受光素子にそれぞれ接続する複数のスイッ
チング素子と、前記電荷を画像信号として出力する駆動
用ＩＣとヲ有スるイメージセンサにおいて、前記受光素
子アレイにおけるブロック内のスイッチング素子と隣接
するブロック内のスイッチング素子とをそれぞれ距離の
近い順に配線で接続して信号線とし、前記受光素子アレ
イにおけるブロック内のスイッチング素子から隣接する
両方のブロック内のスイッチング素子への信号線の配線
は前記受光素子アレイの主走査方向に対して互いに反対
側に位置するように接続し、前記接続された信号線の長
さの短い順に前記信号線を前記受光素子アレイに近い順
で配置し、前記信号線と隣接する信号線の間に一定電位
の配線を設け、前記受光素子アレイから最も外側に配置
された前記信号線の外側に一定電位の配線を設け、前記
受光素子アレイから最も外側に設けられた一定電位の前
記配線の更に外側に前記信号線の電圧波形に同期して同
極性の電圧波形を発生させるダミー配線を設け、前記ダ
ミー配線の更に外側に一定電位の配線を設けたことを特
徴としている。

（作用） 請求項１記載の発明によれば、受光素子アレイ内の複数
の受光素子を分割して１ブロックとし、受光素子アレイ
におけるブロック内の受光素子にそれぞれ接続するスイ
ッチング素子と隣接するブロック内のスイッチング素子
とを接続する信号線の配線は前記ブロック内のスイッチ
ング素子と隣接するブロック内のスイッチング素子との
距離の近い順に接続し、更にブロック内のスイッチング
素子と隣接するブロック内のスイッチング素子とを接続
する信号線の配線の接続はブロック単位に受光素子アレ
イの主走査方向に対して交互に配線を配置するようにし
、接続した信号線は短い方の配線を受光素子アレイ側に
順に配置し、そして信号線の間に一定電位の配線を設け
、受光素子アレイから最も遠く外側に配置された信号線
の更に外側に一定電位の配線を設け、該一定電位の配線
の外側に信号線の電圧波形に同期して同極性の電圧波形
を発生させるダミー配線を設けるようにしているので、
信号線同士が交差することがなく、そして並行に配置さ
れた信号線間に設けられた一定電位の配線が信号線間の
クロストークを防止し、また受光素子アレイから最も遠
く外側に配置された信号線の更に外側に設けられた一定
電位の配線とダミー配線によって、一番外側の信号線に
内側の信号線と同様の電気的環境が形成されることにな
り、信号線の容量に蓄積された電荷を正確に読み出すこ
とができる。

請求項２記載の発明によれば、受光素子アレイ内の複数
の受光素子を分割して１ブロックとし、受光素子アレイ
におけるブロック内の受光素子にそれぞれ接続するスイ
ッチング素子と隣接するブロック内のスイッチング素子
とを接続する信号線の配線は前記ブロック内のスイッチ
ング素子と隣接するブロック内のスイッチング素子との
距離の近い順に接続し、更にブロック内のスイッチング
素子と隣接するブロック内のスイッチング素子とを接続
する信号線の配線の接続はブロック単位に受光素子アレ
イの主走査方向に対して交互に配線を配置するようにし
、接続した信号線は短い方の配線を受光素子アレイ側に
順に配置し、そして信号線の間に一定電位の配線を設け
、受光素子アレイから最も遠く外側に配置された信号線
の更に外側に一定電位の配線を設け、該一定電位の配線
の外側に信号線の電圧波形に同期して同極性の電圧波形
を発生させるダミー配線を設け、更にダミ配線の外側に
一定電位の配線を設けるようにしているので、信号線同
士が交差することがなく、そして並行に配置された信号
線間に設けられた一定電位の配線か信号線間のクロスト
ークを防止し、また受光素子アレイから最も遠く外側に
配置された信号線の更に外側に設けられた一定電位の配
線とダミー配線とその外側の一定電位の配線によって、
一番外側の信号線に内側の信号線と同様の電気的環境が
形成されることになり、信号線の容量に蓄積された電荷
を正確に読み出すことができる。

（実施例） 本発明の一実施例について図面を参照しながら説明する
。

第１図は、本発明の一実施例に係るイメージセンサの等
価回路図、第２図は、本発明の一実施例に係るイメージ
センサの受光素子、電荷転送部、それに配線構造の一部
の平面説明図である。

本実施例におけるイメージセンサは、第１図に示すよう
に、ガラス等の絶縁性の基板上に並設されたｎ個のサン
ドイッチ型の受光素子（フォトダイオードＰ）１１’を
１ブロックとし、このブロックをＮ個有してなる受光素
子アレイ１１（ＰＬ。

１〜ＰＮ、ｎ）と、各受光素子１１″にそれぞれ接続さ
れた薄膜トランジスタＴＩ、１〜ＴＮ、ｎの電荷転送部
１２と、隣接するブロック内の電荷転送部１２相互を接
続する配線群１３と、電荷転送部１２から配線群１３を
介してブロック内の受光素子群毎に対応するｎ本の共通
信号線１４と、共通信号線１４が接続する駆動用ＩＣｌ
３と、駆動用ＩＣｌ３内でｎ本の共通信号線１４の電位
を出力線１７（ＣＯＭ）に時系列的に抽出するためのア
ナログスイッチＳ　Ｗｌ　−Ｓ　Ｗｎとから構成されて
いる。

受光素子１１′は、第２図及び第２図のＡ−Ａ′部分の
断面説明図である第３図に示すように、ガラス等の基板
２１上に窒化シリコン（Ｓ　ｉ　Ｎｘ　）の絶縁層２６
、水素化アモルファスシリコン（ａ−５ｉ：Ｈ）層、ｎ
十水素化アモルファスシリコン（ｎ”　ａ−Ｓ　ｉ　：
　Ｈ）層が形成され、その上に受光素子１１″の下部の
共通電極となるクロム（Ｃｒ　２）等による帯状の金属
電極２２と、各受光素子１１′毎（ビット毎）に分割形
成された水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）
から成る光導電層２３と、同様に分割形成された酸化イ
ンジウム・スズ（ＩＴＯ）から成る上部の透明電極２４
とが順次積層するサンドイッチ型を構成している。

尚、ここでは下部の金属電極２２は主走査方向に帯状に
形成され、金属電極２２の上に光導電層２３が離散的に
分割して形成され、上部の透明電極２４も同様に離散的
に分割して個別電極となるよう形成されることにより、
光導電層２３を金属電極２２と透明電極２４とで挾んだ
部分が各受光素子１１′を構成し、その集まりが受光素
子アレイ１］、を形成している。そして、金属電極２２
には、一定の電圧ＶＢが印加されている。

また、離散的に分割形成された透明電極２４の一端には
アルミニウム等の配線３０ａの一方か接続され、その配
線３０ａの他方が電荷転送部１２の薄膜トランジスタＴ
ｊ、ｊ　（ｉ−１〜Ｎ、　ｊ−１〜ｎ）のドレイン電極
４１の引き出し部４１′に接続されている。また、受光
素子１１″において、水素化アモルファスシリコンの代
わりに、ＣｄＳｅ　（カドミウムセレン）等を光導電層
とすることも可能である。このように、光導電層２３と
透明電極２４を個別化したのは、ａ−Ｓｉ：Ｈの光導電
層２３が共通層であると、特定の受光素子１１″で起こ
る光電変換作用が隣接する受光素子１１″に対して干渉
を引き起こすことがあるので、この干渉を少なくするた
めである。

また、電荷転送部１２を構成する薄膜トランジスタＴｉ
ｊは、第２図及び第２図のＢ−Ｂ’部分の断面説明図で
ある第４図に示すように、前記基板２１上にゲート電極
２５としてのクロム層（Ｃｒ１）、ゲート絶縁膜として
の絶縁層２６の窒化シリコン（Ｓ　ｉ　Ｎｘ　）膜、半
導体活性層２７としての水素化アモルファスシリコン（
ａ−５ｉ：Ｈ）層、ゲート電極２５に対向するよう設け
られたトップ絶縁層２９としての窒化シリコン（Ｓ　ｉ
　Ｎｘ　）膜、オーミックコンタクト層２８としてのｎ
中水素化アモルファスシリコン（ｎ”　ａ−Ｓ　ｉ　：
　Ｈ）層、ドレイン電極４１とソース電極４２としての
クロム層（Ｃｒ　２）を順次積層し、その上にポリイミ
ド等の絶縁層を介してアルミニウム層３０が接続される
逆スタガ構造のトランジスタとなっている。

ここで、オーミックコンタクト層２８は、ドレイン電極
４１に接触する部分２８ａ層とソース電極４２に接触す
る部分２８ｂ層とに分離されて形成され、その上のクロ
ム層（Ｃｒ　２）もドレイン電極４１とソース電極４２
とに分離して形成されている。そして、ドレイン電極４
１から引き出された引き出し部４１′に受光素子１１′
の透明電極２４からのアルミニウムの配線３０ａが接続
され、ソース電極４２には配線群１３のアルミニウムの
共通信号線１４が接続されている構成となっている。

本実施例においては、配線３０ａをドレイン電極４１上
まで引き延ばしてドレイン電極４１にコンタクトするの
ではなく、ドレイン電極４１のクロム部分を受光素子１
１′側に引き出して引き出し部４１′を形成し、その引
き出し部４１′に配線３０ａをコンタクトするようにす
る。このような構成とすることで、薄膜トランジスタ自
体の幅を小さくすることができ、本実施例のように薄膜
トランジスタと隣接する薄膜トランジスタとが接近して
るような場合にスペースを有効に活用できる。

更に、第１図から第５図を参照しながら配線群１３の構
成を詳細に説明する。但し、第５図においては、説明を
簡略化するために受光素子１１″と電荷転送部１２をま
とめて、ブロック毎に１〜ｎまでのボックス形状で表す
ことにする。

配線群１３の構成は、例えば第１図に示すように、第１
ブロックの下側に位置する駆動用ＩＣｌ５ａから共通信
号線１４（信号線１′〜ｎ　／　）が導き出され、当該
信号線１′〜ｎ′には途中第１ブロックの薄膜トランジ
スタＴ１，１〜ＴＩ、ｎのソース電極４２がそれぞれ接
続し、第２図の受光素子と薄膜トランジスタ、それに配
線群の一部の平面説明図に示すように、受光素子１１′
と隣接する受光素子１１′の間をポリイミド等の絶縁層
を介して、その上に形成したアルミニウム（ＡＩ）の金
属配線で信号線１′〜ｎ′を通過させ、そして受光素子
アレイ１１の上側を第２プロ・ンク方向に信号線１′〜
ｎ′が延び、更に再び受光素子１１′の間をポリイミド
等の絶縁層を介して、その上に形成したＡＩの金属配線
で信号線１′〜ｎ′を通過させ、途中第２ブロックの薄
膜トランジスタＴ２．ｎ−７２，１のソース電極４２が
それぞれ接続するようになっている。

具体的には、信号線１′には第１ブロックの薄膜トラン
ジスタＴＩ、１のソース電極４２が接続し、そして第２
ブロックの薄膜トランジスタＴ　２．ｎのソース電極４
２が接続し、また信号線２′には第１ブロックの薄膜ト
ランジスタＴＩ、２のソース電極４２が接続し、第２ブ
ロックの薄膜トランジスタＴ２．ｎ−１のソース電極４
２が接続するように、隣接するブロックにおいて遠い順
に薄膜トランジスタＴのソース電極４２同士が信号線を
経由して接続し、そして信号線ｎ′には第１ブロックの
薄膜トランジスタＴ　１．ｎのソース電極４２が接続し
、第２ブロックの薄膜トランジスタＴ２，１のソース電
極４２が接続することとなる。逆に言えば、隣接するブ
ロックにおいて距離の近い薄膜トランジスタＴのソース
電極４２同士が信号線で順次接続するようになっている
。

上記第１ブロックと第２ブロックとの間の配線群１３の
信号線について、第５図に示すように、接続した信号線
の配線は、その距離が短い順に受光素子アレイ１１に沿
って（主走査方向に）、受光素子アレイ１１に近づけて
受光素子アレイ１１の上側に配置するようにする。つま
り第１ブロックと第２ブロックの間の配線は、最も短い
信号線ｎ′が受光素子アレイ１１に最も近くに配置され
、次に信号線ｎ’　−１が受光素子アレイ１１に２番目
に近く配置され、このようにして最も長い信号線１′が
信号線の内で一番外側に配置されることになる。以上の
ような構成になっているので、第１ブロックと第２ブロ
ックの間には信号線同士が交差することがなく、クロス
トークの心配がない。

次に、第２ブロックと第３ブロックとの間の配線群１３
の具体的構成を説明する。第２ブロックの薄膜トランジ
スタＴ２．１〜Ｔ　２．ｎのそれぞれのソース電極４２
と、第３ブロックの薄膜トランジスタＴ３．ｎ−Ｔ３，
１のそれぞれのソース電極４２とは受光素子アレイ１］
の下側に配置された信号線ｎ′〜１′によってそれぞれ
接続されている。

具体的には、信号線ｎ′には第２ブロックの薄膜トラン
ジスタＴ２，１のソース電極４２が接続し、第３ブロッ
クの薄膜トランジスタＴ３．ｎのソース電極４２が接続
し、また信号線ｎ′−１には第２ブロックの薄膜トラン
ジスタＴ２，２のソース電極４２が接続し、第３ブロッ
クの薄膜トランジスタＴ３．ｎ−１のソース電極４２が
接続するように隣接するブロックにおいて遠い順に薄膜
トランジスタＴのソース電極４２同士を信号線で接続し
、そして、第２ブロックの薄膜トランジスタＴ　２．ｎ
のソース電極４２と第３ブロックの薄膜トランジスタＴ
３，１のソース電極４２とは信号線１′によって接続さ
れることになる。逆に言えば、隣接するブロックにおい
て距離の近い薄膜トランジスタＴのソース電極４２同士
を信号線で順次接続するようになっている。

上記第２ブロックと第３ブロックとの間の配線群１３の
信号線について、第５図に示すように、接続した信号線
の配線は、その距離が短い順に受光素子アレイ１１に沿
って（主走査方向に）、受光素子アレイ１１に近づけて
受光素子アレイ１１の下側に配置するようにする。つま
り、第２ブロックと第３ブロックの間の配線は、最も短
い信号線１′が受光素子アレイ１１に最も近くに配置さ
れ、次に信号線２′が受光素子アレイ１１に２番目に近
く配置され、このようにして最も長い信号線ｎ′が信号
線の内で一番外側に配置されることになる。以上のよう
な構成になっているので、第２ブロックと第３ブロック
の間には信号線同士が交差することがなく、クロストー
クの心配がない。

全体の様子を第５図の概略図を示すと、奇数ブロックか
ら偶数ブロックへと配線群１３で接続する場合は、受光
素子アレイ１１の上側に配置され、偶数ブロックから奇
数ブロックへと配線群１３で接続する場合は、受光素子
アレイ１１の下側に配置される。そのため、奇数ブロッ
クから偶数ブロックへと接続する配線群１３の複数の信
号線と、偶数ブロックから奇数ブロックへと接続する配
線群１３の複数の信号線とが交差することがなく、全体
として共通信号線１４が相互に交差しないため、クロス
トークの心配がない。

本実施例においては、第Ｎブロックを偶数ブロックであ
るとすると、第１ブロックの下側に駆動用ＩＣ１５ａを
設けたのと同様に、偶数ブロックの第Ｎブロックの下側
に駆動用ＩＣ１５ｂを設けることとする。

ここで、駆動用ＩＣ１５ａ内のアナログスイッチＳＷＩ
〜ＳＷｎには、信号線１′〜ｎ′の順で接続されている
。そして、第Ｎブロックの薄膜トランジスタＴＮ、１〜
ＴＮ、ｎのソース電極４２がそれぞれ接続する信号線は
駆動用ＩＣ１５ｂに接続されるが、駆動用ＩＣ１５ｂ内
のアナログスイッチＳ　Ｗｌ　＝　Ｓ　Ｗｎには、駆動
用ＩＣ１５ａから続いている信号線が信号線ｎ　〜１′
の順でそれぞれ接続されることになる。

駆動用ＩＣ１５ａ、１５ｂ内のアナログスイッチＳＷ■
〜ＳＷｎに接続するｎ本の共通信号線１４は、配線群１
３から引き出され、この配線群１３内の信号線の配線容
量に蓄積された電荷によって共通信号線１４の電位が変
化し、この電位値をアナログスイッチの動作により出力
線１７（Ｃ０Ｍ１．２）に抽出するようになっている。

ここで、駆動用ＩＣ１５ｇ、１５ｂにおいては、アナロ
グスイッチはｓｗｉ−ｓｗｎの順で信号線の電位値を読
み出すこととなっている。

次に、上記信号線間に設けられた一定電位の配線につい
て、第２図と第５図を使って説明する。

信号線間に設けられた一定電位の配線とは、例えば、ア
ースに接続（接地）されたグランド線が考えられる。第
５図に示すように、受光素子アレイコ１を縫うように形
成された複数の信号線について、並行に配置された信号
線と隣接する信号線の間にグランド線４３をそれぞれ信
号線と同一金属層のアルミニウムで形成する。ここで、
信号線とグランド線４３の配線のピッチは、等しくした
方が設計上都合が良い。

本実施例では、それぞれのグランド線４３を受光素子ア
レイ１１の上側と下側に設けられたアースに接続（接地
）するクロム（Ｃｒｌ）で形成された配線４４に接続す
る構成となっている。また、駆動用ＩＣ１５ａ、１５ｂ
に共通信号線１４が接続する部分についても、共通信号
線１４間にグランド線４３を配置するようにし、駆動用
ＩＣ１５ａ、１５ｂの直前でアースに接続する配線４４
を設けて、この配線４４にグランド線４３を接続する構
成としている。

グランド線４３の受光素子１１″、電荷転送部１２の薄
膜トランジスタ、それに受光素子アレイ１１近辺におけ
る具体的構成について、第２図を使って説明する。受光
素子アレイ１１の上側のグランド線４３は共通信号線１
４の間に配置され、共通信号線１４がブロック間を接続
するようにグランド線４３も共通信号線１４に沿ってブ
ロック間を接続するように形成されている。グランド線
４３の端部は、受光素子アレイ１１の上側近くに主走査
方向に設けられたアースに接続（接地）するクロム（Ｃ
ｒｌ）で形成された配線４４にコンタクトホールによっ
て接続されるようになっている。

また、受光素子アレイ１１の下側のグランド線４３は、
共通信号線１４の間に配置されるが、薄膜トランジスタ
のａ−５ｉ：Ｈ層を遮光するために形成された遮光用金
属層のアルミニウム層３０を受光素子アレイ１１の下側
に引き出すようにしてグランド線４３を形成し、共通信
号線】４がブロック間を接続するようにグランド線４３
も共通信号線１４に沿ってブロック間を接続するように
形成されている。

つまり、遮光用金属層のアルミニウム層３０からグラン
ド線４３が延びて、隣接するブロックの遮光用金属層の
アルミニウム層３０に接続するようになっている。グラ
ンド線４３は、受光素子アレイ〕１の下側近くに主走査
方向に設けられたアースに接続（接地）するクロム（Ｃ
ｒｌ）で形成された配線４４にコンタクトホールによっ
て接続されるようになっている。

更に、本実施例は第５図の配線群の概略図に示すように
、受光素子アレイ１１から最も外側に配置された信号線
（信号線１′又は信号線ｎ’）の外側にグランド線４３
とダミー配線４５が形成され、ダミー配線４５の更に外
側にグランド線４３が形成される構成となっている。

受光素子アレイ１１から最も外側に配置された信号線は
、配線群１３の内側の信号線と比較すると、内側の信号
線がその両側に設けられたグランド線４３により負荷容
量を形成するが、一番外側の信号線は片側のグランド線
４３のみによって負荷容量を形成することになるため、
負荷容量の均−化が図れない。そこで、内側の信号線と
同様の状態にするために、一番外側の信号線の更に外側
にグランド線４３を設けることとして、負荷容量の均一
化を図り、正確な電荷を出力できるようにしている。

また、ダミー配線４５は、電荷転送部１２を構成しない
別の薄膜トランジスタスイッチング素子（Ｔ　Ｐ　Ｔ）
のソース電極に接続し、更に当該ＴＰＴのドレイン電極
をダミーのフォトダイオードに接続する構成となってい
る。このダミー配線４５が接続するＴＰＴ部とダミーの
フォトダイオード部がダミー駆動部４６を形成し、ダミ
ー駆動部４６は、ダミー用ゲートパルス発生回路４７に
接続し、また、ダミー配線４５の別の箇所には、ダミー
用リセット回路４８が接続されている。

第５図に示すように、受光素子アレイ１１の上側におけ
るダミー配線４５が接続するダミー駆動部４６ａは、第
Ｎブロックの第ｎ番目のフォトダイオード及び薄膜トラ
ンジスタ列の横に、つまり受光素子アレイ１１の端部に
設けるようにし、受光素子アレイ１１の下側におけるダ
ミー配線４５が接続するダミー駆動部４６ｂは、配線群
１３の空きスペースに設けるようにする。

第５図では、配線群１３の総配線長を短くするために、
配線群１３の形状を縦配線、横配線、それに斜め配線を
使って形成している。従って、配線群１３の斜め配線部
分に空きスペースが生じるので、ここにダミー駆動部４
６ｂを設けることにする。

このように、ダミー駆動部４６ｂを受光素子アレイ１１
の端部に形成しなかったのは、受光素子アレイ１１の下
側のダミー配線４５とダミー駆動部４６ｂを接続しよう
とすると、ダミー配線４５と共通信号線１４が交差する
ことになるので、このような構成を避けるためである。

そして、ダミー用ゲートパルス発生回路４７及びダミー
用リセット回路４８を基板２１の外に設け、ワイヤボン
ディング等で接続する。尚、このダミー用ゲートパルス
発生回路４７及びダミー用リセット回路４８を駆動用Ｉ
Ｃｌ３内に集積しても構わない。

次に、本発明に係る一実施例のイメージセンサの製造方
法について説明する。

まず、検査、洗浄されたガラス等の基板２１上に、ゲー
ト電極２５となる第１のクロム（Ｃｒ　１）層と、配線
群１３のアースに接続し、受光素子アレイ１１の両側と
駆動用ＩＣｌ３直前に形成される配線４４となる第１の
クロム（Ｃｒｌ）層をＤＣスパッタ法により７５０八程
度の厚さで着膜する。

次に、このＣｒｌをフォトリソ工程とエツチング工程に
よりバターニングする。そしてＢＨＦ処理およびアルカ
リ洗浄を行い、ゲート電極２５のＣｒｌのパターン上に
薄膜トランジスタ（Ｔ　Ｐ　Ｔ）部の絶縁層２６と、そ
の上の半導体活性層２７と、またその上の絶縁層２９を
形成するために、窒化シリコン膜（ＳｉＮｘ）を３００
０Ａ程度の厚さで、水素化アモルファスシリコン（ａ−
３ｉ：Ｈ）を５００Ａ程度の厚さで、窒化シリコン膜（
ＳｉＮｘ）を１５００Ａ程度の厚さで順に真空を破らず
にプラズマＣＶＤ　（Ｐ−ＣＶＤ）により着膜する。

ここで、ＴＰＴにおける下層のゲート絶縁層２６をｂｏ
ｔｔｏｍ−３ｉＮｘ　（ｂ−３ｉＮｘ）とし、上層のト
ップ絶縁層２９をｔｏｐ−５ｉＮｘ（ｔ−５ｉＮｘ）と
する。このように真空を破らずに連続的に着膜すること
てそれぞれの界面の汚染を防ぐことができ、Ｓ／Ｎ比の
向上を図ることができる。

ｂ−５ｉＮｘ膜をＰ’−ＣＶＤで形成する条件は、基板
温度が３００〜４００℃で、ＳｉＨ，とＮＨ２のガス圧
力が０．　１〜０．　５Ｔｏｒｒで、ＳｉＨ。

ガス流量が１０〜５０ｓＣＣＩｍで、ＮＨ，のガス流量
が１００〜３００５ｅｃ−で、ＲＦパワーが５０〜２０
０Ｗである。

ａ−５ｉ：Ｈ膜をＰ’−ＣＶＤで形成する条件は、基板
温度が２００〜３００℃で、ＳｉＨ，のガス圧力が０．
　１〜０．　５Ｔｏｒｒで、ＳｉＨ，ガス流量が１００
〜３００５ｅｃ−で、ＲＦパワーが５０〜２００Ｗであ
る。

ｔ−３ｉＮｘ膜をＰ−ｃｖＤで形成する条件は、基板温
度が２００〜３ｏｏ℃で、ＳｉＨ，とＮＨ３のガス圧力
が０−　１〜０．　５Ｔｏｒｒで、Ｓ　ｉ　Ｈ。

ガス流量が１０〜５０ｓｃｃ■て、ＮＨ，のガス流量が
１００〜３００ｓｅｃｍで、ＲＦパワーが５０〜２００
Ｗである。

次に、ゲート電極２５に対応するような形状でトップ絶
縁層２９を形成さるために、トップ絶縁層２９の上にレ
ジストを塗布し、そして基板２１の裏方向からゲート電
極２５の形状パターンをマスクとして用いて裏面露光を
行い、現像して、レジスト剥離を行ってトップ絶縁層２
９のパターンを形成する。

さらにＢＨＦ処理を行い、その上にオーミックコンタク
ト層２８としてｎ中型のａ−３ｔ：ＨをＰ−ＣＶＤによ
り１００ＯＡ程度の厚さで着膜する。

次に、ＴＰＴのドレイン電極４１とソース電極４２およ
び受光素子１１″の下部の金属電極２２となる第２のク
ロム（Ｃｒ　２）層をＤＣマグネトロンスパッタにより
１５０ＯＡ程度の厚さで着膜し、受光素子１１′の光導
電層２３となるａ−８ｉ　：　ＨをＰ−ＣＶＤＩ：より
１３０００Ａ程度の厚さで着膜し、受光素子１１′の透
明電極２４となるＩＴＯをＤＣマグネトロンスパッタに
ヨリ６００八程度の厚さで着膜する。この時、それぞれ
の着膜の前にアルカリ洗浄を行う。

この後、受光素子１１′の透明電極２４の個別電極を形
成するために、ＩＴＯをフォトリソ工程とエツチング工
程でバターニングする。次に同一のレジストパターンに
より光導電層２３のａ−８ｉ：Ｈをドライエツチングに
よりバターニングする。ここで金属電極２２のクロム（
Ｃｒ　２）層は、ａ−Ｓｔ：Ｈのドライエツチング時に
ストッパとしての役割を果たし、バターニングされずに
残ることになる。このドライエツチング時において、光
導電層２３のａ−３ｉ：Ｈ層には、サイドエッチが大き
く入るため、レジストを剥離する前に再度ＩＴＯのエツ
チングを行う。すると、ＩＴＯの周辺裏側からさらにエ
ツチングされて光導電層２３のａ−５ｉ：Ｈ層と同じサ
イズのＩＴＯが形成される。

上記のａ−３ｉ二Ｈ膜をＰ−ＣＶＤで形成する条件は、
基板温度が１７０〜２５０℃で、ＳｉＨ□のガス圧力が
０　、　３〜０　、　７　Ｔｏｒｒで、Ｓ　ｉ　Ｈ。

ガス流量が１５０〜３００ｓｅｃｍで、ＲＦパワーが１
００〜２００Ｗである。

また、上記のＩＴＯをＤＣスパッタで形成する条件は、
基板温度が室温で、Ａｒと０２のガス圧力が１．　５Ｘ
１０−’　Ｔｏｒｒで、Ａｒガス流量が１００〜１５０
ｓｃＣ１で、０２　ガス流量が１〜２　ｓｅｃｍで、Ｄ
Ｃパワーが２００〜４００Ｗである。

次に、受光素子］−１′の金属電極２２のクロム層とＴ
ＰＴのドレイン電極４１とソース電極４２のクロム層と
なるＣｒ２をフォトリソ工程とエツチング工程でバター
ニングし、同一レジストパターンを用いて受光素子１１
′の金属電極２２のクロム層の下層となるｎ中型のａ−
３ｉ：Ｈ層とＴＰＴのオーミックコンタクト層２８のｎ
中型のａ−５ｉ：Ｈ層をエツチングする。

次に、ＴＰＴのゲート絶縁層２６のパターンを形成する
ために、ｂ−５ｉＮｘをフォトリソエツチング工程によ
りバターニングする。そして、イメージセンサを覆うよ
うに絶縁層のポリイミドを１１５０ＯＡ程度の厚さで塗
布し、プリベークを行って、各コンタクト部分を形成す
るためにフォトリソエツチング工程を行い、再度ベーキ
ングする。これにより、受光素子】１′においては金属
電極２２に電源を供給するコンタクト部分と透明電極２
４から電荷を取り出す部分、ＴＰＴにおいては受光素子
１１′で生じた電荷を転送する配線３０ａが接続するコ
ンタクト部分と信号線へと電荷を導き出すコンタクト部
分、配線群１３においてグランド線４３がアースに接続
する配線４４へと接続するコンタクト部分とが形成され
る。この後に、コンタクト部分等に残ったポリイミドを
完全に除去するために、０．でプラズマにさらすＤｅｓ
ｃｕｍを行う。

次に、アルミニウム（ＡＩ）をＤＣマグネトロンスパッ
タによりイメージセンサ全体を覆うように１５００ＯＡ
程度の厚さで着膜し、所望のパターンを得るためにフォ
トリソエツチング工程でパターニングする。これにより
、受光素子１１″においては、共通電極の金属電極２２
に電源を供給する配線部分と、透明電極２４から電荷を
取り出し、ＴＦＴのドレイン電極４１の引き出し部４１
′に接続する配線３０ａ部分と、配線群］３においては
、ＴＰＴのソース電極４２に接続するような構成の共通
信号線１４のパターンと、グランド線４３のパターンと
、ダミー線４５のパターンとが形成される。

最後に、パシベーション層（図示せず）となるポリイミ
ドを塗布し、プリベークを行った後にフォトリソエツチ
ング工程でバターニングを行い、さらにベーキングして
パシベーション層を形成する。この後、Ｄｅｓｃｕｓを
行い、不要に残っているポリイミドを取り除く。

その後、駆動用ＩＣ１５ａ、１５ｂ、それにダミー用ゲ
ートパルス発生回路４７及びダミー用リセット回路４８
等を実装し、ワイヤボンディング、組み立てが為され、
イメージセンサが完成する。

上記共通信号線１４は、ＴＰＴのソース電極４２に接続
する構成で、受光素子アレイ１１又は受光素子アレイ列
を蛇行するパターンにて全体をアルミニウム（Ａ１）で
形成しているため、共通信号線１４全体の抵抗値を下げ
ることが可能となっている。

次に、本発明に係る一実施例のイメージセンサの駆動方
法について説明する。

受光素子アレイ１１上に配置された原稿（図示せず）に
光源（図示せず）からの光が照射されると、その反射光
が受光素子（フォトダイオードＰ）に照射し、原稿の濃
淡に応じた電荷を発生させ、受光素子１１′の寄生容量
等に蓄積される。ゲートパルス発生回路（図示せず）か
らゲート信号線Ｇｉを経由して伝達されたゲートパルス
φＧに基づき薄膜トランジスタＴがオンの状態になると
、フォトダイオードＰと共通信号線１４側を接続して受
光素子１１′の寄生容量等に蓄積された電荷を配線群１
３における共通信号線１４の配線容量に転送蓄積される
。

そして交互に、駆動用ＩＣ１５ａにて偶数ブロックの受
光素子１１″から共通信号線１４に転送された電荷を出
力し、駆動用ＩＣ１５ｂにて奇数ブロックの受光素子１
１′から共通信号線１４に転送された電荷を出力するよ
うに制御して、そして駆動用ＩＣ１５ａの出力線ＣＯＭ
Ｉと駆動用■Ｃ１５ｂの出力線Ｃ０Ｍ２とを結合して、
出力線ＣＯＭから各ブロック毎に時系列に出力するよう
になっている。

ここで、ダミー配線４５の具体的動作について、第６図
及び第７図を使って説明する。

第６図は、各ブロックに対してゲート信号線Ｇから与え
られるゲートパルスの波形及びダミー駆動部４６の薄膜
トランジスタのゲート電極に与えられるゲートパルスの
波形を表した図である。

受光素子アレイ１１内のブロックへ与えられるゲートパ
ルスは、ゲート信号線Ｇｌ〜ＧＮの順に一つ（ｒ））ｆ
−トハルス発生回路からゲートパルスφＧ１〜φＧｎと
して与えられるが、ダミー駆動部４６の薄膜トランジス
タのゲート電極に与えられるゲートパルスは、全てのゲ
ート信号１１ＧＩ−ＧＮに同期するタイミングで、ダミ
ー用ゲートパルス発生回路４７からダミー駆動部４６に
接続するゲト信号線ＧＣＯＨに与えられるものである。

このように、ダミー用ゲートパルス発生回路４７からゲ
ートパルスが与えられることにより、ダミー配線４５の
電圧波形Ｄ　ＣＯＮが信号線１′〜ｎ′の電圧波形Ｄ１
〜Ｄｎに同期したものとなる。

この共通信号線の電圧波形とダミー配線の電圧波形を表
した図が第７図である。

共通信号線の電圧波形Ｄ１〜Ｄｎは、ゲート信号線から
のゲートパルスにより瞬間的に電位が上昇し、受光素子
側に電荷が蓄積されていれば電荷転送が為されて、更に
電位が上昇し、この後共通信号線の電位を読み取って、
リセットされ、次のゲート信号線からゲートパルスが与
えられて、同様の動作が繰り返すされ、第７図に示す電
圧波形が形成される。但し、ダミーのフォトダイオード
では受光しないため、ダミー配線の電圧波形ＤＣＯＨに
おいては、ケートパルスの強い電圧によって瞬間的に電
位が上昇するフィードスルーの影響が現れるのみで、電
荷転送による電位上昇は現れない。

これにより、ダミー配線４５に信号線と同様のフィード
スルーによる電位変化を発生させることができるので、
受光素子アレイ１］から最も遠く外側に配置された信号
線にも、配線群１３の内部の信号線と同様の電気的環境
を形成できる。

本実施例によれば、複数の受光素子１１″を１ブロック
とし、ブロック内の各受光素子１１′に接続する薄膜ト
ランジスタのソース電極４２と隣接するブロック内の各
受光素子１１″に接続する薄膜トランジスタのソース電
極４２との間の共通信号線１４の配線が、ブロック内の
薄膜トランジスタのソース電極４２と隣接するブロック
内の薄膜トランジスタのソース電極４２との距離の近い
順に接続し、更にブロック内の薄膜トランジスタのソー
ス電極４２と隣接するブロック内の薄膜トランジスタの
ソース電極４２との間の共通信号線１４の配線がブロッ
ク単位に受光素子アレイ１１の主走査方向に対して交互
に配線を配置するようにし、接続した共通信号線１４は
短い方の配線を受光素子アレイ１１側に順に配置し、共
通信号線１４の間にグランド線４３を設け、受光素子ア
レイ］１から最も遠く外側に配置された信号線（信号線
１′又は信号線ｎ’）の外側にグランド線４３を設け、
該グランド線４３の外側に信号線に発生する電圧波形に
同期して同極性の電圧波形を発生させるダミー配線４５
を設け、更にダミー配線４５の外側にグランド線４３を
設けるように１７でいるので、信号線同士が交差するこ
とがなく、そして並行に配置された共通信号線１４間に
設けられたグランド線４３が共通信号線１４間のクロス
トークを防止し、また受光素子アレイ１１から最も遠く
外側に配置された信号線の更に外側に設けられたグラン
ド線４３とダミー配線４５とその外側のグランド線４３
によって、一番外側の信号線に内側の信号線と同様の電
気的環境が形成されることになり、配線群１３における
共通信号線１４の配線容量に蓄積された電荷を正確に読
ろ出すことができ、イメージセンサの階調の再現性を向
上させる効果がある。

また、共通信号線１４間にグランド線４３を配置するこ
とで、小さな面積で負荷容量の形成ができ、イメージセ
ンサの小型化が図れる効果がある。

更に、本実施例では、一般の信号線がゲートパルスによ
って瞬間的に電位が上昇するフィードスルー現象をこの
ダミー線４５にも起るように電位を変動させることで、
受光素子アレイ１１から最も遠くに配置された信号線に
対しても、配線群］−３の内側の信号線と同じ電気的環
境を形成することができるため、電位の出力のばらつき
がなくなる効果がある。

（発明の効果） 請求項１記載の発明によれば、ＴＰＴ駆動型のイメージ
センサにおいて、受光素子アレイの主走査方向に対して
両側に配線構造を設けることとし、そして受光素子アレ
イ内の複数の受光素子を分割して１ブロックとし、受光
素子アレイにおけるブロック内の受光素子にそれぞれ接
続するスイッチング素子と隣接するブロック内のスイッ
チング素子とを接続する信号線の配線は前記ブロック内
のスイッチング素子と隣接するブロック内のスイッチン
グ素子との距離の近い順に接続し、更にブロック内のス
イッチング素子と隣接するブロック内のスイッチング素
子とを接続する信号線の配線の接続はブロック単位に受
光素子アレイの主走査方向に対して交互に配線を配置す
るようにし、接続した信号線は短い方の配線を受光素子
アレイ側に順に配置し、そして信号線の間に一定電位の
配線を設け、受光素子アレイから最も遠く外側に配置さ
れた信号線の更に外側に一定電位の配線を設け、該一定
電位の配線の外側に信号線の電圧波形に同期して同極性
の電圧波形を発生させるダミー配線を設けるようにして
いるので、信号線同士が交差することがなく、そして並
行に配置された信号線間に設けられた一定電位の配線が
信号線間のクロストークを防止し、また受光素子アレイ
から最も遠く外側に配置された信号線の更に外側に設け
られた一定電位の配線とダミー配線によって、一番外側
の信号線に内側の信号線と同様の電気的環境が形成され
ることになり、信号線の容量に蓄積された電荷を正確に
読み出すことができ、イメージセンサの階調の再現性を
向上させる効果がある。

請求項２記載の発明によれば、ＴＰＴ駆動型のイメージ
センサにおいて、受光素子アレイの主走査方向に対して
両側に配線構造を設けることとし、そして受光素子アレ
イ内の複数の受光素子を分割して１ブロックとし、受光
素子アレイにおけるブロック内の受光素子にそれぞれ接
続するスイッチング素子と隣接するブロック内のスイッ
チング素子とを接続する信号線の配線は前記ブロック内
のスイッチング素子と隣接するブロック内のスイッチン
グ素子との距離の近い順に接続し、更にブロック内のス
イッチング素子と隣接するブロック内のスイッチング素
子とを接続する信号線の配線の接続はブロック単位に受
光素子アレイの主走査方向に対して交互に配線を配置す
るようにし、接続した信号線は短い方の配線を受光素子
アレイ側に順に配置し、そして信号線の間に一定電位の
配線を設け、受光素子アレイから最も遠く外側に配置さ
れた信号線の更に外側に一定電位の配線を設け、該一定
電位の配線の外側に信号線の電圧波形に同期して同極性
の電圧波形を発生させるダミー配線を設け、更にダミー
配線の外側に一定電位の配線を設けるようにしているの
で、信号線同士が交差することがなく、そして並行に配
置された信号線間に設けられた一定電位の配線が信号線
間のクロストークを防止し、また受光素子アレイから最
も遠く外側に配置された信号線の更に外側に設けられた
一定電位の配線とダミー配線とその外側の一定電位の配
線によって、一番外側の信号線に内側の信号線と同様の
電気的環境が形成されることになり、信号線の容量に蓄
積された電荷を正確に読み出すことができ、イメージセ
ンサの階調の再現性を向上させる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例に係るイメージセンサの等価
回路図、第２図は本発明の一実施例に係るイメージセン
サの受光素子、電荷転送部と配線群の一部の平面説明図
、第３図は第２図のＡ−Ａ′部分の断面説明図、第４図
は第２図のＢ−Ｂ’線部分断面説明図、第５図は本発明
の一実施例に係るイメージセンサの配線群の概略図、第
６図は本実施例のゲートパルス波形及びダミー駆動部に
与えられるゲートパルス波形を表した図、第７図は本実
施例の信号線の電圧波形及びダミー配線の電圧波形を表
した図、第８図は従来のイメージセンサの等価回路図、
第９図は従来の多層配線構造の平面説明図、第１０図は
第９図のｃ−ｃ’線部分断面説明図である。 １１．５１・・・・・・受光素子アレイ１２．５２・・
・・・・電荷転送部 １３・・・・・・・・・配線群 １４．５４・・・・・・共通信号線 １５．５５・・・・・・駆動用ＩＣ １７，５７・・・・・・出力線 ２１・・・・・・・・・基板 ２２・・・・・・・・・金属電極 ２３・・・・・・・・・光導電層 ２４・・・・・・・・・透明電極 ２５・・・・・・・・・ゲート電極 ２６・・・・・・・・・絶縁層 ２７・・・・・・・・・半導体活性層 ２８・・・・・・・・・オーミックコンタクト層２９・
・・・・・・・・トップ絶縁層 ３０・・・・・・・・・アルミニウム層３１・・・・・
・・・・下層信号線 ３２・・・・・・・・・上層信号線 ３３・・・・・・・・・絶縁層 ３４・・・・・・・・・コンタクトホール４１・・・・
・・・・・ドレイン電極 ４２・・・・・・・・・ソース電極 ４３・・・・・・・・・グランド線 ４４・・・・・・・・・アース接続の配線４５・・・・
・・・・・ダミー配線 ４６・・・・・・・・・ダミー駆動部 ４７・・・・・・・・・ダミー用ゲ トパルス発生回路 ４８・・・・・・・・・ダミ 用リセット回路 ５３・・・・・・・・・多層配線

Claims (2)

【特許請求の範囲】
1. （１）複数の受光素子を１ブロックとして複数ブロック
   を主走査方向にライン状に配列して成る受光素子アレイ
   と、前記受光素子で発生した電荷をブロック毎に転送す
   る前記複数の受光素子にそれぞれ接続する複数のスイッ
   チング素子と、前記電荷を画像信号として出力する駆動
   用ＩＣとを有するイメージセンサにおいて、 前記受光素子アレイにおけるブロック内のスイッチング
   素子と隣接するブロック内のスイッチング素子とをそれ
   ぞれ距離の近い順に配線で接続して信号線とし、前記受
   光素子アレイにおけるブロック内のスイッチング素子か
   ら隣接する両方のブロック内のスイッチング素子への信
   号線の配線は前記受光素子アレイの主走査方向に対して
   互いに反対側に位置するように接続し、前記接続された
   信号線の長さの短い順に前記信号線を前記受光素子アレ
   イに近い順で配置し、前記信号線と隣接する信号線の間
   に一定電位の配線を設け、前記受光素子アレイから最も
   外側に配置された前記信号線の外側に一定電位の配線を
   設け、前記受光素子アレイから最も外側に設けられた一
   定電位の前記配線の更に外側に前記信号線の電圧波形に
   同期して同極性の電圧波形を発生させるダミー配線を設
   けたことを特徴とするイメージセンサ。
2. （２）複数の受光素子を１ブロックとして複数ブロック
   を主走査方向にライン状に配列して成る受光素子アレイ
   と、前記受光素子で発生した電荷をブロック毎に転送す
   る前記複数の受光素子にそれぞれ接続する複数のスイッ
   チング素子と、前記電荷を画像信号として出力する駆動
   用ＩＣとを有するイメージセンサにおいて、 前記受光素子アレイにおけるブロック内のスイッチング
   素子と隣接するブロック内のスイッチング素子とをそれ
   ぞれ距離の近い順に配線で接続して信号線とし、前記受
   光素子アレイにおけるブロック内のスイッチング素子か
   ら隣接する両方のブロック内のスイッチング素子への信
   号線の配線は前記受光素子アレイの主走査方向に対して
   互いに反対側に位置するように接続し、前記接続された
   信号線の長さの短い順に前記信号線を前記受光素子アレ
   イに近い順で配置し、前記信号線と隣接する信号線の間
   に一定電位の配線を設け、前記受光素子アレイから最も
   外側に配置された前記信号線の外側に一定電位の配線を
   設け、前記受光素子アレイから最も外側に設けられた一
   定電位の前記配線の更に外側に前記信号線の電圧波形に
   同期して同極性の電圧波形を発生させるダミー配線を設
   け、前記ダミー配線の更に外側に一定電位の配線を設け
   たことを特徴とするイメージセンサ。