KR20000000878A - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR20000000878A
KR20000000878A KR1019980020793A KR19980020793A KR20000000878A KR 20000000878 A KR20000000878 A KR 20000000878A KR 1019980020793 A KR1019980020793 A KR 1019980020793A KR 19980020793 A KR19980020793 A KR 19980020793A KR 20000000878 A KR20000000878 A KR 20000000878A
Authority
KR
South Korea
Prior art keywords
dummy
pixel
thin film
film transistor
gate
Prior art date
Application number
KR1019980020793A
Other languages
English (en)
Inventor
남효학
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR1019980020793A priority Critical patent/KR20000000878A/ko
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to JP29255998A priority patent/JP4516638B2/ja
Priority to US09/172,130 priority patent/US6587160B2/en
Priority to TW087117152A priority patent/TW440736B/zh
Publication of KR20000000878A publication Critical patent/KR20000000878A/ko
Priority to US10/465,883 priority patent/US7139044B2/en
Priority to US11/558,170 priority patent/US7710506B2/en
Priority to JP2009165766A priority patent/JP5043072B2/ja
Priority to US12/728,138 priority patent/US7986379B2/en
Priority to JP2011242401A priority patent/JP5307875B2/ja
Priority to JP2013112458A priority patent/JP5613291B2/ja
Priority to JP2013112459A priority patent/JP5555795B2/ja
Priority to JP2013112457A priority patent/JP5555794B2/ja

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

다수의 게이트선이 형성되어 있고, 이들과 교차하여 행렬 모양의 화소를 정의하는 다수의 데이터선이 형성되어 있다. 각각의 화소에는 게이트선과 연결되어 있는 게이트 전극, 데이터선과 연결되어 있는 소스 전극과, 그리고 화소 전극과 연결되어 있는 드레인 전극으로 이루어진 박막 트랜지스터가 형성되어 있다. 또한, 화소의 집합으로 이루어진 표시 영역의 밖에는 게이트선 또는 데이터선과 교차하여 더미 화소를 정의하는 더미 게이트선 및 더미 데이터선이 형성되어 있다. 더미 화소에는 게이트선, 데이터선, 더미 게이트선 또는 더미 데이터선과 연결되어 있는 더미 박막 트랜지스터가 형성되어 있다. 접촉이 시작되거나 끝날 때 크게 발생하는 정전기는 표시 영역 밖의 둘레에 있는 더미 화소의 더미 박막 트랜지스터로 먼저 유입되기 때문에 표시 영역의 박막 트랜지스터는 정전기로부터 보호된다. 이때, 파손된 더미 박막 트랜지스터에 의해 구동되는 더미 화소 전극은 정상적으로 구동되지 않더라도 두 기판 중 하나에 형성되어 있는 블랙 매트릭스로 가려져 있기 때문에 화소 불량으로 나타나지 않는다. 여기서, 더미 화소에 정전기가 잘 유입되도록 더미 박막 트랜지스터 채널의 폭과 넓이의 비는 박막 트랜지스터 채널의 폭과 넓이의 비보다 크거나 더미 화소에는 더미 박막 트랜지스터는 하나 이상으로 형성하는 것이 좋다.

Description

액정 표시 장치
본 발명은 액정 표시 장치에 관한 것이다.
일반적으로 액정 표시 장치는 전극이 형성되어 있는 두 장의 기판 사이에 액정을 주입하고, 전극에 가하는 전압의 세기를 조절하여 광 투과량을 조절하는 구조로 되어 있다.
이러한 액정 표시 장치에는 도 1에서 보는 바와 같이 서로 교차하여 n×m 행렬 형태의 단위 화소를 정의하는 n개의 게이트선(2)과 m개의 데이터선(6)이 형성되어 있다. 여기서, 화소에는 표시 동작을 하는 화소 전극이 형성되어 있으며, 이러한 화소 전극(도시하지 않음)은 게이트선(2)과 데이터선(6)은 박막 트랜지스터(도시하지 않음) 등의 스위칭 소자를 통하여 연결되어 있다. 이때, 박막 트랜지스터는 게이트선(2)을 경유하여 인가되는 주사 신호에 통하여 데이터선(6)을 경유하여 전달되는 화상 신호를 제어한다.
이러한 단위 화소에 대하여 도 2를 참조하여 상세하게 설명하면 다음과 같다.
도 2에서 보는 바와 같이, 각각의 단위 화소(P)에는 가로 방향의 게이트선(2)과 연결되어 있는 게이트 전극(21), 세로 방향의 데이터선(6)과 연결되어 있는 소스 전극(61) 및 화소 영역(P)의 화소 전극(8)과 연결되어 있는 드레인 전극(62)으로 이루어진 박막 트랜지스터(TFT)가 형성되어 있다. 또한, 각각의 단위 화소(P)에는 일단은 화소 전극(8)이며 타단은 공통 전극(9)으로 이루어진 액정 축전기(CCL)와 일단은 화소 전극(8)이며, 타단은 유지 전극(11)으로 이루어진 유지 축전기(CST)가 형성되어 있다.
이러한 액정 표시 장치에서는 각각의 화소(P)에 형성되어 있는 박막 트랜지스터(TFT)에 의해 m×n개의 화소에 형성되어 있는 화소 전극(8)이 구동되어 화상을 표시하며, 화상이 표시되지 않는 부분은 블랙 매트릭스에 의해 가려져 있다.
그러나, 이러한 액정 표시 장치의 제조 방법에서는 마찰 또는 제조 환경에 의해서 정전기가 발생하고, 이러한 정전기는 게이트선(2) 또는 데이터선(6)을 통하여 박막 트랜지스터(TFT)를 파손시키게 된다. 이때, 파손된 박막 트랜지스터(TFT)는 화소 전극을 구동할 수 없으며, 이는 화소 불량으로 나타난다. 이러한 정전기는 특히 각종 공정에서 접촉이 시작되거나 끝날 때 크게 나타나는데, 이로 인하여 첫 번째 행 또는 열, m번째 행 또는 n번째 열의 화소에서 정전기에 의한 박막 트랜지스터의 특성 열화(도 3 참조)가 자주 나타나는 문제점이 있다.
본 발명에 과제는 이러한 문제점을 해결하기 위한 것으로서, 액정 표시 장치에서 정전기에 의한 화소 불량을 최소화하는 것이다.
도 1은 종래의 기술에 따른 액정 표시 장치의 구조를 개략적으로 도시한 도면이고,
도 2는 도 1에서 단위 화소의 구조를 도시한 회로도이고,
도 3은 정상적인 박막 트랜지스터와 파손된 박막 트랜지스터의 특성을 도시한 그래프이고,
도 4는 본 발명에 따른 액정 표시 장치의 구조를 개략적으로 도시한 회로도이고,
도 5는 도 4에서 단위 화소의 구조를 도시한 개략적으로 도시한 배치도이고,
도 6은 도 5에서 VI-VI 선을 따라 도시한 단면도이고,
도 7은 도 4에서 제1 실시예에 따른 더미 화소의 구조를 개략적으로 도시한 배치도이고,
도 8은 도 4에서 제2 실시예에 따른 더미 화소의 구조를 개략적으로 도시한 배치도이다.
이러한 과제를 해결하기 위한 본 발명에 따른 액정 표시 장치에는 화상을 표시하는 화소의 집합으로 이루어진 표시 영역밖에 게이트선 또는 데이터선과 교차하여 다수의 더미 화소를 정의하는 더미 배선이 형성되어 있으며, 다수의 더미 화소에는 더미 배선과 연결되어 있는 더미 박막 트랜지스터가 형성되어 있다.
이때, 더미 박막 트랜지스터의 채널의 폭과 길이의 비는 표시 영역의 화소에 형성되어 있는 박막 트랜지스터의 채널의 폭과 길이의 비보다 크거나, 더미 화소에는 하나 이상의 더미 박막 트랜지스터를 형성되어 있다.
그러므로, 정전기가 발생하면 더미 박막 트랜지스터를 통하여 정전기가 방전된다.
여기서, 더미 화소에는 박막 트랜지스터와 연결되어 있는 더미 화소 전극이 더 형성되어 있으며, 이러한 더미 화소는 두 기판 중에 한 기판에 형성되어 있는 블랙 매트릭스에 의해 가려진다.
그러면, 첨부한 도면을 참고로 하여 본 발명에 따른 액정 표시 장치의 실시예를 본 발명이 속하는 기술 분야에서 통상의 기술을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.
도 4는 본 발명에 따른 액정 표시 장치의 구조를 개략적으로 도시한 회로도이다.
다수의 게이트선(G1, G2, G3 ……, G(n-1),Gn)이 가로 방향으로 형성되어 있고, 이들과 교차하여 행렬 모양의 화소(P)를 정의하는 다수의 데이터선(D1, D2, ……, Dm)이 세로 방향으로 형성되어 있다. 여기서, 화소(P)의 집합은 표시 영역(A)이며 도면에는 굵은 선으로 둘러싸인 부분이다. 각각의 화소(P)에는 스위칭 소자이며, 게이트 단자는 게이트선(G1, G2, ……, G(n-3), G(n-2), G(n-1),Gn)과, 드레인 단자는 데이터선(D1, D2, ……, Dm)과, 그리고 소스 단자는 액정 커패시터(CLC)와 연결되어 있는 박막 트랜지스터(TFT)가 형성되어 있다. 또한, 각각의 화소(P)에는 일측 단자가 박막 트랜지스터(TFT)의 소스 단자와 연결되어 있고 타측 단자는 전단의 게이트선(G1, G2, ……, G(n-3), G(n-2), G(n-1))과 연결되어 있는 유지 용량용 커패시터(CST)가 형성되어 있다. 여기서, 첫 번째 화소 열에 형성되어 있는 유지 용량용 전극(CST)의 타측 단자는 첫 번째 게이트선(G1) 위에 형성되어 있는 0번 게이트선(G0)과 연결되어 있다.
또한, 표시 영역(A)의 상부 및 하부에는 게이트선(G1, G2, ……, G(n-3), G(n-2), G(n-1), Gn)과 평행한 더미 게이트선(DG)이 형성되어 있으며, 표시 영역(A)의 우측 및 좌측에는 데이터선(D1, D2, ……, Dm)과 평행한 더미 데이터선(DD)이 형성되어 있다. 여기에서는 더미 게이트선(DG)과 더미 데이터선(DD)이 하나씩 형성되어 있지만 다수로 형성할 수도 있다. 또한, 게이트선(G1, G2, ……, G(n-3), G(n-2), G(n-1), Gn) 또는 데이터선(D1, D2, ……, Dm)과 더미 게이트선(DG) 또는 더미 데이터선(DD)의 교차로 정의되는 더미 화소(DP)에는 표시 영역(A)의 화소(P)와 유사하게 더미 박막 트랜지스터(DTFT), 액정 커패시터(DCLC) 및 유지 용량용 커패시터(DCST)가 형성되어 있다.
이러한 본 발명에 따른 액정 표시 장치에서 실제로 화상으로 표시되는 부분은 도 4에서 굵은 선으로 둘러싸인 부분으로 표시 영역(A)이며, 나머지 부분은 도 4에서 빗금친 부분으로 블랙 매트릭스(B)로 가려져 있다.
본 발명에 따른 액정 표시 장치에서는, 각종 공정에서 접촉이 시작되거나 끝날 때 크게 발생하는 정전기는 표시 영역(A)의 둘레에 더미 화소(DP)를 정의하는 더미 게이트선(DG) 및 더미 데이터선(DD)을 통하여 먼저 유입되기 때문에, 정전기에 의한 특성 열화는 더미 화소(DP)에 형성되어 있는 더미 박막 트랜지스터(DTFT)에서 먼저 발생하게 된다. 따라서, 표시 영역(A)에 형성되어 있으며, 게이트선(G1, G2, ……, G(n-3), G(n-2), G(n-1), Gn) 및 데이터선(D1, D2, ……, Dm)과 연결되어 있는 박막 트랜지스터(TFT)가 정전기로 인하여 파손되는 것을 방지할 수 있다. 또한, 파손된 더미 박막 트랜지스터(DTFT)에 의해 구동되는 더미 화소(DP)는 표시 영역(A)의 화소(P)처럼 정상적으로 구동되지 않더라도 블랙 매트릭스(B)로 가려져 있기 때문에 화소 불량으로 나타나지 않는다.
이때, 표시 영역(A) 밖의 더미 화소(DP)에 정전기가 잘 유입되도록 더미 박막 트랜지스터(DTFT)의 구조를 변경하는 것이 좋다. 여기서, 더미 박막 트랜지스터(DTFT) 채널의 폭과 넓이의 비는 박막 트랜지스터(TFT) 채널의 폭과 넓이의 비보다 큰 것이 바람직하며, 더미 화소(DP)의 더미 박막 트랜지스터(DTFT)는 하나 이상으로 형성할 수도 있다.
그러면 도면을 참조하여 본 발명에 따른 액정 표시 장치에서 단위 화소 및 더미 화소에 대한 구조에 대하여 상세하게 설명하기로 한다.
우선, 단위 화소에 구조를 설명하면 다음과 같다.
도 5는 도 4에서 단위 화소의 구조를 도시한 개략적으로 도시한 배치도이고, 도 6은 도 5에서 VI-VI 선을 따라 도시한 단면도이다.
도 5 및 도 6에서 보는 바와 같이, 제1 기판(100) 위에 가로 방향으로 형성되어 있는 게이트선(200) 및 게이트선(200)의 일부인 게이트 전극(210)을 포함하는 게이트 패턴이 형성되어 있다.
게이트 패턴(200, 210) 위에는 게이트 절연층(300)이 형성되어 있으며, 게이트 전극(210) 상부의 게이트 절연층(300) 위에는 수소화된 비정질 실리콘(a-Si:H)층(400) 및 n+ 불순물로 고농도로 도핑된 수소화된 비정질 실리콘층(510, 520)이 게이트 전극(210)의 양쪽에 형성되어 있다.
게이트 절연층(300) 위에는 또한 세로로 게이트선(200)과 교차하여 화소 영역(P)을 정의하는 데이터선(600)이 형성되어 있으며, 데이터선(600)의 분지인 소스 전극(610)이 한 쪽 도핑된 비정질 실리콘층(510) 위에 형성되어 있으며, 소스 전극(610)의 맞은 편에 위치한 도핑된 비정질 실리콘층(520) 위에는 각각 드레인 전극(620)이 형성되어 있다.
여기서, 소스 및 드레인 전극(610, 620)의 폭(W)은 반도체층이 되는 비정질 실리콘층(400)에 형성되는 채널의 폭이며 소스 전극(610)과 드레인 전극(620) 사이의 거리(L)는 채널의 길이가 된다.
데이터 패턴(600, 610, 620) 및 이 데이터 패턴으로 가려지지 않은 비정질 실리콘층(400) 위에는 보호막(700)이 형성되어 있으며, 이 보호막(700)에는 드레인 전극(620)을 노출시키는 접촉 구멍(710)이 형성되어 있다.
보호막(700) 위에는 접촉 구멍(710)을 통하여 드레인 전극(620)과 연결되어 있으며 ITO막으로 만들어진 화소 전극(800)이 형성되어 있다. 이때, 화소 전극(800)의 일부는 이웃하는 게이트선(200)의 일부와 중첩되어 있다.
또한, 제1 기판(100)의 전면 위에는 보호막(700)을 덮는 배향막(900)이 형성되어 있다.
한편, 제1 기판(100)과 마주하는 면의 제2 기판(102) 위에는 화소 영역(P)에 개구부를 가지는 블랙 매트릭스(202)가 형성되어 있으며, 화소 영역(P)에는 가장자리 부분이 블랙 매트릭스(202)와 중첩되어 있는 컬러 필터(402)가 형성되어 있다. 또한, 컬러 필터(402) 및 블랙 매트릭스(202) 위에는 투명 도전막으로 이루어진 공통 전극(802) 및 배향막(902)이 차례로 형성되어 있다.
이러한 본 발명에 따른 액정 표시 장치에서는 블랙 매트릭스(202)가 제2 기판(102)에 형성되어 있지만 제1 기판(100)에 형성할 수도 있다.
다음은 더미 화소에 대한 구조에 대하여 설명하기로 한다. 도 4에서 보는 바와 같이, 더미 화소(DP)는 게이트선과 더미 데이터선, 더미 게이트선과 데이터선 또는 더미 게이트선과 더미 데이터선이 교차하여 정의될 수 있지만, 여기서는 더미 게이트선과 더미 데이터선을 통하여 정의되는 더미 화소에 대하여 설명하기로 한다. 또한, 이러한 더미 화소(DP)는 도 4에서 보는 바와 같이, 블랙 매트릭스에 가려져 있기 때문에 이에 대한 상세한 설명은 생략하기로 한다.
도 7은 도 4에서 제1 실시예에 따른 더미 화소의 구조를 개략적으로 도시한 배치도이다.
도 7에서 보는 바와 같이, 대부분의 더미 화소(DP)의 구조는 도 5도시한 단위 화소(P)의 구조와 유사하다.
하지만, 가로 방향으로 형성되어 있는 배선 패턴은 더미 게이트 패턴(20, 21)이고, 세로 방향으로 형성되어 있는 패턴은 더미 데이터 패턴(60, 61, 62)이며, 더미 반도체층도 더미 비정질 실리콘층(40)이며, 더미 화소 영역(DP)에는 더미 화소 전극(80)이 형성되어 있다.
여기서, 더미 소스 및 드레인 전극(61, 62)의 폭(DW)은 화소 영역(P)에 형성되어 있는 소스 및 드레인 전극(610, 620)의 폭(W)과 다르며, 더미 소스 전극(61)과 더미 드레인 전극(62) 사이의 거리(DL)는 화소 영역(P)의 소스 전극(610)과 드레인 전극(620) 사이의 거리(L)와 다르다 (도 5 및 도 6 참조). 이때, 앞에서 설명한 바와 같이, 정전기가 더미 화소에 쉽게 유입되도록 하기 위해서는 DW와 DL의 비는 W와 L의 비보다 크며, 두 배이상 큰 것이 바람직하다.
또한, 앞에서 설명한 바와 같이, 더미 화소의 더미 박막 트랜지스터는 하나 이상 형성할 수도 있다. 이에 대하여 상세하게 설명하기로 한다.
도 8은 도 4에서 제2 실시예에 따른 더미 화소의 구조를 개략적으로 도시한 배치도이다.
도 8에서 보는 바와 같이, 대부분의 구조는 도 7의 구조와 유사하나, 더미 게이트선(20)과 연결되어 있는 더미 게이트 전극(21)이 길게 연장되어 있다. 또한, 더미 데이터선(60)에는 3개의 더미 소스 전극(611, 612, 613)이 연결되어 있으며, 더미 소스 전극(611, 612, 613)과 마주하는 더미 드레인 전극(621, 622, 623)이 더미 접촉 구멍(711, 712, 713)을 통하여 각각 더미 화소 전극(80)과 연결되어 있다.
이때, 제1 더미 소스 및 드레인 전극(611, 621)의 폭(DW1)은 제2 더미 소스 및 드레인 전극(612, 622)의 폭(DW2)보다 작고, 제2 더미 소스 및 드레인 전극(612, 622)의 폭(DW2)은 제3 더미 소스 및 드레인 전극(613, 623)의 폭(DW3)보다 작다. 여기서, 더미 소스 전극(611, 612, 613)과 더미 드레인 전극(621, 622, 623) 사이의 거리(DL)는 모두 일정하지만 서로 다르게 형성할 수도 있다.
따라서, 본 발명에 따른 액정 표시 장치에서는 표시 영역밖에 더미 게이트선 및 더미 데이터선을 추가하여 표시 영역으로 유입되는 정전기를 방지할 수 있다. 특히, 더미 게이트선 및 더미 데이터선으로 정의되는 더미 화소에 형성되어 있는 더미 박막 트랜지스터의 구조를 변경하여 발생하는 정전기를 더미 화소로 빠르게 유입되도록 함으로써 표시 영역에 정전기에 의한 화소 불량을 제거할 수 있다.

Claims (7)

  1. 투명한 제1 절연 기판 위에 형성되어 있는 다수의 게이트선,
    상기 게이트선과 교차하여 화소 영역을 정의하는 다수의 데이터선,
    상기 화소 영역에 형성되어 있는 다수의 화소 전극,
    상기 화소 영역에 형성되어 있으며, 상기 게이트선, 상기 데이터선 및 상기 화소 전극과 각각 연결되어 있는 게이트 전극, 소스 전극 및 드레인 전극으로 이루어진 박막 트랜지스터,
    상기 화소 영역의 집합으로 이루어진 표시 영역밖에 형성되어 있으며, 상기 게이트선과 교차하여 더미 화소 영역을 정의하는 하나 또는 그 이상의 더미 데이터선,
    상기 표시 영역밖에 형성되어 있으며, 상기 데이터선 및 상기 더미 데이터선과 교차하여 더미 화소 영역을 정의하는 하나 또는 그 이상의 더미 게이트선,
    상기 더미 화소 영역에 형성되어 있는 더미 화소 전극,
    상기 더미 화소 영역에 형성되어 상기 게이트선, 상기 데이터선, 상기 더미 게이트선 또는 상기 더미 데이터선과 연결되어 있으며, 상기 박막 트랜지스터 채널의 폭과 길이의 비보다 큰 폭과 길이의 비를 가지는 더미 박막 트랜지스터,
    상기 제1 절연 기판과 마주하는 제2 기판을 포함하는 액정 표시 장치.
  2. 제1항에서,
    상기 제1 기판 또는 제2 기판 중 하나의 기판에 형성되어 있는 블랙 매트릭스를 더 포함하는 액정 표시 장치.
  3. 제2항에서,
    상기 더미 화소 전극은 상기 블랙 매트릭스에 의해 가려진 액정 표시 장치.
  4. 제1항에서,
    상기 더미 박막 트랜지스터 채널의 폭과 길이의 비는 상기 박막 트랜지스터 채널의 폭과 길이의 비보다 두 배이상 큰 액정 표시 장치.
  5. 투명한 절연 기판 위에 형성되어 있는 다수의 게이트선,
    상기 게이트선과 교차하여 화소 영역을 정의하는 다수의 데이터선,
    상기 화소 영역에 형성되어 있는 다수의 화소 전극,
    상기 화소 영역에 형성되어 있으며, 상기 게이트선, 상기 데이터선 및 상기 화소 전극과 각각 연결되어 있는 게이트 전극, 소스 전극 및 드레인 전극으로 이루어진 박막 트랜지스터,
    상기 화소 영역의 집합으로 이루어진 표시 영역밖에 형성되어 있으며, 상기 게이트선과 교차하여 더미 화소 영역을 정의하는 하나 또는 그 이상의 더미 데이터선,
    상기 표시 영역밖에 형성되어 있으며, 상기 데이터선 및 상기 더미 데이터선과 교차하여 더미 화소 영역을 정의하는 하나 또는 그 이상의 더미 게이트선,
    상기 더미 화소 영역에 형성되어 있는 더미 화소 전극,
    상기 게이트선, 상기 데이터선, 상기 더미 게이트선 또는 상기 더미 데이터선과 연결되어 있으며, 상기 더미 화소 영역에 하나 이상으로 형성되어 있는 더미 박막 트랜지스터를 포함하는 액정 표시 장치.
  6. 제5항에서,
    상기 하나 이상의 더미 박막 트랜지스터 채널은 서로 다른 폭과 채널의 비를 가지는 액정 표시 장치.
  7. 제5항에서,
    상기 하나 이상의 더미 박막 트랜지스터는 상기 화소 전극과 연결되어 있는 액정 표시 장치.
KR1019980020793A 1997-10-14 1998-06-05 액정 표시 장치 KR20000000878A (ko)

Priority Applications (12)

Application Number Priority Date Filing Date Title
KR1019980020793A KR20000000878A (ko) 1998-06-05 1998-06-05 액정 표시 장치
JP29255998A JP4516638B2 (ja) 1997-10-14 1998-10-14 液晶表示装置用基板、液晶表示装置及びその製造方法
US09/172,130 US6587160B2 (en) 1997-10-14 1998-10-14 Liquid crystal displays
TW087117152A TW440736B (en) 1997-10-14 1998-10-14 Liquid crystal displays and manufacturing methods thereof
US10/465,883 US7139044B2 (en) 1997-10-14 2003-06-20 Thin film transistor array panel
US11/558,170 US7710506B2 (en) 1997-10-14 2006-11-09 Thin film transistor array panel
JP2009165766A JP5043072B2 (ja) 1997-10-14 2009-07-14 液晶表示装置用基板、液晶表示装置及びその製造方法
US12/728,138 US7986379B2 (en) 1997-10-14 2010-03-19 Thin film transistor array panel
JP2011242401A JP5307875B2 (ja) 1997-10-14 2011-11-04 液晶表示装置用基板、液晶表示装置及びその製造方法
JP2013112458A JP5613291B2 (ja) 1997-10-14 2013-05-29 液晶表示装置用基板、液晶表示装置及びその製造方法
JP2013112459A JP5555795B2 (ja) 1997-10-14 2013-05-29 液晶表示装置用基板、液晶表示装置及びその製造方法
JP2013112457A JP5555794B2 (ja) 1997-10-14 2013-05-29 液晶表示装置用基板、液晶表示装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980020793A KR20000000878A (ko) 1998-06-05 1998-06-05 액정 표시 장치

Publications (1)

Publication Number Publication Date
KR20000000878A true KR20000000878A (ko) 2000-01-15

Family

ID=19538412

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980020793A KR20000000878A (ko) 1997-10-14 1998-06-05 액정 표시 장치

Country Status (1)

Country Link
KR (1) KR20000000878A (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100767367B1 (ko) * 2001-08-21 2007-10-17 삼성전자주식회사 액정 표시 장치
KR100806892B1 (ko) * 2001-07-16 2008-02-22 삼성전자주식회사 박막 트랜지스터 기판
KR100862871B1 (ko) * 2002-10-15 2008-10-09 엘지디스플레이 주식회사 횡전계 방식의 액정표시장치
US7511793B2 (en) 2001-07-18 2009-03-31 Samsung Electronics Co., Ltd. Liquid crystal display having additional signal lines to define additional pixel regions
KR100940574B1 (ko) * 2003-05-15 2010-02-03 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR100959782B1 (ko) * 2003-02-07 2010-05-27 삼성전자주식회사 모니터링 픽셀 및 이의 제조 방법
KR101004412B1 (ko) * 2003-12-24 2010-12-28 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR20130142057A (ko) * 2012-06-18 2013-12-27 삼성디스플레이 주식회사 유기발광 표시장치
KR20170077917A (ko) * 2015-12-28 2017-07-07 엘지디스플레이 주식회사 정전기 보호용 더미 화소를 구비한 평판 표시장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05142578A (ja) * 1991-11-21 1993-06-11 Toshiba Corp 液晶表示装置
JPH07333654A (ja) * 1994-06-10 1995-12-22 Sony Corp アクティブマトリクス型液晶表示装置
JPH09152629A (ja) * 1995-09-26 1997-06-10 Toshiba Corp 液晶表示装置のアレイ基板
JPH09288284A (ja) * 1996-04-23 1997-11-04 Seiko Epson Corp 液晶表示パネル

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05142578A (ja) * 1991-11-21 1993-06-11 Toshiba Corp 液晶表示装置
JPH07333654A (ja) * 1994-06-10 1995-12-22 Sony Corp アクティブマトリクス型液晶表示装置
JPH09152629A (ja) * 1995-09-26 1997-06-10 Toshiba Corp 液晶表示装置のアレイ基板
JPH09288284A (ja) * 1996-04-23 1997-11-04 Seiko Epson Corp 液晶表示パネル

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100806892B1 (ko) * 2001-07-16 2008-02-22 삼성전자주식회사 박막 트랜지스터 기판
US7511793B2 (en) 2001-07-18 2009-03-31 Samsung Electronics Co., Ltd. Liquid crystal display having additional signal lines to define additional pixel regions
KR100767367B1 (ko) * 2001-08-21 2007-10-17 삼성전자주식회사 액정 표시 장치
KR100862871B1 (ko) * 2002-10-15 2008-10-09 엘지디스플레이 주식회사 횡전계 방식의 액정표시장치
KR100959782B1 (ko) * 2003-02-07 2010-05-27 삼성전자주식회사 모니터링 픽셀 및 이의 제조 방법
KR100940574B1 (ko) * 2003-05-15 2010-02-03 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR101004412B1 (ko) * 2003-12-24 2010-12-28 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR20130142057A (ko) * 2012-06-18 2013-12-27 삼성디스플레이 주식회사 유기발광 표시장치
KR20170077917A (ko) * 2015-12-28 2017-07-07 엘지디스플레이 주식회사 정전기 보호용 더미 화소를 구비한 평판 표시장치

Similar Documents

Publication Publication Date Title
KR101005654B1 (ko) 표시 장치
US7656372B2 (en) Method for driving liquid crystal display device having a display pixel region and a dummy pixel region
US7129923B2 (en) Active matrix display device
US6256076B1 (en) Liquid crystal displays having switching elements and storage capacitors and a manufacturing method thereof
CN101093846A (zh) 布线结构和显示装置
KR20040008919A (ko) 액정 표시 장치 및 그 구동 방법
KR20010095893A (ko) 액정 표시 장치
KR20070119344A (ko) 액정표시장치용 어레이 기판
KR101148163B1 (ko) 어레이 기판 및 이를 갖는 표시장치
KR20040017923A (ko) 액정표시패널
KR20090002629A (ko) 액정표시패널
KR20000000878A (ko) 액정 표시 장치
KR20000041955A (ko) 박막 트랜지스터 액정표시소자
US20020105508A1 (en) Display device
KR100877479B1 (ko) 액정표시패널 및 그 제조 방법
KR20090043750A (ko) 액정표시장치
JPH02234127A (ja) 液晶表示装置
CN111999931A (zh) 显示装置
CN101101913B (zh) 薄膜晶体管阵列
JP2003177424A (ja) 液晶表示装置
KR100905475B1 (ko) 액정 표시 장치
KR100430798B1 (ko) 액정표시장치용박막트랜지스터기판
JP3270444B2 (ja) 液晶マトリクス表示装置及びその駆動方法
JPH1090712A (ja) 液晶表示装置
KR20030029218A (ko) 액정 표시 장치용 박막 트랜지스터 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application