KR20030029218A

KR20030029218A - 액정 표시 장치용 박막 트랜지스터 기판

Info

Publication number: KR20030029218A
Application number: KR1020010061476A
Authority: KR
Inventors: 송장근
Original assignee: 삼성전자주식회사
Priority date: 2001-10-05
Filing date: 2001-10-05
Publication date: 2003-04-14
Also published as: KR100840312B1

Abstract

절연 기판 위에 가로 방향으로 게이트선이 형성되어 있고, 게이트선과 나란한 유지 용량선이 형성되어 있다. 게이트 절연막이 이들을 덮고 있고, 게이트 절연막 위에는 박막 트랜지스터를 이루는 반도체층 및 세로 방향으로 뻗어 있는 데이터선과 결합 전극이 형성되어 있다. 반도체층 위에는 데이터선과 연결되어 있는 소스 전극과 이에 대향하는 제1 및 제2 드레인 전극이 형성되어 있다. 데이터선 등의 위에는 보호막이 형성되어 있고, 보호막 위에는 제1 드레인 전극과 연결되어 있는 제1 화소 전극, 제2 드레인 전극과 연결되어 있는 제2 화소 전극이 형성되어 있고, 제2 화소 전극은 결합 전극과도 연결되어 있다. 제1 화소 전극은 이웃하는 화소의 제2 화소 전극과 연결되어 있는 결합 전극과 중첩되어 있다. 이상과 같이, 박막 트랜지스터와 화소 전극을 1개의 화소 영역당 2개씩 형성하고, 결합 전극을 사용하여 이웃하는 화소 영역의 두 화소 전극을 용량성으로 결합해 놓음으로써 액정 표시 장치를 하측에서 바라볼 때 계조 반전이 나타나는 것을 방지할 수 있다.

Description

액정 표시 장치용 박막 트랜지스터 기판{a thin film transistor array panel for a liquid crystal display}

본 발명은 액정 표시 장치 및 그에 사용되는 기판에 관한 것이다.

액정 표시 장치는 일반적으로 공통 전극과 컬러 필터(color filter) 등이 형성되어 있는 상부 기판과 박막 트랜지스터와 화소 전극 등이 형성되어 있는 하부 기판 사이에 액정 물질을 주입해 놓고 화소 전극과 공통 전극에 서로 다른 전위를 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 빛의 투과율을 조절함으로써 화상을 표현하는 장치이다.

이러한 액정 표시 장치 중에서 TN(Twisted Nematic) 액정을 사용하는 액정 표시 장치(TN 모드 액정 표시 장치)는 여러 장점을 가지고 있지만, 시야각 문제 때문에 모니터나 TV 영역으로 그 범위를 넓히는데 한계를 가지고 있다. TN 모드의 시야각을 개선한다면 다양한 공정적 장점과 원가적 장점으로 인해 막대한 파급 효과를 낼 수 있다. 이 때문에 TN 모드의 시야각을 개선하기 위해 다중 도메인 방법이나 새로운 보상 필름의 개발 등 많은 연구를 통하여 일련의 성과들이 나타나고 있다. 특히, WV(Wide Viewing) 필름을 적용하면 좌우 방향에서는 다른 광시야각 모드에 비하여도 거의 손색이 없는 특성을 보여 주고 있다. 그러나 상하 방향에서는 계조 반전(계조 전압을 올림에 따라 증가해야할 휘도가 오히려 감소하는 현상) 문제가 여전히 남아있고, 특히 하측의 계조 반전은 매우 심각한 문제이다.

본 발명이 이루고자 하는 기술적 과제는 액정 표시 장치의 시야각을 개선하는 것이다. 특히, 액정 표시 장치를 화면 아래쪽(하측)에서 바라볼 때 발생하는계조 반전을 제거하여 시야각을 개선하는 것이다.

도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,

도 2와 도 3은 각각 도 1의 II-II'선과 III-III'선에 대한 단면도이고,

도 4는 도 1의 박막 트랜지스터 기판을 적용한 액정 표시 장치의 등가 회로도이고,

도 5a 내지 도 5c는 각각 정면, 하측 40도 및 하측 60도에서 바라볼 때의 VT곡선으로서 상수 T의 변화에 따른 VT 곡선의 변화를 나타내는 그래프이고,

도 6a 내지 도 6e는 각각 T=1, T=0.9, T=0.8, T=0.7, T=0.65일 때의 감마 곡선으로서 시야각에 따른 감마 곡선의 변화를 나타내는 그래프이고,

도 7a 내지 도 7d는 T=0.7로 고정하고 a 화소 전극과 b 화소 전극의 면적 비를 각각 0.9:0.1, 0.8:0.2, 0.7:0.3 및 0.3:0.7로 했을 때의 감마 곡선으로서 시야각에 따른 감마 곡선의 변화를 나타내는 그래프이고,

도 8은 본 발명의 제2 실시예에 따른 액정 표시 장치의 등가 회로도이다.

이러한 과제를 해결하기 위하여 본 발명에서는 하나의 화소 영역에 두 개의 박막 트랜지스터와 두 개의 화소 전극을 형성하고 인접한 화소 영역의 화소 전극 사이에 용량성 결합을 형성한다.

구체적으로는, 절연 기판, 상기 절연 기판 위에 제1 방향으로 형성되어 있는 제1 신호선, 상기 절연 기판 위에 제2 방향으로 형성되어 있으며 상기 제1 신호선과 절연되어 교차하고 있는 제2 신호선, 상기 제1 신호선 및 상기 제2 신호선에 연결되어 있는 제1 박막 트랜지스터, 상기 제1 박막 트랜지스터가 연결되어 있는 상기 제1 신호선 및 상기 제2 신호선에 연결되어 있는 제2 박막 트랜지스터, 상기 제1 박막 트랜지스터에 연결되어 있는 제1 화소 전극, 상기 제2 박막 트랜지스터에 연결되어 있는 제2 화소 전극을 포함하고, 상기 제1 화소 전극과 상기 제2 화소 전극은 서로 용량성 결합을 이루는 박막 트랜지스터 기판을 마련한다.

여기서, n과 m이 정수라 할 때, m열의 n행 화소의 제1 및 제2 박막 트랜지스터는 m번째 데이터선에 연결되어 있고, m열의 n+1행 화소의 제1 및 제2 박막 트랜지스터는 m+1번째 데이터선에 연결되어 있을 수 있고, 상기 제2 화소 전극이 전체 화소 영역에서 10% 내지 50%를 차지하는 것이 바람직하다.

또, 위에서 기술한 박막 트랜지스터 기판, 상기 박막 트랜지스터 기판과 대향하는 공통 전극 기판, 상기 공통 전극 기판 위에 형성되어 있는 공통 전극, 상기 박막 트랜지스터 기판과 상기 공통 전극 기판 사이에 주입되어 있는 액정 물질을포함하는 액정 표시 장치를 마련한다.

이 때, 상기 액정 물질은 TN(twisted nematic) 모드일 수 있고, 상기 박막 트랜지스터 기판에 형성되어 있으며 상기 제1 화소 전극 및 상기 제2 화소 전극과의 사이에서 각각 유지 용량을 형성하는 유지 용량선을 더 포함하고, 상기 제2 화소 전극과 상기 공통 전극 사이에 형성되는 액정 용량을 Clcb, 상기 제2 화소 전극과 상기 유지 용량선 사이에서 형성되는 유지 용량을 Cstb, 제1 화소 전극과 제2 화소 전극 사이에서 형성되는 결합 용량을 Cpp라 할 때,로 정의되는 T가 0.5에서 0.9 사이의 값을 가지는 것이 바람직하다.

또, n과 m이 정수라 할 때, m열의 n행 화소의 제1 및 제2 박막 트랜지스터는 m번째 데이터선에 연결되어 있고, m열의 n+1행 화소의 제1 및 제2 박막 트랜지스터는 m+1번째 데이터선에 연결되어 있는 경우에는로 정의되는 T가 10/9에서 2 사이의 값을 가지는 것이 바람직하다.

좀 더 구체적으로는 절연 기판, 상기 절연 기판 위에 가로 방향으로 형성되어 있는 게이트선과 상기 게이트선에 연결되어 있는 게이트 전극을 포함하는 게이트 배선, 상기 게이트 배선을 덮는 게이트 절연막, 상기 게이트 전극 상부의 상기 게이트 절연막 위에 형성되어 있는 반도체층, 상기 게이트 절연막 위에 세로 방향으로 형성되어 있는 데이터선, 상기 데이터선과 연결되어 있으며 상기 반도체층 위에까지 연장되어 있는 소스 전극, 상기 반도체층 위에서 상기 소스 전극과 대향하고 있는 제1 및 제2 드레인 전극을 포함하는 데이터 배선, 상기 게이트선과 상기데이터선의 교차에 의하여 정의되는 영역 내에 형성되어 있는 결합 전극, 상기 데이터 배선 및 상기 결합 전극 위에 형성되어 있으며 상기 제1 및 제2 드레인 전극의 일부를 각각 노출시키는 제1 및 제2 접촉구와 상기 결합 전극의 일부를 노출시키는 제3 접촉구를 가지는 보호막, 상기 보호막 위에 형성되어 있으며 상기 제1 접촉구를 통하여 상기 제1 드레인 전극과 연결되는 제1 화소 전극, 상기 보호막 위에 형성되어 있으며 상기 제2 접촉구를 통하여 상기 제2 드레인 전극과 연결되고 상기 제3 접촉구를 통하여 상기 결합 전극과 연결되는 제2 화소 전극을 포함하고, 상기 제1 화소 전극은 이웃 화소의 상기 제2 화소 전극과 연결되어 있는 상기 결합 전극과 적어도 일부가 중첩되어 있는 박막 트랜지스터 기판을 마련한다.

이 때, 상기 절연 기판 위에 가로 방향으로 형성되어 있으며 상기 결합 전극과 일부가 중첩되어 있는 유지 용량선을 더 포함할 수 있다.

그러면 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치에 대하여 설명한다.

도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 2와 도 3은 각각 도 1의 II-II'선과 III-III'선에 대한 단면도이고, 도 4는 도 1의 박막 트랜지스터 기판을 적용한 액정 표시 장치의 등가 회로도이다.

유리 등의 투명한 절연 기판(10) 위에 게이트 배선(20, 21)과 유지 용량선 (30)이 형성되어 있다.

게이트 배선(20, 21)은 가로 방향으로 뻗어 있는 게이트선(20)을 포함하며게이트선(20)의 일부는 상하로 돌출하여 게이트 전극(21)을 이룬다.

유지 용량선(30)은 게이트선(20)과 나란하게 형성되어 있고, 도시하지는 않았으나 가지선을 가질 수도 있다.

게이트 배선(20, 21)과 유지 용량선(30)은 게이트 절연막(40)으로 덮여 있고, 게이트 절연막(40) 위에는 비정질 규소로 이루어진 반도체층(50)이 형성되어 있다. 반도체층(50)은 게이트 전극(21)과 중첩하여 박막 트랜지스터의 채널부를 형성한다. 반도체층(50)의 위에는 인 등의 N형 불순물이 고농도로 도핑된 비정질 규소로 이루어진 저항성 접촉층(61, 62, 63)이 형성되어 있다.

접촉층(61, 62, 63) 및 게이트 절연막(40) 위에는 데이터 배선(70, 71, 72, 73) 및 결합 전극(74)이 형성되어 있다. 데이터 배선(70, 71, 72, 73)은 반도체층(50)을 따라 뻗은 데이터선(70)과 이에 연결된 소스 전극(71) 및 이들과 분리된 제1 및 제2 드레인 전극(72, 73)을 포함한다. 소스 전극(71)은 게이트 전극(21) 상부에서 데이터선(70)으로부터 돌출해 있으며, 제1 및 제2 드레인 전극(72, 73)은 소스 전극(71)의 양쪽에 각각 배치되어 있고 각각의 한쪽 끝은 게이트선(20)을 중심으로 하여 양쪽에 위치하는 제1 및 제2 화소 영역의 안쪽으로 뻗어 있다. 결합 전극(74)은 유지 용량선(30)과 일부가 중첩되어 있고, 후술하는 바와 같이, 유지 용량선(30)을 중심으로 하여 양쪽을 분리되어 있는 제1 화소 전극(91)과 제2 화소 전극(92)을 전자기적으로 결합하고 있다. 여기에서, 저항성 접촉층(61, 62, 63)은 반도체층(50)과 데이터 배선(70, 71, 72, 73)이 중첩하는 부분에만 형성되어 있다.

데이터 배선(70, 71, 72, 73)의 위에는 보호막(80)이 형성되어 있다. 이 때, 보호막(80)은 제1 및 제2 드레인 전극(72, 73)의 한쪽 끝을 각각 노출하는 제1 및 제2 접촉구(81, 82)와 결합 전극(74)의 한쪽 끝을 노출하는 제3 접촉구(83)를 가지고 있다.

보호막(80)의 위에는 제1 접촉구(81)와 제2 접촉구(82)를 통하여 제1 드레인 전극(72) 및 제2 드레인 전극(72, 73)과 각각 연결되어 있는 제1 및 제2 화소 전극(91, 92)이 형성되어 있다. 여기서 제2 화소 전극(92)은 결합 전극(74)과 제3 접촉구(83)를 통하여 연결되어 있고, 제1 화소 전극(91)은 결합 전극(74)과 중첩되어 있어서 전자기적으로 결합(용량성 결합)되어 있다. 결국, 제1 화소 전극(91)과 제2 화소 전극(92)은 결합 전극(74)을 매개로 하여 용량성 결합을 이루고 있다. 화소 전극(91, 92)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 이루어진다. 한편, 유지 용량 배선(30)에는 화소 전극(90)과 대향하는 공통 전극의 전위가 인가되는 것이 보통이다.

이상의 제1 실시예에서는 결합 전극(74)을 데이터 배선(70, 71, 72, 73)과 동일한 층에 형성하고 있으나, 이와 달리 결합 전극(74)을 게이트 배선(20, 21)과 동일한 층에 형성할 수도 있다. 이 경우에는 유지 용량 배선(30)을 결합 전극(74)과 중첩하지 않도록 형성하여야 한다.

이러한 박막 트랜지스터 기판을 사용하는 액정 표시 장치는 다음과 같은 구조를 가진다.

이러한 박막 트랜지스터 기판에 대향하여 공통 전극 기판이 소정의 간격을두고 배치되어 있고, 박막 트랜지스터 기판과 공통 전극 기판 사이에는 액정 물질이 주입되어 있다. 이 때, 액정 물질은 TN 모드 액정으로 비틀림 배향되어 있다. 또, 공통 전극 기판에는 박막 트랜지스터 기판의 화소 전극과의 사이에서 액정 용량을 형성하는 공통 전극이 형성되어 있다. 이외에도 공통 전극 기판 위에는 WV 필름 등의 보상 필름이 부착되어 있고, 두 편광판이 박막 트랜지스터 기판과 공통 전극 기판 바깥쪽으로 배치되어 있다.

이상과 같이, 박막 트랜지스터와 화소 전극을 1개의 화소 영역당 2개씩 형성하고, 결합 전극을 사용하여 이웃하는 화소 영역의 두 화소 전극을 용량성으로 결합해 놓으면 액정 표시 장치를 하측에서 바라볼 때 계조 반전이 나타나는 것을 방지할 수 있다.

그러면, 본 발명을 적용하면 하측 계조 반전이 제거되는 이유를 설명한다.

먼저, 도 4를 참고로 하여, 하나의 화소 영역 내에 배치되어 있는 두 화소 전극[P(n)-a, P(n)-b] 전위{V[P(n)-a], V[P(n)-b)]} 사이의 관계를 도출한다.

도 4에서 Clca는 a 화소 전극과 공통 전극 사이에서 형성되는 액정 용량, Csta는 유지 용량선과 a 화소 전극 사이에서 형성되는 유지 용량, Clcb는 b 화소 전극과 공통 전극 사이에서 형성되는 액정 용량, Cstb는 유지 용량선과 b 화소 전극 사이에서 형성되는 유지 용량, Cpp는 a 화소 전극과 b 화소 전극 사이에서 형성되는 결합 용량을 나타낸다.

도 4를 보면 동일한 게이트선과 데이터선에 제1 및 제2 박막 트랜지스터가 연결되어 있고, 제1 및 제2 박막 트랜지스터에는 각각 제1 화소 전극과 제2 화소전극이 연결되어 있다. 유지 용량선(30)을 사이에 두고 있는 제1 화소 전극과 제2 화소 전극은 서로 용량성 결합(Cpp)을 이루고 있다.

하나의 데이터선(70)을 기준으로 볼 때, n 번째 게이트선(20)이 온(on)되면 두 개의 박막 트랜지스터(TFT) 채널이 온되고 이를 통하여 제1 및 제2 화소 전극[P(n)-a, P(n)-b]에 전압이 인가된다. 그런데 P(n)-b는 P(n+1)-a와 용량성으로 결합되어 있어서 P(n+1)-a가 온될 때 P(n)-b가 영향을 받는다. 따라서 P(n)-a,와 P(n)-b의 전압은 다음과 같이 주어진다.

V[P(n)-a]=Vd(n)

수학식 1 및 2에서 Vd(n)은 P(n) 화소를 구동하기 위하여 데이터선에 인가되는 전압을 의미하고, Vd(n+1)은 P(n+1)를 구동하기 위하여 인가된 데이터선 전압을 의미한다. 또, V'd(n+1)은 이전 프레임(frame)의 P(n+1) 화소에 인가되었던 전압을 의미한다.

수학식 1 및 2에 나타낸 바와 같이, P(n)-b 화소에 인가되는 전압과 P(n)-a에 인가되는 전압은 서로 다르다. 특히, 점 반전 구동 또는 선 반전 구동을 하고, 다음 화소 행이 이전 화소 행과 동일한 계조를 표시하는 경우(실제로 대부분의 화소가 이러한 경우에 해당하는 시간이 많다.)에는 Vd(n)=-Vd(n+1), Vd(n)=-V'd(n)(공통 전극 전압은 접지 전압으로 가정함)이므로 수학식 2는 다음과 같이 정리할 수 있다.

수학식 3에 의하면, P(n)-b에는 P(n)-a보다 낮은 전압이 인가된다. 이와 같이, 두 화소에 서로 다른 전압이 인가될 때, 시야각 측면에서 어떤 현상이 발생하는지를 살펴본다.

도 5a 내지 도 5c는 각각 정면, 하측 40도 및 하측 60도에서 바라볼 때의 b 화소의 VT곡선으로서 상수 T의 변화에 따른 VT 곡선의 변화를 시뮬레이션한 그래프이다.

도 5a 내지 도 5c에서 화살표의 방향은 T값의 감소를 나타낸다. 그래프의 각 곡선은 T값이 1, 0.95, 0.90,..., 0.65인 경우의 TV 곡선이다. 이들 그래프를 보면 T값이 감소함에 따라 b 화소의 VT 곡선은 높은 전압 쪽으로 이동한다.

그러면 a와 b 화소를 합하였을 때 어떤 감마 곡선이 나오는지 시뮬레이션한다.

도 6a 내지 도 6e는 각각 T=1, T=0.9, T=0.8, T=0.7, T=0.65일 때의 감마 곡선으로서 시야각에 따른 감마 곡선의 변화를 나타내는 그래프이다.

T=1일 때는 하측 60도에서 계조 반전이 뚜렷이 발생하고, T가 점점 작아짐에따라 계조 반전이 점점 완화되고, T=0.7에 이르러서는 계조 반전이 사라진다. 즉, T값을 조절함으로써 계조 반전을 없앨 수 있는 것이다. 이 때, T가 0.7보다 더 작은 0.65에 이르면 계조 반전이 나타날 조짐을 보이기 시작한다. 결국, T=0.7일 때가 계조 반전 제거에 가장 효율적이며, 0.5에서 0.9 사이이면 어느 정도의 효과를 나타내는 것으로 나타났다.

T의 값은 수학식 3에 의하면 Cpp를 조정함으로써 조절되며, Cpp는, 도 1에서 결합 전극(74)의 크기를 조정하거나 제1 화소 전극(91)과의 중첩폭을 조정하는 등의 방법으로 조절할 수 있다.

그러면 a 화소와 b 화소의 면적비에 따른 감마 곡선의 변화를 살펴본다.

도 7a 내지 도 7d는 T=0.7로 고정하고 a 화소 전극과 b 화소 전극의 면적 비를 각각 0.9:0.1, 0.8:0.2, 0.7:0.3 및 0.3:0.7로 했을 때의 감마 곡선으로서 시야각에 따른 감마 곡선의 변화를 나타내는 그래프이다.

a 화소와 b 화소의 면적비가 0.9:0.1인 경우에는 하측 60도에서 계조 반전이 나타난다. 그러나 a:b=0.8:0.2인 경우나 a:b=0.7:0.3인 경우에는 계조 반전이 거의 나타나지 않는다. 그런데 b 화소의 면적이 더욱 커져 a:b=0.3:0.7이 되면 다시 계조 반전이 나타난다. 결국 b 화소의 비율이 전체 화소 영역에서 20%에서 30% 정도일 때가 계조 반전 제거에 가장 효율적이고 10%에서 50%가 되면 어느 정도의 효과를 내는 것으로 나타났다.

그러면 본 발명의 제2 실시예에 따른 액정 표시 장치에 대하여 설명한다.

본 발명의 제2 실시예에서는 하나의 화소 열에 포함되어 있는 박막 트랜지스터 및 화소 전극이 두 개의 데이터선에 번갈아 가면서 연결되어 있다. 즉, P(n) 화소의 박막 트랜지스터와 두 화소 전극(a, b)은 m번째 데이터선에 연결되어 있고, P(n+1) 화소의 박막 트랜지스터와 두 화소 전극(a, b)은 m+1번째 데이터선에 연결되어 있다. 박막 트랜지스터와 화소 전극 개개의 구체적인 구조는 제1 실시예에서와 동일하다.

이러한 구조에서 점반전 구동을 수행하면 같은 화소 열에 속하는 화소 전극에는 동일한 극성의 전압이 인가되므로 열(column) 반전 구동과 동일한 특성을 나타내게 된다. 따라서, 다음 화소 행이 이전 화소 행과 동일한 계조를 표시하는 경우(실제로 대부분의 화소가 이러한 경우에 해당하는 시간이 많다.)를 고려하면 Vd(n)=Vd(n+1), Vd(n)=-V'd(n)이 되어 수학식 2는 다음과 같이 정리될 수 있다.

수학식 4에 의하면, 제2 실시예에서는 b 화소의 전압이 a 화소보다 높다. 따라서, 제2 실시예를 적용할 경우 구동 전압을 낮출 수 있는 장점이 있다.

한편, T 값은 10/7(=1/0.7)이고, b 화소의 면적이 전체 화소 면적의 70% 정도가 되는 것이 가장 효율적이다. 또, T 값이 10/9(=1/0.9)에서 2(=1/0.5) 사이이고, b 화소의 면적이 전체 화소 면적의 50%에서 90% 정도가 되면 계조 반전 방지효과가 나타난다.

이상에서는 비록, 이 발명의 가장 실제적이며 바람직한 실시예를 참조하여 설명하였지만, 이 발명은 위에서 개시된 실시예에 한정되는 것은 아니다. 이 발명의 범위는 후술하는 특허 청구 범위 내에 속하는 다양한 변형 및 등가물들도 포함한다.

본 발명에서는 박막 트랜지스터와 화소 전극을 1개의 화소 영역당 2개씩 형성하고, 결합 전극을 사용하여 이웃하는 화소 영역의 두 화소 전극을 용량성으로 결합해 놓음으로써 액정 표시 장치를 하측에서 바라볼 때 계조 반전이 나타나는 것을 방지할 수 있다.

Claims

절연 기판,

상기 절연 기판 위에 제1 방향으로 형성되어 있는 제1 신호선,

상기 절연 기판 위에 제2 방향으로 형성되어 있으며 상기 제1 신호선과 절연되어 교차하고 있는 제2 신호선,

상기 제1 신호선 및 상기 제2 신호선에 연결되어 있는 제1 박막 트랜지스터,

상기 제1 박막 트랜지스터가 연결되어 있는 상기 제1 신호선 및 상기 제2 신호선에 연결되어 있는 제2 박막 트랜지스터,

상기 제1 박막 트랜지스터에 연결되어 있는 제1 화소 전극,

상기 제2 박막 트랜지스터에 연결되어 있는 제2 화소 전극

을 포함하고, 상기 제1 화소 전극과 상기 제2 화소 전극은 서로 용량성 결합을 이루는 박막 트랜지스터 기판.
제1항에서,

n과 m은 정수라 할 때, m열의 n행 화소의 제1 및 제2 박막 트랜지스터는 m번째 데이터선에 연결되어 있고, m열의 n+1행 화소의 제1 및 제2 박막 트랜지스터는 m+1번째 데이터선에 연결되어 있는 박막 트랜지스터 기판.
제1항 또는 제2항에서,

상기 제2 화소 전극이 전체 화소 영역에서 10% 내지 50%를 차지하는 박막 트랜지스터 기판.
제1항의 박막 트랜지스터 기판,

상기 박막 트랜지스터 기판과 대향하는 공통 전극 기판,

상기 공통 전극 기판 위에 형성되어 있는 공통 전극,

상기 박막 트랜지스터 기판과 상기 공통 전극 기판 사이에 주입되어 있는 액정 물질

을 포함하는 액정 표시 장치.
제4항에서,

상기 액정 물질은 TN(twisted nematic) 모드인 액정 표시 장치.
제4항 또는 제5항에서,

상기 박막 트랜지스터 기판에 형성되어 있으며 상기 제1 화소 전극 및 상기 제2 화소 전극과의 사이에서 각각 유지 용량을 형성하는 유지 용량선을 더 포함하고,

상기 제2 화소 전극과 상기 공통 전극 사이에 형성되는 액정 용량을 Clcb, 상기 제2 화소 전극과 상기 유지 용량선 사이에서 형성되는 유지 용량을 Cstb, 제1 화소 전극과 제2 화소 전극 사이에서 형성되는 결합 용량을 Cpp라 할 때,

로 정의되는 T가 0.5에서 0.9 사이의 값을 가지는 액정 표시 장치.
제4항 또는 제5항에서,

n과 m이 정수라 할 때, m열의 n행 화소의 제1 및 제2 박막 트랜지스터는 m번째 데이터선에 연결되어 있고, m열의 n+1행 화소의 제1 및 제2 박막 트랜지스터는 m+1번째 데이터선에 연결되어 있는 액정 표시 장치.
제7항에서,

상기 박막 트랜지스터 기판에 형성되어 있으며 상기 제1 화소 전극 및 상기 제2 화소 전극과의 사이에서 각각 유지 용량을 형성하는 유지 용량선을 더 포함하고,

상기 제2 화소 전극과 상기 공통 전극 사이에 형성되는 액정 용량을 Clcb, 상기 제2 화소 전극과 상기 유지 용량선 사이에서 형성되는 유지 용량을 Cstb, 제1 화소 전극과 제2 화소 전극 사이에서 형성되는 결합 용량을 Cpp라 할 때,

로 정의되는 T가 10/9에서 2 사이의 값을 가지는 액정 표시 장치.
절연 기판,

상기 절연 기판 위에 가로 방향으로 형성되어 있는 게이트선과 상기 게이트선에 연결되어 있는 게이트 전극을 포함하는 게이트 배선,

상기 게이트 배선을 덮는 게이트 절연막,

상기 게이트 전극 상부의 상기 게이트 절연막 위에 형성되어 있는 반도체층,

상기 게이트 절연막 위에 세로 방향으로 형성되어 있는 데이터선, 상기 데이터선과 연결되어 있으며 상기 반도체층 위에까지 연장되어 있는 소스 전극, 상기 반도체층 위에서 상기 소스 전극과 대향하고 있는 제1 및 제2 드레인 전극을 포함하는 데이터 배선,

상기 게이트선과 상기 데이터선의 교차에 의하여 정의되는 영역 내에 형성되어 있는 결합 전극,

상기 데이터 배선 및 상기 결합 전극 위에 형성되어 있으며 상기 제1 및 제2 드레인 전극의 일부를 각각 노출시키는 제1 및 제2 접촉구와 상기 결합 전극의 일부를 노출시키는 제3 접촉구를 가지는 보호막,

상기 보호막 위에 형성되어 있으며 상기 제1 접촉구를 통하여 상기 제1 드레인 전극과 연결되는 제1 화소 전극,

상기 보호막 위에 형성되어 있으며 상기 제2 접촉구를 통하여 상기 제2 드레인 전극과 연결되고 상기 제3 접촉구를 통하여 상기 결합 전극과 연결되는 제2 화소 전극

을 포함하고, 상기 제1 화소 전극은 이웃하는 화소 영역의 상기 제2 화소 전극과 연결되어 있는 상기 결합 전극과 적어도 일부가 중첩되어 있는 박막 트랜지스터 기판.
제9항에서,

상기 절연 기판 위에 가로 방향으로 형성되어 있으며 상기 결합 전극과 일부가 중첩되어 있는 유지 용량선을 더 포함하는 박막 트랜지스터 기판.