KR20170077917A - 정전기 보호용 더미 화소를 구비한 평판 표시장치 - Google Patents

정전기 보호용 더미 화소를 구비한 평판 표시장치 Download PDF

Info

Publication number
KR20170077917A
KR20170077917A KR1020150187551A KR20150187551A KR20170077917A KR 20170077917 A KR20170077917 A KR 20170077917A KR 1020150187551 A KR1020150187551 A KR 1020150187551A KR 20150187551 A KR20150187551 A KR 20150187551A KR 20170077917 A KR20170077917 A KR 20170077917A
Authority
KR
South Korea
Prior art keywords
dummy
semiconductor layer
display
gate electrode
pixel
Prior art date
Application number
KR1020150187551A
Other languages
English (en)
Other versions
KR102519823B1 (ko
Inventor
임유석
김득만
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150187551A priority Critical patent/KR102519823B1/ko
Publication of KR20170077917A publication Critical patent/KR20170077917A/ko
Application granted granted Critical
Publication of KR102519823B1 publication Critical patent/KR102519823B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 정전기로 인한 손상을 방지하기 위한 더미 화소를 구비한 평판 표시장치에 관한 것이다. 본 발명에 의한 평판 표시장치는, 기판, 표시 영역, 비 표시 영역, 스캔 배선, 더미 화소 영역, 더미 화소 그리고 제1 정전기 방지 소자를 포함한다. 표시 영역은, 기판의 중앙부에 정의된다. 비 표시 영역은, 표시 영역 외주부에 배치된다. 스캔 배선은, 비 표시 영역에서 표시 영역에 걸쳐 배치된다. 더미 화소 영역은, 표시 영역에 인접하는 비 표시 영역에 배치된다. 더미 화소는, 더미 화소 영역에 배치된다. 제1 정전기 방지 소자는, 더미 화소에 배치되며, 제1 더미 게이트 전극 및 제1 더미 반도체 층을 구비한다. 제1 더미 게이트 전극은, 스캔 배선에서 분기한다. 제1 더미 반도체 층은, 제1 더미 게이트 전극과 중첩한다.

Description

정전기 보호용 더미 화소를 구비한 평판 표시장치{Flat Panel Display Having A Dummy Pixel For Preventing Electrottatic Damage}
본 발명은 정전기로 인한 손상을 방지하기 위한 더미 화소를 구비한 평판 표시장치에 관한 것이다. 특히, 본 발명은, 비 표시 영역에 배치되며, 게이트(혹은, "스캔") 금속층과 반도체 물질층 사이에 발생하는 정전기에 의한 손상을 방지하기 위한 더미 화소를 구비한 평판 표시장치에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대해 다양한 요구가 증가하고 있다. 표시장치 분야는 부피가 큰 음극선관(Cathode Ray Tube: CRT)을 대체하는, 얇고 가벼우며 대면적이 가능한 평판 표시장치(Flat Panel Display Device: FPD)로 급속히 변화해 왔다. 평판 표시장치에는 액정 표시장치(Liquid Crystal Display Device: LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 유기발광 표시장치(Organic Light Emitting Display Device: OLED), 그리고 전기영동 표시장치(Electrophoretic Display Device: ED) 등이 있다.
액정 표시장치(Liquid Crystal Display Device: LCD)는 전계를 이용하여 액정의 광 투과율을 조절함으로써 화상을 표시한다. 유기발광 표시장치는 매트릭스 방식으로 배열된 화소 자체에 유기발광 소자를 형성함으로써, 화상을 표시한다. 유기발광 다이오드 표시장치는 스스로 발광하는 자발광 소자로서 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. 특히, 에너지 효율이 우수한 유기발광 다이오드의 특징을 이용한 유기발광 다이오드 표시장치(Organic Light Emitting Diode display: OLEDD)에는 패시브 매트릭스 타입의 유기발광 다이오드 표시장치(Passive Matrix type Organic Light Emitting Diode display, PMOLED)와 액티브 매트릭스 타입의 유기발광 다이오드 표시장치(Active Matrix type Organic Light Emitting Diode display, AMOLED)로 대별된다.
능동형으로 구동하는 평판 표시장치는 표시 패널의 게이트(혹은, "스캔") 배선들에 스캔 신호를 공급하는 게이트 구동회로와 데이터 배선들에 데이터 전압을 공급하는 데이터 구동회로를 이용하여 영상을 표시한다. 도 1은 종래 기술에 의한 평판 표시장치의 개략적인 구조를 나타내는 평면도이다. 도 2는 도 1에서 점선으로 표시한 원형 영역 "A"를 확대한 것으로서, 유기발광 다이오드 표시장치의 평면 구조를 나타내는 평면 확대도이다.
먼저, 도 1을 참조하면, 평판 표시장치는 영상 정보를 표현하는 표시 영역(AA)과 표시 영역(AA)을 구동하기 위한 여러 소자들이 배치되는 비 표시 영역(NA)으로 구분된 기판(SUB)을 포함한다. 표시 영역(AA)은 기판(SUB)의 중앙부 대부분 영역을 차지한다. 비 표시 영역(NA)은 표시 영역(AA)을 둘러싸는 좁은 영역을 차지한다. 비 표시 영역(NA)은 기판(SUB)의 네 변에 걸쳐 형성될 수도 있고, 어느 두 변 혹은 어느 한 변에만 형성될 수도 있다.
다음으로, 도 2를 참조하여, 평판 표시장치의 일례인, 유기발광 다이오드 표시장치의 개략적인 구성에 대해 설명한다. 표시 영역(AA)에는 매트릭스 방식으로 배열된 복수 개의 표시 화소(PA)들이 배치되어 있다. 예를 들어, NxM 방식의 장방형으로 표시 화소(PA)들이 배치될 수 있다. 하지만, 반드시 이러한 방식에만 국한되는 것이 아니고, 다양한 방식으로 배열될 수도 있다. 각 표시 화소(PA)들이 동일한 크기를 가질 수도 있고, 서로 다른 크기를 가질 수도 있다. 또한, RGB(적녹청) 색상을 나타내는 세 개의 서브 화소를 하나의 단위로 하여, 규칙적으로 배열될 수도 있다. 가장 단순한 구조로 설명하면, 표시 화소(PA)들은 가로 방향으로 진행하는 복수 개의 스캔 배선(SL)들과 세로 방향으로 진행하는 복수 개의 데이터 배선(DL)들 및 구동 전류 배선(VDD)들의 교차 구조로 정의할 수 있다.
표시 화소(PA)의 외주부에 정의된, 비 표시 영역(NA)에는 데이터 배선(DL)들에 화상 정보에 해당하는 신호를 공급하기 위한 데이터 구동부(혹은, Data Driving Integrated Circuit)(DIC)과, 스캔 배선(SL)들에 스캔 신호를 공급하기 위한 게이트 구동부(혹은, Gate Driving Integrated Circuit)(GIP)이 배치될 수 있다. 데이터 배선(DL)들 및 구동 전류 배선(VDD)들의 개수가 많아지는, VGA급보다 더 높은 고 해상도의 경우에는, 데이터 구동부(DIC)는 기판(SUB)의 외부에 실장하고, 데이터 구동부(DIC) 대신에 데이터 접속 패드들이 배치될 수도 있다.
도 3은 일반적인 유기발광 다이오드의 구조를 나타내는 도면이다. 유기발광 다이오드는 도 3과 같이 전계발광하는 유기 전계발광 화합물층과, 유기 전계발광 화합물층을 사이에 두고 대향하는 캐소드 전극(Cathode) 및 애노드 전극(Anode)을 포함한다. 유기 전계발광 화합물층은 정공주입층(Hole injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron injection layer, EIL)을 포함한다.
유기발광 다이오드는 애노드 전극(Anode)과 캐소드 전극(Cathode)에 주입된 정공과 전자가 발광층(EML)에서 재결합할 때의 여기 과정에서 여기자(excition)가 형성되고 여기자로부터의 에너지로 인하여 발광한다. 유기발광 다이오드 표시장치는 도 3과 같은 유기발광 다이오드의 발광층(EML)에서 발생하는 빛의 양을 전기적으로 제어하여 영상을 표시한다.
액티브 매트릭스 타입의 유기발광 다이오드 표시장치(AMOLED)는 박막 트랜지스터(Thin Film Transistor: 혹은 "TFT")를 이용하여 유기발광 다이오드에 흐르는 전류를 제어하여 화상을 표시한다. 도 4는 일반적인 유기발광 다이오드 표시장치에서 한 화소의 구조를 나타내는 등가 회로도의 한 예이다. 도 5는 종래 기술에 의한 유기발광 다이오드 표시장치에서 한 화소의 구조를 나타내는 평면도이다.
도 4 및 5를 참조하면, 액티브 매트릭스 유기발광 다이오드 표시장치는 스위칭 박막 트랜지스터(ST), 스위칭 박막 트랜지스터(ST)와 연결된 구동 박막 트랜지스터(DT), 구동 박막 트랜지스터(DT)에 접속된 유기발광 다이오드(OLE)를 포함한다. 스위칭 박막 트랜지스터(ST)는 스캔 배선(SL)과 데이터 배선(DL)이 교차하는 부위에 형성되어 있다. 스위칭 박막 트랜지스터(ST)는 화소를 선택하는 기능을 한다. 스위칭 박막 트랜지스터(ST)는 스캔 배선(SL)에서 분기하는 게이트 전극(SG)과, 반도체 층(도시하지 않음)과, 소스 전극(SS)과, 드레인 전극(SD)을 포함한다.
그리고 구동 박막 트랜지스터(DT)는 스위칭 박막 트랜지스터(ST)에 의해 선택된 화소의 유기발광 다이오드(OLE)를 구동하는 역할을 한다. 구동 박막 트랜지스터(DT)는 스위칭 박막 트랜지스터(ST)의 드레인 전극(SD)과 연결된 게이트 전극(DG)과, 반도체 층(도시하지 않음), 구동 전류 배선(VDD)에 연결된 소스 전극(DS)과, 드레인 전극(DD)을 포함한다. 구동 TFT(DT)의 드레인 전극(DD)은 유기발광 다이오드(OLE)의 애노드 전극(ANO)과 연결되어 있다.
유기발광 다이오드 표시장치를 중, 대형 표시장치로 개발하면서, 소형 표시장치에서는 발생하지 않았던 불량이 자주 발생한다. 대표적인 불량으로는, 표시 영역(AA)의 모서리 영역에서 휘점 불량 혹은 암점 불량이 빈번하게 발생한다. 휘점 불량이란, 중앙부의 화소 보다 어둡게 발광하는 것을 의미한다. 암점 불량은 화소가 손상되거나, 손상되지는 않더라도, 너무 어둡게 발광되는 불량을 의미한다.
휘점 불량 및 암점 불량의 원인은 정전기에 의한 것으로 판단된다. 평판 표시장치에는 정전기를 방지하기 위한 회로들이 이미 마련되어 있다. 정전기 방지 회로는, 제조 공정 중에 외부에서 발생하는 큰 정전기가 표시 패널로 유입되는 것을 방지하기 위한 것이다. 본 발명에서 다루고자하는 정전기는 외부에서 유입되는 정전기가 아니고, 표시 패널 내부에 형성된 여러 표시 소자들 사이에서 발생하는 정전 불량에 관한 것이다.
예를 들어, 스캔 금속층과 반도체 물질층 사이에서 발생하는 미약한 단락(short)에 의해, 박막 트랜지스터의 특성이 변경될 수 있다. 그 결과, 박막 트랜지스터(DT)에 연결된 유기발광 다이오드(OLE)가 비 정상적으로 구동하여 휘점 또는 암점 불량이 발생한다. 이는 표시 소자들의 구조적인 파손이 아닌 미약한 수준의 영향에 의한 불량으로서, 이에 걸맞는 정전기 방지 수단이 필요하다.
본 발명의 목적은 상기 종래 기술의 문제점들을 해결하고자 안출 된 발명으로서, 정전기로 인한 화질 불량을 방지하여 양질의 화질을 확보한 중, 대형 면적을 갖는 평판 표시장치를 제공하는 데 있다. 본 발명의 다른 목적은, 정전기에 의해 게이트 금속층과 반도체 물질층 사이의 단락을 방지하기 위한 더미 화소를 구비한 평판 표시장치를 제공하는 데 있다. 본 발명의 다른 목적은, 비 표시 영역의 면적을 최소한으로 유지하면서, 비 표시 영역에 정전기 방지를 위한 더미 화소를 구비한 평판 표시장치를 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명에 의한 평판 표시장치는, 기판, 표시 영역, 비 표시 영역, 스캔 배선, 더미 화소 영역, 더미 화소 그리고 제1 정전기 방지 소자를 포함한다. 표시 영역은, 기판의 중앙부에 정의된다. 비 표시 영역은, 표시 영역 외주부에 배치된다. 스캔 배선은, 비 표시 영역에서 표시 영역에 걸쳐 배치된다. 더미 화소 영역은, 표시 영역에 인접하는 비 표시 영역에 배치된다. 더미 화소는, 더미 화소 영역에 배치된다. 제1 정전기 방지 소자는, 더미 화소에 배치되며, 제1 더미 게이트 전극 및 제1 더미 반도체 층을 구비한다. 제1 더미 게이트 전극은, 스캔 배선에서 분기한다. 제1 더미 반도체 층은, 제1 더미 게이트 전극과 중첩한다.
일례로, 제2 정전기 방지 소자를 더 포함한다. 제2 정전기 방지 소자는, 스캔 배선에서 분기한 제2 더미 게이트 전극 및 제2 더미 게이트 전극과 중첩하는 제2 더미 반도체 층을 구비한다.
일례로, 표시 영역에는, 스캔 배선에서 분기하는 게이트 전극을 포함하는 표시 화소들이 매트릭스 방식으로 배열된다.
일례로, 제1 더미 반도체 층은, 기판 위에 형성된다. 게이트 절연막이 제1 더미 반도체 층 위에 적층된다. 단락 혹은, 게이트 절연막에 형성되어 제1 더미 반도체 층의 일부를 노출한다. 제1 더미 게이트 전극은, 단락 홀을 통해 제1 더미 반도체 층과 접촉한다.
일례로, 차광층이 기판 위에서 제1 더미 반도체 층 아래에 배치된다. 게이트 절연막이 제1 더미 반도체 층 위에 적층된다. 제1 더미 반도체 층은, 차광층의 측변을 덮으며 단차를 이룬다. 게이트 절연막은, 단차를 덮는 부분은 다른 부분보다 얇은 두께를 가진다. 제1 더미 게이트 전극은, 단차를 덮는 게이트 절연막 위에 적층된다.
본 발명에 의한 평판 표시장치는, 비 표시 영역에 배치되어, 정전기로 인해 게이트 금속층과 반도체 물질층 사이의 단락 불량을 방지할 수 있는 더미 화소를 더 구비한다. 따라서, 정전기가 발생하더라도, 비 표시 영역에 배치된 더미 화소 에서 게이트 금속층과 반도체 물질층에서 단락이 발생하고, 표시 영역 내에 배치된 표시 화소에서는 정상적인 전기 신호만 전달된다. 또한, 더미 화소 내에 다수 개의 정전기 방지 소자를 구비함으로써, 비 표시 영역의 면적을 최소화하며, 정전기로 인한 박막 트랜지스터의 특성 변화를 방지할 수 있다.
도 1은 종래 기술에 의한 평판 표시장치의 개략적인 구조를 나타내는 평면도.
도 2는 도 1에서 점선으로 표시한 원형 영역 "A"를 확대한 것으로서, 유기발광 다이오드 표시장치의 평면 구조를 나타내는 평면 확대도.
도 3은 일반적인 유기발광 다이오드의 구조를 나타내는 도면.
도 4는 일반적인 유기발광 다이오드 표시장치에서 한 화소의 구조를 나타내는 등가 회로도.
도 5는 종래 기술에 의한 유기발광 다이오드 표시장치에서 한 화소의 구조를 나타내는 평면도.
도 6은 본 발명의 제1 실시 예에 의한 더미 화소를 구비한 유기발광 다이오드 표시장치를 나타내는 평면 확대도.
도 7은 본 발명의 제1 실시 예에 의한 더미 화소 및 표시 화소의 구조를 나타내는 평면 확대도.
도 8은 본 발명의 제2 실시 예에 의한 더미 화소 및 표시 화소의 구조를 나타내는 평면 확대도.
도 9a는 본 발명의 제1 응용 예에 의한 더미 화소에 포함된 정전기 방지 소자의 구조를 나타내는 평면도.
도 9b는 도 9a의 절취선 II-II'로 자른, 본 발명의 제1 응용 예에 의한 정전기 방지 소자의 구조를 나타내는 단면도.
도 10a는 본 발명의 제2 응용 예에 의한 더미 화소에 포함된 정전기 방지 소자의 구조를 나타내는 평면도.
도 10b는 도 10a의 절취선 III-III'로 자른, 본 발명의 제2 응용 예에 의한 정전기 방지 소자의 구조를 나타내는 단면도.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 또한, 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것일 수 있는 것으로서, 실제 제품의 부품 명칭과는 상이할 수 있다.
<제1 실시 예>
이하, 도 7을 참조하여 본 발명의 제1 실시 예에 대해 설명한다. 도 7은 본 발명의 제1 실시 예에 의한 더미 화소 및 표시 화소의 구조를 나타내는 평면 확대도이다. 제1 실시 예에 의한 유기발광 다이오드 표시장치의 기본적인 구성은 종래의 것과 매우 유사하다. 동일한 구성에 대해서는 중복 설명을 하지 않는다. 또한, 필요하다면, 종래 기술에서 사용한 도면을 참조한다.
본 발명의 제1 실시 예에 의한 평판 표시장치의 일종인 유기발광 다이오드 표시장치는, 표시 영역(AA)와 비 표시 영역(NA)이 정의된 기판(SUB)을 포함한다. 표시 영역(AA)은 기판(SUB)의 중앙부 대부분을 차지하고, 비 표시 영역(NA)은 표시 영역(AA)의 외주변에 배치된다. 표시 영역(AA)에는 매트릭스 방식으로 배열된 다수 개의 표시 화소(PA)들이 배치된다. 비 표시 영역(NA)에는 표시 화소(PA)를 구동하기 위한 구동 소자들(도시하지 않음)이 배치될 수 있다.
표시 영역(AA)에 배열된 표시 화소(PA)들을 정의하는 스캔 배선(SL), 데이터 배선(DL) 및 구동 전류 배선(VDD)들이 배치되어 있다. 이들 배선들(SL, DL, VDD)은 비 표시 영역(NA)에 배치된 구동 소자들(도시하지 않음)에 연결되어 있다.
표시 영역(AA)의 일측변에 인접한 비 표시 영역(NA)에는 더미 화소 영역(DPA)이 정의되어 있다. 더미 화소 영역(DPA)은, 더미 화소(DP)들을 포함한다. 더미 화소 영역(DPA)은, 스캔 배선(SL), 데이터 배선(DL) 및/또는 구동 전류 배선(VDD)들에 의해 정의된다. 예를 들어, 도 7에 도시한 바와 같이, 제1 화소 행의 좌측변에 인접하여 제1 더미 화소(DP1)가 배치될 수 있다. 또한, 제2 화소 행의 좌측변에 인접하여 제2 더미 화소(DP2)가 배치될 수 있다. 이러한 방식으로, 표시 영역(AA)의 좌측변에 인접하여 더미 화소(DP)들이 배치될 수 있다.
더미 화소 영역(DPA)을 구성하는 더미 화소들(DP)은 표시 화소(PA)와 동일한 크기를 갖는다. 또한, 더미 화소(DP)들 각각은 정전기를 방지하기 위한 정전기 방지 소자(TD)를 포함한다. 예를 들어, 제1 더미 화소(DP1)에 포함된 정전기 방지 소자(TD)는, 스캔 배선(SL)에서 분기한 더미 게이트 전극(GD), 그리고 게이트 전극(GD)과 중첩하는 더미 반도체 층(AD)을 포함한다.
한편, 제1 더미 화소(DP1)의 우측변에 배치된 표시 화소(PA)는 스위칭 박막 트랜지스터(ST), 구동 박막 트랜지스터(DT) 및 유기발광 다이오드(OLE)를 포함한다. 스위칭 박막 트랜지스터(ST)는, 스캔 배선(SL)에서 분기하는 게이트 전극(SG), 데이터 배선(DL)에서 분기하는 소스 전극(SS), 그리고 소스 전극(SS)과 대향하는 드레인 전극(SD)을 포함한다. 구동 박막 트랜지스터(DT)는, 스위칭 박막 트랜지스터(ST)의 드레인 전극(SD)에 연결된 게이트 전극(DG), 구동 전류 배선(VDD)에서 분기하는 소스 전극(DS), 그리고 소스 전극(DS)과 대향하는 드레인 전극(DD)을 포함한다. 유기발광 다이오드(OLE)는 구동 박막 트랜지스터(DT)의 드레인 전극(DD)과 연결된 애노드 전극(ANO), 애노드 전극(ANO) 위에 적층된 유기발광층 및 캐소드 전극을 포함한다.
더미 화소(DP)는, 표시 화소(PA)에 형성된 스위칭 박막 트랜지스터(ST) 및 구동 박막 트랜지스터(DT)와 동일한 구성을 갖지 않는다. 예를 들어, 정전기의 발생이 스위칭 박막 트랜지스터(ST)의 게이트 전극(SG)과 반도체 층(SA) 사이에서의 단락으로 인해 발생하는 경우가 많을 경우, 더미 화소(DP)는 스캔 배선(SL)에서 분기하는 더미 게이트 전극(GD) 그리고 게이트 전극(GD)과 중첩하는 더미 반도체 층(AD)만을 구비하는 것으로도 충분하다.
게이트 구동부에서 스캔 배선(SL)으로 신호를 인가할 때, 더미 화소(DP)에 마련된 더미 게이트 전극(GD)과 더미 반도체 층(AD)에서 정전기에 의한 단락이 머저 발생하여 정전기를 제거할 수 있다. 그 결과 이후에 스캔 신호가 전달되는 표시 화소(PA)들에는 정전기 신호가 전달되지 않는다. 다시 말해, 정전기 전압이 스캔 배선(SL)에 전달된 경우, 더미 화소(DP)에 형성된 정전기 방지 소자(TD)에 의해 정전기 전압이 흡수된다. 반면, 정상적인 전기 신호는 계속해서 스캔 배선(SL)을 따라 표시 화소(PA)들로 전달된다.
<제2 실시 예>
이하, 도 8을 참조하여 본 발명의 제2 실시 예에 대해 설명한다. 도 8은 본 발명의 제2 실시 예에 의한 더미 화소 및 표시 화소의 구조를 나타내는 평면 확대도이다. 제2 실시 예에 의한 유기발광 다이오드 표시장치는 제1 실시 예에 의한 것과 기본적인 구성은 거의 동일한다. 차이가 있다면, 더미 화소에는 복수 개의 정전기 방지 소자들(TD1, TD2, TD3)을 포함한다는 데 있다.
제1 실시 예에 의한 더미 화소를 포함하는 유기발광 다이오드 표시장치의 경우, 정전기 전압이 더미 화소를 지난 후에도 완전히 제거되지 않고, 남아 있는 경우, 표시 화소들에 불량이 발생할 수 있다. 이를 방지하기 위해서, 더미 화소를 복수 개를 배치할 수 있다. 하지만, 여러 개의 더미 화소들을 배치할 경우, 더미 화소 영역(DPA)의 면적이 더 많이 필요하다. 이는, 비 표시 영역(NA)의 증가를 야기하여, 바람직하지 않다. 제2 실시 예에서는, 더미 화소 영역(DPA) 및 비 표시 영역(NA)의 면적을 증가하지 않으면서, 효율적으로 정전기를 방지할 수 있는 더미 화소의 구조를 제공한다.
본 발명의 제1 실시 예에 의한 평판 표시장치의 일종인 유기발광 다이오드 표시장치는, 표시 영역(AA)와 비 표시 영역(NA)이 정의된 기판(SUB)을 포함한다. 표시 영역(AA)은 기판(SUB)의 중앙부 대부분을 차지하고, 비 표시 영역(NA)은 표시 영역(AA)의 외주변에 배치된다. 표시 영역(AA)에는 매트릭스 방식으로 배열된 다수 개의 표시 화소(PA)들이 배치된다. 비 표시 영역(NA)에는 표시 화소(PA)를 구동하기 위한 구동 소자들(도시하지 않음)이 배치될 수 있다.
표시 영역(AA)에 배열된 표시 화소(PA)들을 정의하는 스캔 배선(SL), 데이터 배선(DL) 및 구동 전류 배선(VDD)들이 배치되어 있다. 이들 배선들(SL, DL, VDD)은 비 표시 영역(NA)에 배치된 구동 소자들(도시하지 않음)에 연결되어 있다.
표시 영역(AA)의 일측변에 인접한 비 표시 영역(NA)에는 더미 화소 영역(DPA)이 정의되어 있다. 더미 화소 영역(DPA)은, 더미 화소(DP)들을 포함한다. 더미 화소(DP)들은, 스캔 배선(SL), 데이터 배선(DL) 및/또는 구동 전류 배선(VDD)들에 의해 정의된다.
제2 실시 예에 의한 더미 화소(DP)에는, 제1 정전기 방지 소자(TD1), 제2 정전기 방지 소자(TD2), 그리고 제3 정전기 방지 소자(TD3)들을 포함한다. 예를 들어, 제1 정전기 방지 소자(TD1)은 스캔 배선(SL)에서 분기하는 제1 더미 게이트 전극(GD1) 및 제1 게이트 전극(GD1)과 중첩하는 제1 더미 반도체 층(AD1)을 포함한다. 제2 정전기 방지 소자(TD2)는 스캔 배선(SL)에서 분기하는 제2 더미 게이트 전극(GD2) 및 제2 게이트 전극(GD2)과 중첩하는 제2 더미 반도체 층(AD2)을 포함한다. 그리고 제3 정전기 방지 소자(TD3)는 스캔 배선(SL)에서 분기하는 제3 더미 게이트 전극(GD3) 및 제3 게이트 전극(GD3)과 중첩하는 제3 더미 반도체 층(AD3)을 포함한다.
게이트 구동부에서 스캔 배선(SL)으로 신호를 인가할 때, 더미 화소(DP)에 마련된 제1 더미 게이트 전극(GD1)과 제1 더미 반도체 층(AD1), 제2 더미 게이트 전극(GD2)과 제2 더미 반도체 층(AD2) 및/또는 제3 더미 게이트 전극(GD3)과 제3 더미 반도체 층(AD3)에서 정전기에 의한 단락이 발생하여 정전기를 제거할 수 있다. 따라서, 이후에 스캔 신호가 전달되는 표시 화소(PA)들에는 정전기 신호가 전달되지 않는다. 다시 말해, 정전기 전압이 스캔 배선(SL)에 전달된 경우, 더미 화소(DP)에 형성된 정전기 방지 소자들(TD1, TD2, TD3)에 의해 정전기 전압이 흡수된다. 반면, 정상적인 전기 신호는 계속해서 스캔 배선(SL)을 따라 표시 화소(PA)들로 전달된다.
도 8에서 정전기 방지 소자들(TD1, TD2, TD3)에는 각각 독립된 제1 더미 반도체 층(AD1), 제2 더미 반도체 층(AD2) 및 제3 더미 반도체 층(AD3)을 도시하고 있다. 하지만, 이들 제1 더미 반도체 층(AD1), 제2 더미 반도체 층(AD2) 및 제3 더미 반도체 층(AD3)은 서로 연결되어 하나의 더미 반도체 층으로 형성될 수도 있다.
제2 실시 예에 의한 더미 화소에는 동일한 스캔 배선(SL)에 연결된 복수 개의 정전기 방지 소자들이 연속으로 배치되어 있다. 따라서, 정전기는 완전히 제거될 수 있다. 또한, 하나의 더미 화소(DP)만으로 정전기를 모두 제거할 수 있으므로, 더미 화소 영역(DPA) 또는 비 표시 영역(NA)의 면적을 최소화할 수 있다.
<제1 응용 예>
지금까지는 제1 및 제2 실시 예를 통해, 표시 패널에 포함된 정전기 방지를 위한 더미 화소의 구조에 대해 설명하였다. 지금부터는, 더미 화소에 포함된 정전기 방지 소자의 구조에 대해 살세히 설명한다. 이하, 도 9a 및 9b를 참조하여, 본 발명에 의한 정전기 방지 소자의 제1 응용 예에 대해 설명한다. 도 9a는 본 발명의 제1 응용 예에 의한 더미 화소에 포함된 정전기 방지 소자의 구조를 나타내는 평면도이다. 도 9b는 도 9a의 절취선 II-II'로 자른, 본 발명의 제1 응용 예에 의한 정전기 방지 소자의 구조를 나타내는 단면도이다.
도 9a 및 9b를 참조하면, 본 발명의 제1 응용 예에 의한 더미 화소에 포함된 정전기 방지 소자(TD)는, 스캔 배선(SL)에서 분기하는 더미 게이트 전극(GD) 및 더미 반도체 층(AD)을 포함한다. 기판(SUB) 위에는 버퍼 층(BUF)이 도포되어 있다. 버퍼 층(BUF) 위에는 더미 반도체 층(AD)이 형성되어 있다. 더미 반도체 층(AD)이 형성된 기판(SUB) 위에는 게이트 절연막(GI)이 도포되어 있다.
게이트 절연막(GI)에는 더미 반도체 층(AD)의 일부를 노출하는 단락 홀(SH)이 형성되어 있다. 단락 홀(SH)은 더미 게이트 전극(GD)과 더미 반도체 층(AD)을 미리 단락(혹은 "연결") 시키기 위한 것이다. 단락 홀(SH)은 하나만 형성될 수도 있고, 복수 개가 형성될 수 있다. 단락 홀(SH)은 더미 게이트 전극(GD)의 측변과 접촉할 수 있는 위치에 형성하는 것이 바람직하다.
게이트 절연막(GI) 위에는 스캔 배선(SL)과 스캔 배선(SL)에서 분기하는 더미 게이트 전극(GD)이 형성되어 있다. 더미 게이트 전극(GD)는 단락 홀(SH)을 통해 더미 반도체 층(AD)과 접촉하는 구조를 갖는다.
표시 화소(PA)의 경우, 게이트 절연막(GI)은 게이트 전극과 반도체 층 사이의 절연성을 유지하는 기능을 한다. 게이트 전극과 반도체 층 사이에 개재된 게이트 절연막(GI)이 정전기로 인해 파손된다면, 게이트 전극이 반도체 층과 직접 연결되고, 이는 박막 트랜지스터의 특성을 열화시키는 원인이된다. 그 결과, 유기발광 다이오드를 정상적으로 구동할 수 없게 된다.
하지만, 더미 화소(DP)에 마련된 정전기 방지 소자(TD)에서 미리 더미 게이트 전극(GD)와 더미 반도체 층(AD)을 단락 시켜 놓음으로써, 정전기 전압을 더미 화소(DP)에서 흡수하는 효과를 얻을 수 있다. 더미 반도체 층(AD)은 다른 어떤 소자와도 연결되지 않는 고립된 섬 모양을 가짐으로써, 정전기를 효율적으로 제거할 수 있다. 필요하다면, 더미 반도체 층(AD)은 기판(SUB)의 하단변으로 연장하여 정전기를 외부로 빼낼 수 있도록 구성할 수도 있다.
<제2 응용 예>
제1 응용 예에서는, 더미 게이트 전극(GD)과 더미 반도체 층(AD)을 미리 단락 시켜 놓은 구조를 갖는 더미 화소를 제안하였다. 제2 응용 예에서는, 게이트 절연막(GI)이 쉽게 절연 파괴될 수 있는 구조를 갖는 더미 화소를 제안한다.
이하, 도 10a 및 10b를 참조하여, 본 발명에 의한 정전기 방지 소자의 제2 응용 예에 대해 설명한다. 도 10a는 본 발명의 제2 응용 예에 의한 더미 화소에 포함된 정전기 방지 소자의 구조를 나타내는 평면도이다. 도 10b는 도 10a의 절취선 III-III'로 자른, 본 발명의 제2 응용 예에 의한 정전기 방지 소자의 구조를 나타내는 단면도이다.
도 10a 및 10b를 참조하면, 본 발명의 제2 응용 예에 의한 더미 화소에 포함된 정전기 방지 소자(TD)는, 스캔 배선(SL)에서 분기하는 더미 게이트 전극(GD), 더미 반도체 층(AD) 및 차광층(LS)을 포함한다. 기판(SUB) 위에는 차광층(LS)이 형성되어 있다. 차광층(LS)이 형성된 기판(SUB) 전체 위에는 버퍼 층(BUF)이 도포되어 있다. 버퍼 층(BUF) 위에는 더미 반도체 층(AD)이 형성되어 있다. 반도체 층(AD)은 차광층(LS)보다 조금 더 넓은 폭을 갖는다. 예를 들어, 차광층(LS)의 가장자리 부분에서 더미 반도체 층(AD)이 단차를 갖도록 형성하는 것이 바람직하다.
더미 반도체 층(AD)이 형성된 기판(SUB) 위에는 게이트 절연막(GI)이 도포되어 있다. 게이트 절연막(GI) 위에는 스캔 배선(SL)과 스캔 배선(SL)에서 분기하는 더미 게이트 전극(GD)이 형성되어 있다. 더미 게이트 전극(GD)은 더미 반도체 층(AD)을 완전히 덮는 형상을 갖도록 형성하는 것이 바람직하다. 따라서, 더미 게이트 전극(GD)은 계단 형상을 갖는 더미 반도체 층(AD)의 가장자리 상부를 타고 넘는 단차를 갖도록 형성한다.
그 결과, 더미 반도체 층(AD)과 더미 게이트 전극(GD)은 계단 형상을 갖고 중첩한다. 더미 반도체 층(AD)을 덮는 게이트 절연막(GI)은 단차 부에서 두께가 얇게 도포된다. 게이트 절연막(GI) 위에 더미 게이트 전극(GD)을 적층하고 나면, 단차부에서는, 더미 게이트 전극(GD)과 더미 반도체 층(AD) 사이가 다른 부분보다 더 얇은 구조를 갖는다.
표시 화소(PA)의 경우, 게이트 절연막(GI)은 게이트 전극과 반도체 층 사이의 절연성을 유지하는 기능을 한다. 게이트 전극과 반도체 층 사이에 개재된 게이트 절연막(GI)이 정전기로 인해 파손된다면, 게이트 전극이 반도체 층과 직접 연결되고, 이는 박막 트랜지스터의 특성을 열화시키는 원인이된다. 그 결과, 유기발광 다이오드를 정상적으로 구동할 수 없게 된다.
하지만, 더미 화소(DP)에 마련된 정전기 방지 소자(TD)에서는 더미 게이트 전극(GD)와 더미 반도체 층(AD) 사이의 게이트 절연막(GI)이 단차부를 갖고, 단차부에서는 절연 파괴가 쉽게 발생하는 절연 취약부(WP)를 갖는다. 따라서, 정전기 전압이 스캔 배선(SL)을 따라 전달될 경우, 더미 화소(DP)의 절연 취약부(WP)에서 게이트 절연막(GI)이 쉽게 파손되어 정전기를 흡수하는 효과를 얻을 수 있다. 더미 반도체 층(AD)은 다른 어떤 소자와도 연결되지 않는 고립된 섬 모양을 가짐으로써, 정전기를 효율적으로 제거할 수 있다. 필요하다면, 더미 반도체 층(AD)은 기판(SUB)의 하단변으로 연장하여 정전기를 외부로 빼낼 수 있도록 구성할 수도 있다.
이상, 정전기 방지 소자를 구비한 더미 화소를 설명함에 있어서, 편의상 스캔 라인이 하나인 경우에 대해서만 설명하였다. 경우에 따라서, 표시 영역에 배치된 화소 영역에는, 보상을 위한 박막 트랜지스터가 더 구비될 수 있다. 혹은 스캔 신호를 확인하거나, 구동 전류를 확인하기 하여 오류 발생시 보상을 위한 검출/보상용 박막 트랜지스터가 더 포함될 수 있다. 이런 경우, 화소 영역에는 스캔 배선 이외에도 1개 혹은 2개의 게이트 배선들이 더 포함될 수 있다.
게이트 배선 혹은 스캔 배선 다수 개가 하나의 화소 영역에 배치되는 경우에도, 본 발명에 의한 더미 화소 구조를 적용할 수 있다. 예를 들어, 더미 화소에도 화소 영역에 배치된 표시 화소와 동일하게 다수 개의 스캔 배선 및/또는 게이트 배선들이 배치된다. 더미 화소 영역에 배치된 다수 개의 스캔 배선 및/또는 게이트 배선에는 하나 이상의 정전기 방전 소자들이 배치될 수 있다. 여기서, 정전기 방지 소자들은 앞에서 설명한 것과 동일한 구조를 가질 수 있다.
또한, 지금까지 설명한 더미 화소들은, 표시 영역에 배치된 표시 화소와는 다른 구조를 갖는 경우에 대해서 설명하였다. 이는, 정전기가 주로 스캔 배선 혹은 게이트 배선을 따라 유입되는 정전기에 의한 반도체 층의 절연 파괴를 방지하는 것을 중점적으로 해결하기 위한 것이다. 하지만, 표시 화소와 동일한 구조를 가질 수도 있다. 예를 들어, 더미 화소에도 스위칭 박막 트랜지스터와 구동 박막 트랜지스터를 모두 포함할 수 있다. 그 결과, 표시 화소의 구동 박막 트랜지스터에서도 발생하는 정전기로 인한 손상을 더미 화소에 배치된 구동 박막 트랜지스터가 먼저 흡수함으로써, 표시 화소들을 정상적으로 작동하도록 할 수 있다.
또는, 더미 화소는 표시 화소와 완전히 동일한 구조를 가질 수도 있다. 예를 들어, 더미 화소 에도, 표시 화소에 형성된 유기발광 다이오드와 동일한 더미 유기발광 다이오드를 더 포함할 수 있다. 더미 유기발광 다이오드를 더 구비함으로써, 표시 화소에서 발생할 수 있는 불량을 검출하거나 미리 방지할 수 있다.
더미 화소는, 표시 영역과 바로 인접한 비 표시 영역에 배치되고, 표시 화소와 동일한 구조 혹은 주요 구성 요소들을 구비한 구조를 갖는다. 따라서, 표시 화소에 전달될 수 있는 정전기와 같은 이상 신호들을 미리 흡수하여 제거한다. 그 결과 표시 화소에는 정상적인 신호만 전달하도록 함으로써, 손상되는 것을 미리 방지할 수 있다.
지금까지 설명한 정전기 방지 소자를 구비한 더미 화소를 설명함에 있어서, 유기발광 다이오드 표시장치를 중심으로 설명하였다. 하지만, 박막 트랜지스터를 사용하는 다른 평판 표시장치들에도 적용하여, 게이트 금속층과 반도체 물질층 사이에서 발생하는 정전기로 인한 표시 불량을 방지할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위 내에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명은 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구 범위에 의해 정해져야만 할 것이다.
AA: 표시 영역 NA: 비 표시 영역
DPA: 더미 화소 영역 DP: 더미 화소
PA: 표시 화소 TD: 정전기 방지 소자
DL: 데이터 배선 SL: 스캔 배선
VDD: 구동 전류 배선 ST: 스위칭 박막 트랜지스터
DT: 구동 박막 트랜지스터 OLE: 유기발광 다이오드
ANO: 애노드 전극

Claims (5)

  1. 기판;
    상기 기판의 중앙부에 정의된 표시 영역;
    상기 표시 영역 외주부에 배치된 비 표시 영역;
    상기 비 표시 영역에서 상기 표시 영역에 걸쳐 배치된 스캔 배선;
    상기 표시 영역에 인접하는 상기 비 표시 영역에 배치된 더미 화소 영역;
    상기 더미 화소 영역에 배치된 더미 화소; 그리고
    상기 더미 화소에 배치되며, 상기 스캔 배선에서 분기한 제1 더미 게이트 전극 및 상기 제1 더미 게이트 전극과 중첩하는 제1 더미 반도체 층을 구비하는 제1 정전기 방지 소자를 포함하는 평판 표시장치.
  2. 제 1 항에 있어서,
    상기 스캔 배선에서 분기한 제2 더미 게이트 전극 및 상기 제2 더미 게이트 전극과 중첩하는 제2 더미 반도체 층을 구비하는 제2 정전기 방지 소자를 더 포함하는 평판 표시장치.
  3. 제 1 항에 있어서,
    상기 표시 영역에는,
    상기 스캔 배선에서 분기하는 게이트 전극을 포함하는 표시 화소들이 매트릭스 방식으로 배열된 평판 표시장치.
  4. 제 1 항에 있어서,
    상기 제1 더미 반도체 층은, 상기 기판 위에 형성되고,
    상기 제1 더미 반도체 층 위에 적층된 게이트 절연막; 그리고
    상기 게이트 절연막에 형성되어 상기 제1 더미 반도체 층의 일부를 노출하는 단락 홀을 더 포함하며,
    상기 제1 더미 게이트 전극은 상기 단락 홀을 통해 상기 제1 더미 반도체 층과 접촉하는 평판 표시장치.
  5. 제 1 항에 있어서,
    상기 기판 위에서 상기 제1 더미 반도체 층 아래에 배치되는 차광층; 그리고
    상기 제1 더미 반도체 층 위에 적층된 게이트 절연막을 더 포함하고,
    상기 제1 더미 반도체 층은 상기 차광층의 측변을 덮으며 단차를 이루고,
    상기 게이트 절연막은 상기 단차를 덮는 부분은 다른 부분보다 얇은 두께를 가지며,
    상기 제1 더미 게이트 전극은 상기 단차를 덮는 상기 게이트 절연막 위에 적층된 평판 표시장치.
KR1020150187551A 2015-12-28 2015-12-28 정전기 보호용 더미 화소를 구비한 평판 표시장치 KR102519823B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150187551A KR102519823B1 (ko) 2015-12-28 2015-12-28 정전기 보호용 더미 화소를 구비한 평판 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150187551A KR102519823B1 (ko) 2015-12-28 2015-12-28 정전기 보호용 더미 화소를 구비한 평판 표시장치

Publications (2)

Publication Number Publication Date
KR20170077917A true KR20170077917A (ko) 2017-07-07
KR102519823B1 KR102519823B1 (ko) 2023-04-11

Family

ID=59353419

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150187551A KR102519823B1 (ko) 2015-12-28 2015-12-28 정전기 보호용 더미 화소를 구비한 평판 표시장치

Country Status (1)

Country Link
KR (1) KR102519823B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10872571B2 (en) 2017-11-22 2020-12-22 Samsung Display Co., Ltd. Display device
US10930231B2 (en) 2018-03-27 2021-02-23 Samsung Electronics Co., Ltd. Display module including electro-static discharge protection circuit
WO2021093000A1 (zh) * 2019-11-13 2021-05-20 Tcl华星光电技术有限公司 一种电平转换芯片及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000000878A (ko) * 1998-06-05 2000-01-15 윤종용 액정 표시 장치
JP2005077635A (ja) * 2003-08-29 2005-03-24 Seiko Epson Corp 電気光学装置及び電子機器
KR20070082657A (ko) * 2006-02-17 2007-08-22 삼성전자주식회사 어레이 기판 및 이를 구비한 표시 장치
JP2013083679A (ja) * 2011-10-06 2013-05-09 Japan Display East Co Ltd 表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000000878A (ko) * 1998-06-05 2000-01-15 윤종용 액정 표시 장치
JP2005077635A (ja) * 2003-08-29 2005-03-24 Seiko Epson Corp 電気光学装置及び電子機器
KR20070082657A (ko) * 2006-02-17 2007-08-22 삼성전자주식회사 어레이 기판 및 이를 구비한 표시 장치
JP2013083679A (ja) * 2011-10-06 2013-05-09 Japan Display East Co Ltd 表示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10872571B2 (en) 2017-11-22 2020-12-22 Samsung Display Co., Ltd. Display device
US10930231B2 (en) 2018-03-27 2021-02-23 Samsung Electronics Co., Ltd. Display module including electro-static discharge protection circuit
US11238818B2 (en) 2018-03-27 2022-02-01 Samsung Electronics Co., Ltd. Display module including electro-static discharge protection circuit
WO2021093000A1 (zh) * 2019-11-13 2021-05-20 Tcl华星光电技术有限公司 一种电平转换芯片及显示装置

Also Published As

Publication number Publication date
KR102519823B1 (ko) 2023-04-11

Similar Documents

Publication Publication Date Title
US9305981B2 (en) Organic electro-luminescent device
US9590023B2 (en) Organic light-emitting display apparatus and method of repairing the same
US7888683B2 (en) Organic light emitting display and method for making the same
US7830341B2 (en) Organic electroluminescence display device
US8415676B2 (en) Organic light emitting display
US9553138B2 (en) Organic light-emitting diode display having a repair line
KR101411660B1 (ko) 정전기 방지 소자 및 이를 갖는 유기전계발광소자
US10361223B2 (en) Display device
JP6417017B2 (ja) 高開口率を有する超高解像度平板表示装置
US9184411B2 (en) Organic light emitting diode display device
KR20170135650A (ko) 유기 발광 표시 장치 및 이의 리페어 방법
KR102519823B1 (ko) 정전기 보호용 더미 화소를 구비한 평판 표시장치
KR20170080223A (ko) 유기전계 발광표시장치 및 그 제조방법
US20080224961A1 (en) Organic light emitting display and method for manufacturing the same
KR102410104B1 (ko) 유기발광 다이오드 표시장치
KR20170003875A (ko) 유기발광표시장치
KR100726942B1 (ko) 유기 전계발광 표시장치 및 그 제조방법
KR102380330B1 (ko) 리페어 구조를 갖는 대면적 유기발광 다이오드 표시장치
KR102013893B1 (ko) 평판표시장치 및 그의 제조방법
US9054518B2 (en) Display apparatus
KR102060001B1 (ko) 표시장치 및 이를 리페어하는 방법
KR102078992B1 (ko) 표시 장치
KR20230094650A (ko) 전계 발광 표시장치
TW202327079A (zh) 具有修復結構的電致發光顯示器
JP2008269893A (ja) 有機ｅｌ表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant