JP4036081B2 - 電気光学パネル及びその製造方法 - Google Patents
電気光学パネル及びその製造方法 Download PDFInfo
- Publication number
- JP4036081B2 JP4036081B2 JP2002328296A JP2002328296A JP4036081B2 JP 4036081 B2 JP4036081 B2 JP 4036081B2 JP 2002328296 A JP2002328296 A JP 2002328296A JP 2002328296 A JP2002328296 A JP 2002328296A JP 4036081 B2 JP4036081 B2 JP 4036081B2
- Authority
- JP
- Japan
- Prior art keywords
- electro
- identification pattern
- optical panel
- region
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Geometry (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、複数の走査線及び複数のデータ線と、それらの交差に対応してマトリックス状に配置されたスイッチング素子を有する電気光学パネルに関する。
【０００２】
【従来の技術】
アクティブマトリクス方式の液晶パネルは、主に、マトリクス状に配列した画素電極の各々にスイッチング素子が設けられた素子基板と、カラーフィルタなどが形成された対向基板と、これら両基板との間に充填された液晶とを備える。このような構成において、走査線を介してスイッチング素子に走査信号を印加すると、当該スイッチング素子が導通状態となる。この導通状態の際に、データ線を介して、画素電極に画像信号を印加すると、当該画素電極および対向電極（共通電極）の間の液晶層に所定の電荷が蓄積される。
【０００３】
また、液晶パネルの素子基板には、走査線を選択するための走査線駆動回路や、データ線にデータ線信号を供給するためのデータ線駆動回路が形成されることが多い。このような駆動回路の能動素子および画素領域に形成されるスイッチング素子は、薄膜トランジスタ（Thin Film Transistor：以下、「ＴＦＴ」と称する）によって構成される。
【０００４】
上述した液晶パネルにおいては、外部より供給される信号の信号調整や欠陥発生時の欠陥解析を目的として走査線やデータ線の識別を容易にすることを目的として、前記走査線及び前記データ線に例えばナンバリングを施したり、記号を付したりして識別パターンを形成することがある。この場合、識別パターンは素子基板上であって、画素領域の周辺に形成されていた。
【０００５】
【発明が解決しようとする課題】
ところで、識別パターンは、信号調整や欠陥解析のために用いられるので、画像表示には直接寄与しない。一方、液晶パネルにおいては、小型化及びコスト削減の観点から、画素領域から基板の端部までの距離をできる限り短くすることが好ましい。
【０００６】
このためには、画素領域の周辺に形成される識別パターンを微細化する必要があるが、識別パターンは顕微鏡等によって確認できる程度の大きさが必要であるので、その占有面積を減少させるには一定の限界があった。
【０００７】
本発明は、上述した事情に鑑みてなされたものであり、画素領域から基板の端部までの距離を短くすることが可能な電気光学パネル等を提供することを課題とする。
【０００８】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る電気光学パネルは、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置されたスイッチング素子とを備え、前記各走査線と前記各データ線とによって仕切られた各画素領域は、画像の表示に寄与する有効画素領域と画像の表示に寄与しないダミー画素領域とを有するものであって、前記各走査線の番号を識別するための識別情報を示す識別パターンの一部又は全部を前記ダミー画素領域に形成したことを特徴とする。
【０００９】
この発明によれば、走査線に係る識別パターンの一部又は全部がダミー画素領域に形成される。ダミー画素領域は画像表示に寄与しないから、そこに識別パターンを形成しても表示品質が劣化することはない。また、当該領域に識別パターンを形成するから、額縁面積を縮小することができ、電気光学パネルの小型化・軽量化を図るとともにコストの削減を図ることができる。
【００１０】
ここで、前記ダミー画素領域は、前記各走査線の一方の端部に設けられた第１領域と他方の端部に設けられた第２領域を有し、前記識別パターンは、前記第１領域と前記第２領域とに分割して形成されることが好ましい。この場合には、走査線の本数が多く識別情報の桁数が大きい場合であっても、識別パターンを分割して形成するので、額縁面積をより一層削減できる。
【００１１】
また、本発明に係る他の電気光学パネルは、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置されたスイッチング素子とを備え、前記各走査線と前記各データ線とによって仕切られた各画素領域は、画像の表示に寄与する有効画素領域と画像の表示に寄与しないダミー画素領域とを有するものであって、前記各データ線の番号を識別するための識別情報を示す識別パターンの一部又は全部を前記ダミー画素領域に形成したことを特徴とする。この発明によれば、データ線に係る識別パターンの一部又は全部がダミー画素領域に形成されるから、額縁面積を縮小することができ、電気光学パネルの小型化・軽量化を図るとともにコストの削減を図ることができる。
【００１２】
ここで、前記ダミー画素領域は、前記各データ線の一方の端部に設けられた第１領域と他方の端部に設けられた第２領域を有し、前記識別パターンは、前記第１領域と前記第２領域とに分割して形成されることが好ましい。この場合には、データ線の本数が多く識別情報の桁数が大きい場合であっても、識別パターンを分割して形成するので、額縁面積をより一層削減できる。
【００１３】
また、上述した電気光学パネルにおいて、前記スイッチング素子は画素電極と接続されており、前記識別パターンは前記画素電極よりも小さいことが好ましい。この場合には、画素電極と重なる位置に識別パターンを形成することができる。
【００１４】
また、上述した電気光学パネルは、素子基板とこれに対向する対向基板とを備え、前記素子基板には、前記複数の走査線、前記複数のデータ線、及び前記各スイッチング素子が形成され、且つ、前記識別パータと重複しない領域に、前記各走査線を駆動する走査線駆動回路及び前記各データ線を駆動するデータ線駆動回路が形成されることが好ましい。この場合には、識別パターンの一部又は全部をダミー画素領域に形成するから、パネルの面積が固定であれば駆動回路の占有面積を大きくすることができ、一方、駆動回路の占有面積が固定であればパネルサイズを縮小することができる。
【００１５】
また、上述した電気光学パネルは、素子基板とこれに対向する対向基板とを備え、前記素子基板には、前記複数の走査線、前記複数のデータ線、及び前記各スイッチング素子が形成され、前記対向基板には、前記識別パターンが形成されるものであってもよい。検査時に電気光学パネルを組み立てた状態で、電気光学パネルの裏側から識別パターンを確認することとなる。
【００１６】
さらに、前記識別パターンは光を遮光する材料で構成されてもよいし、前記識別パターンは光を反射する材料で構成されてもよい。
【００１７】
次に、本発明に係る電気光学パネルの製造方法は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置されたトランジスタ素子とを備え、前記各走査線と前記各データ線とによって仕切られた各画素領域は、画像の表示に寄与する有効画素領域と画像の表示に寄与しないダミー画素領域とを有する電気光学パネルを製造する方法であって、基板の上に半導体層を形成するステップと、前記半導体層の上にゲート絶縁膜を形成するステップと、前記ゲート絶縁膜の上に前記トランジスタ素子のゲートを形成すると同時に、前記走査線又は前記データ線のうち少なくとも一方の番号を識別するための識別パターンを前記ダミー画素領域の全部又は一部に形成するステップとを備える。これにより、ゲートの形成と同時に識別パターンを形成することが可能となるので、識別パターンを形成するために特別な製造工程を設ける必要がなくなる。
【００１８】
次に、本発明に係る電子機器は、上述した電気光学パネルを備える。例えば、液晶装置、ビデオカメラに用いられるビューファインダ、携帯電話機、ノート型コンピュータ、ビデオプロジェクタ等が該当する。
【００１９】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。
＜１．液晶装置の全体構成＞
図１は実施形態に係る液晶装置の全体構成を示すブロック図である。この液晶装置は、液晶パネルＡＡ、タイミング発生回路３００及び画像処理回路４００を備える。液晶パネルＡＡは、その素子基板上に画素領域Ａ、走査線駆動回路１００およびデータ線駆動回路２００を備える。
【００２０】
この液晶装置に供給される入力画像データＤは、例えば、３ビットパラレルの形式である。タイミング発生回路３００は、入力画像データＤに同期してＹクロック信号ＹＣＫ、反転Ｙクロック信号ＹＣＫＢ、Ｘクロック信号ＸＣＫ、反転Ｘクロック信号ＸＣＫＢ、Ｙ転送開始パルスＤＹおよびＸ転送開始パルスＤＸを生成して、走査線駆動回路１００およびデータ線駆動回路２００に供給する。また、タイミング発生回路３００は、画像処理回路４００を制御する各種のタイミング信号を生成し、これを出力する。
【００２１】
ここで、Ｙクロック信号ＹＣＫは、走査線２を選択する期間を特定し、反転Ｙクロック信号ＹＣＫＢはＹクロック信号ＹＣＫの論理レベルを反転したものである。Ｘクロック信号ＸＣＫは、データ線３を選択する期間を特定し、反転Ｘクロック信号ＸＣＫＢはＸクロック信号ＸＣＫの論理レベルを反転したものである。
【００２２】
画像処理回路４００は、入力画像データＤに、液晶パネルＡＡの光透過特性を考慮したガンマ補正等を施した後、ＲＧＢ各色の画像データをＤ／Ａ変換して、画像信号Ｒ、Ｇ、Ｂを生成して液晶パネルＡＡに供給する。
【００２３】
次に、画素領域Ａには、図１に示されるように、ｍ（ｍは２以上の自然数）本の走査線２が、Ｘ方向に沿って平行に配列して形成される一方、ｎ（ｎは２以上の自然数）本のデータ線３が、Ｙ方向に沿って平行に配列して形成されている。そして、走査線２とデータ線３との交差付近においては、ＴＦＴ５０のゲートが走査線２に接続される一方、ＴＦＴ５０のソースがデータ線３に接続されるとともに、ＴＦＴ５０のドレインが画素電極６に接続される。そして、各画素は、画素電極６と、対向基板に形成される対向電極（後述する）と、これら両電極間に挟持された液晶とによって構成される。この結果、走査線２とデータ線３との各交差に対応して、画素はマトリクス状に配列されることとなる。
【００２４】
ここで、画素領域Ａは、画像表示に寄与しないダミー画素領域Ａ１と画像表示に寄与する有効画素領域Ａ２とを備える。図２に、ダミー画素領域Ａ１と画像表有効画素領域Ａ２とを示す。また、ダミー画素領域Ａ１は上部の領域Ａ１Ｕ、下部の領域Ａ１Ｄ、左部の領域Ａ１Ｌ、及び右部の領域Ａ１Ｒからなる。具体的には、各走査線２のうち上から１本目より上の画素が領域Ａ１Ｕ、下から２本目より下の画素が領域Ａ１Ｄとなり、各データ線３のうち左から４本目より左が領域Ａ１Ｌ、右から３本目より右の画素が領域Ａ１Ｒとなる。
【００２５】
説明を図１に戻す。ＴＦＴ５０のゲートが接続される各走査線２には、走査信号Ｙ１、Ｙ２、…、Ｙｍが、パルス的に線順次で印加されるようになっている。このため、ある走査線２に走査信号が供給されると、当該走査線に接続されるＴＦＴ５０がオンするので、データ線３から所定のタイミングで供給されるデータ線信号Ｘ１、Ｘ２、…、Ｘｎは、対応する画素に順番に書き込まれた後、所定の期間保持されることとなる。
【００２６】
各画素に印加される電位レベルに応じて液晶分子の配向や秩序が変化するので、光変調による階調表示が可能となる。例えば、液晶を通過する光量は、ノーマリーホワイトモードであれば、印加電位が高くなるにつれて制限される一方、ノーマリーブラックモードであれば、印加電位が高くなるにつれて緩和されるので、液晶装置全体では、画像信号に応じたコントラストを持つ光が各画素毎に出射される。このため、所定の表示が可能となる。
【００２７】
また、保持された画像信号がリークするのを防ぐために、蓄積容量５１が、画素電極６と対向電極との間に形成される液晶容量と並列に付加される。蓄積容量５１は、後述する容量線とＴＦＴ５０のドレインとの間に形成される。
以上の構成において、液晶パネルＡＡの欠陥を解析するために、各走査線２及び各データ線３に対応して識別パターンが素子基板に形成されている。
【００２８】
＜２．液晶パネルＡＡの電気的構成＞
図３は、液晶パネルＡＡの構成を示す斜視図であり、図４は、図３におけるＺ−Ｚ’線の断面図である。これらの図に示されるように、液晶パネルＡＡは、画素電極６等が形成されたガラス等の素子基板１５１と、共通電極１５８等が形成されたガラス等の透明な対向基板１５２とを、スペーサ１５３が混入されたシール材１５４によって一定の間隙を保って、互いに電極形成面が対向するように貼り合わせるとともに、この間隙に電気光学材料としての液晶１５５を封入した構造となっている。なお、シール材１５４は、対向基板１５２の基板周辺に沿って形成されるが、液晶１５５を封入するために一部が開口している。このため、液晶１５５の封入後に、その開口部分が封止材１５６によって封止されている。
【００２９】
ここで、素子基板１５１の対向面であって、シール材１５４の外側一辺においては、データ線駆動回路２００が形成されて、Ｙ方向に延在するデータ線３を駆動する構成となっている。さらに、この一辺には複数の接続電極１５７が形成されて、図示せぬタイミング発生回路からの各種信号や画像信号を入力する構成となっている。また、この一辺に隣接する一辺には、走査線駆動回路１００が形成されて、Ｘ方向に延在する走査線２をそれぞれ両側から駆動する構成となっている。
【００３０】
一方、対向基板１５２の共通電極１５８は、素子基板１５１との貼合部分における４隅のうち、少なくとも１箇所において設けられた導通材によって、素子基板１５１との電気的導通が図られている。ほかに、対向基板１５２には、液晶パネルＡＡの用途に応じて、例えば、第１に、ストライプ状や、モザイク状、トライアングル状等に配列したカラーフィルタが設けられ、第２に、例えば、クロムやニッケルなどの金属材料や、カーボンやチタンなどをフォトレジストに分散した樹脂ブラックなどのブラックマトリクスが設けられ、第３に、液晶パネルＡＡに光を照射するバックライトが設けられる。特に色光変調の用途の場合には、カラーフィルタは形成されずにブラックマトリクスが対向基板１５２に設けられる。さらに、対向基板１５２の周辺領域には光を遮光する遮光膜が形成されており、これにより非表示領域である額縁が形成されるようになっている。
【００３１】
くわえて、素子基板１５１および対向基板１５２の対向面には、それぞれ所定の方向にラビング処理された配向膜などが設けられる一方、その各背面側には配向方向に応じた偏光板（図示省略）がそれぞれ設けられる。ただし、液晶１５５として、高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜、偏光板等が不要となる結果、光利用効率が高まるので、高輝度化や低消費電力化などの点において有利である。
【００３２】
なお、データ線駆動回路２００、走査線駆動回路１００等の周辺回路の一部または全部を、素子基板１５１に形成する替わりに、例えば、ＴＡＢ（Tape Automated Bonding）技術を用いてフィルムに実装された駆動用ＩＣチップを、素子基板１５１の所定位置に設けられる異方性導電フィルムを介して電気的および機械的に接続する構成としても良いし、駆動用ＩＣチップ自体を、ＣＯＧ（Chip On Grass）技術を用いて、素子基板１５１の所定位置に異方性導電フィルムを介して電気的および機械的に接続する構成としても良い。
【００３３】
＜３．走査線の識別パターンの構成＞
図５は、素子基板１５１における走査線２の左端部を拡大した平面図である。この図に示すように走査線２の端部にはダミー画素領域Ａ１が形成され、その内側に有効画素領域Ａ２が形成される。
【００３４】
そして、ダミー画素領域Ａ１には識別パターン８が形成されている。例えば、左下の識別パターン８は、「１０００」を表す形状をしており、これによって、走査線２−１０００は上から数えて１０００番目の走査線であることが分かる。
【００３５】
ダミー画素領域Ａ１は画像表示には寄与しない。従って、ダミー画素領域Ａ１の画素電極６と重なる領域に識別パターン８を形成してもこれに画像の品質が劣化することはない。この例では、識別パターン８の一部をダミー画素領域Ａ１に形成したので、ダミー画素領域Ａ１の外側に識別パターン８を形成する場合と比較して、走査線駆動回路１００が液晶パネルＡＡの中心よりに形成される。従って、額縁面積が縮小し、液晶パネルＡＡを小型化すると同時にコストの削減を図ることができる。
【００３６】
ここで、識別パターン８は、光を遮光する材料（光を吸収する材料を含む、例えば、樹脂や金属）で構成することができる。この場合には、素子基板１５１単体で検査を行って欠陥が発見された場合に、顕微鏡で検査を行うことによって欠陥の解析を行うことが可能である。
【００３７】
図６に、図５に示すＢ−Ｂ’で素子基板１５１を切断した断面図を示す。この図に示すように素子基板１５１には、半導体層（５０Ａ〜５０Ｃ）が形成されている。半導体層は、多結晶シリコン膜で構成されており、ソース領域５０Ａ、チャネル領域５０Ｂ及びドレイン領域５０Ｃを備える。ゲート絶縁膜１６０は酸化膜であり、その上に走査線２、容量線３、及び識別パターン８が形成されている。容量線３はゲート絶縁膜１６０を介してドレイン領域５０Ｃと対向しており、対向面に蓄積容量５１が構成される。
【００３８】
データ線３は、第１層間絶縁膜１６１及びゲート絶縁膜１６０を貫通するコンタクトホールを介してソース領域５０Ａに接続されている。また、ドレイン電極５２は第１層間絶縁膜１６１及びゲート絶縁膜１６０を貫通するコンタクトホールを介してドレイン領域５０Ｃに接続されている。さらに、データ線３及びドレイン電極５２の上部には、第２層間絶縁膜１６２が形成されている。この第２層間絶縁膜１６２にはコンタクトホールが形成されており、これを介して画素電極６がドレイン電極５２に接続されている。以上の構成において、識別パターン８は、走査線２及び容量線７と同時に形成される。従って、識別パターン８を形成するのに、特別のプロセスを必要としない。
【００３９】
また、識別パターン８は、光を反射する材料（例えば、アルミニウム等の金属）で構成することも可能である。例えば、この場合には、素子基板１５１単体で検査を行って欠陥が発見された場合に、顕微鏡で検査を行うことによって欠陥の解析を行うことが可能である。また、液晶パネルＡＡの組み立て後に、識別パターン８を確認することも可能である。例えば、透過型の液晶パネルＡＡにおいては、素子基板の裏面側から液晶パネルＡＡを観察することによって、ナンバリングパターン識別パターン８を視認することが可能である。
【００４０】
ところで、図５に示す左下の識別パターン８は、「１０００」は桁数が４桁となるため、ダミー画素領域Ａ１より外に識別パターン８が形成されている。そこで、「１０００」のうち上位２桁を領域Ａ１Ｌに形成する一方、下位２桁を領域Ａ１Ｒに形成するようにしてもよい。即ち、識別パターン８を左右のダミー画素領域ＡＩＬ及びＡ１Ｒに分割して形成することにより、走査線２の本数が増加してもダミー画素領域Ａ１の中に識別パターン８を収めることができ、額縁面積をより一層縮小することが可能となる。
【００４１】
また、図５に示す例では、走査線２の番号を１０進数で示したが図７に示すように最上位の桁を１６進数で示すようにしてもよい。この場合には、１６００まで番号を付与することが可能となるので、走査線２の本数が多い高精細な液晶パネルＡＡに適用することができる。さらに、総ての桁を１６進数で表してもよい。
【００４２】
＜４．データ線の識別パターンの構成＞
図８は、素子基板１５１におけるデータ線３の下端部を拡大した平面図である。そして、ダミー画素領域Ａ１には識別パターン８が形成されている。この識別パターン８は、データ線３の番号を示している。例えば、左端の識別パターン８は、「９９８」を表す形状をしており、これによって、データ線３−９９８は左から数えて９９８番目のデータ線であることが分かる。
【００４３】
この例では、識別パターン８の全部がダミー画素領域Ａ１に形成されていたが、識別パターン８の一部をダミー画素領域Ａ１に形成し、残りをデータ線駆動回路２００とダミー画素領域Ａ１との間に形成してもよい。また、識別パターン８を１０進数で表す場合には、上位２桁を領域Ａ１Ｄに形成する一方、下位２桁を領域Ａ１Ｕに形成するようにしてもよい。即ち、識別パターン８を上下のダミー画素領域ＡＩＵ及びＡ１Ｄに分割して形成してもよい。これにより、データ線３の本数が増加してもダミー画素領域Ａ１の中に識別パターン８を収めることができ、額縁面積をより一層縮小することが可能となる。
【００４４】
＜５．液晶パネルＡＡの製造方法＞
次に、液晶パネルＡＡの製造方法について説明する。第１工程Ｓ１では、素子基板１５１の上に、プレーナプロセスを利用して、半導体層（５０Ａ〜５０Ｃ）を形成する。このうち、ソース領域５０Ａとドレイン領域５０Ｂにはイオンドープが施され、高濃度不純物領域が形成される。第２工程Ｓ２では、半導体層（５０Ａ〜５０Ｃ）の上からゲート絶縁膜１６０が形成される。
【００４５】
第３工程Ｓ３では、ゲート線２、容量線７、及び識別パターン８が同時に形成される。具体的には、スパッタ処理等により、アルミニウム等の導電材料を積層し、フォトリソグラフィ工程、エッチング工程等によりパターニングを施す。
【００４６】
第４工程Ｓ４では、ゲート線２、容量線７、及び識別パターン８の上から第１層間絶縁膜１６１を形成し、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより、あるいは、ウエットエッチングによりコンタクトホールを形成する。そして、データ線３及びドレイン電極５２をパターニングする。
【００４７】
第５工程Ｓ５では、光硬化型感光性アクリル樹脂、アクリル系、エポキシ系などスピンコート、印刷等により塗布し、硬化させて第２層間絶縁膜１６２を形成する。そして、ドライエッチング又はウエットエッチングによりコンタクトホールを形成し、スパッタリング等により、酸素雰囲気中でＩＴＯを一面に堆積させ、更に、フォトリソグラフィ工程、エッチング工程等により、画素電極６を形成する。以上のようにして、素子基板１５１が製造される。
【００４８】
次に、対向基板１５２の製造方法および素子基板１５１と対向基板１５２とから液晶パネルＡＡを製造する方法について説明する。
【００４９】
対向基板１５２については、ガラス基板等の光透過性基板を用意し、基板の上にブラックマトリックスとしての遮光膜を形成する。遮光膜は、例えばＣｒ、Ｎｉ、アルミニウムなどの金属材料をスパッタリングした後、フォトリソグラフィ工程、エッチング工程を経て形成される。なお、遮光膜は、上記の金属材料の他、カーボンやチタンなどをフォトレジストに分散させた樹脂ブラックなどの材料から形成してもよい。
【００５０】
その後、カラーフィルタを形成し、その上からスパッタリング法などにより、ＩＴＯ等の透明導電性薄膜を、約５０〜２００ｎｍの厚さに堆積することにより、対向電極１５８を形成する。更に、対向電極１５８の表面上の全面にポリイミドなどの配向膜の塗布液を塗布した後、所定のプレティルト角を持つように、且つ所定方向にラビング処理を施すこと等により、配向膜を形成する。以上のようにして、対向基板１５２が製造される。
【００５１】
最後に、上述のように製造された素子基板１５１と対向基板１５２とを、画素電極６および対向電極１５８が互いに対向するようにシール材により貼り合わせ、真空吸引法などの方法により、両基板間の空間に、例えば複数種類のネマティック液晶を混合してなる液晶を吸引して、所定の厚みを有する液晶層１５５を形成することにより、上記構造の液晶パネルＡＡが製造される。
【００５２】
＜６．応用例＞
＜６−１：素子基板の構成など＞
上述した各実施形態においては、液晶パネルＡＡの素子基板１５１をガラス等の透明な絶縁性基板により構成して、当該基板上にシリコン薄膜を形成するとともに、当該薄膜上にソース、ドレイン、チャネルが形成されたＴＦＴによって、画素のスイッチング素子（ＴＦＴ５０）やデータ線駆動回路２００、および走査線駆動回路１００の素子を構成するものとして説明したが、本発明はこれに限られるものではない。
【００５３】
例えば、素子基板１５１を半導体基板により構成して、当該半導体基板の表面にソース、ドレイン、チャネルが形成された絶縁ゲート型電界効果トランジスタによって、画素のスイッチング素子や各種の回路の素子を構成しても良い。このように素子基板１５１を半導体基板により構成する場合には、透過型の表示パネルとして用いることができないため、画素電極６をアルミニウムなどで形成して、反射型として用いられることとなる。また、単に、素子基板１５１を透明基板として、画素電極６を反射型にしても良い。
【００５４】
さらに、上述した実施の形態にあっては、画素のスイッチング素子を、ＴＦＴで代表される３端子素子として説明したが、ダイオード等の２端子素子で構成しても良い。ただし、画素のスイッチング素子として２端子素子を用いる場合には、走査線２を一方の基板に形成し、データ線３を他方の基板に形成するとともに、２端子素子を、走査線２またはデータ線３のいずれか一方と、画素電極との間に形成する必要がある。この場合、画素は、走査線２とデータ線３との間に直列接続された二端子素子と、液晶とから構成されることとなる。
また、上述した実施の形態にあっては、透過型の液晶表示装置に適用した場合の例に沿って説明したが、本発明はこれに限られるものではなく、反射型液晶表示装置や半透過反射型液晶表示装置等にも問題なく適用が可能である。
【００５５】
また、本発明は、アクティブマトリクス型液晶表示装置として説明したが、これに限られず、ＳＴＮ（Super Twisted Nematic）液晶などを用いたパッシィブ型にも適用可能である。さらに、電気光学材料としては、液晶のほかに、エレクトロルミネッセンス素子などを用いて、その電気光学効果により表示を行う表示装置にも適用可能である。さらに、プラズマディスプレイ表示装置等にも適用可能である。すなわち、本発明は、上述した液晶装置と類似の構成を有するすべての電気光学装置に適用可能である。
【００５６】
＜６−２：電子機器＞
次に、上述した液晶装置を各種の電子機器に適用される場合について説明する。
＜６−２−１：プロジェクタ＞
まず、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。図１０は、プロジェクタの構成例を示す平面図である。この図に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネルＡＡ１１１０Ｒ、１１１０Ｂおよび１１１０Ｇに入射される。
【００５７】
液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇの構成は、上述した液晶パネルＡＡと同等であり、画像信号処理回路（図示省略）から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルＡＡによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。したがって、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【００５８】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【００５９】
なお、液晶パネルＡＡ１１１０Ｒ、１１１０Ｂおよび１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【００６０】
＜６−２−２：モバイル型コンピュータ＞
次に、この液晶パネルＡＡを、モバイル型のパーソナルコンピュータに適用した例について説明する。図１１は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示ユニット１２０６とから構成されている。この液晶表示ユニット１２０６は、先に述べた液晶パネルＡＡ１００５の背面にバックライトを付加することにより構成されている。
【００６１】
＜６−２−３：携帯電話＞
さらに、この液晶パネルＡＡを、携帯電話に適用した例について説明する。図１２は、この携帯電話の構成を示す斜視図である。図において、携帯電話１３００は、複数の操作ボタン１３０２とともに、反射型の液晶パネルＡＡ１００５を備えるものである。この反射型の液晶パネルＡＡ１００５にあっては、必要に応じてその前面にフロントライトが設けられる。
【００６２】
なお、図１０〜図１２を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【００６３】
＜６−３：識別パターンの他の例＞
上述した実施形態では、各走査線２及び各データ線３に対応して識別パターン８を形成したが、走査線２又はデータ線３の一方に対応する識別パターン８としてもよい。また、識別パターン８は、各走査線２又は各データ線３を一意に識別するための記号（数字を含む）を表すものであったが、巡回する数字であってもよい。例えば、「９９９」の後に「０００」、「００１」…、を続けてもよい。対象とする識別パターン８が全体に占める大まかな位置は、顕微鏡の操作時に分かるので、巡回する数字で表したとしても走査線２又はデータ線３を一意に特定することができる。換言すれば、識別パターン８は走査線２又はデータ線３を識別できれば充分であり、一意に特定する必要はない。
【００６４】
また、上述した実施形態では、識別パターン８を素子基板８に形成したが、これを対向基板１５２に形成してもよい。図１３は、識別パターン８を形成した対向基板１５２の一例を示す部分断面図である。この図に示すように対向基板１５２の下には遮光膜ＢＭが形成され、その下にＲＧＢ各色に対応するカラーフィルタＣＦｒ、ＣＦｇ及びＣＦｂが形成されている。各カラーフィルタＣＦｒ、ＣＦｇ及びＣＦｂは、各画素に対応している。
【００６５】
そして、カラーフィルタＣＦｒ、ＣＦｇ及びＣＦｂの下には、対向電極１５８が形成され、その下に識別パターン８が形成される。各識別パターン８の大きさは、画素電極６より小さい。また、識別パターン８は、上述した実施形態と同様にダミー画素領域Ａ１の一部又は全部に形成される。ここで、識別パターン８は光を反射する材料、例えば、アルミニウムで構成されることが好ましい。透過型の液晶パネルＡＡを組み立てた後、素子基板の裏面側から顕微鏡で観察することによって、識別パターン８を確認することができる。また、液晶パネルＡＡが反射型や反透過反射型であれば、素子基板１５２に形成される反射画素電極を識別パターン８が位置する場所で設けないことによって、透過型の液晶パネルＡＡを組み立てた後、裏側から顕微鏡で観察することによって、識別パターン８を確認することができる。
【図面の簡単な説明】
【図１】 本発明の実施形態に係る液晶装置の全体構成を示すブロック図である。
【図２】 ダミー画素領域Ａ１と有効画素領域Ａ２とを示す説明図である。
【図３】 同装置に用いられる液晶パネルＡＡの外観を示す斜視図である。
【図４】 液晶パネルＡＡの構造を説明するための一部断面図である。
【図５】 同液晶パネルＡＡに用いる素子基板１５１における走査線２の左端部を拡大した平面図である。
【図６】 図５に示す素子基板１５１をＢ−Ｂ’で切断した断面を示す断面図である。
【図７】 識別パターン８の他の例を示す平面図である。
【図８】 素子基板１５１におけるデータ線３の下端部を拡大した平面図である。
【図９】 素子基板１５１の製造工程を示す工程図である。
【図１０】 同液晶パネルＡＡを適用した電子機器の一例たるビデオプロジェクタの断面図である。
【図１１】 同液晶パネルＡＡを適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図１２】 同液晶パネルＡＡを適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【図１３】 識別パターン８を形成した対向基板１５２の一例を示す部分断面図である。
【符号の説明】
ＡＡ…液晶パネル
Ａ…画素領域
Ａ１…ダミー画素領域
Ａ２…有効画素領域
２…走査線
３…データ線
６…画素電極
８…識別パターン
５０…ＴＦＴ（スイッチング素子）
１００…走査線駆動回路
２００……データ線駆動回路
【発明の属する技術分野】
本発明は、複数の走査線及び複数のデータ線と、それらの交差に対応してマトリックス状に配置されたスイッチング素子を有する電気光学パネルに関する。
【０００２】
【従来の技術】
アクティブマトリクス方式の液晶パネルは、主に、マトリクス状に配列した画素電極の各々にスイッチング素子が設けられた素子基板と、カラーフィルタなどが形成された対向基板と、これら両基板との間に充填された液晶とを備える。このような構成において、走査線を介してスイッチング素子に走査信号を印加すると、当該スイッチング素子が導通状態となる。この導通状態の際に、データ線を介して、画素電極に画像信号を印加すると、当該画素電極および対向電極（共通電極）の間の液晶層に所定の電荷が蓄積される。
【０００３】
また、液晶パネルの素子基板には、走査線を選択するための走査線駆動回路や、データ線にデータ線信号を供給するためのデータ線駆動回路が形成されることが多い。このような駆動回路の能動素子および画素領域に形成されるスイッチング素子は、薄膜トランジスタ（Thin Film Transistor：以下、「ＴＦＴ」と称する）によって構成される。
【０００４】
上述した液晶パネルにおいては、外部より供給される信号の信号調整や欠陥発生時の欠陥解析を目的として走査線やデータ線の識別を容易にすることを目的として、前記走査線及び前記データ線に例えばナンバリングを施したり、記号を付したりして識別パターンを形成することがある。この場合、識別パターンは素子基板上であって、画素領域の周辺に形成されていた。
【０００５】
【発明が解決しようとする課題】
ところで、識別パターンは、信号調整や欠陥解析のために用いられるので、画像表示には直接寄与しない。一方、液晶パネルにおいては、小型化及びコスト削減の観点から、画素領域から基板の端部までの距離をできる限り短くすることが好ましい。
【０００６】
このためには、画素領域の周辺に形成される識別パターンを微細化する必要があるが、識別パターンは顕微鏡等によって確認できる程度の大きさが必要であるので、その占有面積を減少させるには一定の限界があった。
【０００７】
本発明は、上述した事情に鑑みてなされたものであり、画素領域から基板の端部までの距離を短くすることが可能な電気光学パネル等を提供することを課題とする。
【０００８】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る電気光学パネルは、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置されたスイッチング素子とを備え、前記各走査線と前記各データ線とによって仕切られた各画素領域は、画像の表示に寄与する有効画素領域と画像の表示に寄与しないダミー画素領域とを有するものであって、前記各走査線の番号を識別するための識別情報を示す識別パターンの一部又は全部を前記ダミー画素領域に形成したことを特徴とする。
【０００９】
この発明によれば、走査線に係る識別パターンの一部又は全部がダミー画素領域に形成される。ダミー画素領域は画像表示に寄与しないから、そこに識別パターンを形成しても表示品質が劣化することはない。また、当該領域に識別パターンを形成するから、額縁面積を縮小することができ、電気光学パネルの小型化・軽量化を図るとともにコストの削減を図ることができる。
【００１０】
ここで、前記ダミー画素領域は、前記各走査線の一方の端部に設けられた第１領域と他方の端部に設けられた第２領域を有し、前記識別パターンは、前記第１領域と前記第２領域とに分割して形成されることが好ましい。この場合には、走査線の本数が多く識別情報の桁数が大きい場合であっても、識別パターンを分割して形成するので、額縁面積をより一層削減できる。
【００１１】
また、本発明に係る他の電気光学パネルは、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置されたスイッチング素子とを備え、前記各走査線と前記各データ線とによって仕切られた各画素領域は、画像の表示に寄与する有効画素領域と画像の表示に寄与しないダミー画素領域とを有するものであって、前記各データ線の番号を識別するための識別情報を示す識別パターンの一部又は全部を前記ダミー画素領域に形成したことを特徴とする。この発明によれば、データ線に係る識別パターンの一部又は全部がダミー画素領域に形成されるから、額縁面積を縮小することができ、電気光学パネルの小型化・軽量化を図るとともにコストの削減を図ることができる。
【００１２】
ここで、前記ダミー画素領域は、前記各データ線の一方の端部に設けられた第１領域と他方の端部に設けられた第２領域を有し、前記識別パターンは、前記第１領域と前記第２領域とに分割して形成されることが好ましい。この場合には、データ線の本数が多く識別情報の桁数が大きい場合であっても、識別パターンを分割して形成するので、額縁面積をより一層削減できる。
【００１３】
また、上述した電気光学パネルにおいて、前記スイッチング素子は画素電極と接続されており、前記識別パターンは前記画素電極よりも小さいことが好ましい。この場合には、画素電極と重なる位置に識別パターンを形成することができる。
【００１４】
また、上述した電気光学パネルは、素子基板とこれに対向する対向基板とを備え、前記素子基板には、前記複数の走査線、前記複数のデータ線、及び前記各スイッチング素子が形成され、且つ、前記識別パータと重複しない領域に、前記各走査線を駆動する走査線駆動回路及び前記各データ線を駆動するデータ線駆動回路が形成されることが好ましい。この場合には、識別パターンの一部又は全部をダミー画素領域に形成するから、パネルの面積が固定であれば駆動回路の占有面積を大きくすることができ、一方、駆動回路の占有面積が固定であればパネルサイズを縮小することができる。
【００１５】
また、上述した電気光学パネルは、素子基板とこれに対向する対向基板とを備え、前記素子基板には、前記複数の走査線、前記複数のデータ線、及び前記各スイッチング素子が形成され、前記対向基板には、前記識別パターンが形成されるものであってもよい。検査時に電気光学パネルを組み立てた状態で、電気光学パネルの裏側から識別パターンを確認することとなる。
【００１６】
さらに、前記識別パターンは光を遮光する材料で構成されてもよいし、前記識別パターンは光を反射する材料で構成されてもよい。
【００１７】
次に、本発明に係る電気光学パネルの製造方法は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置されたトランジスタ素子とを備え、前記各走査線と前記各データ線とによって仕切られた各画素領域は、画像の表示に寄与する有効画素領域と画像の表示に寄与しないダミー画素領域とを有する電気光学パネルを製造する方法であって、基板の上に半導体層を形成するステップと、前記半導体層の上にゲート絶縁膜を形成するステップと、前記ゲート絶縁膜の上に前記トランジスタ素子のゲートを形成すると同時に、前記走査線又は前記データ線のうち少なくとも一方の番号を識別するための識別パターンを前記ダミー画素領域の全部又は一部に形成するステップとを備える。これにより、ゲートの形成と同時に識別パターンを形成することが可能となるので、識別パターンを形成するために特別な製造工程を設ける必要がなくなる。
【００１８】
次に、本発明に係る電子機器は、上述した電気光学パネルを備える。例えば、液晶装置、ビデオカメラに用いられるビューファインダ、携帯電話機、ノート型コンピュータ、ビデオプロジェクタ等が該当する。
【００１９】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。
＜１．液晶装置の全体構成＞
図１は実施形態に係る液晶装置の全体構成を示すブロック図である。この液晶装置は、液晶パネルＡＡ、タイミング発生回路３００及び画像処理回路４００を備える。液晶パネルＡＡは、その素子基板上に画素領域Ａ、走査線駆動回路１００およびデータ線駆動回路２００を備える。
【００２０】
この液晶装置に供給される入力画像データＤは、例えば、３ビットパラレルの形式である。タイミング発生回路３００は、入力画像データＤに同期してＹクロック信号ＹＣＫ、反転Ｙクロック信号ＹＣＫＢ、Ｘクロック信号ＸＣＫ、反転Ｘクロック信号ＸＣＫＢ、Ｙ転送開始パルスＤＹおよびＸ転送開始パルスＤＸを生成して、走査線駆動回路１００およびデータ線駆動回路２００に供給する。また、タイミング発生回路３００は、画像処理回路４００を制御する各種のタイミング信号を生成し、これを出力する。
【００２１】
ここで、Ｙクロック信号ＹＣＫは、走査線２を選択する期間を特定し、反転Ｙクロック信号ＹＣＫＢはＹクロック信号ＹＣＫの論理レベルを反転したものである。Ｘクロック信号ＸＣＫは、データ線３を選択する期間を特定し、反転Ｘクロック信号ＸＣＫＢはＸクロック信号ＸＣＫの論理レベルを反転したものである。
【００２２】
画像処理回路４００は、入力画像データＤに、液晶パネルＡＡの光透過特性を考慮したガンマ補正等を施した後、ＲＧＢ各色の画像データをＤ／Ａ変換して、画像信号Ｒ、Ｇ、Ｂを生成して液晶パネルＡＡに供給する。
【００２３】
次に、画素領域Ａには、図１に示されるように、ｍ（ｍは２以上の自然数）本の走査線２が、Ｘ方向に沿って平行に配列して形成される一方、ｎ（ｎは２以上の自然数）本のデータ線３が、Ｙ方向に沿って平行に配列して形成されている。そして、走査線２とデータ線３との交差付近においては、ＴＦＴ５０のゲートが走査線２に接続される一方、ＴＦＴ５０のソースがデータ線３に接続されるとともに、ＴＦＴ５０のドレインが画素電極６に接続される。そして、各画素は、画素電極６と、対向基板に形成される対向電極（後述する）と、これら両電極間に挟持された液晶とによって構成される。この結果、走査線２とデータ線３との各交差に対応して、画素はマトリクス状に配列されることとなる。
【００２４】
ここで、画素領域Ａは、画像表示に寄与しないダミー画素領域Ａ１と画像表示に寄与する有効画素領域Ａ２とを備える。図２に、ダミー画素領域Ａ１と画像表有効画素領域Ａ２とを示す。また、ダミー画素領域Ａ１は上部の領域Ａ１Ｕ、下部の領域Ａ１Ｄ、左部の領域Ａ１Ｌ、及び右部の領域Ａ１Ｒからなる。具体的には、各走査線２のうち上から１本目より上の画素が領域Ａ１Ｕ、下から２本目より下の画素が領域Ａ１Ｄとなり、各データ線３のうち左から４本目より左が領域Ａ１Ｌ、右から３本目より右の画素が領域Ａ１Ｒとなる。
【００２５】
説明を図１に戻す。ＴＦＴ５０のゲートが接続される各走査線２には、走査信号Ｙ１、Ｙ２、…、Ｙｍが、パルス的に線順次で印加されるようになっている。このため、ある走査線２に走査信号が供給されると、当該走査線に接続されるＴＦＴ５０がオンするので、データ線３から所定のタイミングで供給されるデータ線信号Ｘ１、Ｘ２、…、Ｘｎは、対応する画素に順番に書き込まれた後、所定の期間保持されることとなる。
【００２６】
各画素に印加される電位レベルに応じて液晶分子の配向や秩序が変化するので、光変調による階調表示が可能となる。例えば、液晶を通過する光量は、ノーマリーホワイトモードであれば、印加電位が高くなるにつれて制限される一方、ノーマリーブラックモードであれば、印加電位が高くなるにつれて緩和されるので、液晶装置全体では、画像信号に応じたコントラストを持つ光が各画素毎に出射される。このため、所定の表示が可能となる。
【００２７】
また、保持された画像信号がリークするのを防ぐために、蓄積容量５１が、画素電極６と対向電極との間に形成される液晶容量と並列に付加される。蓄積容量５１は、後述する容量線とＴＦＴ５０のドレインとの間に形成される。
以上の構成において、液晶パネルＡＡの欠陥を解析するために、各走査線２及び各データ線３に対応して識別パターンが素子基板に形成されている。
【００２８】
＜２．液晶パネルＡＡの電気的構成＞
図３は、液晶パネルＡＡの構成を示す斜視図であり、図４は、図３におけるＺ−Ｚ’線の断面図である。これらの図に示されるように、液晶パネルＡＡは、画素電極６等が形成されたガラス等の素子基板１５１と、共通電極１５８等が形成されたガラス等の透明な対向基板１５２とを、スペーサ１５３が混入されたシール材１５４によって一定の間隙を保って、互いに電極形成面が対向するように貼り合わせるとともに、この間隙に電気光学材料としての液晶１５５を封入した構造となっている。なお、シール材１５４は、対向基板１５２の基板周辺に沿って形成されるが、液晶１５５を封入するために一部が開口している。このため、液晶１５５の封入後に、その開口部分が封止材１５６によって封止されている。
【００２９】
ここで、素子基板１５１の対向面であって、シール材１５４の外側一辺においては、データ線駆動回路２００が形成されて、Ｙ方向に延在するデータ線３を駆動する構成となっている。さらに、この一辺には複数の接続電極１５７が形成されて、図示せぬタイミング発生回路からの各種信号や画像信号を入力する構成となっている。また、この一辺に隣接する一辺には、走査線駆動回路１００が形成されて、Ｘ方向に延在する走査線２をそれぞれ両側から駆動する構成となっている。
【００３０】
一方、対向基板１５２の共通電極１５８は、素子基板１５１との貼合部分における４隅のうち、少なくとも１箇所において設けられた導通材によって、素子基板１５１との電気的導通が図られている。ほかに、対向基板１５２には、液晶パネルＡＡの用途に応じて、例えば、第１に、ストライプ状や、モザイク状、トライアングル状等に配列したカラーフィルタが設けられ、第２に、例えば、クロムやニッケルなどの金属材料や、カーボンやチタンなどをフォトレジストに分散した樹脂ブラックなどのブラックマトリクスが設けられ、第３に、液晶パネルＡＡに光を照射するバックライトが設けられる。特に色光変調の用途の場合には、カラーフィルタは形成されずにブラックマトリクスが対向基板１５２に設けられる。さらに、対向基板１５２の周辺領域には光を遮光する遮光膜が形成されており、これにより非表示領域である額縁が形成されるようになっている。
【００３１】
くわえて、素子基板１５１および対向基板１５２の対向面には、それぞれ所定の方向にラビング処理された配向膜などが設けられる一方、その各背面側には配向方向に応じた偏光板（図示省略）がそれぞれ設けられる。ただし、液晶１５５として、高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜、偏光板等が不要となる結果、光利用効率が高まるので、高輝度化や低消費電力化などの点において有利である。
【００３２】
なお、データ線駆動回路２００、走査線駆動回路１００等の周辺回路の一部または全部を、素子基板１５１に形成する替わりに、例えば、ＴＡＢ（Tape Automated Bonding）技術を用いてフィルムに実装された駆動用ＩＣチップを、素子基板１５１の所定位置に設けられる異方性導電フィルムを介して電気的および機械的に接続する構成としても良いし、駆動用ＩＣチップ自体を、ＣＯＧ（Chip On Grass）技術を用いて、素子基板１５１の所定位置に異方性導電フィルムを介して電気的および機械的に接続する構成としても良い。
【００３３】
＜３．走査線の識別パターンの構成＞
図５は、素子基板１５１における走査線２の左端部を拡大した平面図である。この図に示すように走査線２の端部にはダミー画素領域Ａ１が形成され、その内側に有効画素領域Ａ２が形成される。
【００３４】
そして、ダミー画素領域Ａ１には識別パターン８が形成されている。例えば、左下の識別パターン８は、「１０００」を表す形状をしており、これによって、走査線２−１０００は上から数えて１０００番目の走査線であることが分かる。
【００３５】
ダミー画素領域Ａ１は画像表示には寄与しない。従って、ダミー画素領域Ａ１の画素電極６と重なる領域に識別パターン８を形成してもこれに画像の品質が劣化することはない。この例では、識別パターン８の一部をダミー画素領域Ａ１に形成したので、ダミー画素領域Ａ１の外側に識別パターン８を形成する場合と比較して、走査線駆動回路１００が液晶パネルＡＡの中心よりに形成される。従って、額縁面積が縮小し、液晶パネルＡＡを小型化すると同時にコストの削減を図ることができる。
【００３６】
ここで、識別パターン８は、光を遮光する材料（光を吸収する材料を含む、例えば、樹脂や金属）で構成することができる。この場合には、素子基板１５１単体で検査を行って欠陥が発見された場合に、顕微鏡で検査を行うことによって欠陥の解析を行うことが可能である。
【００３７】
図６に、図５に示すＢ−Ｂ’で素子基板１５１を切断した断面図を示す。この図に示すように素子基板１５１には、半導体層（５０Ａ〜５０Ｃ）が形成されている。半導体層は、多結晶シリコン膜で構成されており、ソース領域５０Ａ、チャネル領域５０Ｂ及びドレイン領域５０Ｃを備える。ゲート絶縁膜１６０は酸化膜であり、その上に走査線２、容量線３、及び識別パターン８が形成されている。容量線３はゲート絶縁膜１６０を介してドレイン領域５０Ｃと対向しており、対向面に蓄積容量５１が構成される。
【００３８】
データ線３は、第１層間絶縁膜１６１及びゲート絶縁膜１６０を貫通するコンタクトホールを介してソース領域５０Ａに接続されている。また、ドレイン電極５２は第１層間絶縁膜１６１及びゲート絶縁膜１６０を貫通するコンタクトホールを介してドレイン領域５０Ｃに接続されている。さらに、データ線３及びドレイン電極５２の上部には、第２層間絶縁膜１６２が形成されている。この第２層間絶縁膜１６２にはコンタクトホールが形成されており、これを介して画素電極６がドレイン電極５２に接続されている。以上の構成において、識別パターン８は、走査線２及び容量線７と同時に形成される。従って、識別パターン８を形成するのに、特別のプロセスを必要としない。
【００３９】
また、識別パターン８は、光を反射する材料（例えば、アルミニウム等の金属）で構成することも可能である。例えば、この場合には、素子基板１５１単体で検査を行って欠陥が発見された場合に、顕微鏡で検査を行うことによって欠陥の解析を行うことが可能である。また、液晶パネルＡＡの組み立て後に、識別パターン８を確認することも可能である。例えば、透過型の液晶パネルＡＡにおいては、素子基板の裏面側から液晶パネルＡＡを観察することによって、ナンバリングパターン識別パターン８を視認することが可能である。
【００４０】
ところで、図５に示す左下の識別パターン８は、「１０００」は桁数が４桁となるため、ダミー画素領域Ａ１より外に識別パターン８が形成されている。そこで、「１０００」のうち上位２桁を領域Ａ１Ｌに形成する一方、下位２桁を領域Ａ１Ｒに形成するようにしてもよい。即ち、識別パターン８を左右のダミー画素領域ＡＩＬ及びＡ１Ｒに分割して形成することにより、走査線２の本数が増加してもダミー画素領域Ａ１の中に識別パターン８を収めることができ、額縁面積をより一層縮小することが可能となる。
【００４１】
また、図５に示す例では、走査線２の番号を１０進数で示したが図７に示すように最上位の桁を１６進数で示すようにしてもよい。この場合には、１６００まで番号を付与することが可能となるので、走査線２の本数が多い高精細な液晶パネルＡＡに適用することができる。さらに、総ての桁を１６進数で表してもよい。
【００４２】
＜４．データ線の識別パターンの構成＞
図８は、素子基板１５１におけるデータ線３の下端部を拡大した平面図である。そして、ダミー画素領域Ａ１には識別パターン８が形成されている。この識別パターン８は、データ線３の番号を示している。例えば、左端の識別パターン８は、「９９８」を表す形状をしており、これによって、データ線３−９９８は左から数えて９９８番目のデータ線であることが分かる。
【００４３】
この例では、識別パターン８の全部がダミー画素領域Ａ１に形成されていたが、識別パターン８の一部をダミー画素領域Ａ１に形成し、残りをデータ線駆動回路２００とダミー画素領域Ａ１との間に形成してもよい。また、識別パターン８を１０進数で表す場合には、上位２桁を領域Ａ１Ｄに形成する一方、下位２桁を領域Ａ１Ｕに形成するようにしてもよい。即ち、識別パターン８を上下のダミー画素領域ＡＩＵ及びＡ１Ｄに分割して形成してもよい。これにより、データ線３の本数が増加してもダミー画素領域Ａ１の中に識別パターン８を収めることができ、額縁面積をより一層縮小することが可能となる。
【００４４】
＜５．液晶パネルＡＡの製造方法＞
次に、液晶パネルＡＡの製造方法について説明する。第１工程Ｓ１では、素子基板１５１の上に、プレーナプロセスを利用して、半導体層（５０Ａ〜５０Ｃ）を形成する。このうち、ソース領域５０Ａとドレイン領域５０Ｂにはイオンドープが施され、高濃度不純物領域が形成される。第２工程Ｓ２では、半導体層（５０Ａ〜５０Ｃ）の上からゲート絶縁膜１６０が形成される。
【００４５】
第３工程Ｓ３では、ゲート線２、容量線７、及び識別パターン８が同時に形成される。具体的には、スパッタ処理等により、アルミニウム等の導電材料を積層し、フォトリソグラフィ工程、エッチング工程等によりパターニングを施す。
【００４６】
第４工程Ｓ４では、ゲート線２、容量線７、及び識別パターン８の上から第１層間絶縁膜１６１を形成し、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより、あるいは、ウエットエッチングによりコンタクトホールを形成する。そして、データ線３及びドレイン電極５２をパターニングする。
【００４７】
第５工程Ｓ５では、光硬化型感光性アクリル樹脂、アクリル系、エポキシ系などスピンコート、印刷等により塗布し、硬化させて第２層間絶縁膜１６２を形成する。そして、ドライエッチング又はウエットエッチングによりコンタクトホールを形成し、スパッタリング等により、酸素雰囲気中でＩＴＯを一面に堆積させ、更に、フォトリソグラフィ工程、エッチング工程等により、画素電極６を形成する。以上のようにして、素子基板１５１が製造される。
【００４８】
次に、対向基板１５２の製造方法および素子基板１５１と対向基板１５２とから液晶パネルＡＡを製造する方法について説明する。
【００４９】
対向基板１５２については、ガラス基板等の光透過性基板を用意し、基板の上にブラックマトリックスとしての遮光膜を形成する。遮光膜は、例えばＣｒ、Ｎｉ、アルミニウムなどの金属材料をスパッタリングした後、フォトリソグラフィ工程、エッチング工程を経て形成される。なお、遮光膜は、上記の金属材料の他、カーボンやチタンなどをフォトレジストに分散させた樹脂ブラックなどの材料から形成してもよい。
【００５０】
その後、カラーフィルタを形成し、その上からスパッタリング法などにより、ＩＴＯ等の透明導電性薄膜を、約５０〜２００ｎｍの厚さに堆積することにより、対向電極１５８を形成する。更に、対向電極１５８の表面上の全面にポリイミドなどの配向膜の塗布液を塗布した後、所定のプレティルト角を持つように、且つ所定方向にラビング処理を施すこと等により、配向膜を形成する。以上のようにして、対向基板１５２が製造される。
【００５１】
最後に、上述のように製造された素子基板１５１と対向基板１５２とを、画素電極６および対向電極１５８が互いに対向するようにシール材により貼り合わせ、真空吸引法などの方法により、両基板間の空間に、例えば複数種類のネマティック液晶を混合してなる液晶を吸引して、所定の厚みを有する液晶層１５５を形成することにより、上記構造の液晶パネルＡＡが製造される。
【００５２】
＜６．応用例＞
＜６−１：素子基板の構成など＞
上述した各実施形態においては、液晶パネルＡＡの素子基板１５１をガラス等の透明な絶縁性基板により構成して、当該基板上にシリコン薄膜を形成するとともに、当該薄膜上にソース、ドレイン、チャネルが形成されたＴＦＴによって、画素のスイッチング素子（ＴＦＴ５０）やデータ線駆動回路２００、および走査線駆動回路１００の素子を構成するものとして説明したが、本発明はこれに限られるものではない。
【００５３】
例えば、素子基板１５１を半導体基板により構成して、当該半導体基板の表面にソース、ドレイン、チャネルが形成された絶縁ゲート型電界効果トランジスタによって、画素のスイッチング素子や各種の回路の素子を構成しても良い。このように素子基板１５１を半導体基板により構成する場合には、透過型の表示パネルとして用いることができないため、画素電極６をアルミニウムなどで形成して、反射型として用いられることとなる。また、単に、素子基板１５１を透明基板として、画素電極６を反射型にしても良い。
【００５４】
さらに、上述した実施の形態にあっては、画素のスイッチング素子を、ＴＦＴで代表される３端子素子として説明したが、ダイオード等の２端子素子で構成しても良い。ただし、画素のスイッチング素子として２端子素子を用いる場合には、走査線２を一方の基板に形成し、データ線３を他方の基板に形成するとともに、２端子素子を、走査線２またはデータ線３のいずれか一方と、画素電極との間に形成する必要がある。この場合、画素は、走査線２とデータ線３との間に直列接続された二端子素子と、液晶とから構成されることとなる。
また、上述した実施の形態にあっては、透過型の液晶表示装置に適用した場合の例に沿って説明したが、本発明はこれに限られるものではなく、反射型液晶表示装置や半透過反射型液晶表示装置等にも問題なく適用が可能である。
【００５５】
また、本発明は、アクティブマトリクス型液晶表示装置として説明したが、これに限られず、ＳＴＮ（Super Twisted Nematic）液晶などを用いたパッシィブ型にも適用可能である。さらに、電気光学材料としては、液晶のほかに、エレクトロルミネッセンス素子などを用いて、その電気光学効果により表示を行う表示装置にも適用可能である。さらに、プラズマディスプレイ表示装置等にも適用可能である。すなわち、本発明は、上述した液晶装置と類似の構成を有するすべての電気光学装置に適用可能である。
【００５６】
＜６−２：電子機器＞
次に、上述した液晶装置を各種の電子機器に適用される場合について説明する。
＜６−２−１：プロジェクタ＞
まず、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。図１０は、プロジェクタの構成例を示す平面図である。この図に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネルＡＡ１１１０Ｒ、１１１０Ｂおよび１１１０Ｇに入射される。
【００５７】
液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇの構成は、上述した液晶パネルＡＡと同等であり、画像信号処理回路（図示省略）から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルＡＡによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。したがって、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【００５８】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【００５９】
なお、液晶パネルＡＡ１１１０Ｒ、１１１０Ｂおよび１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【００６０】
＜６−２−２：モバイル型コンピュータ＞
次に、この液晶パネルＡＡを、モバイル型のパーソナルコンピュータに適用した例について説明する。図１１は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示ユニット１２０６とから構成されている。この液晶表示ユニット１２０６は、先に述べた液晶パネルＡＡ１００５の背面にバックライトを付加することにより構成されている。
【００６１】
＜６−２−３：携帯電話＞
さらに、この液晶パネルＡＡを、携帯電話に適用した例について説明する。図１２は、この携帯電話の構成を示す斜視図である。図において、携帯電話１３００は、複数の操作ボタン１３０２とともに、反射型の液晶パネルＡＡ１００５を備えるものである。この反射型の液晶パネルＡＡ１００５にあっては、必要に応じてその前面にフロントライトが設けられる。
【００６２】
なお、図１０〜図１２を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【００６３】
＜６−３：識別パターンの他の例＞
上述した実施形態では、各走査線２及び各データ線３に対応して識別パターン８を形成したが、走査線２又はデータ線３の一方に対応する識別パターン８としてもよい。また、識別パターン８は、各走査線２又は各データ線３を一意に識別するための記号（数字を含む）を表すものであったが、巡回する数字であってもよい。例えば、「９９９」の後に「０００」、「００１」…、を続けてもよい。対象とする識別パターン８が全体に占める大まかな位置は、顕微鏡の操作時に分かるので、巡回する数字で表したとしても走査線２又はデータ線３を一意に特定することができる。換言すれば、識別パターン８は走査線２又はデータ線３を識別できれば充分であり、一意に特定する必要はない。
【００６４】
また、上述した実施形態では、識別パターン８を素子基板８に形成したが、これを対向基板１５２に形成してもよい。図１３は、識別パターン８を形成した対向基板１５２の一例を示す部分断面図である。この図に示すように対向基板１５２の下には遮光膜ＢＭが形成され、その下にＲＧＢ各色に対応するカラーフィルタＣＦｒ、ＣＦｇ及びＣＦｂが形成されている。各カラーフィルタＣＦｒ、ＣＦｇ及びＣＦｂは、各画素に対応している。
【００６５】
そして、カラーフィルタＣＦｒ、ＣＦｇ及びＣＦｂの下には、対向電極１５８が形成され、その下に識別パターン８が形成される。各識別パターン８の大きさは、画素電極６より小さい。また、識別パターン８は、上述した実施形態と同様にダミー画素領域Ａ１の一部又は全部に形成される。ここで、識別パターン８は光を反射する材料、例えば、アルミニウムで構成されることが好ましい。透過型の液晶パネルＡＡを組み立てた後、素子基板の裏面側から顕微鏡で観察することによって、識別パターン８を確認することができる。また、液晶パネルＡＡが反射型や反透過反射型であれば、素子基板１５２に形成される反射画素電極を識別パターン８が位置する場所で設けないことによって、透過型の液晶パネルＡＡを組み立てた後、裏側から顕微鏡で観察することによって、識別パターン８を確認することができる。
【図面の簡単な説明】
【図１】 本発明の実施形態に係る液晶装置の全体構成を示すブロック図である。
【図２】 ダミー画素領域Ａ１と有効画素領域Ａ２とを示す説明図である。
【図３】 同装置に用いられる液晶パネルＡＡの外観を示す斜視図である。
【図４】 液晶パネルＡＡの構造を説明するための一部断面図である。
【図５】 同液晶パネルＡＡに用いる素子基板１５１における走査線２の左端部を拡大した平面図である。
【図６】 図５に示す素子基板１５１をＢ−Ｂ’で切断した断面を示す断面図である。
【図７】 識別パターン８の他の例を示す平面図である。
【図８】 素子基板１５１におけるデータ線３の下端部を拡大した平面図である。
【図９】 素子基板１５１の製造工程を示す工程図である。
【図１０】 同液晶パネルＡＡを適用した電子機器の一例たるビデオプロジェクタの断面図である。
【図１１】 同液晶パネルＡＡを適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図１２】 同液晶パネルＡＡを適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【図１３】 識別パターン８を形成した対向基板１５２の一例を示す部分断面図である。
【符号の説明】
ＡＡ…液晶パネル
Ａ…画素領域
Ａ１…ダミー画素領域
Ａ２…有効画素領域
２…走査線
３…データ線
６…画素電極
８…識別パターン
５０…ＴＦＴ（スイッチング素子）
１００…走査線駆動回路
２００……データ線駆動回路
Claims (11)
- 複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置されたスイッチング素子とを備え、前記各走査線と前記各データ線とによって仕切られた各画素領域は、画像の表示に寄与する有効画素領域と画像の表示に寄与しないダミー画素領域とを有する電気光学パネルであって、
前記各走査線の番号を識別するための識別情報を示す識別パターンの一部又は全部を前記ダミー画素領域に形成したことを特徴とする電気光学パネル。 - 前記ダミー画素領域は、前記各走査線の一方の端部に設けられた第１領域と他方の端部に設けられた第２領域を有し、
前記識別パターンは、前記第１領域と前記第２領域とに分割して形成されることを特徴とする請求項１に記載の電気光学パネル。 - 複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置されたスイッチング素子とを備え、前記各走査線と前記各データ線とによって仕切られた各画素領域は、画像の表示に寄与する有効画素領域と画像の表示に寄与しないダミー画素領域とを有する電気光学パネルであって、
前記各データ線の番号を識別するための識別情報を示す識別パターンの一部又は全部を前記ダミー画素領域に形成したことを特徴とする電気光学パネル。 - 前記ダミー画素領域は、前記各データ線の一方の端部に設けられた第１領域と他方の端部に設けられた第２領域を有し、
前記識別パターンは、前記第１領域と前記第２領域とに分割して形成されることを特徴とする請求項３に記載の電気光学パネル。 - 前記スイッチング素子は画素電極と接続されており、前記識別パターンは前記画素電極よりも小さいことを特徴とする請求項１乃至４のうちいずれか１項に記載の電気光学パネル。
- 素子基板とこれに対向する対向基板とを備え、
前記素子基板には、前記複数の走査線、前記複数のデータ線、及び前記各スイッチング素子が形成され、且つ、前記識別パータンと重複しない領域に、前記各走査線を駆動する走査線駆動回路及び前記各データ線を駆動するデータ線駆動回路が形成されることを特徴とする請求項１乃至５のうちいずれか１項に記載の電気光学パネル。 - 素子基板とこれに対向する対向基板とを備え、
前記素子基板には、前記複数の走査線、前記複数のデータ線、及び前記各スイッチング素子が形成され、
前記対向基板には、前記識別パターンが形成されることを特徴とする請求項１乃至５のうちいずれか１項に記載の電気光学パネル。 - 前記識別パターンは光を遮光する材料で構成されることを特徴とする請求項１乃至６のうちいずれか１項に記載の電気光学パネル。
- 前記識別パターンは光を反射する材料で構成されることを特徴とする請求項１乃至７のうちいずれか１項に記載の電気光学パネル。
- 複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置されたトランジスタ素子とを備え、前記各走査線と前記各データ線とによって仕切られた各画素領域は、画像の表示に寄与する有効画素領域と画像の表示に寄与しないダミー画素領域とを有する電気光学パネルの製造方法であって、
基板の上に半導体層を形成するステップと、
前記半導体層の上にゲート絶縁膜を形成するステップと、
前記ゲート絶縁膜の上に前記トランジスタ素子のゲートを形成すると同時に、前記走査線又は前記データ線のうち少なくとも一方の番号を識別するための識別パターンを前記ダミー画素領域の全部又は一部に形成するステップと
を備えることを特徴とする電気光学パネルの製造方法。 - 請求項１乃至９のうちいずれか１項に記載の電気光学パネルを備えた電子機器。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002328296A JP4036081B2 (ja) | 2002-11-12 | 2002-11-12 | 電気光学パネル及びその製造方法 |
| US10/677,341 US7088415B2 (en) | 2002-11-12 | 2003-10-03 | Electro-optic panel and manufacturing method thereof |
| TW092131288A TW200424638A (en) | 2002-11-12 | 2003-11-07 | Electro-optic panel and manufacturing method thereof |
| CNB2003101035955A CN1292302C (zh) | 2002-11-12 | 2003-11-11 | 电光面板及其制造方法 |
| KR1020030079349A KR100627505B1 (ko) | 2002-11-12 | 2003-11-11 | 전기 광학 패널 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002328296A JP4036081B2 (ja) | 2002-11-12 | 2002-11-12 | 電気光学パネル及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004163600A JP2004163600A (ja) | 2004-06-10 |
| JP4036081B2 true JP4036081B2 (ja) | 2008-01-23 |
Family
ID=32375708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002328296A Expired - Lifetime JP4036081B2 (ja) | 2002-11-12 | 2002-11-12 | 電気光学パネル及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7088415B2 (ja) |
| JP (1) | JP4036081B2 (ja) |
| KR (1) | KR100627505B1 (ja) |
| CN (1) | CN1292302C (ja) |
| TW (1) | TW200424638A (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100878790B1 (ko) * | 2002-09-05 | 2009-01-14 | 삼성전자주식회사 | 액티브 매트릭스 방식의 화상 표시 장치 및 이를 이용한화상 표시 방법 |
| KR20060067433A (ko) * | 2004-12-15 | 2006-06-20 | 엘지전자 주식회사 | 유기 전계 발광 소자 |
| JP4831657B2 (ja) | 2005-05-18 | 2011-12-07 | ルネサスエレクトロニクス株式会社 | 液晶表示駆動用半導体集積回路 |
| WO2007034599A1 (ja) * | 2005-09-26 | 2007-03-29 | Sharp Kabushiki Kaisha | 表示装置 |
| WO2007135893A1 (ja) * | 2006-05-19 | 2007-11-29 | Sharp Kabushiki Kaisha | 表示装置 |
| WO2008026344A1 (fr) * | 2006-08-31 | 2008-03-06 | Sharp Kabushiki Kaisha | Panneau d'affichage et dispositif d'affichage comportant ledit panneau |
| TWI412974B (zh) * | 2008-11-27 | 2013-10-21 | Ind Tech Res Inst | 感測面板 |
| JP5453841B2 (ja) * | 2009-02-26 | 2014-03-26 | セイコーエプソン株式会社 | 電気光学装置 |
| KR101394936B1 (ko) * | 2009-11-06 | 2014-05-14 | 엘지디스플레이 주식회사 | 광차단층을 갖는 평판 표시 장치 |
| US8735326B2 (en) * | 2010-05-19 | 2014-05-27 | Northrop Grumman Systems Corporation | Methods of forming superconductor circuits |
| JP6004560B2 (ja) * | 2011-10-06 | 2016-10-12 | 株式会社ジャパンディスプレイ | 表示装置 |
| KR102051563B1 (ko) | 2013-03-29 | 2019-12-04 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| KR102334811B1 (ko) * | 2015-04-30 | 2021-12-03 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 |
| CN105487313A (zh) * | 2016-01-04 | 2016-04-13 | 京东方科技集团股份有限公司 | 阵列基板、显示面板、显示装置及其驱动方法 |
| CN106773203B (zh) * | 2016-12-20 | 2020-05-19 | 武汉华星光电技术有限公司 | 一种液晶显示面板及显示装置 |
| JP6999434B2 (ja) * | 2018-01-29 | 2022-01-18 | シャープ株式会社 | 表示装置、表示システム、および表示装置の製造方法 |
| CN111025799B (zh) * | 2019-12-02 | 2021-07-27 | 苏州华星光电技术有限公司 | 显示面板及显示装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02140721A (ja) | 1988-11-21 | 1990-05-30 | Sharp Corp | 液晶表示装置 |
| KR960014823B1 (ko) * | 1991-03-15 | 1996-10-21 | 가부시기가이샤 히다찌세이사구쇼 | 액정표시장치 |
| JP3272848B2 (ja) | 1994-01-05 | 2002-04-08 | 株式会社日立製作所 | 液晶表示素子 |
| JP3246194B2 (ja) | 1994-06-10 | 2002-01-15 | ソニー株式会社 | アクティブマトリクス型液晶表示装置 |
| JP2000147538A (ja) | 1998-11-12 | 2000-05-26 | Toshiba Corp | 平面表示装置 |
| JP2002268078A (ja) * | 2001-03-14 | 2002-09-18 | Nec Corp | 液晶表示装置 |
| KR100801151B1 (ko) | 2001-10-04 | 2008-02-05 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 블랙매트릭스 |
| KR100447231B1 (ko) * | 2001-12-27 | 2004-09-04 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
-
2002
- 2002-11-12 JP JP2002328296A patent/JP4036081B2/ja not_active Expired - Lifetime
-
2003
- 2003-10-03 US US10/677,341 patent/US7088415B2/en not_active Expired - Lifetime
- 2003-11-07 TW TW092131288A patent/TW200424638A/zh not_active IP Right Cessation
- 2003-11-11 KR KR1020030079349A patent/KR100627505B1/ko active IP Right Grant
- 2003-11-11 CN CNB2003101035955A patent/CN1292302C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100627505B1 (ko) | 2006-09-21 |
| US20040105140A1 (en) | 2004-06-03 |
| JP2004163600A (ja) | 2004-06-10 |
| CN1501125A (zh) | 2004-06-02 |
| TW200424638A (en) | 2004-11-16 |
| KR20040044122A (ko) | 2004-05-27 |
| CN1292302C (zh) | 2006-12-27 |
| US7088415B2 (en) | 2006-08-08 |
| TWI295389B (ja) | 2008-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7391484B2 (en) | Electro-optical method of manufacturing spacer light-shielding film simultaneously with switching unit element using same materials and process | |
| JP4036081B2 (ja) | 電気光学パネル及びその製造方法 | |
| KR100577500B1 (ko) | 전기 광학 패널 및 전자기기 | |
| US6894756B2 (en) | In-plane switching mode liquid crystal display device and method of fabricating the same | |
| JP4165172B2 (ja) | 電気光学装置及び電子機器 | |
| US7505190B2 (en) | Electro-optical device substrate, electro-optical device, and electronic apparatus | |
| JP3695415B2 (ja) | 電気光学パネル用基板、その製造方法、及び電気光学パネル、並びにその製造方法 | |
| JP5200720B2 (ja) | 電気光学装置及び電子機器、並びに電気光学装置の製造方法 | |
| US20050146661A1 (en) | Upper substrate and liquid crystal display apparatus having the same | |
| JP2007248493A (ja) | 電気光学装置、及びこれを備えた電子機器 | |
| JP2004077544A (ja) | 電気光学装置及び電子機器 | |
| JP4127272B2 (ja) | 電気光学装置用基板、電気光学装置及び電子機器 | |
| JP4196609B2 (ja) | 電気光学装置及び電子機器 | |
| JP2002350863A (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP4052293B2 (ja) | 液晶装置及び電子機器 | |
| JP2004045558A (ja) | カラーフィルタ基板及びその製造方法、電気光学装置並びに電子機器 | |
| JP2001166317A (ja) | 電気光学装置及びその製造方法並びに投射型表示装置 | |
| KR20070015697A (ko) | 액정 표시 패널과 이의 제조방법 | |
| JP2006039263A (ja) | マイクロレンズアレイ板、並びに電気光学装置及び電子機器 | |
| JP4710935B2 (ja) | 電気光学装置及び電子機器 | |
| JP4433738B2 (ja) | 電気光学装置用基板、電気光学装置及び電子機器 | |
| JP2010060900A (ja) | 電気光学装置及び備えた電子機器 | |
| JP2005084514A (ja) | 表示装置及び表示装置用基板及び表示装置の製造方法並びに表示装置用基板の製造方法 | |
| JP2004061707A (ja) | 液晶装置及び電子機器 | |
| JP2003323124A (ja) | 電気光学パネル用基板及びその製造方法、電気光学パネル並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050125 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070402 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070402 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070710 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070906 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071009 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071022 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4036081 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131109 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |