JPH10283049A - バンドギャップリファレンス回路 - Google Patents
バンドギャップリファレンス回路Info
- Publication number
- JPH10283049A JPH10283049A JP8521897A JP8521897A JPH10283049A JP H10283049 A JPH10283049 A JP H10283049A JP 8521897 A JP8521897 A JP 8521897A JP 8521897 A JP8521897 A JP 8521897A JP H10283049 A JPH10283049 A JP H10283049A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- sleep
- reference circuit
- circuit
- band gap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【課題】 バンドギャップリファレンス回路において、
スリープ状態における消費電流を低減する（ほぼゼロに
する）。 【解決手段】 バンドギャップリファレンス回路部１１
は第１の安定動作点で所定の電圧を電圧出力として出力
し第２の安定動作状態でゼロボルトを電圧出力として出
力する。バンドギャップリファレンス回路部が第１の安
定動作点にある際スリープ制御端子（ＳＬＥＥＰＸ）が
ロウレベルとなるとスリープ回路部１４はのトランジス
タＱ６コレクタ電流に応じてトランジスタＱ５をオンし
てトランジスタＱ６に流れるコレクタ電流によってバン
ドギャップリファレンス回路部１１をオフする。そし
て、バンドギャップリファレンス回路部１１がオフとな
ると電圧出力（ＶＲＥＦ）がゼロとなってトランジスタ
Ｑ６がオフする。
スリープ状態における消費電流を低減する（ほぼゼロに
する）。 【解決手段】 バンドギャップリファレンス回路部１１
は第１の安定動作点で所定の電圧を電圧出力として出力
し第２の安定動作状態でゼロボルトを電圧出力として出
力する。バンドギャップリファレンス回路部が第１の安
定動作点にある際スリープ制御端子（ＳＬＥＥＰＸ）が
ロウレベルとなるとスリープ回路部１４はのトランジス
タＱ６コレクタ電流に応じてトランジスタＱ５をオンし
てトランジスタＱ６に流れるコレクタ電流によってバン
ドギャップリファレンス回路部１１をオフする。そし
て、バンドギャップリファレンス回路部１１がオフとな
ると電圧出力（ＶＲＥＦ）がゼロとなってトランジスタ
Ｑ６がオフする。
Description
【０００１】
【発明の属する技術分野】本発明はスリープ機能を有す
るバンドギャップリファレンス回路に関し、特に、スリ
ープの際の回路消費電流を少なくするバンドギャップリ
ファレンス回路に関する。
るバンドギャップリファレンス回路に関し、特に、スリ
ープの際の回路消費電流を少なくするバンドギャップリ
ファレンス回路に関する。
【０００２】
【従来の技術】一般に、バンドギャップリファレンス回
路は温度特性一定の電圧（第１の電圧と呼ぶ）及びダイ
オード一個分の温度特性を有する電圧（第２の電圧と呼
ぶ）を出力するための回路であり、従来、このようなバ
ンドギャップリファレンス回路として、例えば、図３に
示す回路が知られている。
路は温度特性一定の電圧（第１の電圧と呼ぶ）及びダイ
オード一個分の温度特性を有する電圧（第２の電圧と呼
ぶ）を出力するための回路であり、従来、このようなバ
ンドギャップリファレンス回路として、例えば、図３に
示す回路が知られている。
【０００３】図３を参照して、図示のバンドギャップリ
ファレンス回路は、バンドギャップリファレンス回路部
１１、スタートアップ回路部１２、及びスリープ回路部
１３を備えている。図示のように、バンドギャップリフ
ァレンス回路部１１はスタートアップ回路部１２及びス
リープ回路部１３に接続されており、バンドギャップリ
ファレンス回路部１１は抵抗Ｒ１０乃至Ｒ１７とトラン
ジスタＱ１０乃至Ｑ１９を備えている。一方、スタート
アップ回路部１２は抵抗Ｒ１及びトランジスタＱ１及び
Ｑ２を備え、スリープ回路部１３は抵抗Ｒ４及びＲ５と
トランジスタＱ５とを備えている。
ファレンス回路は、バンドギャップリファレンス回路部
１１、スタートアップ回路部１２、及びスリープ回路部
１３を備えている。図示のように、バンドギャップリフ
ァレンス回路部１１はスタートアップ回路部１２及びス
リープ回路部１３に接続されており、バンドギャップリ
ファレンス回路部１１は抵抗Ｒ１０乃至Ｒ１７とトラン
ジスタＱ１０乃至Ｑ１９を備えている。一方、スタート
アップ回路部１２は抵抗Ｒ１及びトランジスタＱ１及び
Ｑ２を備え、スリープ回路部１３は抵抗Ｒ４及びＲ５と
トランジスタＱ５とを備えている。
【０００４】バンドギャップリファレンス回路は第１及
び第２の出力端子を備えており、トランジスタＱ１３及
びＱ１４のエミッタサイズを所定の比率（ｎ：１）にす
ると、第１の出力端子１１ａに第１の電圧（ＶＢＧＲ）
が現れ、第２の出力端子１１ｂに第２の電圧（ＶＲＥ
Ｆ）が現れる。
び第２の出力端子を備えており、トランジスタＱ１３及
びＱ１４のエミッタサイズを所定の比率（ｎ：１）にす
ると、第１の出力端子１１ａに第１の電圧（ＶＢＧＲ）
が現れ、第２の出力端子１１ｂに第２の電圧（ＶＲＥ
Ｆ）が現れる。
【０００５】図示のバンドギャップリファレンス回路で
は、電源Ｖccが供給された際、２つの動作安定点を有し
ている（第１及び第２の動作安定点）。第１の動作安定
点では、第１の電圧（ＶＢＧＲ）及び第２の電圧（ＶＲ
ＥＦ）がともに約１Ｖとなるように回路動作電流が流れ
るモードであり、第２の動作安定点では、回路電流が流
れず、第１の電圧（ＶＢＧＲ）及び第２の電圧（ＶＲＥ
Ｆ）がともに約０Ｖとなるモードである。
は、電源Ｖccが供給された際、２つの動作安定点を有し
ている（第１及び第２の動作安定点）。第１の動作安定
点では、第１の電圧（ＶＢＧＲ）及び第２の電圧（ＶＲ
ＥＦ）がともに約１Ｖとなるように回路動作電流が流れ
るモードであり、第２の動作安定点では、回路電流が流
れず、第１の電圧（ＶＢＧＲ）及び第２の電圧（ＶＲＥ
Ｆ）がともに約０Ｖとなるモードである。
【０００６】スタートアップ回路部１２では、スリープ
回路部１３のスリープ制御端子（ＳＬＥＥＰＸ）がハイ
レベル（ＨＩ：Ｖcc）となると（非スリープ状態と呼
ぶ）、バンドギャップリファレンス回路部１１に強制的
に動作電流を流して、バンドギャップリファレンス回路
部１１を第１の動作安定点に移行させる。バンドギャッ
プリファレンス回路部１１に動作電流が流れて、バンド
ギャップリファレンス回路部１１が立ち上がると、抵抗
Ｒ１３における電圧降下が増加して、この結果、トラン
ジスタＱ２のベース−エミッタ間電圧は小さくなってい
き、最終的にトランジスタＱ２に電流が流れない。従っ
て、スタートアップ回路部１２がバンドギャップリファ
レンス回路部１１の動作に影響を与えることはない。
回路部１３のスリープ制御端子（ＳＬＥＥＰＸ）がハイ
レベル（ＨＩ：Ｖcc）となると（非スリープ状態と呼
ぶ）、バンドギャップリファレンス回路部１１に強制的
に動作電流を流して、バンドギャップリファレンス回路
部１１を第１の動作安定点に移行させる。バンドギャッ
プリファレンス回路部１１に動作電流が流れて、バンド
ギャップリファレンス回路部１１が立ち上がると、抵抗
Ｒ１３における電圧降下が増加して、この結果、トラン
ジスタＱ２のベース−エミッタ間電圧は小さくなってい
き、最終的にトランジスタＱ２に電流が流れない。従っ
て、スタートアップ回路部１２がバンドギャップリファ
レンス回路部１１の動作に影響を与えることはない。
【０００７】一方、スリープ制御端子（ＳＬＥＥＰＸ）
がロウレベル（ＬＯ：ＧＮＤ）のなると（スリープ状態
と呼ぶ）、スリープ回路ではトランジスタＱ５がオン状
態となって、トランジスタＱ１０のコレクタ電圧がほぼ
電源電圧Ｖccとなる。この結果、バンドギャップリファ
レンス回路部１１には電流が流れないことになる。つま
り、バンドギャップリファレンス回路部１１は第２の動
作安定点に移行することになる。
がロウレベル（ＬＯ：ＧＮＤ）のなると（スリープ状態
と呼ぶ）、スリープ回路ではトランジスタＱ５がオン状
態となって、トランジスタＱ１０のコレクタ電圧がほぼ
電源電圧Ｖccとなる。この結果、バンドギャップリファ
レンス回路部１１には電流が流れないことになる。つま
り、バンドギャップリファレンス回路部１１は第２の動
作安定点に移行することになる。
【０００８】
【発明が解決しようとする課題】ところで、従来のバン
ドギャップリファレンス回路では、スリープ状態の際、
つまり、スリープ制御端子（ＳＬＥＥＰＸ）がロウレベ
ル（ＧＮＤ）であると、抵抗Ｒ４及びＲ５に電流が流れ
る関係上、スリープ制御をしているにもかかわらず、電
流が流れてしまうという問題点がある。つまり、電力消
費が起こってしまうという問題点がある。
ドギャップリファレンス回路では、スリープ状態の際、
つまり、スリープ制御端子（ＳＬＥＥＰＸ）がロウレベ
ル（ＧＮＤ）であると、抵抗Ｒ４及びＲ５に電流が流れ
る関係上、スリープ制御をしているにもかかわらず、電
流が流れてしまうという問題点がある。つまり、電力消
費が起こってしまうという問題点がある。
【０００９】さらに、スリープ回路部１３において、ト
ランジスタＱ５はその寄生トランジスタの影響で、つま
り、漏れ電流の影響で、スリープ制御端子（ＳＬＥＥＰ
Ｘ）がロウレベル（ＧＮＤ）の際（つまり、ベース電位
がコレクタ電位よりも低くなった際）、コレクタからベ
ース及びベースからＧＮＤへと電流パスが形成され、こ
の結果、スリープ状態における消費電流が増大してしま
うという問題点がある。
ランジスタＱ５はその寄生トランジスタの影響で、つま
り、漏れ電流の影響で、スリープ制御端子（ＳＬＥＥＰ
Ｘ）がロウレベル（ＧＮＤ）の際（つまり、ベース電位
がコレクタ電位よりも低くなった際）、コレクタからベ
ース及びベースからＧＮＤへと電流パスが形成され、こ
の結果、スリープ状態における消費電流が増大してしま
うという問題点がある。
【００１０】本発明の目的はスリープ状態における消費
電流を低減できるバンドギャップリファレンス回路を提
供することにある。
電流を低減できるバンドギャップリファレンス回路を提
供することにある。
【００１１】
【課題を解決するための手段】本発明によれば、第１の
安定動作点で所定の電圧を電圧出力として出力し第２の
安定動作状態でゼロボルトを前記電圧出力として出力す
るバンドギャップリファレンス回路部と、非スリープ状
態となると前記バンドギャップリファレンス回路部を前
記第１の安定動作点に移行させるスタートアップ回路部
と、スリープ状態となると前記バンドギャップリファレ
ンス回路部を前記第２の安定動作点に移行させるスリー
プ回路部とを有するバンドギャップリファレンス回路に
おいて、前記スリープ回路部には前記バンドギャップリ
ファレンス回路部が前記第２の安定動作点になったか否
かを検出して前記バンドギャップリファレンス回路部が
前記第２の安定動作点になると前記スリープ回路自体を
オフするオンオフ制御手段が備えられていることを特徴
とするバンドギャップリファレンス回路が得られる。
安定動作点で所定の電圧を電圧出力として出力し第２の
安定動作状態でゼロボルトを前記電圧出力として出力す
るバンドギャップリファレンス回路部と、非スリープ状
態となると前記バンドギャップリファレンス回路部を前
記第１の安定動作点に移行させるスタートアップ回路部
と、スリープ状態となると前記バンドギャップリファレ
ンス回路部を前記第２の安定動作点に移行させるスリー
プ回路部とを有するバンドギャップリファレンス回路に
おいて、前記スリープ回路部には前記バンドギャップリ
ファレンス回路部が前記第２の安定動作点になったか否
かを検出して前記バンドギャップリファレンス回路部が
前記第２の安定動作点になると前記スリープ回路自体を
オフするオンオフ制御手段が備えられていることを特徴
とするバンドギャップリファレンス回路が得られる。
【００１２】
【発明の実施の形態】以下本発明について図面を参照し
て説明する。
て説明する。
【００１３】図１を参照して、図示のバンドギャップリ
ファレンス回路はバンドギャップリファレンス回路部１
１、スタートアップ回路部１２、及びスリープ回路部１
４を備えており、バンドギャップリファレンス回路部１
１及びスタートアップ回路部１２は図３に示すバンドギ
ャップリファレンス回路部及びスタートアップ回路部と
同一の構成要素を有している。
ファレンス回路はバンドギャップリファレンス回路部１
１、スタートアップ回路部１２、及びスリープ回路部１
４を備えており、バンドギャップリファレンス回路部１
１及びスタートアップ回路部１２は図３に示すバンドギ
ャップリファレンス回路部及びスタートアップ回路部と
同一の構成要素を有している。
【００１４】スリープ回路部１４はトランジスタＱ３乃
至Ｑ６と抵抗Ｒ２及びＲ３を備えており、トランジスタ
Ｑ３及びＱ５はベース同士が互いに接続され、トランジ
スタＱ３及びＱ５のエミッタには電源電圧（Ｖｃｃ）が
印加されている。トランジスタＱ３のコレクタはトラン
ジスタＱ４のベース及びトランジスタＱ６のコレクタに
接続されており、トランジスタＱ５のコレクタはトラン
ジスタＱ１０及びＱ１３のコレクタに接続されるととも
にトランジスタＱ２のコレクタに接続されている。
至Ｑ６と抵抗Ｒ２及びＲ３を備えており、トランジスタ
Ｑ３及びＱ５はベース同士が互いに接続され、トランジ
スタＱ３及びＱ５のエミッタには電源電圧（Ｖｃｃ）が
印加されている。トランジスタＱ３のコレクタはトラン
ジスタＱ４のベース及びトランジスタＱ６のコレクタに
接続されており、トランジスタＱ５のコレクタはトラン
ジスタＱ１０及びＱ１３のコレクタに接続されるととも
にトランジスタＱ２のコレクタに接続されている。
【００１５】トランジスタＱ３及びＱ５のベースはトラ
ンジスタＱ４のエミッタに接続され、トランジスタＱ４
のコレクタは接地されている。トランジスタＱ６のエミ
ッタは抵抗Ｒ３を介して接地されるとともに抵抗Ｒ２を
介してスリープ制御端子（ＳＬＥＥＰＸ）に接続されて
いる。また、トランジスタＱ６のベースは入力端子１４
ａを介して第２の出力端子１１ｂに接続されている。
ンジスタＱ４のエミッタに接続され、トランジスタＱ４
のコレクタは接地されている。トランジスタＱ６のエミ
ッタは抵抗Ｒ３を介して接地されるとともに抵抗Ｒ２を
介してスリープ制御端子（ＳＬＥＥＰＸ）に接続されて
いる。また、トランジスタＱ６のベースは入力端子１４
ａを介して第２の出力端子１１ｂに接続されている。
【００１６】図１において、スリープ制御端子（ＳＬＥ
ＥＰＸ）がハイレベル（Ｖcc）であり、バンドギャップ
リファレンス回路が動作状態であるとする。つまり、非
スリープ状態であるとする。この状態からスリープ制御
端子（ＳＬＥＥＰＸ）をロウレベル（ＧＮＤ）にする
と、トランジスタＱ６はベース電位がＶＲＥＦ（約１
Ｖ）であるから、抵抗Ｒ２及びＲ３の並列接続をエミッ
タ抵抗とする定電流源として動作することになる。する
と、トランジスタＱ３のコレクタにはトランジスタＱ６
のコレクタ電流と同じ量のの電流が流れて、カレントミ
ラー効果によってトランジスタＱ５にも同等の電流が流
れようとする。
ＥＰＸ）がハイレベル（Ｖcc）であり、バンドギャップ
リファレンス回路が動作状態であるとする。つまり、非
スリープ状態であるとする。この状態からスリープ制御
端子（ＳＬＥＥＰＸ）をロウレベル（ＧＮＤ）にする
と、トランジスタＱ６はベース電位がＶＲＥＦ（約１
Ｖ）であるから、抵抗Ｒ２及びＲ３の並列接続をエミッ
タ抵抗とする定電流源として動作することになる。する
と、トランジスタＱ３のコレクタにはトランジスタＱ６
のコレクタ電流と同じ量のの電流が流れて、カレントミ
ラー効果によってトランジスタＱ５にも同等の電流が流
れようとする。
【００１７】トランジスタＱ５のコレクタ電流はトラン
ジスタＱ１３に供給されるが、トランジスタＱ１３のコ
レクタ電流は制限されるから、トランジスタＱ５からト
ランジスタＱ１３へ電流供給が始まると、結果的に、ト
ランジスタＱ１０からトランジスタＱ１３へ電流の供給
できなくなる。その結果、トランジスタＱ１０はオフと
なり、カレントミラー対であるトランジスタＱ１１もオ
フとなって、バンドギャップリファレンス回路部１１が
オフとなる。
ジスタＱ１３に供給されるが、トランジスタＱ１３のコ
レクタ電流は制限されるから、トランジスタＱ５からト
ランジスタＱ１３へ電流供給が始まると、結果的に、ト
ランジスタＱ１０からトランジスタＱ１３へ電流の供給
できなくなる。その結果、トランジスタＱ１０はオフと
なり、カレントミラー対であるトランジスタＱ１１もオ
フとなって、バンドギャップリファレンス回路部１１が
オフとなる。
【００１８】バンドギャップリファレンス回路部１１が
オフとなると、その出力電圧ＶＲＥＦがオフとなるか
ら、つまり、約０Ｖとなるから、トランジスタＱ６もオ
フとなって、スリープ回路部１４にも電流が流れなくな
る。
オフとなると、その出力電圧ＶＲＥＦがオフとなるか
ら、つまり、約０Ｖとなるから、トランジスタＱ６もオ
フとなって、スリープ回路部１４にも電流が流れなくな
る。
【００１９】さらに、図示の例では、トランジスタＱ５
のベース電位がコレクタ電位より下がることがなく、こ
のため、従来技術で説明したような寄生トランジスタに
よる漏れ電流が発生することがない。この際、図１から
明らかなように、スタートアップ回路部１２にも電流が
流れない。
のベース電位がコレクタ電位より下がることがなく、こ
のため、従来技術で説明したような寄生トランジスタに
よる漏れ電流が発生することがない。この際、図１から
明らかなように、スタートアップ回路部１２にも電流が
流れない。
【００２０】このように、図１に示すバンドギャップリ
ファレンス回路ではバンドギャップリファレンス回路部
のオフを検出して、これによって、スリープ回路部をオ
フするようにしている。
ファレンス回路ではバンドギャップリファレンス回路部
のオフを検出して、これによって、スリープ回路部をオ
フするようにしている。
【００２１】次に、スリープ状態からスリープ制御端子
（ＳＬＥＥＰＸ）がハイレベル（Ｖcc）となると、スタ
ートアップ回路部１２のトランジスタＱ１及びＱ２に電
流が流れて、トランジスタＱ２にはトランジスタＱ１０
及びＱ１２から電流が流れて、トランジスタＱ２は電流
をＲ１３に供給することになる。これによって、バンド
ギャップリファレンス回路部１１が起動される。
（ＳＬＥＥＰＸ）がハイレベル（Ｖcc）となると、スタ
ートアップ回路部１２のトランジスタＱ１及びＱ２に電
流が流れて、トランジスタＱ２にはトランジスタＱ１０
及びＱ１２から電流が流れて、トランジスタＱ２は電流
をＲ１３に供給することになる。これによって、バンド
ギャップリファレンス回路部１１が起動される。
【００２２】バンドギャップリファレンス回路部１１が
動作を開始すると、抵抗Ｒ１３における電圧降下が増加
して、トランジスタＱ２はオフとなって、スタートアッ
プ回路部１２はバンドギャップリファレンス回路部１１
に干渉しない。
動作を開始すると、抵抗Ｒ１３における電圧降下が増加
して、トランジスタＱ２はオフとなって、スタートアッ
プ回路部１２はバンドギャップリファレンス回路部１１
に干渉しない。
【００２３】この際、スリープ回路部１４はトランジス
タＱ６のベース−エミッタが逆バイアスであるから動作
しない。いま、トランジスタＱ６の耐圧を考慮すると、
例えば、スリープ回路部１４は抵抗Ｒ２＝０Ωでも動作
するが、スリープ制御端子（ＳＬＥＥＰＸ）＝Ｖcc＝３
Ｖ、ＶＲＥＦ＝０Ｖとすると、トランジスタＱ６には３
Ｖの逆バイアスがかかることになる。通常、シリコンの
バイポーラプロセスであるＮＰＮトランジスタのベース
−エミッタの逆耐圧は２〜３Ｖであるため、上述のよう
な逆バイアスがかかるとトランジスタＱ６は破壊される
恐れがある。そこで、図示のように抵抗Ｒ２及びＲ３を
用いて分圧して、逆バイアスを小さくしている。
タＱ６のベース−エミッタが逆バイアスであるから動作
しない。いま、トランジスタＱ６の耐圧を考慮すると、
例えば、スリープ回路部１４は抵抗Ｒ２＝０Ωでも動作
するが、スリープ制御端子（ＳＬＥＥＰＸ）＝Ｖcc＝３
Ｖ、ＶＲＥＦ＝０Ｖとすると、トランジスタＱ６には３
Ｖの逆バイアスがかかることになる。通常、シリコンの
バイポーラプロセスであるＮＰＮトランジスタのベース
−エミッタの逆耐圧は２〜３Ｖであるため、上述のよう
な逆バイアスがかかるとトランジスタＱ６は破壊される
恐れがある。そこで、図示のように抵抗Ｒ２及びＲ３を
用いて分圧して、逆バイアスを小さくしている。
【００２４】なお、抵抗Ｒ２の抵抗値を抵抗Ｒ３の抵抗
値に比べて大きくしすぎるとスリープ制御端子（ＳＬＥ
ＥＰＸ）がハイレベル（Ｖcc）の際、トランジスタＱ６
がオフしないので抵抗Ｒ２及びＲ３の比は大きくできな
い。
値に比べて大きくしすぎるとスリープ制御端子（ＳＬＥ
ＥＰＸ）がハイレベル（Ｖcc）の際、トランジスタＱ６
がオフしないので抵抗Ｒ２及びＲ３の比は大きくできな
い。
【００２５】また、バンドギャップリファレンス回路部
において、トランジスタＱ１２を省略してトランジスタ
Ｑ１０のベースとコレクタとをショートさせるようにし
てもよい。
において、トランジスタＱ１２を省略してトランジスタ
Ｑ１０のベースとコレクタとをショートさせるようにし
てもよい。
【００２６】さらに、第２の電圧（ＶＲＥＦ）を直接ト
ランジスタＱ６のベースに与えることなく、例えば、バ
ッファを介してトランジスタＱ６のベースに与えるよう
にしてもよい。
ランジスタＱ６のベースに与えることなく、例えば、バ
ッファを介してトランジスタＱ６のベースに与えるよう
にしてもよい。
【００２７】加えて、スリープ回路部１４において、ト
ランジスタＱ４を省略して、トランジスタＱ３のベース
とコレクタとをショートさせるようにしてもよい。
ランジスタＱ４を省略して、トランジスタＱ３のベース
とコレクタとをショートさせるようにしてもよい。
【００２８】次に、図２を参照して、本発明によるバン
ドギャップリファレンス回路の他の例について説明す
る。
ドギャップリファレンス回路の他の例について説明す
る。
【００２９】図示のバンドギャップリファレンス回路に
おいて、図１に示すバンドギャップリファレンス回路と
同一の構成要素について同一の参照番号を付す。図示の
例において、スリープ回路部は図１に示すスリープ回路
部１４と構成が異なっているので、参照番号１５が付さ
れている。
おいて、図１に示すバンドギャップリファレンス回路と
同一の構成要素について同一の参照番号を付す。図示の
例において、スリープ回路部は図１に示すスリープ回路
部１４と構成が異なっているので、参照番号１５が付さ
れている。
【００３０】スリープ回路部１５はトランジスタＱ５及
びＱ６と抵抗Ｒ２乃至Ｒ５を備えており、トランジスタ
Ｑ５のコレクタには電源電圧（Ｖｃｃ）が印加され、こ
のコレクタは抵抗Ｒ５を介してベースに接続されてい
る。さらに、トランジスタＱ５のベースは抵抗Ｒ４を介
してトランジスタＱ６のコレクタに接続されている（な
お、他の接続関係は図１に示す例と同様である）。つま
り、図２に示すスリープ回路部１５では図１に示すスリ
ープ回路部１４のようにトランジスタＱ３乃至Ｑ５から
なるカレントミラー回路を用いず、抵抗Ｒ４及びＲ５に
よる抵抗分割で同等の動作を実現している。
びＱ６と抵抗Ｒ２乃至Ｒ５を備えており、トランジスタ
Ｑ５のコレクタには電源電圧（Ｖｃｃ）が印加され、こ
のコレクタは抵抗Ｒ５を介してベースに接続されてい
る。さらに、トランジスタＱ５のベースは抵抗Ｒ４を介
してトランジスタＱ６のコレクタに接続されている（な
お、他の接続関係は図１に示す例と同様である）。つま
り、図２に示すスリープ回路部１５では図１に示すスリ
ープ回路部１４のようにトランジスタＱ３乃至Ｑ５から
なるカレントミラー回路を用いず、抵抗Ｒ４及びＲ５に
よる抵抗分割で同等の動作を実現している。
【００３１】なお、上述の例ではバンドギャップリファ
レンス回路部として図１に示す例をあげたが他の構成の
バンドギャップリファレンス回路にも本発明を適用する
ことができることはいうまでもない。
レンス回路部として図１に示す例をあげたが他の構成の
バンドギャップリファレンス回路にも本発明を適用する
ことができることはいうまでもない。
【００３２】
【発明の効果】以上説明したように、本発明ではバンド
ギャップリファレンス回路部のオフを検出してスリープ
回路部をオフするようにしたから、簡単な回路設計及び
ＩＣレイアウトによって、スリープ状態の際、バンドギ
ャップリファレンス回路の消費電流をほとんどゼロにす
ることができ、その結果、スリープ制御を行う種々の電
子機器において動作時間を長くできるという効果があ
る。
ギャップリファレンス回路部のオフを検出してスリープ
回路部をオフするようにしたから、簡単な回路設計及び
ＩＣレイアウトによって、スリープ状態の際、バンドギ
ャップリファレンス回路の消費電流をほとんどゼロにす
ることができ、その結果、スリープ制御を行う種々の電
子機器において動作時間を長くできるという効果があ
る。
【図１】本発明によるバンドギャップリファレンス回路
の一例を示す回路図である。
の一例を示す回路図である。
【図２】本発明によるバンドギャップリファレンス回路
の他の例を示す回路図である。
の他の例を示す回路図である。
【図３】従来のバンドギャップリファレンス回路を示す
回路図である。
回路図である。
１１ バンドギャップリファレンス回路部 １２ スタートアップ回路部 １３，１４，１５ スリープ回路部
Claims (6)
- 【請求項１】 第１の安定動作点で所定の電圧を電圧出
力として出力し第２の安定動作状態でゼロボルトを前記
電圧出力として出力するバンドギャップリファレンス回
路部と、非スリープ状態となると前記バンドギャップリ
ファレンス回路部を前記第１の安定動作点に移行させる
スタートアップ回路部と、スリープ状態となると前記バ
ンドギャップリファレンス回路部を前記第２の安定動作
点に移行させるスリープ回路部とを有するバンドギャッ
プリファレンス回路において、前記スリープ回路部には
前記バンドギャップリファレンス回路部が前記第２の安
定動作点になったか否かを検出して前記バンドギャップ
リファレンス回路部が前記第２の安定動作点になると前
記スリープ回路自体をオフするオンオフ制御手段が備え
られていることを特徴とするバンドギャップリファレン
ス回路。 - 【請求項２】 請求項１に記載されたバンドギャップリ
ファレンス回路において、前記バンドギャップリファレ
ンス回路部は温度特性をもつ電圧を前記電圧出力として
出力しており、前記オンオフ制御手段はオンオフ制御用
トランジスタを備え、前記電圧出力が前記オンオフ制御
用トランジスタのベースに与えられてていることを特徴
とするバンドギャップリファレンス回路。 - 【請求項３】 請求項２に記載されたバンドギャップリ
ファレンス回路において、前記スタートアップ回路部及
び前記スリープ回路部に接続されたスリープ制御端子が
備えられ、前記スタートアップ回路部は前記スリープ制
御端子がハイレベルになると前記バンドギャップリファ
レンス回路部を前記第１の安定動作点に移行し、前記ス
リープ回路部は前記スリープ制御端子がロウレベルにな
ると前記バンドギャップリファレンス回路部を前記第２
の安定動作点に移行するようにしたことを特徴とするバ
ンドギャップリファレンス回路。 - 【請求項４】 請求項３に記載されたバンドギャップリ
ファレンス回路において、前記オンオフ制御トランジス
タのエミッタは前記スリープ制御端子に結合されるとと
もに接地されており、前記スリープ回路部はさらに第１
乃至第３のトランジスタを備えており、前記第１及び前
記第２のトランジスタはカレントミラー回路を構成し、
前記第１及び前記第２のトランジスタのエミッタには電
源電圧が加えられ、前記オンオフ制御トランジスタのコ
レクタが前記第１のトランジスタのコレクタに接続され
るとともに前記第３のトランジスタのベースに接続さ
れ、前記第３のトランジスタのエミッタが前記第１及び
前記第２のトランジスタのベースに接続され、前記第３
のトランジスタのコレクタが接地されており、前記バン
ドギャップリファレンス回部路が前記第１の安定動作点
にある際前記スリープ制御端子がロウレベルとなると前
記スリープ回路部は前記オンオフ制御トランジスタのコ
レクタ電流に応じて前記第２のトランジスタをオンして
該第２のトランジスタに流れるコレクタ電流によって前
記バンドギャップリファレンス回路部をオフするように
したことを特徴とするバンドギャップリファレンス回
路。 - 【請求項５】 請求項３に記載されたバンドギャップリ
ファレンス回路において、前記オンオフ制御トランジス
タのエミッタは前記スリープ制御端子に結合されるとと
もに接地されており、前記スリープ回路部はさらに第１
のトランジスタを備えており、前記第１のトランジスタ
のベースは第１の抵抗を介して前記オンオフ制御トラン
ジスタのコレクタに接続され、前記第１のトランジスタ
のエミッタは電源電圧が加えられるとともに第２の抵抗
を介して前記第１のトランジスタのベースに接続されて
おり、前記バンドギャップリファレンス回路部が前記第
１の安定動作点にある際前記スリープ制御端子がロウレ
ベルとなると前記スリープ回路部は前記オンオフ制御ト
ランジスタのコレクタ電流に応じて前記第１のトランジ
スタをオンして該第１のトランジスタに流れるコレクタ
電流によって前記バンドギャップリファレンス回路部を
オフするようにしたことを特徴とするバンドギャップリ
ファレンス回路。 - 【請求項６】 請求項４又は５に記載されたバンドギャ
ップリファレンス回路において、前記オンオフ制御トラ
ンジスタのエミッタは第３の抵抗を介して前記スリープ
制御端子に接続されるとともに第４の抵抗を介して接地
されていることを特徴とするバンドギャップリファレン
ス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08521897A JP3682668B2 (ja) | 1997-04-03 | 1997-04-03 | バンドギャップリファレンス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08521897A JP3682668B2 (ja) | 1997-04-03 | 1997-04-03 | バンドギャップリファレンス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10283049A true JPH10283049A (ja) | 1998-10-23 |
| JP3682668B2 JP3682668B2 (ja) | 2005-08-10 |
Family
ID=13852442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08521897A Expired - Fee Related JP3682668B2 (ja) | 1997-04-03 | 1997-04-03 | バンドギャップリファレンス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3682668B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100347680B1 (ko) * | 1999-11-22 | 2002-08-07 | 닛본 덴기 가부시끼가이샤 | 밴드 갭 레퍼런스 회로 |
-
1997
- 1997-04-03 JP JP08521897A patent/JP3682668B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100347680B1 (ko) * | 1999-11-22 | 2002-08-07 | 닛본 덴기 가부시끼가이샤 | 밴드 갭 레퍼런스 회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3682668B2 (ja) | 2005-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5594382A (en) | Constant voltage circuit | |
| WO1997034211A1 (en) | Circuit arrangement for producing a d.c. current | |
| JP2669389B2 (ja) | 電圧電流変換回路 | |
| JPH10283049A (ja) | バンドギャップリファレンス回路 | |
| US5497073A (en) | Constant current source having band-gap reference voltage source | |
| JP2709033B2 (ja) | 定電圧発生回路 | |
| JPH0615299Y2 (ja) | 定電流源回路 | |
| JPH07182060A (ja) | バイアス回路 | |
| KR100208682B1 (ko) | 전류원 회로 | |
| JP3330004B2 (ja) | 直流安定化電源 | |
| JP3338219B2 (ja) | 定電流発生回路 | |
| JP4646470B2 (ja) | コンパレータ回路 | |
| JPH0936715A (ja) | コンパレータ回路 | |
| JP2001308692A (ja) | 電流スイッチ回路およびそれを用いるｄ／ａコンバータ | |
| JPH09116393A (ja) | コンパレータ回路 | |
| JP2508535B2 (ja) | 電流源回路 | |
| JP2655045B2 (ja) | Ｅｃｌ回路 | |
| JPS62182819A (ja) | 電源回路 | |
| JPS63279310A (ja) | 電源回路 | |
| JPH08179842A (ja) | レギュレータのスタータ回路 | |
| JPH05335840A (ja) | 半導体集積回路 | |
| JPH06152368A (ja) | 基準電圧発生回路 | |
| JPH07109978B2 (ja) | 双安定回路 | |
| JP2000278107A (ja) | 電流駆動回路 | |
| JPS6113249B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050216 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050412 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050511 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050513 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090603 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100603 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110603 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110603 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120603 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130603 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |