JPS63279310A - 電源回路 - Google Patents

電源回路

Info

Publication number
JPS63279310A
JPS63279310A JP11429487A JP11429487A JPS63279310A JP S63279310 A JPS63279310 A JP S63279310A JP 11429487 A JP11429487 A JP 11429487A JP 11429487 A JP11429487 A JP 11429487A JP S63279310 A JPS63279310 A JP S63279310A
Authority
JP
Japan
Prior art keywords
current
transistor
output
base
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11429487A
Other languages
English (en)
Other versions
JPH0614306B2 (ja
Inventor
Norihito Nakamura
憲仁 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP62114294A priority Critical patent/JPH0614306B2/ja
Publication of JPS63279310A publication Critical patent/JPS63279310A/ja
Publication of JPH0614306B2 publication Critical patent/JPH0614306B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Protection Of Static Devices (AREA)
  • Control Of Electrical Variables (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は電源回路にかかり、特に定電圧を供給する電源
回路に関する。
(従来の技術) NPN型トランジスタを出力トランジスタとして用い、
定電圧を供給する電源回路は種々の構成が知られている
第5図は従来の電源回路の一例を示す回路図である。N
PN型出力トランジスタQ1のコレクタ側から入力電圧
vINを供給し、エミッタ側から定電圧の出力電圧V。
、1を取出すようにしており、出力トランジスタQ1の
ベースには基準電位を与えるためにツェナーダイオード
ZDが接続され、ベース電位をツェナーブレークダウン
電圧に保っている。また、出力トランジスタQ1のベー
ス電流を供給するためにコレクタ・ベース間に抵抗R1
が接続されている。
ここでツェナーダイオードZDの逆方向ツェナーブレー
クダウン電圧をv2とし、出力トランジスタQ1のベー
ス・エミッタ間順方向電圧をvBEとすると、出力電圧
V。、アは次式により与えられる。
VOUT ”VZ −vBE     ’・・(1)こ
こで、ブレークダウン電圧VzはツェナーダイオードD
の特性により定まる定電圧であり、ベース・エミッタ間
順方向電圧vBEもトランジスタQ1の特性により定ま
るほぼ一定の電圧を有している。従って、出力電圧Vo
UTは入力電圧VINに依存しないほぼ定電圧として得
られる。
しかし、第5図に示す回路では出力トランジスタQ1を
動作させるためのバイアス電流を抵抗R1により供給し
ている。このため入力電圧VINの電位が上昇すると、
それに伴い抵抗R1を通してツェナーダイオードZDに
流れ込む電流は増加する。このツェナーダイオードZD
に流入する電流Izは  IZ−(VIN−Vz)/R
1−l0UT/hFE     ・・・(2)となる。
ここでhFEはトランジスタQ1の電流増幅率を、また
I。8.は負荷により定まる出力電流をそれぞれ示す。
一般に■。IJT<hPEであるので(2)式は、Iz
=i= (VIN−Vz)/R,−(3)と近似され、
第6図に示すような一次関数特性を示す。すなわち、第
6図に示すように入力電圧V の上昇とともに電流I 
が上昇し、無駄な電IN              
z 流がツェナーダイオードZDによって消費されることに
なる。
さらにツェナーダイオードZDがブレークダウンした時
のダイオードの電位はその逆方向電流への依存性を有し
ているため、第7図に示すような特性を示す。したがっ
て入力電圧v1Nの増加とともに電流Izが増加すると
ツェナー電圧が増加し、(1)式で与えられる出力電圧
V。、Tはもはや一定とはいえず、入力電圧vINに追
随して増加していく。
第8図は第5図の回路における入力電圧vINと出力電
圧V。、Tとの関係を示したもので、入力電圧VINに
追随して出力電圧VOUtが増加していく様子を示して
いる。
このように入力端子VINの変動に伴い、消費電流が変
動し出力電圧V。UTが変動するという問題の他に、ツ
ェナーダイオードZDは P  −I  XV  で定まる電力P を消費してい
zzz               zるため、ツェ
ナー電流工 が増加しすぎるとパワ−オーバーを起こし
て発熱により破壊に至ることもある。
これを解決するために、第5図に示す抵抗R1の値を大
きくすることが考えられるが、(VIN−v2)/R1
で決定される電流はダイオードDに流れるとともに出力
トランジスタQ1のベース電流ともなっており、出力ト
ランジスタQ を正常に動作させるために工OUT/h
FEの電流が必要とされるため、抵抗R1を大きくしす
ぎると出力l・ランジスタQlが動作しなかったり、入
力電圧vINの低いレベルで出力電流l0UTの立上が
りが悪くなったりすることがある。
(発明が解決しようとする問題点) このように従来の電源回路では、出力トランジスタのベ
ース電流やツェナーダイオードに供給される電流が入力
電圧VINに依存していたため、消費電流が増加し、そ
の結果出力電圧V。UTが入力電圧vlNに依存すると
いう問題点があった。
また、従来の電源回路では回路全体の過熱保護がなされ
ておらず、別に保護回路を必要とし回路が複雑になって
しまう。
本発明はこのような問題点を解消するためになされたも
ので、出力電圧が入力電圧によらずほぼ一定して得られ
、しかも消費電力を削減して安定した動作を可能とし、
さらに過熱保護にすぐれた電源回路を提供することを目
的とする。
〔発明の構成〕
(問題点を解決するための手段) 本発明においては、出力トランジスタのベースに基準電
圧発生手段を接続し、コレクタに入力電圧を印加してエ
ミッタから定電圧を取出すようにした電源回路において
、エミッタ共通接続端に入力端子が供給されると共に第
1および第2の出力端を有するカレントミラー回路を設
け、第1の出力端を出力トランジスタのベースと基準電
圧発生手段との接続点に接続し、出力トランジスタのベ
ースと基準電圧発生手段との接続点からベース電流が供
給されるカレントミラー電流制御トランジスタのコレク
タに第2の出力端を接続して基準電圧発生手段とカレン
トミラー電流制御トランジスタのエミッタに接続される
抵抗にて決定されるカレントミラー電流を流すようにし
、さらにカレントミラー電流制御トランジスタのベース
に接続される基準電圧発生手段の温度特性により、カレ
ントミラー電流制御トランジスタのエミッタ電位を、そ
のエミッタに接続される抵抗の分割比に応じた電圧で過
熱時に負荷のしゃ断を行うようにしたことを特徴として
いる。
(作 用) カレントミラー回路は、入力電圧の変動に無関係に常に
一定の電流を出力トランジスタのベース電流として供給
するため、基準電圧が一定化し、入力電圧の変動に左右
されない常に一定の出力電圧が得られる。また一定の基
準電圧にて逆にカレントミラーの電流値を決定している
為、非常に安定した回路となっている。またその基準電
圧の温度特性にて回路全体のサーマルシャットダウン機
能を持たせている為、非常に少ない素子数にて回路構成
できる。
(実施例) 以下、本発明の実施例を図面に基づいて詳細に説明する
第1図は本発明の一実施例にががる電源回路の具体的構
成を示す回路図である。本発明では、トランジスタQ2
およびQ3によりカレントミラー回路を構成し、エミッ
タどうしを接続した共通接続端を入力電圧vIN端子に
接続している。
このカレントミラー回路の第1の出力端であるトランジ
スタQ2のコレクタは出力トランジスタQ1のベースに
接続され、第2の出力端であるトランジスタQ3のコレ
クタはトランジスタQ4のコレクタに接続される。トラ
ンジスタQ のベースは、第1の出力端と同様にトラン
ジスタQ の■ ベースに接続される。トランジスタQ4のエミッタは抵
抗R2、R3を介して接地されている。
また抵抗R2、R3の接続点はトランジスタQ5のベー
スに接続され、トランジスタQ5のコレクタおよびエミ
ッタはそれぞれ出力電圧端と接地とに接続される。
このような回路構成において、トランジスタQ 1Q3
、Q4は正帰環ループを構成し、トランジスタQ4のベ
ースにわずかに電流が流れると、トランジスタQ4のベ
ース電流のhFE倍のコレクタ電流がトランジスタQ3
から供給される。すると、カレントミラー回路が形成さ
れているため、トランジスタQ2がそれと同じ電流をト
ランジスタQ4のベースそのほかに供給する。するとま
たそのh 倍の電流がトランジスタQ から供給さFE
             3 れてトランジスタQ4のコレクタに流れるといった正帰
還がかかる。
これにより急速に出力トランジスタQ1のベースが立上
がり、出力電圧V。、Tが立上がる。出力トランジスタ
Q1のベースとコレクタとの間には従来の回路と同様抵
抗R1が挿入されているが、この時抵抗R1を流れる電
流は上述した正帰還を引起こすためのトリガのために用
いられるだけであり、わずかな電流で良い。このため抵
抗R,は従来の回路に比較して格段に大きな値を持った
ものを用いることができる。
また、トランジスタQ1のベースドライブ電流およびツ
ェナーダイオードZDの逆方向電流はほとんどがトラン
ジスタQ2から構成される装置■sで決定されて一定で
あるため、ツェナーブレークダウン電圧VZは一定とな
る。
トランジスタQ2から供給される電流Isはトランジス
タQ3を流れる電流、すなわち、トランジスタQ4のエ
ミッタ電流と同一となり、この電流I8は、 ■ −(Vz−VBz)/ (R2+R3)−(4)と
なる。この式からも明らかなように電流1sは入力電圧
vINの影響を受けない。
第2図および第3図は本発明にかかる電源回路を用いた
場合の入力端子vINとツェナーダイオードを流れる電
流I2との関係および入力電圧vlNと出力電圧V。U
Tとの関係をそれぞれ示した図である。
図中に実線で示す特性が本発明の場合を、点線で示す特
性が従来の回路の場合の特性を示す。図から明らかなよ
うに一旦電流1zや出力電圧voLITが上昇した後は
入力電圧の変化によってはツェナーダイオード電流Iz
は変化せず、従って出力voU丁も変化しないことが明
らかである。
トランジスタQ4のエミッタに接続された抵抗R、Rは
出力トランジスタQ1のペースドライブ電流を決定する
他に温度検出機能をも有している。すなわち、抵抗Rと
R3との接続点の電となる。
したがって抵抗R2、R3を同一の温度特性を有する材
料で形成しておけば、接続点の電位VTはダイオードZ
DおよびトランジスタQ4のペースエミッタ間順方向電
位vB一温度特性のみによって変化することになる。
そこで希望する設定温度以下では v くv  となるように抵抗R2とR3とのT   
 BEQ5 比を設定することにより、希望の温度でトランジスタQ
5をオンさせることができる。したがって出力電圧V。
Ulを供給する負荷回路(図示せず)への電流供給をカ
ットすることができる。
ここでツェナーダイオードZDのツェナーブレイクダウ
ン電圧v2の温度特性をX [Vz”C]、ベース・エ
ミッタ間電圧vBEの温度特性をY [V/℃]、抵抗
R2、R3の比をR2/[R2+R3]−nとし、シャ
ットダウン温度をtとすると、 ・・・・・・(6) としてシャットダウン温度が決定されることになる。
このように本発明では出力トランジスタQlのベース電
流の決定手段と出力電圧V。UTの負荷回路への供給を
サーマルシャットダウンさせるための温度検出手段とを
同一回路内で実現しているため、少数の素子で回路構成
が可能となる。
なお第1図に示す実施例ではトランジスタQ1ノヘース
ロ路に基準電位を与えるためにツェナーダイオードZD
を用いたが、第4図に示さ゛れた他の実施例のように直
列接続されたダイオードD1・・・D を複数個接続し
、その順方向電圧を基準電圧として用いるようにしても
よい。
また、抵抗RおよびR3の代りに温度依存性を有する他
の回路要素を用いることもできる。
なお基準電位の供給手段としてダイオードを用いた場・
合には、ツェナーダイオードを用いた場合と異なり、温
度特性が逆となるため所定の温度以下になった時にシャ
ットダウンが起こることになる。
また、第1図、第4図の実施例においてトランジスタQ
 およびQ3のエミッタ側に抵抗を挿入するようにして
もよい。このようにすることにより電圧変動を吸収する
ことができる。
〔発明の効果〕
以上実施例に基づいて詳細に説明したように、本発明で
は、カレントミラー回路を用いて出力トランジスタに供
給されるベース電流や基準電圧供給手段としてのツェナ
ーダイオードやダイオードへの電流を常に入力電圧によ
らず一定となるようにしているため、出力電圧か安定に
供給できる。
また、カレントミラー電流を決定するのが基準電圧決定
手段であり、またその決定手段の温度依存性にて負荷の
しゃ断を行うことにしているので基準電圧決定手段にて
出力電圧の決定、その電圧の安定化の為の定電流回路の
電流値決定、更にサーマルシャットダウンレベルの決定
と3つの機能を1つの回路で実現しており、回路をヨン
パクト化することができる。
【図面の簡単な説明】
第1図は本発明の一実施例にかかる電源回路の具体的回
路図、第2図および第3図は第1図の回路特性を示すグ
ラフ、第4図は本発明の他の実施例を示す回路図、第5
図は従来の電源回路の一例を示す回路図、第6図、第7
図、第8図はそれぞれ第5図の回路特性を示すグラフで
ある。 Q ・・・出力トランジスタ、Q 、、Q3・・・トラ
ンジスタ(カレントミラー回路)、Q4・・・トランジ
スタ、ZD・・・ツェナーダイオード、Dl、・・・D
n・・・ダイオード、R、R、R・・・抵抗、vIN・
・・入力端子、VOUT・・・・・・・・・出力電圧。 出願人代理人  佐  藤  −雄 活 1 図 括2図        第3図 男4図 活50

Claims (1)

    【特許請求の範囲】
  1. 出力トランジスタのベースに基準電圧発生手段を接続し
    、コレクタに入力電圧を印加してエミッタから定電圧を
    取出すようにした電源回路において、エミッタ共通接続
    端に前記入力電圧が供給されると共に第1および第2の
    出力端を有するカレントミラー回路を設け、前記第1の
    出力端を前記出力トランジスタのベースと前記基準電圧
    発生手段との接続点に接続し、前記出力トランジスタの
    ベースと前記基準電圧発生手段との接続点からベース電
    流が供給されるカレントミラー電流制御トランジスタの
    コレクタに前記第2の出力端を接続してカレントミラー
    電流を流すようにし、さらに前記カレントミラー電流制
    御トランジスタのベースに接続される前記基準電圧発生
    手段の有する温度時性により、そのエミッタに生じる温
    度依存性のある電位を、その抵抗分割比に応じて分圧し
    た電圧で過熱時に負荷のしゃ断を行うようにしたことを
    特徴とする電源回路。
JP62114294A 1987-05-11 1987-05-11 電源回路 Expired - Fee Related JPH0614306B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62114294A JPH0614306B2 (ja) 1987-05-11 1987-05-11 電源回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62114294A JPH0614306B2 (ja) 1987-05-11 1987-05-11 電源回路

Publications (2)

Publication Number Publication Date
JPS63279310A true JPS63279310A (ja) 1988-11-16
JPH0614306B2 JPH0614306B2 (ja) 1994-02-23

Family

ID=14634258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62114294A Expired - Fee Related JPH0614306B2 (ja) 1987-05-11 1987-05-11 電源回路

Country Status (1)

Country Link
JP (1) JPH0614306B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5736323A (ja) * 1981-03-30 1982-02-27 Nec Corp Teidenatsudengenkairo
JPS61125625A (ja) * 1984-11-21 1986-06-13 Mitsubishi Electric Corp 熱遮断回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5736323A (ja) * 1981-03-30 1982-02-27 Nec Corp Teidenatsudengenkairo
JPS61125625A (ja) * 1984-11-21 1986-06-13 Mitsubishi Electric Corp 熱遮断回路

Also Published As

Publication number Publication date
JPH0614306B2 (ja) 1994-02-23

Similar Documents

Publication Publication Date Title
US5963082A (en) Circuit arrangement for producing a D.C. current
US7151365B2 (en) Constant voltage generator and electronic equipment using the same
US7573324B2 (en) Reference voltage generator
US6566852B2 (en) Voltage generator, output circuit for error detector, and current generator
JPH0365716A (ja) 定電圧回路
US4571536A (en) Semiconductor voltage supply circuit having constant output voltage characteristic
JPH11205045A (ja) 電流供給回路およびバイアス電圧回路
JPS63279310A (ja) 電源回路
US4374356A (en) Constant voltage circuit
US4560919A (en) Constant-voltage circuit insensitive to source change
US5994887A (en) Low power consumption constant-voltage circuit
KR0150196B1 (ko) BiCMOS 기준 전압 발생기
JPH0413692Y2 (ja)
US3986102A (en) Low loss stabilized power supply circuit
JP3529601B2 (ja) 定電圧発生回路
KR100577552B1 (ko) 반도체 메모리 장치의 내부 전압 변환회로
JPH07182060A (ja) バイアス回路
JP3074036B2 (ja) 定電圧回路
JPH0836430A (ja) 電源回路
JP2890545B2 (ja) 直流定電圧回路
JPH04305718A (ja) 定電圧回路
JPH03226809A (ja) 定電圧回路
JPS62182819A (ja) 電源回路
JPH0247126B2 (ja)
JPH0335682B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees