JPH0247126B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明はカレントミラー回路に関し、その出
力電流の安定化を図つたものである。

〔発明の技術的背景〕

従来のカレントミラー回路は、第５図に示すよ
うに構成されている。PNPトランジスタＱ１，
Ｑ２のベースは共通され、前記PNPトランジス
タＱ１のコレクタとともに定電圧源１に接続され
る。そして、トランジスタＱ１，Ｑ２のエミツタ
は、それぞれ抵抗R₁，R₂を介して定電圧源２に
接続される。トランジスタＱ２のコレクタには負
荷３が接続される。

上記のカレントミラー回路は、一般的には、抵
抗R₁，R₂の値は等しく、トランジスタＱ１とＱ
２とは理想的には特性が良く揃つているものとし
て扱われる。即ち、トランジスタのベース・エミ
ツタ間電圧V_BEは、コレクタ電流の関数であり、
各トランジスタＱ１，Ｑ２は同じベース・エミツ
タ間電圧V_BEで動作し、この結果同じコレクタ電
流で動作するものとみている。トランジスタＱ
１，Ｑ２のベース電流を無視すれば、トランジス
タＱ１のコレクタ電流は定電流Irefに等しく、よ
つて出力電流Ioutも定電流Irefに等しいとみてい
る。

〔背景技術の問題点〕

ところで、順方向領域で動作するトランジスタ
のコレクタ電流Icは、一般に次式で表わされる。

Ic＝（１＋V_CE／V_A）Is exp（V_BE／V_T） ……(1) 但し、Is；逆方向飽和電流 V_CE；コレクタ・ベース間電圧 V_T；熱起電力 V_A；アーリー電圧 (1)式からわかるように、トランジスタＱ１，Ｑ
２がたとえば同じV_BEで動作していたとしても、
V_CEが変われば、Icは変化することになる。

上記のV_CEの変化は、特に、トランジスタＱ２
のコレクタ電位が負荷３側から決定されている場
合に、電源電圧が変動するとあらわれる。以下数
値例を示して説明する。

トランジスタＱ１およびＱ２のV_CEをそれぞれ
V_CE1，V_CE2、またV_BEをV_BE1，V_BE2とする。トラ
ンジスタＱ１およびＱ２のベースは共通なので、
ベース電流を無視し、Isは等しいと仮定し、トラ
ンジスタＱ１とＱ２は以後、特性が理想的によく
揃つていると仮定する。

R₁Iref＋V_BE1＝R₂Iout＋V_BE2 ……(2) (1)式より、 V_BE＝V_T｛Ic／（１＋ＶCE／V_A）Is｝ ……(3) ゆえに R₁Iref＋V_Tlo｛Iref／（１＋V_CE1／V_A）Is｝＝
R₂Iout＋V_Tlo｛Iout／（１＋V_CE2／V_A）Is｝……(4) となる。R₁，R₂は、抵抗R₁，R₂の値である。(4)
式から直ちにIoutを求めることはできないが、 Iref＝100〔μA〕，V_CE1＝0.7〔Ｖ〕，V_CE2＝６
〔Ｖ〕，R₁＝R₂＝300〔Ω〕，V_A＝20〔Ｖ〕，V_T＝26
〔mV〕，Is₁＝Is₂＝4.2×10^-16〔Ａ〕とし、計算機
を用いてIoutを求めると、 Iout＝110〔μA〕 が得られ、この条件では、トランジスタＱ２の出
力電流は、トランジスタＱ１の入力電流に比べ10
〔％〕増加している。つまり、電源電圧が変動し、
V_CE2が変化すると、出力電流Ioutも変化すること
になり、カレントミラー回路の精度が保たれな
い。

〔発明の目的〕

この発明は上記の事情に鑑みてなされたもので
簡単な構成によつて、トランジスタの上記のよう
なアーリー効果に対して、出力電流を精度よく安
定維持し得るカレントミラー回路を提供すること
を目的とする。

〔発明の概要〕

この発明では、上記の目的を達成するために、
たとえば第１図に示すように、電流出力側のトラ
ンジスタＱ１２のエミツタを、抵抗R₁₂，R₁₃を
介して第１の定電圧源（電源）に接続し、抵抗
R₁₂とR₁₃の接続点と第２の定電圧源（接地電位
部）との間に、抵抗R₁₄による電流路を接続する
ものである。これによつて電源電圧が必要以上に
上昇しても抵抗R₁₃の位降下によつて、トランジ
スタＱ１２のV_BEを低下させ、アーリー効果によ
る出力電流Ioutの変動を抑えるようにしたもので
ある。

〔発明の実施例〕

以下この発明の実施例を図面を参照して説明す
る。

第１図はこの発明の一実施例であり、トランジ
スタＱ１１，Ｑ１２のベース及びトランジスタＱ
１１のコレクタは、定電流源１１を介して接地電
位部に接続され、トランジスタＱ１２のコレクタ
は、負荷１２を介して接地電位部に接続される。
また、トランジスタＱ１１のエミツタは、抵抗
R₁₁を介して電源ライン１３に接続され、トラン
ジスタＱ１２のエミツタは、抵抗R₁₂，R₁₃を直
列に介して電源ライン１３に接続される。次に、
この発明の回路では、前記抵抗R₁₂とR₁₃の接続
点１４と、接地電位部間に、抵抗R₁₅が接続され
る。抵抗R₁₅による回路は、出力トランジスタＱ
１２のエミツタ電流の増大を抑える補償回路を形
成している。

この発明の一実施例は、上記の如く構成される
もので、その特徴的な動作を説明する。ある値の
電源電圧V_CCにおいて、抵抗R₁₄にはある電流I_Bが
流れている。V_CCがそれ以上の値になると、抵抗
R₁₄に印加される電圧も上昇し、流れる電流も増
えて、抵抗R₁₃での電圧降下も増す。これによつ
て、トランジスタ１２のベース・エミツタ間電位
V_BEが小さくなり、増えようとする出力電流Iout
を抑えアーリー効果をキヤンセルする。

上記の回路における電圧平衡式を求めると、 V_BE1＋R₁₁Iref＝V_BE2＋R₁₂Iout＋R₁₃（Iout＋I_B）
……(5) V_BE1；トランジスタＱ１１のベース・エミツタ
間電位 V_BE2；トランジスタＱ１２のベース・エミツタ
間電位 R₁₁；抵抗R₁₁の値、R₁₂；抵抗R₁₂の値、 R₁₃；抵抗R₁₃の値、 (3)式より、 V_BE1＝V_Tlo｛Iref／（１＋V_CE1／V_A）Is₁｝ ……(6) V_BE2＝V_Tlo｛Iouf／（１＋V_CE2／V_A）Is₂｝ ……(7) となり、 I_B＝V_CC−R₁₃Iout／R₁₃＋R₁₄ ……(8) が得られ、(6)，(7)，(8)式を(5)式に代入すると、 V_Tlo＝｛Iref／（１＋V_CE1／V_A）Is₁｝＋R₁₁Iref＝
V_Tlo｛Iout／（１＋V_CE2／V_A）Is₂｝ R₁₂Iout＋R₁₃／R₁₃＋R₁₄（V_CC＋R₁₄Iout） ……(9) となる。

(9)式を用いて、電源が変化した場合の出力電流
Ioutを求めると、第４図に示す電流特性４Ａのよ
うに、ほとんど変化がなく、出力電流の値を高精
度にすることが確認できた。また、出力電流特性
４Ｃは、従来のカレントミラー回路のものである
が、電源電圧が1.5〔Ｖ〕から6.0〔Ｖ〕に変ると、
10〔μA〕もの差が生じた。

この発明は、上記実施例に限定されるものでは
なく、第２図のように、抵抗R₁₄に対して直列に
ダイオードＤ１，Ｄ２を直列接続してしきい値を
設定し、この補償回路の動作開始電圧点を定めて
もよい。先の実施例では、抵抗R₁₄が高抵抗にな
り、集積化した際には抵抗値精度を良好にするこ
とが困難になる場合が考えられる。また、電源電
圧V_CCのいかなる値に対しても抵抗R₁₄には常に
電流が流れるので、アーリー効果による電流変動
をキヤンセルしたとしても、出力電流Ioutは定電
流Irefより常に小さくなる。第２図の回路では、
ダイオードＤ１，Ｄ２の２個を用いるので、V_CC
が1.5〔Ｖ〕以上のとき、電流I_Bが流れ、出力電流
Ioutは、常にV_CC＝1.5〔Ｖ〕時と同じ値に維持さ
れる。なお他の部分は、第１図の実施例と同じ構
成であるから、第１図と同じ符号を付して説明は
省略する。

次に、第２図の実施例について更に説明を加え
る。V_CC＝1.5〔Ｖ〕のとき、ダイオードＤ１と抵
抗R₁₄の接続点の電位も約1.5〔Ｖ〕となるので、
ダイオードＤ１，Ｄ２はオフしており、電流I_Bは
流れない。しかし、V_CCが1.5〔Ｖ〕以上になると、
ダイオードＤ１，Ｄ２はオンし、電流I_Bが流れ
る。これによつて、増加しようとする出力電流
Ioutに対して、電流I_Bが流れるために、抵抗R₁₃
での電圧降下が増え、トランジスタＱ１２のV_BE
を小さくするので、結局、出力電流Ioutの増加が
抑えられることになる。つまり、この回路の場
合、出力電流Ioutは、V_CCが1.5〔Ｖ〕以上になつ
てもV_CC＝1.5〔Ｖ〕時の値を維持される。

今、ダイオードＤ１およびＤ２のオン電圧は等
しいのでこれをV_Dとおくと、 I_B＝V_CC−2V_D−R₁₃Iout／R₁₃＋R₁₄ ……(10) これを(8)式の替りに(5)式に代入すると、 V_Tlo｛Iref／（１＋V_CE1／V_A）Is₁｝＋R₁₁Iref＝V_T
lo｛Iout／（１＋V_CE2／V_A）Is₂｝ ＋R₁₃Iout＋R₁₃／R₁₃＋R₁₄（V_CC＋R₁₄Iout−2V_D）
……(11) となる。

(9)式および(11)式から直接Ioutを求めることはで
きない。そこで、R₁₁＝R₁₂＝300〔Ω〕，R₁₃＝R₁₄
＝150〔Ω〕，Iref＝100〔μA〕，Is₁＝Is₂＝4.2×10^-1
6
〔Ａ〕，V_T＝26〔mV〕，V_A＝20〔Ｖ〕，V_CE＝0.7
〔Ｖ〕，V_D＝0.75〔Ｖ〕と定数を定める。また、R₁₄
は、Iout＝100〔μA〕として(11)式から求めた129
〔ＫΩ〕、負荷１２は接地電位側から電位の決まる
ダイオードを仮定しまた抵抗（R₁₂およびR₁₃）
での電圧降下はV_CE2に対して十分小さいと仮定し
てV_CE2＝V_CC−0.7〔Ｖ〕を(9)式、(11)式に代入する。

以上により、計算機による外挿法でIoutを求め
ると、第４図の出力電流特性４Ｂで示すように、
電源電圧の変動に影響されない安定した特性とな
る。

上記のように、V_CC＝６〔Ｖ〕まで、第１の実
施例では、Iout97.5〔μA〕、第２の実施例では
Iout100〔μA〕という期待値通りの値が得られ
た。

さらに、上記の実施例の場合、周囲温度が変化
した場合、例えば低温時では、トランジスタのβ
（順方向電流増幅率）が低下し、出力電流Ioutは
小さくなるが、ダイオードのオン電圧は増加する
ので、I_Bも減り、Ioutを増やす方向へ作用するた
め、結局温度変化による変化が相殺される。高温
の場合は、低温時と逆にβは大きくなり、ダイオ
ードのオン電圧は小さくなるので、この場合も温
度化に対して出力電流は不感である。よつて温度
補償も同時に得られる。

第３図は、更にこの発明の他の実施例であり、
ダイオードＤ１，Ｄ２に更にダイオードＤ３を直
列に接続した例である。この場合は、ダイオード
Ｄ１〜Ｄ３は、V_CC＝3.0〔Ｖ〕付近でオンするの
で、この回路の場合は、V_CC＝3.0〔Ｖ〕以上で出
力電流Ioutのアーリー効果による変動を抑えるこ
とができる。また、本発明では、しきい値の異な
る補償回路を並列に接続して、抵抗R₁₂，R₁₃の
接続点と接地電位間に設けてもよい。

上記の説明では、トランジスタＱ１１のコレク
タである電流入力ノードに供給される電流は定電
流源からのものとして説明したが、これは説明の
便宜のためであり、動作電流でもよいことはもち
ろんである。また、トランジスタは、NPNトラ
ンジスタを用いた回路でも同様な効果を得られ
る。

〔発明の効果〕

以上説明したようにこの発明は、簡単な構成に
よつて、カレントミラートランジスタのアーリー
効果が出力電流に与える影響を無くし、広範囲な
電源電圧に対して出力電流を安定に精度良くし得
るカレントミラー回路を提供できる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路図、第
２図、第３図はそれぞれこの発明の他の実施例を
示す回路図、第４図は、この発明による回路と従
来の回路の出力電流特性を比較して示す特性図、
第５図は従来のカレントミラー回路を示す回路図
である。 Ｑ１１，Ｑ１２……トランジスタ、R₁₁〜R₁₄
……抵抗、Ｄ１，Ｄ２，Ｄ３……ダイオード。

Claims (1)

1. 【特許請求の範囲】 １ 第１、第２のトランジスタのベース及び前記
   第１のトランジスタのコレクタが電流入力端に接
   続され、前記第１のトランジスタのエミツタが第
   １の抵抗を介して第１の定電圧源に、又前記第２
   のトランジスタのコレクタが負荷を介して第２の
   定電圧源に接続されて成るカレントミラー回路に
   おいて、 前記第２のトランジスタのエミツタが前記第１
   の定電圧源に第２、第３の抵抗を介して接続さ
   れ、前記第２、第３の抵抗の接続点と前記第２の
   定電圧源間に、前記第１の定電圧源が変動するこ
   とによつて前記第２のトランジスタのコレクタエ
   ミツタ電位が変化するのを抑えるための電流路を
   形成して成ることを特徴とするカレントミラー回
   路。 ２ 前記第２、第３の抵抗の接続点と前記第２の
   定電圧源間に接続される前記電流路は、第４の抵
   抗を直列接続したことを特徴とする特許請求の範
   囲第１項記載のカレントミラー回路。 ３ 前記第２、第３の抵抗の接続点と前記第２の
   定電圧源間に接続される前記電流路は、第４の抵
   抗と複数のダイオードの直列回路であることを特
   徴とする特許請求の範囲第１項記載のカレントミ
   ラー回路。