JPH0373191B2 - - Google Patents

Description

【発明の詳細な説明】 （発明の利用分野） 本発明はテレビジヨン等の高圧安定化回路に関
するものである。

（発明の背景） 従来、この種の高圧安定化回路の中には、高圧
出力電圧を分割抵抗等により検出し、基準電圧と
比較して、その誤差が少なくなる様に高圧回路の
電源電圧を制御して、高圧出力電圧を定電圧化す
る電源制御方式が知られている。（特開昭56−
149178、特開昭56−140771） その一例を第７図、第８図および第９図を用い
て説明する。

第７図において、１はスイツチングパルス入力
端子、２は高圧出力用スイツチングトランジス
タ、３はダンパーダイオード、４は共振コンデン
サ、５はフライバツクトランス、６は高圧整流ダ
イオード、７は高圧出力端子、８，９は抵抗器で
ある。また、１０は検出用トランジスタ、１１は
可変抵抗器、１２は誤差増幅トランジスタ、１３
はツエナダイオード、１４は逆電流吸収コンデン
サ、１５は制御トランジスタ、１６，１７は抵抗
器、１８は電源入力端子である。

次に、第７図によつて従来回路の動作を説明す
る。

スイツチングパルス入力端子１に周期T_Hのス
イツチングパルス（通常は水平同期パルス）が入
力されると高圧出力トランジスタ２はスイツチン
グ動作する。これによつて、フライバツクトラン
ス５の１次側にパルス電流が流れ、２次側に高電
圧が誘起される。整流ダイオード６はこの高電圧
を整流し、高圧出力端子７に直流高圧電圧が出力
される。

この直流高圧電圧は抵抗器８，９により分割さ
れ、検出用トランジスタ１０、可変抵抗器１１を
経て、誤差増幅トランジスタ１２のベースに印加
される。検出用トランジスタ１０は、高入力イン
ピーダンスが要求されるため、エミツタフオロワ
が通常用いられる。誤差増幅トランジスタ１２の
エミツタは、ツエナダイオード１３および抵抗器
１７からなる基準電圧源に接続され、コレクタは
制御トランジスタ１５のベースに接続されてい
る。

さて、高圧出力電流が流れ、高圧出力電圧が低
下すると、誤差増幅トランジスタ１２のベース電
圧が低下するため、制御トランジスタ１５のベー
ス電圧が上昇する。その結果、エミツタ電圧が上
昇し、フライバツクトランス５の１次側に流れる
パルス電流が増加し、２次側の高圧出力電圧が高
くなる様に制御され高圧が安定化される。

この従来の電流制御方式高圧安定化回路は、動
作は安定であるが、応答速度が遅い欠点があつ
た。これを以下に説明する。

第７図においては、制御トランジスタ１５のエ
ミツタ電圧を直流電圧に安定化させるため、ダン
パダイオード３を介して流れる逆方向電流I_Rを逆
電流吸収コンデンサ１４に吸収させている。その
結果、コンデンサ１４は大容量のものを必要とし
ていた。そのため、コンデンサ１４の充放電の時
定数が大きくなり、制御の応答速度が遅くなつて
いた。

一方、応答速度を速くするため、コンデンサ１
４の容量を小さくすると、コンデンサ１４の端子
電圧は周期T_Hのパラボラ電圧となり、制御トラ
ンジスタ１５の動作波形は第８図のａからｂへと
移行し、制御トランジスタ１５はエミツタ電圧が
上昇した時にカツトオフして、スイツチング動作
をする様になる。第８図において、１９はコレク
タ電圧、２０はベース電圧、２１，２１′はエミ
ツタ電圧である。

制御トランジスタ１５がカツトオフすると、逆
ベース電流I_bRがベースから流れ出すことになる。
このため、制御トランジスタ１５のベース電圧が
不安定となり発振することになる。

この発振を防止する対策として第９図に示す様
に逆ベース電流吸収コンデンサ１４′を設けてベ
ース電圧を安定化させる方法が考えられている。
しかし、この方法では、やはりコンデンサ１４′
は大容量となるため、充放電の時定数が大きくな
り、結果的には、制御の応答速度を速めることが
できなかつた。

また、逆流防止コンデンサ１４をさらに小さく
すると、パラボラ電圧が制御トランジスタ１５の
エミツタ・ベース間耐圧を越え、制御トランジス
タ１５が破壊してしまう欠点があつた。

（発明の目的） 本発明の目的は、上記した従来技術の欠点を除
去し、高速応答が可能な電流制御方式高圧安定化
回路を提供することにある。

（発明の概要） 上記目的を達成するため、本発明による高圧安
定化回路は、電源制御回路の制御トランジスタを
コモンエミツタ型とし、逆電流吸収コンデンサの
容量値を、該コンデンサの端子電圧が前記制御ト
ランジスタのベース電圧を越えない範囲で小さく
した点に特徴がある。

また、本発明の他の特徴は、前記制御トランジ
スタをコモンエミツタ型とし、そのコレクタにダ
イオードのアノードを接続し、そのダイオードの
カソードから高圧回路に電流を供給し、出力容量
を小さくした点にある。

（発明の実施例） 以下に、本発明を図面を参照して説明する。第
１図は、本発明の一実施例を示す回路図である。
第１図において、第７図と同符号は同一物を示
す。本実施例が第７図と異なる所はコモンエミツ
タ型の制御トランジスタ１５′を用いた点および
誤差増幅用トランジスタ１２′および１２″を用い
た点である。

また、第２図は該制御トランジスタ１５′の動
作波形を示す。第２図において、２４はエミツタ
電圧、２５はベース電圧、２６はコレクタ電圧で
ある。

第１図の回路において、高圧出力端子７を通つ
て高圧出力電流が流れ、高圧出力電圧が低下する
と、トランジスタ１０のベース電圧が低下し、該
トランジスタ１０のエミツタ電流が減少する。こ
のため、誤差増幅用差動トランジスタ１２″のベ
ース電圧が低下し、トランジスタ１２′のコレク
タ電流が増加する。したがつて、制御トランジス
タ１５′のベース電圧が低下し、その結果コレク
タ電圧が上昇し、第７図と同様に２次側の高圧出
力電圧が高くなる様に制御され、高圧が安定化さ
れる。

ところで、本実施例においては、コモンエミツ
タ型の制御トランジスタ１５′を用いているので、
該制御トランジスタ１５′のエミツタ電圧（第２
図の２４）を、例えば100Vとすると、ベース電
圧（第２図の２５）は99V程度になる。一方、前
記第７図の従来回路の場合は、制御トランジスタ
１５のコレクタ電圧（第８図の１９）を100Vと
すると、そのエミツタ電圧（第８図の２０）は
90V程度になる。

このため、本実施例においては逆電流吸収コン
デンサ１４のフライバツクトランス５側の端子電
圧を従来回路より、9V程度上げてもよいことに
なり、その分、該逆電流吸収コンデンサ１４の容
量を小さくできる。

逆電流吸収コンデンサ１４の容量を小さくする
と、該コンデンサ１４の端子電圧は、第２図の符
号２６に示されているように、周期T_Hのパラボ
ラ電圧となるが、該パラボラ電圧の最大値がベー
ス電圧２５を越えない範囲において、該コンデン
サの容量を小さくすることができる。実験では、
従来の回路の容量の1/10程度にまで、小さくする
ことができた。

以上のように、この実施例によれば、逆電流吸
収コンデンサ１４の容量を従来のものに比べて小
さくなるので、安定は動作を保持したまゝ、制御
の応答速度を速めることができる。

次に、本発明の第２実施例を第３図で説明す
る。第３図は第２実施例の回路図を示す。この実
施例が前記第１実施例と異なる点は、前記制御用
トランジスタ１５′のコレクタに逆流防止用のダ
イオード２３を設けた点である。

また、第４図は第２図と同様に、第３図の制御
トランジスタ１５′の動作波形を示す。なお、第
３図および第４図において、第１図および第２図
と同符号は同一物を示す。

この第２実施例においては、制御トランジスタ
１５′はベースエミツタ間が常に順方向バイアス
であるので、カツトオフ動作はしない。また、逆
流防止用ダイオード２３を設け、制御用トランジ
スタ１５′のコレクタ電圧をベース電圧にクラン
プしているので（第４図参照）、逆電流吸収コン
デンサ１４の端子電圧が、制御用トランジスタ１
５′のベース電圧以上になつても、コレクタから
ベースへ逆電流が流れるのを防止することができ
る。このため、逆電流吸収コンデンサ１４の容量
を第１実施例のものに比べてさらに小さくでき
る。

この様に、第２実施例では、制御トランジスタ
をコモンエミツタ型とし、そのコレクタに逆流防
止ダイオードを接続したので、逆電流吸収コンデ
ンサ１４を従来より極めて小さな値で動作させる
ことができ、制御ループ内およびその他に時定数
回路が介在しないため、制御の応答速度を極めて
速くできる。

第５図は、従来の高圧安定化回路と本発明の第
２実施例の高圧安定化回路との制御の過渡応答を
比較して示した図である。第５図において、２７
は高圧出力電流、２８は高圧安定化回路がない場
合の高圧出力電圧、２８′は従来の高圧安定化回
路での高圧出力電圧、２８″は本実施例の高圧安
定化回路での高圧出力電圧である。本実施例によ
り制御の高速化が実現されていることがわかる。

第６図は本発明の第３の実施例を示す回路図で
ある。この実施例は、第３図の第２実施例と比較
して、制御トランジスタ１５″，１５、および
抵抗器２９，３０が異つている。

制御トランジスタ１５″，１５は直列接続に
なつており、抵抗器２９，３０を適当な値に選ぶ
ことにより、それぞれのコレクタ・エミツタ間電
圧を第３図の制御トランジスタ１５′の半分で動
作できる。このため、電源電圧が高電圧の場合で
も、低電圧用トランジスタを用いることができ
る。

第６図の回路動作は、上記の点を除き、第３図
と同様である。

（発明の効果） 以上説明した様に、本発明によれば、高圧安定
化回路において、制御トランジスタをコモンエミ
ツタ型とし、あるいはさらにそのコレクタにダイ
オードのアノードを接続し、そのダイオードのカ
ソードから高圧発生回路に電流を供給する構成と
したので、逆電流吸収コンデンサを小さくしても
安定に動作させることができ、制御の高速化を実
現できる効果がある。

【図面の簡単な説明】

第１図は本発明の第１実施例の高圧安定化回路
の回路図、第２図は第１図の高圧安定化回路にお
ける制御トランジスタの動作を説明するための電
圧波形図、第３図は本発明の第２実施例の回路
図、第４図は第３図の制御トランジスタの動作を
説明するための電圧波形図、第５図は第２実施例
と従来の高圧安定化回路の過渡応答を比較した特
性図、第６図は本発明の第３実施例の回路図、第
７図は従来の高圧安定化回路の回路図、第８図は
第７図の制御トランジスタの動作を説明するため
の電圧波形図、第９図は他の従来回路の回路図を
示す。 １……スイツチングパルス入力端子、２……高
圧出力用スイツチングトランジスタ、３……ダン
パダイオード、４……共振コンデンサ、５……フ
ライバツクトランス、６……高圧整流ダイオー
ド、７……高圧出力端子、１０……検出用トラン
ジスタ、１２′，１２″……誤差増幅トランジス
タ、１４……逆電流吸収コンデンサ、１５，１
５′，１５″，１５……制御トランジスタ、１８
……電源入力端子、２３……逆流防止ダイオー
ド。

Claims (1)

1. 【特許請求の範囲】 １ 高圧出力トランジスタ、ダンパーダイオー
   ド、共振コンデンサ、フライバツクトランスおよ
   び該フライバツクトランスの一次側に接続された
   逆電流吸収コンデンサからなる高圧発生回路と、
   該高圧発生回路の出力電圧を検出する検出回路
   と、該検出回路の出力電圧とあらかじめ設定され
   た基準電圧とを比較して、この両者の誤差信号が
   小さくなる様に、上記高圧発生回路の電源電圧を
   制御する制御回路とからなる高圧安定化回路にお
   いて、前記制御回路の制御トランジスタをコモン
   エミツタ型とし、該制御トランジスタのコレクタ
   を前記逆電流吸収コンデンサと前記フライバツク
   トランスの一次側との接続点に接続し、さらに該
   制御トランジスタのエミツタを電源入力端子に接
   続することにより、前記逆電流吸収コンデンサの
   容量値を、該コンデンサの端子電圧が前記制御ト
   ランジスタのベース電圧を越えない範囲で小さく
   したことを特徴とする高圧安定化回路。 ２ 高圧出力トランジスタ、ダンパーダイオー
   ド、共振コンデンサ、フライバツクトランスおよ
   び該フライバツクトランスの一次側に接続された
   逆電流吸収コンデンサからなる高圧発生回路と、
   該高圧発生回路の出力電圧を検出する検出回路
   と、該検出回路の出力電圧とあらかじめ設定され
   た基準電圧とを比較して、この両者の誤差信号が
   小さくなる様に、上記高圧発生回路の電源電圧を
   制御する制御回路とからなる高圧安定化回路にお
   いて、前記制御回路の制御トランジスタをコモン
   エミツタ型とし、該制御トランジスタのコレクタ
   にダイオードのアノードを接続し、該ダイオード
   のカソードを前記逆電流吸収コンデンサと前記フ
   ライバツクトランスの一次側との接続点に接続
   し、さらに該制御トランジスタのエミツタを電源
   入力端子に接続することにより、前記電流吸収コ
   ンデンサの容量値を小さくしたことを特徴とする
   高圧安定化回路。 ３ 前記コモンエミツタ型の制御トランジスタを
   ２段以上直列接続し、該制御トランジスタとして
   低電圧用トランジスタを用いるようにしたことを
   特徴とする前記特許請求の範囲第２項記載の高圧
   安定化回路。