JPH03218257A - 可変電圧スイッチング電源回路 - Google Patents
可変電圧スイッチング電源回路Info
- Publication number
- JPH03218257A JPH03218257A JP1068290A JP1068290A JPH03218257A JP H03218257 A JPH03218257 A JP H03218257A JP 1068290 A JP1068290 A JP 1068290A JP 1068290 A JP1068290 A JP 1068290A JP H03218257 A JPH03218257 A JP H03218257A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- switching
- control circuit
- oscillation frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 33
- 238000001514 detection method Methods 0.000 claims description 12
- 239000003990 capacitor Substances 0.000 abstract description 15
- 230000007423 decrease Effects 0.000 abstract description 3
- 230000003247 decreasing effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 10
- 238000007599 discharging Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は負荷の低電圧制御域を拡大し、かつ電圧不安定
域を減少するようにした可変電圧スイッチング電源回路
に関する。
域を減少するようにした可変電圧スイッチング電源回路
に関する。
（従来の技術）
従来の可変電圧スイッチング電源回路は、第８図に例示
するような回路構成となっており、コンデンサ４と抵抗
５による発振周波数（ｆ）を有するパルス幅変調（ＰＷ
Ｍ）制御回路６の出方電圧（Ｖ）特性は第９図に例示す
るようになっていた。即ち、第８図の１次側直流電源１
に接続されたスイッチングトランス２の１次側をＯ Ｎ
／Ｏ Ｆ Ｆ制御するスイッチングトランジスタ３は、
コンデンサ４と抵抗５の固定された時定数により発振周
波数（ｆ）を有するＰＷＭ制御回路６で制御され該トラ
ンジスタ３のベースへ抵抗１３を介して入力される。そ
して、上記スイッチングトランス２の２次側をダイオー
ド７とコンデンサ８で整流しかつ平滑することにより，
負荷９に所定の直流（第９図の出力電圧■）を印加して
いる。
するような回路構成となっており、コンデンサ４と抵抗
５による発振周波数（ｆ）を有するパルス幅変調（ＰＷ
Ｍ）制御回路６の出方電圧（Ｖ）特性は第９図に例示す
るようになっていた。即ち、第８図の１次側直流電源１
に接続されたスイッチングトランス２の１次側をＯ Ｎ
／Ｏ Ｆ Ｆ制御するスイッチングトランジスタ３は、
コンデンサ４と抵抗５の固定された時定数により発振周
波数（ｆ）を有するＰＷＭ制御回路６で制御され該トラ
ンジスタ３のベースへ抵抗１３を介して入力される。そ
して、上記スイッチングトランス２の２次側をダイオー
ド７とコンデンサ８で整流しかつ平滑することにより，
負荷９に所定の直流（第９図の出力電圧■）を印加して
いる。
この負荷に印加される直流電圧（Ｖ）は、抵抗１０を介
してその２次側直流電圧をＰＷＭ制御回路６に帰還する
ようにしているが、このとき可変抵抗器（ＶＲ）１．１
で設定される電圧に調整している。また抵抗１４はコン
デンサ１５とダイオード１６と共にスナバ回路を構成し
ており、１７は前記ＰＷＭ制御回路６の回路電源である
。
してその２次側直流電圧をＰＷＭ制御回路６に帰還する
ようにしているが、このとき可変抵抗器（ＶＲ）１．１
で設定される電圧に調整している。また抵抗１４はコン
デンサ１５とダイオード１６と共にスナバ回路を構成し
ており、１７は前記ＰＷＭ制御回路６の回路電源である
。
（発明が解決しようとする課題）
上述した従来の回路構成では、コンデンサ４及び抵抗５
の時定数は固定されているため、ＰＷＭ制御回路６の発
振周波数も常に一定であるので、負荷９に供給される直
流電圧の低電圧域での調整範囲が狭くなると共に、電圧
不安定域が発生する。
の時定数は固定されているため、ＰＷＭ制御回路６の発
振周波数も常に一定であるので、負荷９に供給される直
流電圧の低電圧域での調整範囲が狭くなると共に、電圧
不安定域が発生する。
即ち、可変抵抗器（ＶＲ）１１で低電圧に設定するとＰ
ＷＭ制御回路６の出力はＯＮ時間が短かくなり、スイッ
チングトランジスタ３のＯＮ時間も短縮される。しかし
、スイッチングトランジスタはストレージタイムを有す
るため、実際のＯＮ時間は、パース信号ＯＮ時間に前記
ストレージタイムを加算した値となる。従って最小ＯＮ
時間はストレージタイムで制御されることになるため、
第９図に例示する出力電圧（Ｖ）特性図の如く直流低電
圧域で電圧制御不能域（破線部分）が大きく発生し好ま
しくなかった。
ＷＭ制御回路６の出力はＯＮ時間が短かくなり、スイッ
チングトランジスタ３のＯＮ時間も短縮される。しかし
、スイッチングトランジスタはストレージタイムを有す
るため、実際のＯＮ時間は、パース信号ＯＮ時間に前記
ストレージタイムを加算した値となる。従って最小ＯＮ
時間はストレージタイムで制御されることになるため、
第９図に例示する出力電圧（Ｖ）特性図の如く直流低電
圧域で電圧制御不能域（破線部分）が大きく発生し好ま
しくなかった。
本発明は上述した従来の回路構成における低電−３一
圧域での電圧制御性の向上をはかることを目的とする。
（課題を解決するための手段）
本発明は上記課題を解決し目的を達成するため、可変電
圧スイッチング電源回路は、低電圧出力時に負荷に供給
される直流出力電圧を検知して、ＰＷＭ制御回路の発振
周波数を低く設定するようにその時定数を制御すること
を特徴とする。
圧スイッチング電源回路は、低電圧出力時に負荷に供給
される直流出力電圧を検知して、ＰＷＭ制御回路の発振
周波数を低く設定するようにその時定数を制御すること
を特徴とする。
また、電圧設定用の可変抵抗器の設定値によってＰＷＭ
制御回路の発振周波数を低く設定する。
制御回路の発振周波数を低く設定する。
更に発振周波数の切換レベルに幅を持せたものである。
（作 用）
本発明は上記手段により直流低電圧域での安定制御域が
拡大し，直流出力電圧の立上り（または立下り）特性を
改善できる。
拡大し，直流出力電圧の立上り（または立下り）特性を
改善できる。
更に直流電圧のりプルや可変抵抗器のパックラッシュ等
による発振周波数の不要変動を防止して安定動作が可能
となる６ （実施例） ４− 以下に本発明の実施例について図面により説明する。
による発振周波数の不要変動を防止して安定動作が可能
となる６ （実施例） ４− 以下に本発明の実施例について図面により説明する。
第１＠は本発明の請求項（１）記載に係る発明の一実施
例の回路構成図を示し、第２図はＰＷＭ制御回路の出力
電圧（Ｖ）特性図、第３図は第１図の各部の動作波形を
示すタイミングチャートである。
例の回路構成図を示し、第２図はＰＷＭ制御回路の出力
電圧（Ｖ）特性図、第３図は第１図の各部の動作波形を
示すタイミングチャートである。
前記従来例で示した第８図と同一要素については同一数
字符号を付してあり、その説明は省略する。以下、本発
明の要点であるＰＷＭ制御回路６の発振周波数の切換え
と、スイッチングトランス２の２次側出力電圧の検知に
ついてのべる。
字符号を付してあり、その説明は省略する。以下、本発
明の要点であるＰＷＭ制御回路６の発振周波数の切換え
と、スイッチングトランス２の２次側出力電圧の検知に
ついてのべる。
本実施例は抵抗１０． １２と可変抵抗器（Ｖ Ｒ）Ｉ
ｆから成る電圧帰還回路（第１の検知回路）からの入力
電圧が一定になるようにＰＷＭ制御回路６でＰＷＭ制御
を行なう他に、該ｐｗｐ制御回路６の発振周波数を決定
する抵抗５と抵抗１８の接続点ａに発振周波数切換用ト
ランジスタ１９のコレクタ端子を接続するとともにベー
ス端子に抵抗２１と定電圧検知用の定電圧ダイオード２
０を介してコンデンサ８の正端子を接続した第２の検知
回路を構成する。
ｆから成る電圧帰還回路（第１の検知回路）からの入力
電圧が一定になるようにＰＷＭ制御回路６でＰＷＭ制御
を行なう他に、該ｐｗｐ制御回路６の発振周波数を決定
する抵抗５と抵抗１８の接続点ａに発振周波数切換用ト
ランジスタ１９のコレクタ端子を接続するとともにベー
ス端子に抵抗２１と定電圧検知用の定電圧ダイオード２
０を介してコンデンサ８の正端子を接続した第２の検知
回路を構成する。
上記回路構成において低電圧出力（第２図Ｌｏｗ）を行
なう場合は、まず、可変抵抗器（ＶＲ）１１の抵抗値を
大きくシ（電圧設定値を下げる）、出力電圧の帰還量を
減少することにより、ＰＷＭ制御回路６の出力はそのデ
ューディー比が小さくなり、スイッチングトランジスタ
３のＯＮ時間が短かくなる（第３図Ｘ域の（３））。こ
れによりスイッチングトランス２の電力送出量が減少し
、負荷９に印加されるコンデンサ８の出力電圧（第３図
Ｘ域の（８））は低くなる。
なう場合は、まず、可変抵抗器（ＶＲ）１１の抵抗値を
大きくシ（電圧設定値を下げる）、出力電圧の帰還量を
減少することにより、ＰＷＭ制御回路６の出力はそのデ
ューディー比が小さくなり、スイッチングトランジスタ
３のＯＮ時間が短かくなる（第３図Ｘ域の（３））。こ
れによりスイッチングトランス２の電力送出量が減少し
、負荷９に印加されるコンデンサ８の出力電圧（第３図
Ｘ域の（８））は低くなる。
この場合、発振回路の抵抗５と１８は直列合成抵抗とし
て作用するため、時定数が大となり、ＰＷＭ制御回路６
の発振周波数は低くなっている。即ち、周波数を下げる
ことにより更にデューティー比が小となり、低電圧出力
が可能となる。つまり、第３図のＸ域に示すように可変
抵抗１１で電圧値が下るとコンデンサ８の出力電圧は低
く、発振回路のコンデンサ４の充放電特性に従い、スイ
ッチングトランジスタ３をＯＮ／ＯＦＦ制御するＰＷＭ
制御回路６の発振周波数は低くなる（第３図Ｘ域７ − の（３））。そして、この時の定電圧ダイオード２０は
動作に至らずトランジスタ１９はＯＦＦ状態にある（第
３図Ｘ域の（１９））。
て作用するため、時定数が大となり、ＰＷＭ制御回路６
の発振周波数は低くなっている。即ち、周波数を下げる
ことにより更にデューティー比が小となり、低電圧出力
が可能となる。つまり、第３図のＸ域に示すように可変
抵抗１１で電圧値が下るとコンデンサ８の出力電圧は低
く、発振回路のコンデンサ４の充放電特性に従い、スイ
ッチングトランジスタ３をＯＮ／ＯＦＦ制御するＰＷＭ
制御回路６の発振周波数は低くなる（第３図Ｘ域７ − の（３））。そして、この時の定電圧ダイオード２０は
動作に至らずトランジスタ１９はＯＦＦ状態にある（第
３図Ｘ域の（１９））。
次に高電圧出力（第２図Ｈｉｇｈ）の場合は、可変抵抗
器（ＶＲ）１１の抵抗値を小さくシ（電圧設定値を上げ
る）、出力電圧の帰還量を増大させることにより、ＰＷ
Ｍ制御回路６の出力デューディー比は大となり、トラン
ジスタ３のＯＮ時間が長くなる。
器（ＶＲ）１１の抵抗値を小さくシ（電圧設定値を上げ
る）、出力電圧の帰還量を増大させることにより、ＰＷ
Ｍ制御回路６の出力デューディー比は大となり、トラン
ジスタ３のＯＮ時間が長くなる。
（第３図Ｙ域の（３））。これによりスイッチングトラ
ンス２の電力送出量が増大し、負荷９に印加されるコン
デンサ８の出力電圧（第３図Ｙ域の（８））は高くなる
。
ンス２の電力送出量が増大し、負荷９に印加されるコン
デンサ８の出力電圧（第３図Ｙ域の（８））は高くなる
。
このとき、定電圧ダイオード２０が動作をしてトランジ
スタ１９にベース電流が流れてＯＮさせるため（第３図
Ｙ域の（１９））。抵抗１８が短絡され、発振回路の時
定数は抵抗５のみとなり小さくなって、コンデンサ４の
充放電特性に従いスイッチングトランジスタ３をＯＮ／
Ｏ Ｆ Ｆ制御するＰＷＭ制御回路６の発振周波数が上
昇することになる（第３図Ｙ域の（３））。
スタ１９にベース電流が流れてＯＮさせるため（第３図
Ｙ域の（１９））。抵抗１８が短絡され、発振回路の時
定数は抵抗５のみとなり小さくなって、コンデンサ４の
充放電特性に従いスイッチングトランジスタ３をＯＮ／
Ｏ Ｆ Ｆ制御するＰＷＭ制御回路６の発振周波数が上
昇することになる（第３図Ｙ域の（３））。
次に本発明の請求項（２）記載に係る発明の一実施例の
回路構成を第４図に示し、第５図はその動作タイミング
チャートを示す。
回路構成を第４図に示し、第５図はその動作タイミング
チャートを示す。
本実施例は出力電圧設定用の可変抵抗器（ＶＲ）に発生
する電圧を検知して、発振回路の発振周波数を切換える
ようにした点に特徴を有する。即ち基準電圧２２を有す
るコンパレータ２３は、前記可変抵抗器（ＶＲ）１１の
抵抗値が大きく（第５図のＸ域）なったことによるコン
デンサ８の出方電圧の上昇を検知する。この検知出力は
ダイオード２４を介して発振回路の抵抗】８を短絡し、
抵抗５のみとなり時定数を小さくするようになっている
。
する電圧を検知して、発振回路の発振周波数を切換える
ようにした点に特徴を有する。即ち基準電圧２２を有す
るコンパレータ２３は、前記可変抵抗器（ＶＲ）１１の
抵抗値が大きく（第５図のＸ域）なったことによるコン
デンサ８の出方電圧の上昇を検知する。この検知出力は
ダイオード２４を介して発振回路の抵抗】８を短絡し、
抵抗５のみとなり時定数を小さくするようになっている
。
これにより、負荷９の始動時（第５図のＸ域）には出力
電圧が低く、可変抵抗器１１の電圧設定値も低い（抵抗
大）ため（第５図Ｘ域の（８）， （１１））、コンパ
レータ２３は動作しない。従って、発振周波数は高い設
定（第５図のＹ域）となり、出方を増加するように動作
するため、始動の立上り性能が改善される。また、停止
の際の立下り性能も同様に改善される。
電圧が低く、可変抵抗器１１の電圧設定値も低い（抵抗
大）ため（第５図Ｘ域の（８）， （１１））、コンパ
レータ２３は動作しない。従って、発振周波数は高い設
定（第５図のＹ域）となり、出方を増加するように動作
するため、始動の立上り性能が改善される。また、停止
の際の立下り性能も同様に改善される。
第６図は第４図の別の実施例の回路構成を示し、基準電
圧２２に抵抗２５， ２６を接続してコンパレータ２３
の基準入力（Ｖ＋）にヒステリシス特性をもたせたもの
であり、可変抵抗器（ＶＲ）１１の発生電圧の検知レベ
ルが高低の２段とした。これにより、負荷電圧のりプル
分や可変抵抗器１１の変動分を検知しなくなるため、発
振周波数が一定となり安定な出力電圧特性（第７図）を
得ることができる。
圧２２に抵抗２５， ２６を接続してコンパレータ２３
の基準入力（Ｖ＋）にヒステリシス特性をもたせたもの
であり、可変抵抗器（ＶＲ）１１の発生電圧の検知レベ
ルが高低の２段とした。これにより、負荷電圧のりプル
分や可変抵抗器１１の変動分を検知しなくなるため、発
振周波数が一定となり安定な出力電圧特性（第７図）を
得ることができる。
（発明の効果）
以上説明したように本発明の請求項（１）記載の発明は
、負荷の直流電圧の低電圧を検知して、スイッチングト
ランスのスイッチング周波数を低域に変化可能としたた
め、負荷の低電圧制御域を拡大し、電圧不安定域を減少
させることができる。
、負荷の直流電圧の低電圧を検知して、スイッチングト
ランスのスイッチング周波数を低域に変化可能としたた
め、負荷の低電圧制御域を拡大し、電圧不安定域を減少
させることができる。
また、本発明の請求項（２）記載の発明は出力電圧の帰
還回路を構成する電圧設定用の可変抵抗器に発生する電
圧を検知して周波数を低域に変化するため出力電圧の立
上り（または立下り）特性が改善できる。更に、電圧検
知回路にヒステリシス特性をもたせるため、負荷変動や
１次電圧の変動に対して安定した特性を得られ、ハンチ
ング防止ができる。
還回路を構成する電圧設定用の可変抵抗器に発生する電
圧を検知して周波数を低域に変化するため出力電圧の立
上り（または立下り）特性が改善できる。更に、電圧検
知回路にヒステリシス特性をもたせるため、負荷変動や
１次電圧の変動に対して安定した特性を得られ、ハンチ
ング防止ができる。
第１図は本発明の請求項（１）記載に係る発明の一実施
例の回路構成図、第２図は第１図の出力電圧（Ｖ）特性
図、第３図は第１図の各部の動作波形を示すタイミング
チャート、第４図及び第６図は本発明の請求項（２）記
載に係る発明の各実施例の回路構成図、第５図は第４図
の動作タイミングチャート、第７図は第６図の出力電圧
（Ｖ）特性図、第８図は従来の可変電圧スイッチング電
源回路の一例図、第９図は第８図の出力電圧（Ｖ）特性
図である。 １ ・・・ １次側直流電源、 ２・・・スイッチング
トランス、 ３ ・・・スイッチングトランジスタ、
４・・・発振回路のコンデンサ、５，１８・・・発振回
路の抵抗、 ６ ・・・パルス幅変調（ＰＷＭ）制御回
路、 ７，８ ・・・２次側出力整流回路のダイオード
、 コンデンサ、１１・・・可変抵抗器、１７・・・Ｐ
ＷＭ制御回路の電源、１９・・・発振周波数切換用トラ
ンジスタ、２０・・・定電圧ダイオード、 ２３・・・
コンパレータ。
例の回路構成図、第２図は第１図の出力電圧（Ｖ）特性
図、第３図は第１図の各部の動作波形を示すタイミング
チャート、第４図及び第６図は本発明の請求項（２）記
載に係る発明の各実施例の回路構成図、第５図は第４図
の動作タイミングチャート、第７図は第６図の出力電圧
（Ｖ）特性図、第８図は従来の可変電圧スイッチング電
源回路の一例図、第９図は第８図の出力電圧（Ｖ）特性
図である。 １ ・・・ １次側直流電源、 ２・・・スイッチング
トランス、 ３ ・・・スイッチングトランジスタ、
４・・・発振回路のコンデンサ、５，１８・・・発振回
路の抵抗、 ６ ・・・パルス幅変調（ＰＷＭ）制御回
路、 ７，８ ・・・２次側出力整流回路のダイオード
、 コンデンサ、１１・・・可変抵抗器、１７・・・Ｐ
ＷＭ制御回路の電源、１９・・・発振周波数切換用トラ
ンジスタ、２０・・・定電圧ダイオード、 ２３・・・
コンパレータ。
Claims (2)
- （１）スイッチングトランスの１次側をＯＮ／ＯＦＦ制
御するスイッチングトランジスタと、該スイッチングト
ランジスタを所定の発振周波数で駆動制御するパルス幅
変調制御回路と、前記スイッチングトランスの２次側出
力電圧を第１の検知回路により検知して前記パルス幅変
調制御回路の設定電圧を調整する可変抵抗器とよりなる
可変電圧スイッチング電源回路において、 前記スイッチングトランスの２次側出力電圧を検知する
第２の検知回路と、該検知回路の検知出力により前記パ
ルス幅変調制御回路の発振周波数を切換える回路とを備
え、前記２次側の出力電圧が低電圧の場合、前記パルス
幅変調制御回路の発振周波数を低下するように切換える
ことを特徴とする可変電圧スイッチング電源回路。 - （２）スイッチングトランスの１次側をＯＮ／ＯＦＦ制
御するスイッチングトランジスタと、該スイッチングト
ランジスタを所定の発振周波数で駆動制御するパルス幅
変調制御回路と、前記スイッチングトランスの２次側出
力電圧を第１の検知回路により検知して前記パルス幅変
調制御回路の設定電圧を調整する可変抵抗器とよりなる
可変電圧スイッチング電源回路において、 前記第１の検知回路と、前記パルス幅変調制御回路の発
振周波数の切換回路とを接続し、前記可変抵抗器の設定
電圧が低電圧の場合、前記パルス幅変調制御回路の発振
周波数を低下するように切換えることを特徴とする可変
電圧スイッチング電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1068290A JPH03218257A (ja) | 1990-01-22 | 1990-01-22 | 可変電圧スイッチング電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1068290A JPH03218257A (ja) | 1990-01-22 | 1990-01-22 | 可変電圧スイッチング電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03218257A true JPH03218257A (ja) | 1991-09-25 |
Family
ID=11757033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1068290A Pending JPH03218257A (ja) | 1990-01-22 | 1990-01-22 | 可変電圧スイッチング電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03218257A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102761259A (zh) * | 2011-04-29 | 2012-10-31 | 立锜科技股份有限公司 | 定频式导通时间控制系统、方法以及电压调节器 |
-
1990
- 1990-01-22 JP JP1068290A patent/JPH03218257A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102761259A (zh) * | 2011-04-29 | 2012-10-31 | 立锜科技股份有限公司 | 定频式导通时间控制系统、方法以及电压调节器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4303731B2 (ja) | デュアルモード電圧調整器 | |
| US4504898A (en) | Start-up transient control for a DC-to-DC converter powered by a current-limited source | |
| US5612862A (en) | Method and circuitry for controlling current reset characteristics of a magnetic amplifier control circuit | |
| JP2002281742A (ja) | カレントモードｄｃ／ｄｃコンバータ | |
| JP2005210759A (ja) | 共振型スイッチング電源装置 | |
| KR19990012879A (ko) | 전원공급장치의 역률개선회로 | |
| JPH02273072A (ja) | 電源回路 | |
| US4521726A (en) | Control circuitry for a pulse-width-modulated switching power supply | |
| US4616301A (en) | Regulator control system | |
| US6373730B1 (en) | Switching power supply | |
| US3504263A (en) | Self-oscillating switching type power supply | |
| US4789818A (en) | DC voltage converter | |
| US5668704A (en) | Self-exciting flyback converter | |
| JP4162416B2 (ja) | 高力率電源の制御回路及びこの制御回路を備えた電源 | |
| JPH0746828A (ja) | スイッチング電源回路 | |
| JPH03218257A (ja) | 可変電圧スイッチング電源回路 | |
| JPS61244271A (ja) | スイツチングレギユレ−タ | |
| JP3215127B2 (ja) | スイッチング電源の制御回路 | |
| JPS5930032B2 (ja) | 定電圧制御方式 | |
| JP3006775B2 (ja) | スイッチング電源装置 | |
| JPH0373191B2 (ja) | ||
| JPH05211766A (ja) | 高デューティサイクル電流制御型ｐｗｍレギュレータの安定性を改善する回路 | |
| JP3389158B2 (ja) | 絶縁型スイッチング電源制御回路 | |
| JPS5820549B2 (ja) | スイツチング レギユレ−タ | |
| JPS6055855A (ja) | スイツチングレギユレ−タの信頼性を向上させる制御方法及び回路 |