JPS6133077A

JPS6133077A - 高圧安定化回路

Info

Publication number: JPS6133077A
Application number: JP15403984A
Authority: JP
Inventors: Koji Kito; 浩二木藤; Masafumi Oki; 大木　雅史; Michitaka Osawa; 通孝大沢
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1984-07-26
Filing date: 1984-07-26
Publication date: 1986-02-15
Also published as: JPH0373191B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（発明の利用分野）本発明はテレビジ璽ン等の高圧安定化回路に関するもの
である。

（発明の背景）従来、この種の高圧安定化回路の中には、高圧出力電圧
を分割抵抗等により検出し、基準電圧と比較して、その
誤差が少なくなる様に高圧回路の電源電圧を制御して、
高圧出力電圧を定電圧化する電源制御方式が知られてい
る。（特開昭５６−１４９１７８、特開昭５６−１４０
７７１　）その一例を第７図，第８図および第９図を用
いて説明する。

第７図に詔いて、１はスイッチングパルス入力端子、２
は高圧出力用スイッチングトランジスタ、３はダンパー
ダイオード、４は共振コンデンサ、５はフライバックト
ランス、６は高圧整流ダイオード、７は高圧出力端子、
８，９は抵抗器である。

また、１０は検出用トランジスタ、１１　は可変抵抗器
、１２は誤差増幅トランジスタ、１３はツェナダイオー
ド、１４は逆電流吸収コンデンサ、１５は制御トランジ
スタ、１６．１７は抵抗器、１８は電源入力端子である
。

次に、第７図によって従来回路の動作を説明する。

スイッチングパルス入力端子１に周期ＴＨのスイッチン
グパルス（通常は水平同期パルス）が入力されると高圧
出力トランジスタ２はスイッチング動作する。これによ
って、フライバックトランス５の１次側にパルス電流が
流れ、２次側に高電圧が誘起される。整流ダイオード６
はこの高電圧を整流し、高圧出力端子７に直流高圧電圧
が出力される。

この直流高圧電圧は抵抗器８，９により１割され、検出
用トランジスタ１０、可変抵抗器１１を経て、誤差増幅
トランジスタ１２０ベースに印加される。検出用トラン
ジスタ１０は、高入力インピーダンスが要求されるため
、エミッタフォロワが通常用いられる。誤差増幅トラン
ジスタ１２のエミッタは、ツェナダイオード１３および
抵抗器１７からなる基準電圧源に接続され、コレクタは
制御トランジスタ１５０ベースに接続されている。

さて、高圧出力電流が流れ、高圧出力電圧が低下すると
、誤差増幅トランジスタ１２０ベース電圧が低下するた
め、制御トランジスタ１５０ベース電圧が上昇する。そ
の結果、エミッタ電圧が上昇し、フライバックトランス
５０１次側に流れるパルス電流が増加し、２次側の高圧
出力電圧が高くなる様に制御され高圧が安定化される。

この従来の電源制御方式高圧安定化回路は、動作は安定
であるが、応答速度が遅い欠点があった。

これを以下に説明する。

第７図においては、制御トランジスタ１５のエミッタ電
圧を直流電圧に安定化させるため、ダンパダイオード３
を介して流れる逆方向電流ＩＲ　を逆電流吸収コンデン
サ１４に吸収させている。その結果、コンデンサ１４は
大容量のものを必要としていた。そのため、コンデンサ
１４の充放電の時定数が大きくなり、制御の応答速度が
遅くなっていた。

一方、応答速度を速くするため、コンデンサ１４の容量
を小さくすると、コンデンサ１４の端子電圧は周期ＴＨ
のパラボラ電圧となり、制御トランジスタ１５の動作波
形は第８図の（ａ）から（ｂ）へと移行し、制御トラン
ジスタ１５はエミッタ電圧が上昇した時にカットオフし
て、スイッチング動作なする様になる。第８図において
、１９はコレクタ電圧、２０はベース電圧、　２１．２
１’はエミッタ電圧である。

制御トランジスタ１５がカットオフすると、逆ベース電
流　’ｂＲがベースから流れ出すことになる。このため
、制御トランジスタ１５０ベース電圧が不安定となり発
振することになる。

この発振を防止する対策として第９図に示す様に逆ベー
ス電流吸収コンデンサ１４′　　を設けてベース電圧を
安定化させる方法が考えられている。

しかし、この方法では、やはりコンデンサ　１４′は大
容量となるため、充放電の時定数が大きくなり、結果的
には、制御の応答速度を速めることができなかった。

また、逆流防止コンデンサ１４をさらに小さくすると、
パラボラ電圧が制御トランジスタ１５のエミッタ・ベー
ス間耐圧を越え、制御トランジスタ１５が破壊してしま
う欠点があった。

（発明の目的）本発明の目的は、上記した従来技術の欠点を除去し、高
速応答が可能な電源制御方式高圧安定化回路を提供する
ことにある。

（発明の概要）上記目的を達成するため、本発明による高圧安定化回路
は、電源制御回路の制御トランジスタをコモンエミッタ
型とし、逆電流吸収コンデンサの容量値を、該コンデン
サの端子電圧が前記制御トランジスタのベース電圧を越
えない範囲で小さくした点に特徴がある。

また、本発明の他の特徴は、前記制御トランジスタをコ
モンエミッタ型とし、そのコレクタにダイオードのアノ
ードを接続し、そのダイオ−Ｆのカソードから高圧回路
に電流を供給し、出力容量を小さくした点にある。

（発明の実施例）以下に、本発明を図面を参照して説明する。第１図は１
本発明の一実施例を示す回路図である。

第１図において、第７図と同符号は同一物を示す。

本実施例が第７図と異なる所はコモンエミッタ型の制御
トランジスタ　１５’　　を用いた点および誤差増幅用
トランジスタ　１２′および１２′　を用いた点である
。

また、第２図は該制御トランジスタ１５′　　の動作波
形を示す。第２図において、２４はエミッタ電圧、２５
はベース電圧、２６はコレクタ電圧である。

第１図の回路において、高圧出力端子７を通って高圧出
力電流が流れ、高圧出力電圧が低下すると、トランジス
タ１００ベース電圧が低下し、該トランジスタ１０のエ
ミッタ電流が減少する。このため、誤差増幅用差動トラ
ンジスタ　１２’のベース電圧が低下し、トランジスタ
　１２′　のコレクタ電流が増加する。したがって、制
御トランジスタ１５’　　のベース電圧が低下し、その
結果コレクタ電圧が上昇し、第７図と同様に２次側の高
圧出力電圧が高（なる様に制御され、高圧が安定化され
る。

ところで、本＊ｍ例においては、コモンエミッタ型の制
御トランジスタ　１５′　を用いているので、該制御ト
ランジスタ　１５′のエミッタ電圧（第２図の２４）を
、例えば１００　Ｖとすると・ベース電圧（第２図の２
５）は９９Ｖ程度になる。一方、前記第７図の従来回路
の場合は、制御トランジスタ１５のコレクタ電圧（第８
図の１９）を　１００Ｖとすると、そのエミッタ電圧（
第８図の２０）は９０Ｖ程度になる。

このため２本実施例においては逆電流吸収コンデンサ１
４のフライバックトランス５側の端子電圧を従来回路よ
り、９ｖ程度上げてもよいことになり、その分・該逆電
流吸収コンデンサ１４の容量を小さくできる。

逆電流吸収コンデンサ１４の容量を小さくすると、該コ
ンデンサ１４の端子電圧は、第２図の符号２６　に示さ
れているようＫ、周期ＴＨのパラボラ電圧となるが、該
パラボラ電圧の最大値がベース電圧２５を越えない範囲
において、該コンデンサの容量を小さくすることができ
る。実験では、従来の回路の容量の１７１０　　程度に
まで、小さくすることができた。

以上のように、この実施例によれば、逆電流吸収コンデ
ンサ１４の容量を従来のものに比べて小さくできるので
、安定な動作を保持したま＼、制御の応答速度を速める
ことができる。

次に、本発明の第２実施例を第３図で説明する。

第３図は第２実施例の回路図を示す。この実施例が前記
第１実施例と異なる点は、前記制御用トランジスタ　１
５′　のコレクタに逆流防止用のダイオード２３を設け
た点である。

また、第４図は第２図と同様に、第３図の制御トランジ
スタ１５′　　の動作波形を示す。なお、第３図および
第４図において、第１図および第２図と同符号は同一物
を示す。

この第２実施例においては、制御トランジスタ１５′　
　はベースエミッタ間が常に順方向バイアスであるので
、カットオフ動作はしない。また、逆流防止用ダイオー
ド２３を設け、制御用トランジスタ１５′　　のコレク
タ電圧をベース電圧にフラングしているので（第４図参
照）、逆電流吸収コンデンサ１４の端子電圧が、制御用
トランジスタ１５’のベース電圧以上になっても、コレ
クタ力）らベースへ逆電流が流れるのを防止することが
できる。

このため、逆電流吸収コンデンサ１４の容量を第１実施
例のものに比べてさらに小さくできる。

この様に、第２実施例では、制御トランジスタをコモン
エミッタ型とし、そのコレクタに逆流防止ダイオードを
接続したので、逆電流吸収コンデンサ１４を従来より極
めて小さな値で動作させることができ、制御ループ内お
よびその他に時定数回路が介在しないため、制御の応答
速度を極めて速くできる。

第５図は、従来の高圧安定化回路と本発明の第２実施例
の高圧安定化回路との制御の過渡応答を比較して示した
図である。第５図において、２７は高圧出力電流、２Ｂ
は高圧安定化回路がない場合の高圧出力電圧、２８′は
従来の高圧安定化回路での高圧出力電圧、２８′は本実
施例の高圧安定化回路での高圧出力電圧である。本実施
例により制御の高速化が実現されていることがわかる。

第６図は本発明の第３の実施例を示す回路図である。こ
の実施例は、第３図の第２実施例と比較して、制御トラ
ンジスタ１１５’、１５”、および抵抗器２９　、３０
が異っている。

制御トランジスタ１５’、１５”は直列接続になってあ
り、抵抗器２９．３０を適＠な値に選ぶことにより、そ
れぞれのコレクタ・エミッタ間電圧を第３図の制御トラ
ンジスタ１５′　　の半分で動作できる。このため、電
源電圧が高電圧の場合でも、低電圧用トランジスタを用
いることができる。

第６図の回路動作は、上記の点を除き、第３図と同様で
ある。

（発明の効果）以上説明した様に、本発明によれば、高圧安定化回路に
おいて、制御トランジスタをコモンエミッタ型とし、あ
るいはさらにそのコレクタにダイオードのアノードを接
続し、そのダイオードのカソードから高圧発生回路に電
流を供給する構成としたので、逆電流吸収コンデンサを
小さくしても安定に動作させることができ、制御の高速
化を実現できる効果がある。

【図面の簡単な説明】

第１図は本発明の第１実施例の高圧安定化回路の回路図
、第２図は第１図の高圧安定化回路における制御トラン
ジスタの動作を説明するための電圧波形図、第３図は本
発明の第２実施例の回路図、第４図は第３図の制御トラ
ンジスタの動作を説明するための電圧波形図、第５図は
第２実施例と従来の高圧安定化回路の過渡応答を比較し
た特性図、第６図は本発明の第３実施例の回路図、第７
図は従来の高圧安定化回路の回路図、第８図は第７図の
制御トランジスタの動作を説明するための電圧波形図、
第９図は他の従来回路の回路図を示す。

Claims

【特許請求の範囲】

（１）高圧出力トランジスタ、ダンパーダイオード、共
振コンデンサ、フライバックトランスおよび該フライバ
ックトランスの一次側に接続された逆電流吸収コンデン
サからなる高圧発生回路と、該高圧発生回路の出力電圧
を検出する検出回路と、該検出回路の出力電圧とあらか
じめ設定された基準電圧とを比較して、この両者の誤差
信号が小さくなる様に、上記高圧発生回路の電源電圧を
制御する制御回路とからなる高圧安定化回路において、
前記制御回路の制御トランジスタをコモンエミッタ型と
し、前記逆電流吸収コンデンサの容量値を、該コンデン
サの端子電圧が前記制御トランジスタのベース電圧を越
えない範囲で小さくしたことを特徴とする高圧安定化回
路。
（２）高圧出力トランジスタ、ダンパーダイオード、共
振コンデンサ、フライバックトランスおよび該フライバ
ックトランスの一次側に接続された逆電流吸収コンデン
サからなる高圧発生回路と、該高圧発生回路の出力電圧
を検出する検出回路と、該検出回路の出力電圧とあらか
じめ設定された基準電圧とを比較して、この両者の誤差
信号が小さくなる様に、上記高圧発生回路の電源電圧を
制御する制御回路とからなる高圧安定化回路において、
前記制御回路の制御トランジスタをコモンエミッタ型と
し、該制御トランジスタのコレクタにダイオードのアノ
ードを接続し、該ダイオードのカソードを前記逆電流吸
収コンデンサに接続することにより、前記電流吸収コン
デンサの容量値を小さくしたことを特徴とする高圧安定
化回路。
（３）前記コモンエミッタ型の制御トランジスタを２段
以上直列接続し、該制御トランジスタとして低電圧用ト
ランジスタを用いるようにしたことを特徴とする前記特
許請求の範囲第２項記載の高圧安定化回路。