JPH0115239Y2 - - Google Patents

Info

Publication number
JPH0115239Y2
JPH0115239Y2 JP18375880U JP18375880U JPH0115239Y2 JP H0115239 Y2 JPH0115239 Y2 JP H0115239Y2 JP 18375880 U JP18375880 U JP 18375880U JP 18375880 U JP18375880 U JP 18375880U JP H0115239 Y2 JPH0115239 Y2 JP H0115239Y2
Authority
JP
Japan
Prior art keywords
transistor
circuit
voltage
power
light receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP18375880U
Other languages
English (en)
Other versions
JPS57106327U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP18375880U priority Critical patent/JPH0115239Y2/ja
Publication of JPS57106327U publication Critical patent/JPS57106327U/ja
Application granted granted Critical
Publication of JPH0115239Y2 publication Critical patent/JPH0115239Y2/ja
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 この考案は負荷に供給される直流電力を無接点
式にオン−オフ制御する直流無接点開閉器に関す
るものである。
直流無接点開閉器は、負荷を含む閉回路中に直
列にスイツチング素子を介挿し、入力回路でこの
スイツチング素子を開閉制御するようにしたもの
が一般的であり、スイツチング素子としては通常
パワートランジスタが用いられる。また、このス
イツチング部の制御部への影響、すなわち高圧部
から入力回路への干渉を防止するため、スイツチ
ング部と制御部である入力回路との結合はホトカ
プラー等の電気的に絶縁された光学的結合回路に
よつて行われる。さらに、外部端子数や電源、負
荷との接続ライン数を減らすために回路全体への
電源供給を負荷を介して行ういわゆる2線式の電
源、負荷接続方式が実施されることが多い。
第1図は従来の典型的な直流無接点開閉器の回
路図を示している。
同図において、1は負荷2に直列に接続される
ダーリントントランジスタ回路、3はホトカプラ
ー、4は入力回路で、スイツチング回路は同図の
ように小電力で駆動し得るようダーリントン接続
されたトランジスタ回路からなり、また、ホトカ
プラー3は発光素子の発光ダイオード30とホト
トランジスタ31とで構成されている。ホトトラ
ンジスタ31がオンするとダーリントントランジ
スタ回路1の初段トランジスタ11で電流増幅さ
れ、その増幅された電流で後段のパワートランジ
スタ10がドライブされる。
しかしながら、上記の回路では、電源、負荷接
続方式が2線式であるために、パワートランジス
タ10が飽和領域に近づいてそのコレクターエミ
ツタ電圧(以下残り電圧という)が小さくなれ
ば、トランジスタ31,11のコレクタ電圧も小
さくなるためそのドライブ能力が減少しパワート
ランジスタ10が完全に飽和状態にならなくな
る。しかもパワートランジスタ10のコレクタ電
圧は、少なくともトランジスタ11,10のベー
スエミツタ電圧の和以上でなければならないため
に、残り電圧がどうしても多くなつてしまう不都
合があつた。また、パワートランジスタのコレク
タ電圧がベースエミツタ電圧の2倍以上になると
いうことを解決するために、第2図に示すように
コンプリメンタリダーリントントランジスタ回路
を使用することも提案されているが、この場合
も、2線式であるために、パワートランジスタが
飽和しようとするとドライブ能力が落ちることを
解決できず、特にホトトランジスタ31の出力電
圧が不安定なレベルであるとパワートランジスタ
10が動作しなかつたり、残り電圧が非常に大き
くなる欠点があつた。
この考案は以上の事情に鑑みてなされたもの
で、入力回路の制御信号がいかなるレベルにあろ
うとダーリントントランジスタ回路がアナログ的
動作をせず、常に飽和或いはしや断領域で動作し
且つ残り電圧が非常に小さい無接点開閉器を提供
することを目的とする。
以下、この考案の好ましい実施例を第3図を参
照して説明する。
第3図はこの考案の実施例である直流無接点開
閉器の回路図を示し、同図において、第1図(第
2図)と異なるのは、ホトトランジスタ31の出
力にトランジスタ50,51で構成される2段直
結トランジスタ増幅回路5が接続された点、トラ
ンジスタ11′のベースとトランジスタ51のベ
ース間にツエナーダイオード6が接続された点、
およびパワートランジスタ10′の出力端に保護
ダイオード7が接続された点である。他の構成に
ついては第1図に示す回路と同様であるから、同
一部分には同一符号を付す。
次にこの回路の動作を説明すると、今、入力回
路4に制御信号が入力されていない時は、発光ダ
イオード30が発光せず、従つてホトトランジス
タ31がオンしないため、トランジスタ50はベ
ース電流が流れて導通し、またこの導通によつて
トランジスタ51はしや断状態に保持されてダー
リントン回路1′は駆動されない。それゆえ、パ
ワートランジスタ10′は完全にしや断された状
態を保持し、負荷回路のオフ状態を保つ。
入力回路4に十分なレベルの制御信号が入力す
ると、発光ダイオード30が発光し、ホトトラン
ジスタ31が導通してトランジスタ50へのベー
ス電流が供給されなくなる。そうするとトランジ
スタ50がオフし、またこのオフによつてトラン
ジスタ51が導通し、さらにトランジスタ11′
も導通してパワートランジスタ10′が導通飽和
状態に移行する。この場合、ダーリントントラン
ジスタ回路1′はトランジスタ51によつて増幅
された電流で駆動されるから、パワートランジス
タ10′は十分に飽和領域で作動する。なお、抵
抗8,9の値が、ダーリントントランジスタ回路
1′が一定の入力電流のあるときに十分飽和する
よう、適当に定められるのはいうまでもない。
次に、入力回路4に不安定な中間レベルの制御
信号が入力した場合の動作を説明する。
この場合、ホトトランジスタ31はトランジス
タ50に対して充分なベース電流を供給できな
い。ところが、通常のトランジスタは電流増幅率
が概ね100を越えるから、トランジスタ50はト
ランジスタ51に対して充分なベース電流を供給
する。その結果トランジスタ11′のベース電流
は、トランジスタ50の極めて広い活性動作領域
でパワートランジスタ10′が飽和状態に達する
に充分な電流値を保つこととなる。制御信号が非
常に小さくてホトトランジスタ31にほとんど電
流が流れず、そのためトランジスタ50がほぼ完
全に導通したときに初めてトランジスタ51以降
がしや断する。トランジスタ10′が飽和すると
残り電圧が少なくなり、ホトトランジスタ31、
2段直結トランジスタ増幅回路5から構成される
ダーリントントランジスタ回路制御部への供給電
圧も小さくなるが、ホトトランジスタ31の出力
は合計3段のトランジスタ50,51,11′で
増幅されるためドライブ不足の問題は全く生じな
い。要するに、ダーリントントランジスタ回路
1′を完全にオン−オフする入力回路4の制御信
号のしきい値幅が非常に狭くなり、トランジスタ
回路1′のアナログ的動作、すなわちパワートラ
ンジスタ10′の活性領域での動作がほとんどな
くなることになる。それゆえに、回路のオン時に
残り電圧の増大と電力の損失増大を確実に防止す
ることができる。
また、第3図から明らかなように、ホトトラン
ジスタ31のコレクタ−エミツタ間に加わる最大
電圧はトランジスタ50のベース−エミツタ間の
順方向電圧となるから、使用するホトカプラー3
は容量の小さいものでよく、また定格に対して負
担が軽くなるから長寿命となる。
なお、ツエナーダイオード6は、パワートラン
ジスタ10′のコレクタ−エミツタ間に急しゆん
な高電圧が加わつた場合、その高電圧を吸収する
ためのダイオードで、上記コレクタ−エミツタ間
の電圧を、ツエナ−電圧プラストランジスタ51
および11′のベース−エミツタ順方向電圧でク
ランプし、さらに、そのときのツエナー電流でト
ランジスタ11′、したがつてパワートランジス
タ10′を導通させる。このとき、電流はほとん
どパワートランジスタ10′中を流れるので、ツ
エナーダイオード6には小電流しか流れず、した
がつて当該ダイオードの容量を小さくし得るとい
う利点がある。また、小容量のツエナーダイオー
ドは大容量のツエナーダイオードに比し一般に応
答性が優れているから、このような回路構成にす
ることで、異常高電圧の吸収特性より優れたもの
とすることができる。
トランジスタ51のベースとパワートランジス
タ10′のベース間に接続される抵抗20は、パ
ワートランジスタ10′のベース−エミツタ間順
方向電圧とトランジスタ51のベース−エミツタ
間順方向電圧との差(パワートランジスタのベー
ス−エミツタ間順方向電圧は小電力トランジスタ
のそれに比べ高い)を利用して、トランジスタ5
1のベース電流を増やすための抵抗で、上記のし
きい値電圧幅をさらに狭くするよう作用する。し
かし、実用上は一般に不要で、特に特性のバラツ
キを問題にする場合や入力回路4の制御信号の状
態が悪い場合に取り付ければよい。
以上説明したように、この考案によれば、負
荷、電源接続を2線式で行うものにおいて、ダー
リントントランジスタ回路をコンプリメンタリ接
続して構成するとともに、ホトカプラーの受光ト
ランジスタとコンプリメンタリダーリントントラ
ンジスタ回路との間に2段直結トランジスタ増幅
回路を接続したことにより、残り電圧を小さくす
るとともに、制御信号のレベルが不安定であつて
もパワートランジスタのドライブ電流を十分に大
きくすることができ、パワートランジスタはアナ
ログ的動作をせず、常に飽和状態かしや断状態の
いずれかの状態を保持する優れた無接点開閉機能
を発揮する。また、ホトカプラの出力は2段直結
トランジスタ増幅回路5の初段トランジスタに直
結されるため、電源電圧がそのままホトカプラー
に印加されるのを防止することができ、ホトカプ
ラーの受光トランジスタ31のコレクタ、エミツ
タ間に加わる最大電圧をトランジスタ50のベー
ス、エミツタ間の順方向電圧にすることができ
る。すなわち、ホトカプラー3の容量を小さくで
き、また定格に対して負担が軽くなるから長寿命
となる利点がある。
【図面の簡単な説明】
第1図は従来の直流無接点開閉器の回路図を示
し、第2図はその改良した一部回路を示し、第3
図はこの考案の実施例である直流無接点開閉器の
回路図を示している。 1,1′……ダーリントントランジスタ回路、
2……負荷、3……ホトカプラー、31……受光
トランジスタ、4……入力回路、5……2段直結
トランジスタ増幅回路。

Claims (1)

    【実用新案登録請求の範囲】
  1. 負荷に直列接続されるコンプリメンタリダーリ
    ントントランジスタ回路と、出力素子が受光トラ
    ンジスタであるホトカプラで結合され、前記コン
    プリメンタリダーリントントランジスタ回路のオ
    ン、オフ制御を行う入力回路と、を備えるととも
    に、前記ホトカプラの受光トランジスタと前記コ
    ンプリメンタリダーリントントランジスタ回路と
    の間に前記受光トランジスタに直結されたエミツ
    タ接地の2段直結トランジスタ増幅回路を介挿
    し、かつこの2段直結トランジスタ増幅回路と前
    記コンプリメンタリダーリントントランジスタ回
    路とを直結し、さらに、前記コンプリメンタリダ
    ーリントントランジスタ回路の電源端子を前記2
    段直結トランジスタ増幅回路および前記受光トラ
    ンジスタの電源端子に接続して成る直流無接点開
    閉器。
JP18375880U 1980-12-20 1980-12-20 Expired JPH0115239Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18375880U JPH0115239Y2 (ja) 1980-12-20 1980-12-20

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18375880U JPH0115239Y2 (ja) 1980-12-20 1980-12-20

Publications (2)

Publication Number Publication Date
JPS57106327U JPS57106327U (ja) 1982-06-30
JPH0115239Y2 true JPH0115239Y2 (ja) 1989-05-08

Family

ID=29983311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18375880U Expired JPH0115239Y2 (ja) 1980-12-20 1980-12-20

Country Status (1)

Country Link
JP (1) JPH0115239Y2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4606561B2 (ja) * 2000-10-18 2011-01-05 ローム株式会社 インターフェース回路
US7679223B2 (en) * 2005-05-13 2010-03-16 Cree, Inc. Optically triggered wide bandgap bipolar power switching devices and circuits

Also Published As

Publication number Publication date
JPS57106327U (ja) 1982-06-30

Similar Documents

Publication Publication Date Title
JPH0514064A (ja) 2つの動作モードを有する増幅器
EP0280327B1 (en) Audio output amplifier
JPH0546571B2 (ja)
JPH0115239Y2 (ja)
US6211730B1 (en) Pre-amplifier circuit
EP0375998A2 (en) Low power transient suppressor circuit
US3978350A (en) Dual mode solid state power switch
US5317470A (en) Control system including a switching circuit for ensuring proper operation when operating power is removed from a portion of the control system
JPS6225289B2 (ja)
JPS5928936B2 (ja) 光電スイッチ
JPS6126966Y2 (ja)
JPS6119536Y2 (ja)
KR100264892B1 (ko) 전류제한회로
JPH0145153Y2 (ja)
JPS6318413B2 (ja)
JPS6119537Y2 (ja)
SU1078551A1 (ru) Устройство управлени с защитой от короткого замыкани
JPS6047747B2 (ja) 誤動作防止回路
JPS6031312Y2 (ja) スイツチング回路
JPS59118313U (ja) 出力トランジスタの保護回路
JPH0553085B2 (ja)
JPH0148690B2 (ja)
JPH0446409A (ja) ブートストラップ回路
JPH0234217B2 (ja)
JPS6150403B2 (ja)