JPH0148690B2 - - Google Patents
Info
- Publication number
- JPH0148690B2 JPH0148690B2 JP57036139A JP3613982A JPH0148690B2 JP H0148690 B2 JPH0148690 B2 JP H0148690B2 JP 57036139 A JP57036139 A JP 57036139A JP 3613982 A JP3613982 A JP 3613982A JP H0148690 B2 JPH0148690 B2 JP H0148690B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- terminal
- muting
- amplifier
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 4
- 238000009499 grossing Methods 0.000 claims 1
- 230000011664 signaling Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は特にミユーテイング回路を有する増幅
器に関するもので、特に集積回路化に適したもの
である。
器に関するもので、特に集積回路化に適したもの
である。
第１図は従来のミユーテイング回路の一実施例
である。
である。
第１図において、一点鎖線１００の内部は増幅
器としての集積回路、２００は電源端子Vccに重
畳されるリツプル分を除くためのリツプル・フイ
ルター回路、３００は入力信号源Vsからコンデ
ンサC1を介して入力端子ａに印加される入力信
号を増幅して出力端子ｅに出力する増幅回路、そ
して、５００は端子ｂに接続されたスイツチSW
の接点状態に応じてミユーテイングをかけるミユ
ーテイング回路である。ミユーテイング回路５０
０は制御回路４００およびミユーテイング用トラ
ンジスタQ1を有する。また、端子ｃは接地端子、
端子ｄはリツプルフイルタ用のコンデンサC2の
接続端子、C3は出力コンデンサ、RLは負荷、そ
してｆは電源端子である。
器としての集積回路、２００は電源端子Vccに重
畳されるリツプル分を除くためのリツプル・フイ
ルター回路、３００は入力信号源Vsからコンデ
ンサC1を介して入力端子ａに印加される入力信
号を増幅して出力端子ｅに出力する増幅回路、そ
して、５００は端子ｂに接続されたスイツチSW
の接点状態に応じてミユーテイングをかけるミユ
ーテイング回路である。ミユーテイング回路５０
０は制御回路４００およびミユーテイング用トラ
ンジスタQ1を有する。また、端子ｃは接地端子、
端子ｄはリツプルフイルタ用のコンデンサC2の
接続端子、C3は出力コンデンサ、RLは負荷、そ
してｆは電源端子である。
かかる構成において、ミユーテイング端子ｂに
接続されたスイツチSWが第１図のMute OFFの
位置にある時、制御回路４００によりミユーテイ
ング用トランジスタQ1はしや断状態となり、入
力端子ａに加えられた信号は増幅回路３００によ
り増幅されて出力端子ｅから出力される。ここ
で、スイツチSWをMute ONの位置に切換える
と、制御回路４００によりミユーテイング用トラ
ンジスタQ1は導通状態となる。これにより、入
力端子ａは接地状態となり、入力端子ａに加えら
れた信号は出力端子ｅに出力されず、増幅回路３
００はミユーテイング状態となる。
接続されたスイツチSWが第１図のMute OFFの
位置にある時、制御回路４００によりミユーテイ
ング用トランジスタQ1はしや断状態となり、入
力端子ａに加えられた信号は増幅回路３００によ
り増幅されて出力端子ｅから出力される。ここ
で、スイツチSWをMute ONの位置に切換える
と、制御回路４００によりミユーテイング用トラ
ンジスタQ1は導通状態となる。これにより、入
力端子ａは接地状態となり、入力端子ａに加えら
れた信号は出力端子ｅに出力されず、増幅回路３
００はミユーテイング状態となる。
この様に従来の回路は、ミユーテイング回路５
００を増幅器に内蔵して集積回路化すると、ミユ
ーテイング端子として少なくとも１端子は必要で
あつた。集積回路において、この様な外部導出端
子の増加は、半導体チツプや容器をいたずらに大
きく、かつ複雑にして製造コストを高め、また集
積効率や歩留りの低下を来たす事になる。
００を増幅器に内蔵して集積回路化すると、ミユ
ーテイング端子として少なくとも１端子は必要で
あつた。集積回路において、この様な外部導出端
子の増加は、半導体チツプや容器をいたずらに大
きく、かつ複雑にして製造コストを高め、また集
積効率や歩留りの低下を来たす事になる。
本発明の目的は、集積回路化にあたり外部導出
端子を少なくとも１端子省略してミユーテイング
回路をもつ増幅器を提供することにある。
端子を少なくとも１端子省略してミユーテイング
回路をもつ増幅器を提供することにある。
本発明による増幅器はミユーテイング端子をリ
ツプル・フイルター回路のフイルター端子と共用
して少なくとも１つの外部端子節約したもので、
以下に実施例を用いて詳細に説明する。
ツプル・フイルター回路のフイルター端子と共用
して少なくとも１つの外部端子節約したもので、
以下に実施例を用いて詳細に説明する。
第２図は本発明の一実施例を示すものであり、
第１図と同じ番号、記号は同一のものを示す。第
２図において、一点鎖線１００は増幅器としての
集積回路、２００は抵抗R1，R2及びトランジス
タQ2より構成されフイルター端子ｄを有するリ
ツプル・フイルター回路である。また、３００は
入力端子ａ及び出力端子ｅを備えた増幅回路、５
００はミユーテイング用トランジスタQ1と制御
用トランジスタQ3及び電流制限用の抵抗R3とに
より構成されるミユーテイング回路である。ここ
で、抵抗R1，R2及びフイルター端子ｄに接続さ
れた抵抗R4の抵抗値は、通常の状態即ちスイツ
チSWがMute OFFの位置にある時にトランジス
タQ3がしや断状態となり、一方ミユーテイング
状態即ちスイツチSWがMute ONの位置にある
時にトランジスタQ3が導通状態となる様に、適
切な値に設定されている。
第１図と同じ番号、記号は同一のものを示す。第
２図において、一点鎖線１００は増幅器としての
集積回路、２００は抵抗R1，R2及びトランジス
タQ2より構成されフイルター端子ｄを有するリ
ツプル・フイルター回路である。また、３００は
入力端子ａ及び出力端子ｅを備えた増幅回路、５
００はミユーテイング用トランジスタQ1と制御
用トランジスタQ3及び電流制限用の抵抗R3とに
より構成されるミユーテイング回路である。ここ
で、抵抗R1，R2及びフイルター端子ｄに接続さ
れた抵抗R4の抵抗値は、通常の状態即ちスイツ
チSWがMute OFFの位置にある時にトランジス
タQ3がしや断状態となり、一方ミユーテイング
状態即ちスイツチSWがMute ONの位置にある
時にトランジスタQ3が導通状態となる様に、適
切な値に設定されている。
いま、スイツチSWがMute OFFの位置にある
時、ミユーテイング回路５００のトランジスタ
Q3はしや断状態にあり、このためミユーテイン
グ用トランジスタQ1もしや断状態となる。従つ
て、入力端子ａに加えられた信号は増幅回路３０
０により増幅され、出力端子ｅから出力される。
ここで、スイツチSWをMute ONの位置に初換
えると、フイルター端子ｄに接続された抵抗R4
は接地される。この時抵抗R1，R2、及びR4によ
りトランジスタQ3がバイアスされて導通状態と
なり、このため、ミユーテイング用トランジスタ
Q1もトランジスタQ3によりベース電流が供給さ
れて導通状態となる。これにより、入力端子ａは
接地状態となり、入力端子ａに加えられた信号は
出力端子ｅに出力されず、増幅回路３００はミユ
ーテイング状態となる。
時、ミユーテイング回路５００のトランジスタ
Q3はしや断状態にあり、このためミユーテイン
グ用トランジスタQ1もしや断状態となる。従つ
て、入力端子ａに加えられた信号は増幅回路３０
０により増幅され、出力端子ｅから出力される。
ここで、スイツチSWをMute ONの位置に初換
えると、フイルター端子ｄに接続された抵抗R4
は接地される。この時抵抗R1，R2、及びR4によ
りトランジスタQ3がバイアスされて導通状態と
なり、このため、ミユーテイング用トランジスタ
Q1もトランジスタQ3によりベース電流が供給さ
れて導通状態となる。これにより、入力端子ａは
接地状態となり、入力端子ａに加えられた信号は
出力端子ｅに出力されず、増幅回路３００はミユ
ーテイング状態となる。
以上述べた様に本発明のミユーテイング回路に
よれば、リツプル・フイルター回路のフイルター
端子をミユーテイング端子として共用でき、よつ
て外部導出端子を１端子少なくできる。
よれば、リツプル・フイルター回路のフイルター
端子をミユーテイング端子として共用でき、よつ
て外部導出端子を１端子少なくできる。
次に、第３図に本発明の別の実施例を示す、第
３図の実施例では、ミユーテイング用トランジス
タQ1により増幅回路３００のバイアス回路をし
や断状態とし、それによつて増幅回路をミユーテ
イング状態とするものである。
３図の実施例では、ミユーテイング用トランジス
タQ1により増幅回路３００のバイアス回路をし
や断状態とし、それによつて増幅回路をミユーテ
イング状態とするものである。
第３図において、第２図と同一記号の回路、素
子及び端子は同一物を示す。ミユーテイング用ト
ランジスタQ1は、増幅回路３００のバイアス電
流を設定しているダイオードD1の両端にコレク
タとエミツタが接続されている。いまスイツチ
SWがMute OFFの位置にある時、トランジスタ
Q3がしや断状態であるためトランジスタQ1はし
や断状態となる。このため増幅回路３００は、抵
抗R7とダイオードD1及びトランジスタQ7，Q8に
よつて構成される定電流回路により正常にバイア
スされる。従つて、入力端子ａに加えられた信号
は、トランジスタQ5，Q6およびダイオードD2の
差動増幅器で増幅され、位相反転トランジスタ
Q9、レベルシフトダイオードD3，D4を介して出
力段トランジスタQ10，Q11でさらに増幅されて
出力端子ｅから出力される。ここで、スイツチ
SWをMute ONの位置に切換えると、フイルタ
ー端子ｄに接続された抵抗R4が接地され、トラ
ンジスタQ3が抵抗R1，R2及びR4によりバイアス
されて導通状態となり、トランジスタQ1も導通
状態となる。このため、増幅回路３００のバイア
ス電流を設定しているダイオードD1の両端が短
絡され、定電流回路を構成するトランジスタQ7，
Q8は瞬時にしや断状態となる。従つて、増幅回
路３００にはバイアス電流が供給されず、出力端
子ｅは開放状態となる。よつて入力端子ａに加え
られた信号は出力端子ｅに出力されず、増幅回路
３００はミユーテイング状態となる。
子及び端子は同一物を示す。ミユーテイング用ト
ランジスタQ1は、増幅回路３００のバイアス電
流を設定しているダイオードD1の両端にコレク
タとエミツタが接続されている。いまスイツチ
SWがMute OFFの位置にある時、トランジスタ
Q3がしや断状態であるためトランジスタQ1はし
や断状態となる。このため増幅回路３００は、抵
抗R7とダイオードD1及びトランジスタQ7，Q8に
よつて構成される定電流回路により正常にバイア
スされる。従つて、入力端子ａに加えられた信号
は、トランジスタQ5，Q6およびダイオードD2の
差動増幅器で増幅され、位相反転トランジスタ
Q9、レベルシフトダイオードD3，D4を介して出
力段トランジスタQ10，Q11でさらに増幅されて
出力端子ｅから出力される。ここで、スイツチ
SWをMute ONの位置に切換えると、フイルタ
ー端子ｄに接続された抵抗R4が接地され、トラ
ンジスタQ3が抵抗R1，R2及びR4によりバイアス
されて導通状態となり、トランジスタQ1も導通
状態となる。このため、増幅回路３００のバイア
ス電流を設定しているダイオードD1の両端が短
絡され、定電流回路を構成するトランジスタQ7，
Q8は瞬時にしや断状態となる。従つて、増幅回
路３００にはバイアス電流が供給されず、出力端
子ｅは開放状態となる。よつて入力端子ａに加え
られた信号は出力端子ｅに出力されず、増幅回路
３００はミユーテイング状態となる。
以上の様に第３図の実施例においても、第２図
と同様にフイルター端子をミユーテイング端子と
して共用でき、外部導出端子を１端子少なくでき
る。
と同様にフイルター端子をミユーテイング端子と
して共用でき、外部導出端子を１端子少なくでき
る。
尚、ミユーテイングが、機械的スイツチSWで
行なわれるように説明したが、これは、電気的に
端子ｄを接地し得ることは無論である。
行なわれるように説明したが、これは、電気的に
端子ｄを接地し得ることは無論である。
第１図は従来のミユーテイング回路を有する増
幅器の一実施例を示す回路図、第２図は本発明の
一実施例を示す回路図、第３図は本発明の別の実
施例を示す回路図である。 １００……集積回路、２００……リツプル・フ
イルター回路、３００……増幅回路、４００……
制御回路、５００……ミユーテイング回路、Q1
〜Q11……トランジスタ、D1〜D4……ダイオー
ド、R1〜R8……抵抗、RL……負荷、C1〜C3……
コンデンサ、Vs……入力信号源、SW……スイツ
チ、ａ……入力端子、ｂ……ミユーテイング端
子、ｃ……接地端子、ｄ……フイルター端子、ｅ
……出力端子、ｆ……電源供給端子。
幅器の一実施例を示す回路図、第２図は本発明の
一実施例を示す回路図、第３図は本発明の別の実
施例を示す回路図である。 １００……集積回路、２００……リツプル・フ
イルター回路、３００……増幅回路、４００……
制御回路、５００……ミユーテイング回路、Q1
〜Q11……トランジスタ、D1〜D4……ダイオー
ド、R1〜R8……抵抗、RL……負荷、C1〜C3……
コンデンサ、Vs……入力信号源、SW……スイツ
チ、ａ……入力端子、ｂ……ミユーテイング端
子、ｃ……接地端子、ｄ……フイルター端子、ｅ
……出力端子、ｆ……電源供給端子。
Claims (1)
- １ 平滑用コンデンサが接続されるフイルター端
子を有する電源のリツプル分を抑圧するためのリ
ツプル・フイルター回路と、入力信号を増幅して
出力する増幅回路と、該増幅回路からの増幅信号
の出力を制御するミユーテイング回路とを具備し
てなる増幅器において、前記ミユーテイング回路
の動作を前記フイルター端子に与える制御信号に
よつて制御することを特徴とする増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57036139A JPS58153407A (ja) | 1982-03-08 | 1982-03-08 | 増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57036139A JPS58153407A (ja) | 1982-03-08 | 1982-03-08 | 増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58153407A JPS58153407A (ja) | 1983-09-12 |
| JPH0148690B2 true JPH0148690B2 (ja) | 1989-10-20 |
Family
ID=12461449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57036139A Granted JPS58153407A (ja) | 1982-03-08 | 1982-03-08 | 増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58153407A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1229860B (it) * | 1988-11-09 | 1991-09-13 | Sgs Thomson Microelectronics | Amplificatore audio integrato con regolazione unificata delle funzioni di "mute" e "stand by" e dei transitori di commutazione. |
-
1982
- 1982-03-08 JP JP57036139A patent/JPS58153407A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58153407A (ja) | 1983-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3939399A (en) | Power circuit with shunt transistor | |
| JPH0546571B2 (ja) | ||
| KR900008757B1 (ko) | Btl 전력증폭회로 | |
| JPH0472401B2 (ja) | ||
| US4460876A (en) | Low consumption, wide-band linear amplifier operating in sliding class A | |
| JPS5836015A (ja) | 可変電子インピ−ダンス装置 | |
| JPH0148690B2 (ja) | ||
| JPH0115239Y2 (ja) | ||
| US4513251A (en) | Miller compensation for an operational amplifier | |
| JPH04369907A (ja) | 高周波増幅回路 | |
| JP3936881B2 (ja) | 時定数切り替え回路 | |
| JPS6117375B2 (ja) | ||
| JPS6226203B2 (ja) | ||
| JPS6150403B2 (ja) | ||
| JPH0219648B2 (ja) | ||
| US4303890A (en) | Circuit arrangement for transferring a signal | |
| JPS6214725Y2 (ja) | ||
| JPS6113403B2 (ja) | ||
| JPH0115227Y2 (ja) | ||
| JP2674518B2 (ja) | 切換回路 | |
| JP2732672B2 (ja) | 増幅回路 | |
| JP4774707B2 (ja) | 増幅回路及び入力回路 | |
| KR940011031B1 (ko) | Rf밴드 스위칭 회로 | |
| SU1084955A1 (ru) | Усилитель | |
| JPH0590846A (ja) | 高周波増幅回路 |