JP3936881B2 - 時定数切り替え回路 - Google Patents
時定数切り替え回路 Download PDFInfo
- Publication number
- JP3936881B2 JP3936881B2 JP2002088368A JP2002088368A JP3936881B2 JP 3936881 B2 JP3936881 B2 JP 3936881B2 JP 2002088368 A JP2002088368 A JP 2002088368A JP 2002088368 A JP2002088368 A JP 2002088368A JP 3936881 B2 JP3936881 B2 JP 3936881B2
- Authority
- JP
- Japan
- Prior art keywords
- differential input
- circuit
- time constant
- stage
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
Description
【発明の属する技術分野】
本発明は、時定数の切り替えを要する回路に係り、特に、構成の簡素化等を図ったものに関する。
【0002】
【従来の技術】
従来、この種の回路としては、例えば、図2に示されたような構成を有してなるスイッチオペアンプが公知・周知となっている。
すなわち、以下、同図を参照しつつこの従来回路について説明すれば、まず、この従来回路は、例えば、オーディオ信号用フィルタ回路として用いられるもので、スイッチ49の切り替えによって、2つの異なる通過特性が得られるようになっているものである。
より具体的には、スイッチ49が一方の端子49aへ切り替えられて、電流源50がこの一方の端子49aへ接続された場合には、第1及び第2のpnp型トランジスタ41,42による差動増幅回路が入力段として動作することとなり、その入力側に設けられた第1の抵抗器45及び第1のコンデンサ47による時定数回路によって通過信号に対する特性が定まるものとなっている。
一方、スイッチ49が他方の端子49bへ切り替えられて、電流源50がこの他方の端子49bへ接続された場合には、第3及び第4のpnp型トランジスタ43,44による差動増幅回路が入力段として動作することとなり、その入力側に設けられた第2の抵抗器46及び第2のコンデンサ48による時定数回路によって通過信号に対する特性が定まるものとなっている。
【0003】
【発明が解決しようとする課題】
しかしながら、上記従来回路においては、必要とされる時定数に応じた数の時定数回路を設ける構成となっているため、素子数が多くなるだけでなく、一般に集積回路、特にオーディオ信号を扱う集積回路においては、コンデンサの容量が大きくなり、そのため、いわゆる外付けとする必要が生じるが、時定数回路の数に応じた分だけのコンデンサを外付けするとすると、そのための接続端子も増やす必要があり、パッケージコストの増加と共に実装面積、実装コストの増加をも招くという問題があった。
本発明は、上記実状に鑑みてなされたもので、時定数切り替えのための素子数が極力少なく、従来に比して集積回路化におけるパッケージコストや実装面積、また、実装コストを削減することができる時定数切り替え回路を提供するものである。
【0004】
【課題を解決するための手段】
上記発明の目的を達成するため、本発明に係る時定数切り替え回路は、
2つのトランジスタにより差動増幅回路が構成されてなる差動入力段が複数設けられると共に、これら複数の差動入力段の各々の正入力端子が相互に接続されて共通の入力端子とされ、
前記複数の差動入力段の内、一の差動入力段の動作時の電流供給が可能に構成されてなる電流源が、前記複数の差動入力段の内、所望するいずれか一つの差動入力段に対して選択的に電流供給可能となるようにスイッチ手段と共に設けられ、
前記複数の差動入力段に対して共用の終段増幅部が設けられ、
前記終段増幅部と最終回路出力端子との間に抵抗器が、前記出力端子とグランドとの間にコンデンサが、それぞれ設けられ、
前記抵抗器は前記複数の差動入力段の数に応じた外部との接続点が設けられ、当該複数の接続点には前記複数の差動入力段の負入力端子がそれぞれ接続されてなるものである。
【0005】
かかる構成においては、スイッチ手段により電流源が接続される差動入力段が切り替えられ、それによって終段増幅部の出力側に設けられた抵抗器と複数の差動入力段の負入力端子との接続点の内、電流源が接続された差動入力段の負入力端子との接続点がイマジナリーショートされることとなり、抵抗器の抵抗値とコンデンサの容量値による時定数が見かけ上変更された状態とすることができ、一つのコンデンサを時定数の変更に共用できるため、従来に比してより素子数が少なく、集積回路化におけるパッケージコストや実装面積、また、実装コストを削減することができることとなるものである。
【0006】
【発明の実施の形態】
以下、本発明の実施の形態について、図1を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における回路構成について、図1を参照しつつ説明する。
本発明の実施の形態における時定数切り替え回路は、いわゆるスイッチオペアンプに適用されたもので、次述するように構成されたものとなっている。
すなわち、時定数切り替え回路は、2つの差動入力段101,102と、これら2つの差動入力段101,102に共用される終段増幅部103と、時定数回路104とに大別されると共に、スイッチ7による定電流源6の接続の切り替えによって、2つの差動入力段101,102のいずれか一方を選択的に動作状態とすることができるようになっているものである。
一方の差動入力段101は、pnp型第1及び第2のトランジスタ1,2により、他方の差動入力段102は、pnp型第3及び第4のトランジスタ3,4により差動増幅回路が形成されたものとなっている。
【0007】
具体的には、一方の差動入力段101は、pnp型第1及び第2のトランジスタ1,2のエミッタ同士が相互に接続されると共にスイッチ7の一方の切替端子7bに接続される一方、他方の差動入力段102は、pnp型第3及び第4のトランジスタ3,4のエミッタ同士が相互に接続されると共にスイッチ7の他方の切替端子7cに接続されたものとなっている。
ここで、スイッチ手段としてのスイッチ7は、切替接点7aが一方の切替端子7b又は他方の切替端子7cのいずれか一方に選択的に切り替え、接続されるよう構成されてなるもので、切替接点7aには、定電流源6が接続されたものとなっている。
【0008】
また、pnp型第1のトランジスタ1のベースは、入力端子21に接続されると共に、pnp型第3のトランジスタ3のベースに接続されたものとなっている。ここで、pnp型第1のトランジスタ1のベースは、一方の差動入力段101の正入力端子となり、pnp型第3のトランジスタ3の各々のベースは、他方の差動入力段102の正入力端子となる。
さらに、pnp型第1のトランジスタ1のコレクタは、pnp型第3のトランジスタ3のコレクタと共に終段増幅部103としての終段用オペアンプ5の一方の入力端子に接続される一方、pnp型第2のトランジスタ2のコレクタは、pnp型第4のトランジスタ4のコレクタと共に終段用オペアンプ5の他方の入力端子に接続されたものとなっている。
終段用オペアンプ5は、それ自体は公知・周知の構成を有してなるものであり、その出力端子と最終回路出力端子22との間には、次述するように時定数回路104が接続されている。
【0009】
すなわち、時定数回路104は、直列接続された第1及び第2の抵抗器11,12と、コンデンサ13を有して構成されたものとなっている。直列接続された第1及び第2の抵抗器11,12の一方の端部、すなわち、第1の接続点31aは、先のpnp型第2のトランジスタ2のベース(負入力端子)と共に終段用オペアンプ5の出力端子に接続される一方、直列接続された第1及び第2の抵抗器11,12の他方の端部は、最終回路出力端子22に接続され、この最終回路出力端子22とグランドとの間に、コンデンサ13が接続されたものとなっている。
また、第1の抵抗器11と第2の抵抗器12の相互の接続点、すなわち、第2の接続点31bには、先のpnp型第4のトランジスタ4のベース(負入力端子)が接続されたものとなっている。
【0010】
次に、かかる構成における動作について説明する。
まず、前提条件として、終段用オペアンプ5には、図示されない電源により電源電圧が供給されることとする。
最初に、スイッチ7の切替接点7aが一方の切替端子7b側に切り替えられている場合について説明すれば、この場合、2つの差動入力段101,102の内、一方の差動入力段101が動作状態となり、入力端子21に印加された入力信号は、一方の差動入力段101による差動増幅が施されて、終段用オペアンプ5に入力されることとなる。この場合、一方の差動入力段101を構成するpnp型第2のトランジスタ2のベースが終段用オペアンプ5の出力端に接続されているため、この接続点31aは、イマジナリーショートされることとなる。
そして、終段用オペアンプ5により増幅出力された信号は、第1及び第2の抵抗器11,12の抵抗値及びコンデンサ13の容量値で定まる時定数に応じたフィルタ作用が施されて最終回路出力端子22から出力されることとなる。
【0011】
次に、スイッチ7の切替接点7aが他方の切替端子7c側に切り替えられた場合は、2つの差動入力段101,102の内、他方の差動入力段102が動作状態となり、入力端子21に印加された入力信号は、他方の差動入力段102による差動増幅が施されて、終段用オペアンプ5に入力されることとなる。この場合、他方の差動入力段102を構成するpnp型第4のトランジスタ4のベースが第1及び第2の抵抗器11,12の相互の接続点に接続されているため、この接続点31bは、イマジナリーショートされることとなる。
したがって、この場合、終段用オペアンプ5により増幅出力された信号は、第2の抵抗器12の抵抗値及びコンデンサ13の容量値で定まる時定数に応じたフィルタ作用が施されて最終回路出力端子22から出力されることとなる。
【0012】
なお、上記構成においては、終段用オペアンプ5の出力端子と最終回路出力端子22との間に接続される抵抗器を、第1の抵抗器11と第2の抵抗器12とに分けた、すなわち、それぞれ別体のものとしたが、一つの抵抗器として、所望する抵抗値となる箇所に外部との接続のためのタップ(接続点)を設けたような構成のものを用いるようにしても勿論よいものである。
また、上記構成においては、トランジスタとしてpnp型トランジスタを用いたが、勿論これに限定される必要はなく、例えば、npn型トランジスタで構成してもよく、さらには、バイポーラトランジスタだけではなく、電界効果トランジスタを用いて構成してもよいものである。
【0013】
【発明の効果】
以上、述べたように、本発明によれば、複数の時定数を切り替える回路における時定数設定用のコンデンサの数を極力減らすことができるような構成としたので、時定数の切り替えにおいてコンデンサを共有することが可能となり、そのため、従来に比してより素子数が少なく、集積回路化におけるパッケージコストや実装面積、また、実装コストを削減することができるという効果を奏するものである。
【図面の簡単な説明】
【図1】本発明の実施の形態における時定数切り替え回路の回路構成例を示す回路図である。
【図2】従来回路の一回路構成例を示す回路図である。
【符号の説明】
6…定電流源
7…スイッチ
11…第1の抵抗器
12…第2の抵抗器
13…コンデンサ
21…入力端子
22…最終回路出力端子
101…一方の差動入力段
102…他方の差動入力段
103…終段増幅部
104…時定数回路
Claims (1)
- 2つのトランジスタにより差動増幅回路が構成されてなる差動入力段が複数設けられると共に、これら複数の差動入力段の各々の正入力端子が相互に接続されて共通の入力端子とされ、
前記複数の差動入力段の内、一の差動入力段の動作時の電流供給が可能に構成されてなる電流源が、前記複数の差動入力段の内、所望するいずれか一つの差動入力段に対して選択的に電流供給可能となるようにスイッチ手段と共に設けられ、
前記複数の差動入力段に対して共用の終段増幅部が設けられ、
前記終段増幅部と最終回路出力端子との間に抵抗器が、前記出力端子とグランドとの間にコンデンサが、それぞれ設けられ、
前記抵抗器は前記複数の差動入力段の数に応じた外部との接続点が設けられ、当該複数の接続点には前記複数の差動入力段の負入力端子がそれぞれ接続されてなることを特徴とする時定数切り替え回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002088368A JP3936881B2 (ja) | 2002-03-27 | 2002-03-27 | 時定数切り替え回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002088368A JP3936881B2 (ja) | 2002-03-27 | 2002-03-27 | 時定数切り替え回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003283270A JP2003283270A (ja) | 2003-10-03 |
JP3936881B2 true JP3936881B2 (ja) | 2007-06-27 |
Family
ID=29234252
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002088368A Expired - Lifetime JP3936881B2 (ja) | 2002-03-27 | 2002-03-27 | 時定数切り替え回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3936881B2 (ja) |
-
2002
- 2002-03-27 JP JP2002088368A patent/JP3936881B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003283270A (ja) | 2003-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100198237B1 (ko) | 차동증폭기를 갖는 이득 제어 증폭회로 | |
JP2007053794A (ja) | 制御可能なフィルタ装置 | |
US6177837B1 (en) | Active low-pass filter | |
JP3944541B2 (ja) | 増幅回路装置 | |
JPS5832801B2 (ja) | 電力増幅器 | |
JP3936881B2 (ja) | 時定数切り替え回路 | |
JP2774120B2 (ja) | 増幅回路配置 | |
JP3951726B2 (ja) | ゲインコントロール回路及び電子ボリューム回路 | |
JPH10126215A (ja) | 可変減衰装置 | |
US7518454B2 (en) | Operational amplifier selecting one of inputs, and an amplifying apparatus using the OP amplifier the verification method | |
JP3846055B2 (ja) | カレントミラー回路 | |
JPH10224156A (ja) | 電流電圧変換回路 | |
GB2349758A (en) | On-chip filtered voltage reference for an amplifier | |
JPH0219648B2 (ja) | ||
JPH0148690B2 (ja) | ||
JP3339546B2 (ja) | オーディオ信号増幅回路 | |
JP2600648B2 (ja) | 差動増幅回路 | |
JP2589577Y2 (ja) | スイッチ回路 | |
JPH10341119A (ja) | 差動増幅回路 | |
JPS59147514A (ja) | 利得可変増幅回路 | |
JP3031291B2 (ja) | 能動バイパス回路 | |
JP4774707B2 (ja) | 増幅回路及び入力回路 | |
US20040070456A1 (en) | Method of forming an audio amplifier voltage reference and structure therefor | |
JP2000031764A (ja) | 増幅回路 | |
JPH09246888A (ja) | 利得制御増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050131 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070306 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070326 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3936881 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150330 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |