JP3944541B2

JP3944541B2 - 増幅回路装置

Info

Publication number: JP3944541B2
Application number: JP01208498A
Authority: JP
Inventors: イゴールスーチノフビアチェスラフ
Original assignee: インテルコーポレイション
Priority date: 1997-01-11
Filing date: 1998-01-06
Publication date: 2007-07-11
Anticipated expiration: 2018-01-06
Also published as: GB2321150B; DE69725277T2; EP0853379B1; US5945880A; GB2321150A; DE69725277D1; EP0853379A1; JPH10209773A; GB9700487D0

Description

【０００１】
【発明の属する技術分野】
本発明は、増幅回路装置に関し、特にシングルエンド入力信号を差分出力信号に変換する増幅回路装置に関する。
【０００２】
【従来の技術】
従来、信号処理回路、特に無線受信器等のための信号処理回路においては、差分入力信号が必要とされる。多くの電子工学的利用において、シングルエンド信号から差分信号への変換が必要とされるのは一般的なことであり、この変換により、信号はどのような信号処理回路においても適切に処理される。このような変換は、一般的に図４に示されるような増幅回路において実行される。
【０００３】
図４は、１組のエミッタ結合トランジスタからなるシングルエンド入力／差分出力増幅回路を示している。電源１１５は、ｎｐｎトランジスタ１０７及び１０８のエミッタ電極からトランジスタ１１０及び１１１それぞれを介して電流を引き入れる。
【０００４】
周知のように、トランジスタ１０７のベース電極への信号入力の増加は、トランジスタ１０７のコレクタ電極から流れる電流の増加、及びトランジスタ１０８のコレクタ電極から流れる電流の減少の原因となる。一方、トランジスタ１０７のベース電極への信号入力が減少するときは、反対の結果が生じる。トランジスタ１０７及びトランジスタ１０８からのコレクタ電流は、出力端子１０１及び１０２において、差分出力信号を形成する。出力信号は、電源１１５が定電流源として適用されている場合は均衡化される。
【０００５】
【発明が解決しようとする課題】
図４に示されている増幅回路においては、適度な線形性及び均衡化された出力とが提供されるが、該回路の雑音特性は劣悪であるという欠点がある。この雑音特性は、レジスタ１１０及び１１１による熱雑音によるところが大きく、レジスタ１１０及び１１１は、電流路に直接雑音を生じさせる。電源１１５もまた雑音を発生させる原因となっている。これは、電源１１５とレジスタ１１０及び１１１との接点においてかなり大きな電圧の振れが生じるからである。また、トランジスタ１０７及び１０８のベース抵抗が直列配置されているためにかなり大きな雑音が出力端子１０１及び１０２において生じる。
【０００６】
通常、シングルエンド信号から差分信号への変換増幅段階は、信号処理のための素入力信号を用意するために使われるため、この増幅回路における雑音値の減少は、他での雑音値の減少よりもさらに大きな効果をもたらす。
【０００７】
本発明は、上記事情に鑑みなされたもので、より優れた雑音特性を有するシングルエンド入力／差分出力増幅回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明は、第１のトランジスタと第２のトランジスタとを有する増幅回路装置において、前記第１のトランジスタ及び前記第２のトランジスタはそれぞれの制御電極が互いに接続し、また電源に接続され、入力電圧信号としての前記第１のトランジスタの第２主電極における駆動電流信号は、前記第１のトランジスタ及び前記第２のトランジスタにおけるそれぞれの第１主電極から実質的相補形電流信号を出力させることを特徴とする。
【０００９】
【発明の実施の形態】
次に、本発明に係る増幅回路の実施の形態について、図面を参照して詳細に説明する。
【００１０】
図１は、本発明に係る、第１の実施の形態としてのシングルエンド入力／差分出力増幅回路を示している。図１において、増幅回路は、ｎｐｎ二極性トランジスタ２０１、２０２及び２０３を有し、トランジスタ２０１及び２０２はカスコード構成で接続され、トランジスタ２０２はまたトランジスタ２０３とベース結合されている。負帰還インンダクタ２１０は、トランジスタ２０１のエミッタ電極と接地電位との間に接続されている。無線周波数におけるトランジスタ２０１の共通電流利得βの複雑な特性により、インンダクタ２１０は、トランジスタ２０１のベースエミッタ回路において直列負帰還を実行する。
【００１１】
入力端子２２０は、トランジスタ２０１のベース電極に接続されており、入力信号として電圧信号が入力される。トランジスタ２０１は、変換コンダクタンス増幅器として機能しており、入力電圧をトランジスタ２０２のエミッタ電極に供給される出力電流に変換する。
【００１２】
トランジスタ２０２及び２０３は、相補形コレクタ電流を有しており、トランジスタ２０１におけるコレクタ電流の変化は、電源２１１からトランジスタ２０２と２０３のベース電極間、及びコレクタ電極間に供給される電流において変化を生じさせる。トランジスタ２０２及び２０３は、トランジスタ２０１の電源によって駆動しているため、ごく僅かなレベルではあるが雑音を発生する。しかし図１に示される増幅回路の実践によると、このような増幅回路の雑音値は、カスコード回路を単独に適用した場合とほぼ同じであることが明らかにされている。また該増幅回路は、十分に均衡な出力を有していることが明らかにされている。
【００１３】
カスコード回路はそれ自体が優良な雑音特性を持っていることで知られている。図１によると、このような優良な雑音特性が発生するのは、トランジスタ２０２がトランジスタ２０１のコレクタが振れるのを防ぎ、ほぼ完全にミラー効果を回避するからだということが明らかである。
【００１４】
インダクタ２１０は非雑音素子であり、特定の周波数領域において周波数に無関係の負帰還を実行する。この周波数領域は、インダクタ２１０の値及び所望の周波数におけるトランジスタ２０１のベースエミッタ抵抗に左右される。またインダクタ２１０の値は増幅回路の利得及び線形性に影響を及ぼす。レジスタをインダクタ２１０の代わりに使用することもできるが、インダクタ２１０を使用する方が増幅回路においてより多くの線形特性及び優良な雑音特性を得ることができる。
【００１５】
インダクタ２１０は、全体もしくは一部分において、ＩＣ実装の寄生インダクタンス、及び／もしくはボンディングワイヤー、及び／もしくは、接続ピンによって構成することができる。
【００１６】
低雑音適用において使用されるトランジスタは通常、広域のエミッタ領域を以て作られる。このようなトランジスタは、エミッタ領域の小さいトランジスタに比べて、ベースエミッタ抵抗は低く、従って雑音の発生も少ない。
【００１７】
トランジスタ２０１、２０２及び２０３は、広域エミッタ領域を有するトランジスタであることが望ましく、また、トランジスタ２０１のエミッタ領域がトランジスタ２０２及び２０３のそれよりも大きいことがより望ましい。トランジスタ２０１のサイズは、特に増幅回路の特性を決定する要素として重要である。エミッタ領域の大きいトランジスタは、入力インピーダンスが低くなるため優良な雑音特性を得ることができる。しかし、エミッタ領域の大きいトランジスタは寄生容量も高く、従って、リーク及び低電流密度による利得βの低減が生じる。
【００１８】
トランジスタ２０１に送られる電流のレベルはまたトランジスタ２０１の動作に影響を及ぼし、従って、増幅回路の特性にも影響を及ぼす。トランジスタ２０１を低バイアス電流で作動させることによって優良な雑音特性を得ることは可能だが、同時に高バイアス電流を適用した場合に比べて、利得βは低くなってしまう。従って、トランジスタ２０１及びトランジスタ２０１の作動電流は、雑音特性を優先するか利得を優先するかによって、雑音特性と利得との間の交換条件となってしまう。動力効率要素もまた増幅回路構成に組み込まれている作動電流に影響を及ぼす可能性がある。
【００１９】
高周波数では、トランジスタ２０２及び２０３の動作は寄生容量によって変化してしまう。この寄生容量は、トランジスタ２０２と２０３のベースエミッタ及びベースコレクタ両接合部の間に存在する。トランジスタ２０２のエミッタ電極及びベース電極間ではリークが起こり、トランジスタ２０２と２０３の間で不均衡が生じる。
【００２０】
このような不備は、トランジスタ２０２のエミッタ領域をトランジスタ２０３のエミッタ領域よりも大きくすることによって解消することができる。広域のエミッタ領域を有するトランジスタ２０２は、低い電流密度を有することになり、よって、利得βも低くなる。これにより、トランジスタ２０２のベースには更に余分の電流が送り込まれ、寄生容量における電流損が補われることになる。
【００２１】
利得βが周波数に左右されるため、トランジスタ２０２及び２０３に使用されるエミッタ領域は、増幅回路が動作する周波数に左右され、またトランジスタ２０２及び２０３を駆動するバイアス電流に左右される。
【００２２】
図２は、本発明に係る第２の実施の形態としてのより改良された増幅回路を示している。図１と同様の部分には同様の符号が与えられる。
【００２３】
図２に示される増幅回路は、図１に示される増幅回路にレジスタ３３０及び端子３４０における基準電位を適用したものである。レジスタ３３０は、トランジスタ２０２及び２０３に対して少量でも常にほぼ一定の電流を送ることができるように、高い値であることが望ましい。トランジスタ２０１における独立バイアスは、基準電位端子３４１とレジスタ３３１によって得られ、またトランジスタ３０４における独立バイアスは、基準電位端子３４２とレジスタ３３２によって得られる。トランジスタ２０１及び３０４における独立バイアスは、出力端子２２１及び２２２での信号の均衡化における制御を可能とする。図２によると、キャパシタ３１１は、トランジスタ３０４をまたいで接続され、キャパシタ３１１の存在は、トランジスタ２０３のエミッタ端子にａｃ接地を提供する。しかしキャパシタ３１０は、ｄｃ入力信号の影響を受けているトランジスタ２０１におけるバイアスを防止するための障壁キャパシタである。
【００２４】
図３は、本発明に係る第３の実施の形態としての増幅回路を示している。図２と同様の部分には同様の符号が与えられている。
【００２５】
図３によると、トランジスタ２０２をまたいで接続されるキャパシタ４４０によって、さらに追加の増幅段階が提供されている。出力端子４２１及び４２２は、レジスタ４３３及び４３４の効により、電力出力よりも電圧出力を示している。出力端子４２１におけるａｃ電圧は、トランジスタ２０２及び２０３の共通ベースに帰還される。キャパシタ４４０によって誘導される利得は、非反転出力端子４２２において現れる。これは、トランジスタ２０３の開いているｐｎ接合部が、キャパシタ４４０によって発生するａｃ電流に対して低いインピーダンスを与え、その一方で、トランジスタ２０１、インダクタ２１０、キャパシタ３１０及び入力端子２２０によって構成される増幅回路入力段階によって形成される電源が、高いインピーダンスを与えるからである。
【００２６】
従って、出力端子４２２における信号は、端子４２１における信号よりも大きくなり、増幅回路は、出力端子４２１及び４２２において不均衡な出力を与えることになる。しかし、これは、出力端子が次の段階における差分入力に対して信号を与えることを考慮すれば、大して重要なことではない。
【００２７】
さらに雑音値を改善するには、レジスタ４３３及び４３４を負帰還インダクタと入れ換えてもよい。
【００２８】
また図３によると、トランジスタ２０１及び３０４のバイアスは、端子４５１に適用される独立のレジスタ４３１、４３２及び端子４５１における１つの基準電位の適用によって実行される。
【００２９】
本実施の形態は、ｎｐｎ二極性レジスタについてのみ説明がなされているが、本発明はこれに限定されるものではなく、同様に、ｐｎｐ二極性トランジスタまたは、電界効果トランジスタでも実現が可能である。上述のコレクタ電極及びエミッタ電極は、ｐｎｐ二極性トランジスタもしくは電界効果トランジスタの第１及び第２の主電極としてのエミッタ電極及びコレクタ電極と、またはソース電極及びドレイン電極と、またはドレイン電極及びソース電極と交換が可能である。
【００３０】
【発明の効果】
上記の説明のように、本発明に係る増幅回路において、トランジスタ２０１及び２０２はカスコード構成で接続され、該カスコード構成により優良な雑音特性を得ることができる。このような優良な雑音特性が発生するのは、トランジスタ２０２がトランジスタ２０１のコレクタが振れるのを防ぎ、ミラー効果をほとんど回避するからである。また、変換コンダクタンス増幅器として機能するトランジスタ２０１は、多少の雑音を生成するが、これはインダクタ２１０の適用によって軽減される。従って、雑音の少ない増幅回路を得ることができる。
【図面の簡単な説明】
【図１】本発明に係る増幅回路の基本概念を具体化する第１の実施の形態としての増幅回路を示す図である。
【図２】本発明に係る第２の実施の形態としての増幅回路を示す図である。
【図３】本発明に係る第３の実施の形態としての増幅回路を示す図である。
【図４】従来の増幅回路を示す図である。
【符号の説明】
１０１、１０２、２２１、２２２、４２１、４２２出力端子
１０７、１０８、２０１、２０２、２０３、３０４トランジスタ
１１５、２１１電源
１１０、１１１、３３０、３３１、３３２、
４３０、４３１、４３２、４３３、４３４レジスタ
２１０インダクタ
２２０入力端子
３１０、３１１、４４０キャパシタ
３４０、３４１、３４２、４５０、４５１基準電位端子

Claims

一つの電流源と、第１トランジスタと、第２トランジスタとを有し、
前記第１トランジスタと第２トランジスタがそれぞれのベース電極を互いに接続して且つ前記電流源に接続してあり、
ベース電極に入力信号を印加する第３トランジスタであって、この第３トランジスタのコレクタ電極を前記第１トランジスタのエミッタ電極へ接続してあり、更に、この第３トランジスタのエミッタ電極と接地電位との間に接続するインダクタを備え、
前記入力信号の電圧信号が前記第３トランジスタを介して前記第１トランジスタのエミッタ電極に電流信号を与えることで、前記第１トランジスタと第２トランジスタのそれぞれのコレクタ電極から相補形電流信号を出力として生成することを特徴とする増幅回路装置。
前記第３トランジスタのベース電極は、第１の基準電位及びレジスタによってバイアスされ、前記ベース電極は第１のキャパシタを介して入力電圧信号を受信する請求項１に記載の増幅回路装置。
前記インンダクタは、その一部分が少なくともボンディングワイヤー、接続ピン、及びＩＣ実装のいずれか１要素によって構成される請求項１あるいは２に記載の増幅回路装置。
前記第２トランジスタは、第４トランジスタによって電流バイアスされている請求項１から３のいずれか一つに記載の増幅回路装置。
第４トランジスタは、ベース電極が基準電位と接続され、そのエミッタ電極が接地電位と接続され、そのコレクタ電極が前記第２トランジスタのエミッタ電極に接続され、該構成により前記第２トランジスタを駆動する請求項４記載の増幅回路装置。
前記第２トランジスタのエミッタ電極は、第２のキャパシタによってａｃ接地されている請求項５記載の増幅回路装置。
前記第１トランジスタ及び前記第２トランジスタにおけるそれぞれのコレクタ電極は、
それぞれのレジスタを介して電源と接続され、前記第１トランジスタは、そのベース電極とそのコレクタ電極との間に帰還キャパシタを接続し、前記第２トランジスタのコレクタ電極からの信号出力の利得を増加させる請求項１から６のいずれか一つに記載の増幅回路装置。
前記第１、第２、第３トランジスタが、各々広域エミッタ領域を有する請求項１から７のいずれか一つに記載の増幅回路装置。
前記第１トランジスタの前記エミッタ領域が、前記第２及び第３トランジスタのエミッタ領域より大きい請求項１から７のいずれか一つに記載の増幅回路装置。