JP3846055B2 - カレントミラー回路 - Google Patents
カレントミラー回路 Download PDFInfo
- Publication number
- JP3846055B2 JP3846055B2 JP24936798A JP24936798A JP3846055B2 JP 3846055 B2 JP3846055 B2 JP 3846055B2 JP 24936798 A JP24936798 A JP 24936798A JP 24936798 A JP24936798 A JP 24936798A JP 3846055 B2 JP3846055 B2 JP 3846055B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistor
- current
- current source
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
【発明の属する技術分野】
本発明は、特に電流源から発生する雑音を除去することを目的とした半導体集積回路におけるカレントミラー回路に関する。
【0002】
【従来の技術】
半導体集積回路(以下ICと呼ぶ)においてはカレントミラー回路を電流源に用いた差動増幅回路がよく用いられている。
【0003】
図4に従来のカレントミラー回路の構成を示す。図4において、1は電源、2は電流源、3は第一のトランジスタ、4は雑音除去用のコンデンサ、5は第二のトランジスタ、6及び7は第三及び第四のトランジスタ、8及び9は負荷抵抗、10及び11は入力端子、12は出力端子である。第一のトランジスタ3及び第二のトランジスタ5で構成される回路がカレントミラー回路であり、電流源2により供給される電流と同じ大きさの電流が第二のトランジスタ5のコレクタに流れる。すなわち等価的に第二のトランジスタ5の代りに電流源2が接続されていると考えることができる。第三のトランジスタ6及び第四のトランジスタ7で差動増幅回路を構成している。コンデンサ4は電流源2から発生する雑音を除去するためのコンデンサである。
【0004】
【発明が解決しようとする課題】
しかしながら上記従来のカレントミラー回路では、電流源2から見た第一のトランジスタ3のコレクタ側のインピーダンスはたかだか数kオームの値しかない。そのため電流源2から発生する雑音を除去するためには第一のトランジスタ3のコレクタ側のインピーダンスである数kオームよりも十分小さなインピーダンスになるようコンデンサ4の値を大きくしなければならない。第三のトランジスタ6及び第四のトランジスタ7により構成される差動増幅回路の動作周波数が無線機の受信回路に用いられる中間周波数450kHzのような比較的低い周波数の場合コンデンサ4の値は1000pFのように大きな値になってしまう。1000pFのような大きな値はICの中に内蔵することは不可能であり、コンデンサ4はICの外に出さざるを得なかった。そのため、(1)コンデンサ4を取り付けるためにICのピンが必要になり、ICパッケージが大きくなる(2)外付けにコンデンサ4が必要であることからコストアップ及び形状が大きくなるという課題があった。
【0005】
【課題を解決するための手段】
本発明は上記課題を解決するために、第三のトランジスタのエミッター及び第四のトランジスタのエミッターを第一の電流源に接続し、前記第三或いは第四のトランジスタのベースを入力とし、前記第三或いは第四のトランジスタのうちの一方のコレクタだけを出力とする差動増幅回路において、第二のトランジスタのコレクタを前記第一の電流源とするカレントミラー回路は、第一のトランジスタのコレクタに第二の電流源を接続し、前記第一のトランジスタのコレクタとベースとの間に第一の抵抗と第二の抵抗を直列に接続し、前記第一の抵抗と前記第二の抵抗の接続点と第二のトランジスタのベースとの間に第三の抵抗を接続するとともに前記第二のトランジスタのベースとグランド間にコンデンサを接続し、前記第一の抵抗と前記第三の抵抗と前記コンデンサで決まる時定数により前記第二の電流源で発生する雑音を除去するとともに、前記第一の抵抗と前記第三の抵抗の抵抗値の割り振りを変えることにより前記差動増幅回路の第一の電流源としての温度特性を調整できるようにしたものである。
【0008】
【発明の実施の形態】
本発明は、第三のトランジスタのエミッター及び第四のトランジスタのエミッターを第一の電流源に接続し、前記第三或いは第四のトランジスタのベースを入力とし、前記第三或いは第四のトランジスタのうちの一方のコレクタだけを出力とする差動増幅回路において、第二のトランジスタのコレクタを前記第一の電流源とするカレントミラー回路は、第一のトランジスタのコレクタに第二の電流源を接続し、前記第一のトランジスタのコレクタとベースとの間に第一の抵抗と第二の抵抗を直列に接続し、前記第一の抵抗と前記第二の抵抗の接続点と第二のトランジスタのベースとの間に第三の抵抗を接続するとともに第二のトランジスタのベースとグランド間にコンデンサを接続し、前記第一の抵抗と前記第三の抵抗と前記コンデンサで決まる時定数により前記第二の電流源で発生する雑音を除去するとともに前記第一の抵抗と前記第三の抵抗の抵抗値の割り振りを変えることにより前記差動増幅回路の第一の電流源としての温度特性を調整できる構成としている。そして、差動増幅回路の片方の出力からのみ信号を取り出した場合であっても、雑音の少ない増幅回路を実現できるとともに電流の温度特性の最適設計を行うことができる。
【0010】
【実施例】
以下本発明の実施例を図面を用いて説明する。
【0011】
(実施例1)
図1は本発明の実施例1のカレントミラー回路の回路図である。
【0012】
図1において、1は電源、2は電流源、3は第一のトランジスタ、4は雑音除去用のコンデンサ、5は第二のトランジスタ、6及び7は第三及び第四のトランジスタ、8及び9は負荷抵抗、10及び11は入力端子、12は出力端子である。13はコンデンサ4から見た第一のトランジスタ3側のインピーダンスをあげるための抵抗である。第一のトランジスタ3及び第二のトランジスタ5で構成される回路がカレントミラー回路であり、電流源2により供給される電流と同じ大きさの電流が第二のトランジスタ5のコレクタに流れる。すなわち等価的に第二のトランジスタ5の代りに電流源2が接続されていると考えることができる。第三のトランジスタ6及び第四のトランジスタ7で差動増幅回路を構成している。
【0013】
第一のトランジスタ3のコレクタに流れる電流は第一のトランジスタ3のベース電流のhfe倍である。hfeを100とすると第二のトランジスタ5に流れるベース電流を考慮しても抵抗13には電流源2の電流の1/50しか流れない。よって抵抗13は大きな値にすることができる。電流源2で発生した雑音は抵抗13を介して第一のトランジスタ3のベース電流を変化させようとする。
【0014】
しかしながら抵抗13とコンデンサ4で決まる時定数により雑音は除去され第一のトランジスタ3のベース電流は変化しない。そのため、第一のトランジスタのコレクタに流れる電流は雑音の影響がなく一定である。そして第二のトランジスタ5のコレクタに流れる電流も雑音のない電流となる。第三のトランジスタ6及び第四のトランジスタ7で構成される差動増幅回路の出力12は差動出力として取り出していないため、第二のトランジスタ5に流れる電流に雑音があると出力12に前記雑音が増幅されて出てきてしまう。
【0015】
しかしながら上記説明のごとく、第二のトランジスタ5を流れる電流に雑音は発生していないため出力12には雑音が生じない。電流源2の電流を100μAとすると抵抗13に流れる電流は2μAであり、抵抗13の値を100kオームとしても抵抗13による電圧降下はたかだか0.2Vであり問題ないレベルである。よって抵抗13を100kオームのような大きな値にすることができる。差動増幅回路の動作周波数を450kHzとするとコンデンサ4の値が30pFの場合でコンデンサ4のインピーダンスは約10kオームとなる。よってコンデンサ4の値を30pF程度にすれば電流源2で発生する雑音を1/10に削減できる。そして30pFは十分ICに内蔵できる大きさの値である。
【0016】
(実施例2)
図2は本発明の実施例2のカレントミラー回路の回路図である。
【0017】
図2において図1と同じ機能部品には同じ番号を付与している。図1と異なる点は、抵抗13の代りに抵抗14と抵抗15を用いている点である。本実施例では第一のトランジスタ3のコレクタに流れる電流には電流源2で発生した雑音が乗っている。しかしながら抵抗15とコンデンサ4で決まる時定数により第二のトランジスタ5のベース電流の雑音は除去される。そのため第二のトランジスタ5のコレクタ電流は雑音のない電流となる。
【0018】
また実施例1の場合と同様の条件とすると、抵抗14及び抵抗15にはそれぞれ1μAづつ流れる。そして抵抗14と抵抗15は同じ大きさに選ばれる。実施例1の場合と同様抵抗での電圧降下を0.2Vまで許すとすると抵抗14及び抵抗15はそれぞれ200kオームにすることができる。よってコンデンサ4が15pFで実施例1と同じ雑音除去効果を得ることができる。もちろんICに内蔵可能な値である。
【0019】
(実施例3)
図3は本発明の実施例3のカレントミラー回路の回路図である。
【0020】
図3において図1あるいは図2と同じ機能部品には同じ番号を付与している。図1あるいは図2と異なる点は、抵抗13、抵抗14、抵抗15と3つの抵抗を用いている点である。抵抗14及び抵抗15を大きくするとカレントミラー特性が悪化し、第二のトランジスタ5のコレクタを流れる電流の温度変化が大きくなる。しかしながら抵抗14及び抵抗15に流れる電流は抵抗13に流れる電流の半分であるため、抵抗による電圧降下は抵抗14及び抵抗15の方が小さい。
【0021】
すなわち同じ電圧降下を許容した場合、抵抗14及び抵抗15を大きくした方が雑音除去の効果が大きくなる。本実施例は第二のトランジスタ5のコレクタ電流の温度変化が許容できる範囲で抵抗14及び抵抗15を大きくし、残りの電圧降下分を抵抗13に割り当てることにより雑音除去効果と電流の温度特性の最適設計を行うことができる。
【0022】
また、抵抗13と抵抗15との接続点にコンデンサを追加することによりさらに雑音除去効果を増大させることができる。もちろんコンデンサ4及び抵抗13と抵抗15との接続点に追加するコンデンサは15pF〜30pF程度であり、ICに内蔵可能である。
【0023】
実施例1〜実施例3で示すカレントミラー回路は出力を差動出力として取り出さない差動増幅回路の電流源として使う場合、特に雑音除去という点で有益である。
【0027】
【発明の効果】
以上のように本発明によれば、第二のトランジスタのコレクタに第三のトランジスタのエミッター及び第四のトランジスタのエミッターを接続し、前記第三あるいは第四のトランジスタのベースを入力とし、前記第三あるいは第四のトランジスタのコレクタを出力とした差動増幅回路の電流源としているため、差動増幅回路の片方の出力からのみ信号を取り出した場合であっても、雑音の少ない増幅回路を実現できる。
【図面の簡単な説明】
【図1】本発明の実施例1のカレントミラー回路の電気回路図
【図2】本発明の実施例2のカレントミラー回路の電気回路図
【図3】本発明の実施例3のカレントミラー回路の電気回路図
【図4】従来のカレントミラー回路の電気回路図
【符号の説明】
2 電流源
3 第一のトランジスタ
4 コンデンサ
5 第二のトランジスタ
6 第三のトランジスタ
7 第四のトランジスタ
8、9 負荷抵抗
10、11 差動増幅回路の差動入力端子
12 差動増幅回路の出力端子
13、14、15 抵抗
Claims (1)
- 第三のトランジスタのエミッター及び第四のトランジスタのエミッターを第一の電流源に接続し、前記第三或いは第四のトランジスタのベースを入力とし、前記第三或いは第四のトランジスタのうちの一方のコレクタだけを出力とする差動増幅回路において、第二のトランジスタのコレクタを前記第一の電流源とするカレントミラー回路は、
第一のトランジスタのコレクタに第二の電流源を接続し、前記第一のトランジスタのコレクタとベースとの間に第一の抵抗と第二の抵抗を直列に接続し、前記第一の抵抗と前記第二の抵抗の接続点と第二のトランジスタのベースとの間に第三の抵抗を接続するとともに前記第二のトランジスタのベースとグランド間にコンデンサを接続し、
前記第一の抵抗と前記第三の抵抗と前記コンデンサで決まる時定数により前記第二の電流源で発生する雑音を除去するとともに、前記第一の抵抗と前記第三の抵抗の抵抗値の割り振りを変えることにより前記差動増幅回路の第一の電流源としての温度特性を調整できる構成としたカレントミラー回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24936798A JP3846055B2 (ja) | 1998-09-03 | 1998-09-03 | カレントミラー回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24936798A JP3846055B2 (ja) | 1998-09-03 | 1998-09-03 | カレントミラー回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000077956A JP2000077956A (ja) | 2000-03-14 |
JP3846055B2 true JP3846055B2 (ja) | 2006-11-15 |
Family
ID=17191979
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24936798A Expired - Fee Related JP3846055B2 (ja) | 1998-09-03 | 1998-09-03 | カレントミラー回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3846055B2 (ja) |
-
1998
- 1998-09-03 JP JP24936798A patent/JP3846055B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000077956A (ja) | 2000-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7609498B2 (en) | Inverted circuit overcurrent protection device and hybrid integrated circuit device with the same incorporated | |
KR100413399B1 (ko) | 트랜지스터-증폭기단 | |
EP0129553A4 (en) | COMPARATOR CIRCUIT HAVING REDUCED INPUT POLARIZATION CURRENT. | |
US4410859A (en) | Signal amplifier circuit arrangement with output current limiting function | |
JPH1155085A (ja) | 回 路 | |
JP3846055B2 (ja) | カレントミラー回路 | |
EP0123909B1 (en) | Variable resistance circuit | |
KR20020086607A (ko) | 고주파 트랜지스터의 동작점을 설정하는 회로 배열 및증폭기 회로 | |
US4017749A (en) | Transistor circuit including source voltage ripple removal | |
JPH0620167B2 (ja) | スプリアス信号低減化回路 | |
JPH0252441B2 (ja) | ||
JP3936881B2 (ja) | 時定数切り替え回路 | |
JP2665072B2 (ja) | 増幅回路 | |
JPS632487B2 (ja) | ||
JP3728056B2 (ja) | 容量回路 | |
GB2349758A (en) | On-chip filtered voltage reference for an amplifier | |
JP3821594B2 (ja) | コンデンサマイクロホンの電源供給方式及びその増幅回路並びにそれを用いた電話端末装置 | |
JPH10224156A (ja) | 電流電圧変換回路 | |
JPH0325085B2 (ja) | ||
US6717473B1 (en) | Method of forming an audio amplifier voltage reference and structure therefor | |
KR950007500Y1 (ko) | 입력 주파수 변화에 따른 출력전압 검출회로 | |
JPH0534028Y2 (ja) | ||
JP3031291B2 (ja) | 能動バイパス回路 | |
JP2895300B2 (ja) | 定遅延フィルタ | |
JPH05191204A (ja) | 濾波回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040106 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050629 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060314 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060707 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060801 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060814 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130901 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |