JP2000077956A - カレントミラー回路 - Google Patents
カレントミラー回路Info
- Publication number
- JP2000077956A JP2000077956A JP10249367A JP24936798A JP2000077956A JP 2000077956 A JP2000077956 A JP 2000077956A JP 10249367 A JP10249367 A JP 10249367A JP 24936798 A JP24936798 A JP 24936798A JP 2000077956 A JP2000077956 A JP 2000077956A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- capacitor
- collector
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 電流源の雑音を除去するコンデンサの値を小
さくできるようにしてこれをＩＣに内蔵可能とするこ
と。 【解決手段】 第一のトランジスタ３のコレクタに電流
源を接続し、この第一のトランジスタ３のコレクタとベ
ースを抵抗を介して接続するとともにベースとグランド
間にコンデンサ４を接続し、さらに第一のトランジスタ
３のベースと第二のトランジスタ５のベースを接続して
構成している。
さくできるようにしてこれをＩＣに内蔵可能とするこ
と。 【解決手段】 第一のトランジスタ３のコレクタに電流
源を接続し、この第一のトランジスタ３のコレクタとベ
ースを抵抗を介して接続するとともにベースとグランド
間にコンデンサ４を接続し、さらに第一のトランジスタ
３のベースと第二のトランジスタ５のベースを接続して
構成している。
Description
【０００１】
【発明の属する技術分野】本発明は、特に電流源から発
生する雑音を除去することを目的とした半導体集積回路
におけるカレントミラー回路に関する。
生する雑音を除去することを目的とした半導体集積回路
におけるカレントミラー回路に関する。
【０００２】
【従来の技術】半導体集積回路（以下ＩＣと呼ぶ）にお
いてはカレントミラー回路を電流源に用いた差動増幅回
路がよく用いられている。
いてはカレントミラー回路を電流源に用いた差動増幅回
路がよく用いられている。
【０００３】図４に従来のカレントミラー回路の構成を
示す。図４において、１は電源、２は電流源、３は第一
のトランジスタ、４は雑音除去用のコンデンサ、５は第
二のトランジスタ、６及び７は第三及び第四のトランジ
スタ、８及び９は負荷抵抗、１０及び１１は入力端子、
１２は出力端子である。第一のトランジスタ３及び第二
のトランジスタ５で構成される回路がカレントミラー回
路であり、電流源２により供給される電流と同じ大きさ
の電流が第二のトランジスタ５のコレクタに流れる。す
なわち等価的に第二のトランジスタ５の代りに電流源２
が接続されていると考えることができる。第三のトラン
ジスタ６及び第四のトランジスタ７で差動増幅回路を構
成している。コンデンサ４は電流源２から発生する雑音
を除去するためのコンデンサである。
示す。図４において、１は電源、２は電流源、３は第一
のトランジスタ、４は雑音除去用のコンデンサ、５は第
二のトランジスタ、６及び７は第三及び第四のトランジ
スタ、８及び９は負荷抵抗、１０及び１１は入力端子、
１２は出力端子である。第一のトランジスタ３及び第二
のトランジスタ５で構成される回路がカレントミラー回
路であり、電流源２により供給される電流と同じ大きさ
の電流が第二のトランジスタ５のコレクタに流れる。す
なわち等価的に第二のトランジスタ５の代りに電流源２
が接続されていると考えることができる。第三のトラン
ジスタ６及び第四のトランジスタ７で差動増幅回路を構
成している。コンデンサ４は電流源２から発生する雑音
を除去するためのコンデンサである。
【０００４】
【発明が解決しようとする課題】しかしながら上記従来
のカレントミラー回路では、電流源２から見た第一のト
ランジスタ３のコレクタ側のインピーダンスはたかだか
数kオームの値しかない。そのため電流源２から発生す
る雑音を除去するためには第一のトランジスタ３のコレ
クタ側のインピーダンスである数kオームよりも十分小
さなインピーダンスになるようコンデンサ４の値を大き
くしなければならない。第三のトランジスタ６及び第四
のトランジスタ７により構成される差動増幅回路の動作
周波数が無線機の受信回路に用いられる中間周波数４５
０kHzのような比較的低い周波数の場合コンデンサ４の
値は１０００pFのように大きな値になってしまう。１０
００pFのような大きな値はＩＣの中に内蔵することは不
可能であり、コンデンサ４はＩＣの外に出さざるを得な
かった。そのため、(1)コンデンサ４を取り付けるため
にＩＣのピンが必要になり、ＩＣパッケージが大きくな
る(2)外付けにコンデンサ４が必要であることからコス
トアップ及び形状が大きくなるという課題があった。
のカレントミラー回路では、電流源２から見た第一のト
ランジスタ３のコレクタ側のインピーダンスはたかだか
数kオームの値しかない。そのため電流源２から発生す
る雑音を除去するためには第一のトランジスタ３のコレ
クタ側のインピーダンスである数kオームよりも十分小
さなインピーダンスになるようコンデンサ４の値を大き
くしなければならない。第三のトランジスタ６及び第四
のトランジスタ７により構成される差動増幅回路の動作
周波数が無線機の受信回路に用いられる中間周波数４５
０kHzのような比較的低い周波数の場合コンデンサ４の
値は１０００pFのように大きな値になってしまう。１０
００pFのような大きな値はＩＣの中に内蔵することは不
可能であり、コンデンサ４はＩＣの外に出さざるを得な
かった。そのため、(1)コンデンサ４を取り付けるため
にＩＣのピンが必要になり、ＩＣパッケージが大きくな
る(2)外付けにコンデンサ４が必要であることからコス
トアップ及び形状が大きくなるという課題があった。
【０００５】
【課題を解決するための手段】本発明は上記課題を解決
するために、第一のトランジスタのコレクタに電流源を
接続し、前記第一のトランジスタのコレクタとベースを
抵抗を介して接続するとともに前記第一のトランジスタ
のベースとグランド間にコンデンサを接続し、前記第一
のトランジスタのベースと第二のトランジスタのベース
を接続することによりカレントミラー回路を構成したも
のである。そしてコンデンサ４から見た第一のトランジ
スタ３側のインピーダンスを大きくさせることにより相
対的にコンデンサ４の値を小さくできるようにしたもの
である。
するために、第一のトランジスタのコレクタに電流源を
接続し、前記第一のトランジスタのコレクタとベースを
抵抗を介して接続するとともに前記第一のトランジスタ
のベースとグランド間にコンデンサを接続し、前記第一
のトランジスタのベースと第二のトランジスタのベース
を接続することによりカレントミラー回路を構成したも
のである。そしてコンデンサ４から見た第一のトランジ
スタ３側のインピーダンスを大きくさせることにより相
対的にコンデンサ４の値を小さくできるようにしたもの
である。
【０００６】
【発明の実施の形態】本発明は、第一のトランジスタの
コレクタに電流源を接続し、前記第一のトランジスタの
コレクタとベースを抵抗を介して接続するとともに前記
第一のトランジスタのベースとグランド間にコンデンサ
を接続し、前記第一のトランジスタのベースと第二のト
ランジスタのベースを接続した構成としている。そし
て、コンデンサ４から見た第一のトランジスタ３側のイ
ンピーダンスを大きくさせることができ、よって相対的
にコンデンサ４の値を小さくできる。
コレクタに電流源を接続し、前記第一のトランジスタの
コレクタとベースを抵抗を介して接続するとともに前記
第一のトランジスタのベースとグランド間にコンデンサ
を接続し、前記第一のトランジスタのベースと第二のト
ランジスタのベースを接続した構成としている。そし
て、コンデンサ４から見た第一のトランジスタ３側のイ
ンピーダンスを大きくさせることができ、よって相対的
にコンデンサ４の値を小さくできる。
【０００７】また、第一のトランジスタのコレクタに電
流源を接続し、前記第一のトランジスタのコレクタとベ
ースを抵抗を介して接続し、前記第一のトランジスタの
コレクタと第二のトランジスタのベースを抵抗を介して
接続するとともに第二のトランジスタのベースとグラン
ド間にコンデンサを接続した構成としている。さらに、
第一のトランジスタのコレクタに電流源を接続し、前記
第一のトランジスタのコレクタとベースとの間に第一の
抵抗と第二の抵抗を直列に接続し、前記第一の抵抗と前
記第二の抵抗の接続点と第二のトランジスタのベースと
の間に第３の抵抗を接続するとともに第二のトランジス
タのベースとグランド間にコンデンサを接続した構成と
している。そして、コンデンサ４から見た第一のトラン
ジスタ３側のインピーダンスを大きくさせることがで
き、よって相対的にコンデンサ４の値を小さくできる。
流源を接続し、前記第一のトランジスタのコレクタとベ
ースを抵抗を介して接続し、前記第一のトランジスタの
コレクタと第二のトランジスタのベースを抵抗を介して
接続するとともに第二のトランジスタのベースとグラン
ド間にコンデンサを接続した構成としている。さらに、
第一のトランジスタのコレクタに電流源を接続し、前記
第一のトランジスタのコレクタとベースとの間に第一の
抵抗と第二の抵抗を直列に接続し、前記第一の抵抗と前
記第二の抵抗の接続点と第二のトランジスタのベースと
の間に第３の抵抗を接続するとともに第二のトランジス
タのベースとグランド間にコンデンサを接続した構成と
している。そして、コンデンサ４から見た第一のトラン
ジスタ３側のインピーダンスを大きくさせることがで
き、よって相対的にコンデンサ４の値を小さくできる。
【０００８】また、第二のトランジスタのコレクタに第
三のトランジスタのエミッター及び第四のトランジスタ
のエミッターを接続し、前記第三あるいは第四のトラン
ジスタのベースを入力とし、前記第三あるいは第四のト
ランジスタのコレクタを出力とした差動増幅回路の電流
源としている。そして、差動増幅回路の片方の出力から
のみ信号を取り出した場合であっても、雑音の少ない増
幅回路を実現できる。
三のトランジスタのエミッター及び第四のトランジスタ
のエミッターを接続し、前記第三あるいは第四のトラン
ジスタのベースを入力とし、前記第三あるいは第四のト
ランジスタのコレクタを出力とした差動増幅回路の電流
源としている。そして、差動増幅回路の片方の出力から
のみ信号を取り出した場合であっても、雑音の少ない増
幅回路を実現できる。
【０００９】また、第二のトランジスタのベースとグラ
ンド間に接続するコンデンサを第一及び第二のトランジ
スタと同一の半導体基板上に構成している。そして、外
付けにコンデンサ４が不要となり、コストダウン及び部
品点数の削減ができる。
ンド間に接続するコンデンサを第一及び第二のトランジ
スタと同一の半導体基板上に構成している。そして、外
付けにコンデンサ４が不要となり、コストダウン及び部
品点数の削減ができる。
【００１０】
【実施例】以下本発明の実施例を図面を用いて説明す
る。
る。
【００１１】（実施例１）図１は本発明の実施例１のカ
レントミラー回路の回路図である。
レントミラー回路の回路図である。
【００１２】図１において、１は電源、２は電流源、３
は第一のトランジスタ、４は雑音除去用のコンデンサ、
５は第二のトランジスタ、６及び７は第三及び第四のト
ランジスタ、８及び９は負荷抵抗、１０及び１１は入力
端子、１２は出力端子である。１３はコンデンサ４から
見た第一のトランジスタ３側のインピーダンスをあげる
ための抵抗である。第一のトランジスタ３及び第二のト
ランジスタ５で構成される回路がカレントミラー回路で
あり、電流源２により供給される電流と同じ大きさの電
流が第二のトランジスタ５のコレクタに流れる。すなわ
ち等価的に第二のトランジスタ５の代りに電流源２が接
続されていると考えることができる。第三のトランジス
タ６及び第四のトランジスタ７で差動増幅回路を構成し
ている。
は第一のトランジスタ、４は雑音除去用のコンデンサ、
５は第二のトランジスタ、６及び７は第三及び第四のト
ランジスタ、８及び９は負荷抵抗、１０及び１１は入力
端子、１２は出力端子である。１３はコンデンサ４から
見た第一のトランジスタ３側のインピーダンスをあげる
ための抵抗である。第一のトランジスタ３及び第二のト
ランジスタ５で構成される回路がカレントミラー回路で
あり、電流源２により供給される電流と同じ大きさの電
流が第二のトランジスタ５のコレクタに流れる。すなわ
ち等価的に第二のトランジスタ５の代りに電流源２が接
続されていると考えることができる。第三のトランジス
タ６及び第四のトランジスタ７で差動増幅回路を構成し
ている。
【００１３】第一のトランジスタ３のコレクタに流れる
電流は第一のトランジスタ３のベース電流のｈfe倍であ
る。ｈfeを１００とすると第二のトランジスタ５に流れ
るベース電流を考慮しても抵抗１３には電流源２の電流
の１／５０しか流れない。よって抵抗１３は大きな値に
することができる。電流源２で発生した雑音は抵抗１３
を介して第一のトランジスタ３のベース電流を変化させ
ようとする。
電流は第一のトランジスタ３のベース電流のｈfe倍であ
る。ｈfeを１００とすると第二のトランジスタ５に流れ
るベース電流を考慮しても抵抗１３には電流源２の電流
の１／５０しか流れない。よって抵抗１３は大きな値に
することができる。電流源２で発生した雑音は抵抗１３
を介して第一のトランジスタ３のベース電流を変化させ
ようとする。
【００１４】しかしながら抵抗１３とコンデンサ４で決
まる時定数により雑音は除去され第一のトランジスタ３
のベース電流は変化しない。そのため、第一のトランジ
スタのコレクタに流れる電流は雑音の影響がなく一定で
ある。そして第二のトランジスタ５のコレクタに流れる
電流も雑音のない電流となる。第三のトランジスタ６及
び第四のトランジスタ７で構成される差動増幅回路の出
力１２は差動出力として取り出していないため、第二の
トランジスタ５に流れる電流に雑音があると出力１２に
前記雑音が増幅されて出てきてしまう。
まる時定数により雑音は除去され第一のトランジスタ３
のベース電流は変化しない。そのため、第一のトランジ
スタのコレクタに流れる電流は雑音の影響がなく一定で
ある。そして第二のトランジスタ５のコレクタに流れる
電流も雑音のない電流となる。第三のトランジスタ６及
び第四のトランジスタ７で構成される差動増幅回路の出
力１２は差動出力として取り出していないため、第二の
トランジスタ５に流れる電流に雑音があると出力１２に
前記雑音が増幅されて出てきてしまう。
【００１５】しかしながら上記説明のごとく、第二のト
ランジスタ５を流れる電流に雑音は発生していないため
出力１２には雑音が生じない。電流源２の電流を１００
μAとすると抵抗１３に流れる電流は２μAであり、抵抗
１３の値を１００kオームとしても抵抗１３による電圧
降下はたかだか０．２Vであり問題ないレベルである。
よって抵抗１３を１００kオームのような大きな値にす
ることができる。差動増幅回路の動作周波数を４５０kH
zとするとコンデンサ４の値が３０pFの場合でコンデン
サ４のインピーダンスは約１０kオームとなる。よって
コンデンサ４の値を３０pF程度にすれば電流源２で発生
する雑音を１／１０に削減できる。そして３０pFは十分
ＩＣに内蔵できる大きさの値である。
ランジスタ５を流れる電流に雑音は発生していないため
出力１２には雑音が生じない。電流源２の電流を１００
μAとすると抵抗１３に流れる電流は２μAであり、抵抗
１３の値を１００kオームとしても抵抗１３による電圧
降下はたかだか０．２Vであり問題ないレベルである。
よって抵抗１３を１００kオームのような大きな値にす
ることができる。差動増幅回路の動作周波数を４５０kH
zとするとコンデンサ４の値が３０pFの場合でコンデン
サ４のインピーダンスは約１０kオームとなる。よって
コンデンサ４の値を３０pF程度にすれば電流源２で発生
する雑音を１／１０に削減できる。そして３０pFは十分
ＩＣに内蔵できる大きさの値である。
【００１６】（実施例２）図２は本発明の実施例２のカ
レントミラー回路の回路図である。
レントミラー回路の回路図である。
【００１７】図２において図１と同じ機能部品には同じ
番号を付与している。図１と異なる点は、抵抗１３の代
りに抵抗１４と抵抗１５を用いている点である。本実施
例では第一のトランジスタ３のコレクタに流れる電流に
は電流源２で発生した雑音が乗っている。しかしながら
抵抗１５とコンデンサ４で決まる時定数により第二のト
ランジスタ５のベース電流の雑音は除去される。そのた
め第二のトランジスタ５のコレクタ電流は雑音のない電
流となる。
番号を付与している。図１と異なる点は、抵抗１３の代
りに抵抗１４と抵抗１５を用いている点である。本実施
例では第一のトランジスタ３のコレクタに流れる電流に
は電流源２で発生した雑音が乗っている。しかしながら
抵抗１５とコンデンサ４で決まる時定数により第二のト
ランジスタ５のベース電流の雑音は除去される。そのた
め第二のトランジスタ５のコレクタ電流は雑音のない電
流となる。
【００１８】また実施例１の場合と同様の条件とする
と、抵抗１４及び抵抗１５にはそれぞれ１μAづつ流れ
る。そして抵抗１４と抵抗１５は同じ大きさに選ばれ
る。実施例１の場合と同様抵抗での電圧降下を０．２V
まで許すとすると抵抗１４及び抵抗１５はそれぞれ２０
０kオームにすることができる。よってコンデンサ４が
１５pFで実施例１と同じ雑音除去効果を得ることができ
る。もちろんＩＣに内蔵可能な値である。
と、抵抗１４及び抵抗１５にはそれぞれ１μAづつ流れ
る。そして抵抗１４と抵抗１５は同じ大きさに選ばれ
る。実施例１の場合と同様抵抗での電圧降下を０．２V
まで許すとすると抵抗１４及び抵抗１５はそれぞれ２０
０kオームにすることができる。よってコンデンサ４が
１５pFで実施例１と同じ雑音除去効果を得ることができ
る。もちろんＩＣに内蔵可能な値である。
【００１９】（実施例３）図３は本発明の実施例３のカ
レントミラー回路の回路図である。
レントミラー回路の回路図である。
【００２０】図３において図１あるいは図２と同じ機能
部品には同じ番号を付与している。図１あるいは図２と
異なる点は、抵抗１３、抵抗１４、抵抗１５と３つの抵
抗を用いている点である。抵抗１４及び抵抗１５を大き
くするとカレントミラー特性が悪化し、第二のトランジ
スタ５のコレクタを流れる電流の温度変化が大きくな
る。しかしながら抵抗１４及び抵抗１５に流れる電流は
抵抗１３に流れる電流の半分であるため、抵抗による電
圧降下は抵抗１４及び抵抗１５の方が小さい。
部品には同じ番号を付与している。図１あるいは図２と
異なる点は、抵抗１３、抵抗１４、抵抗１５と３つの抵
抗を用いている点である。抵抗１４及び抵抗１５を大き
くするとカレントミラー特性が悪化し、第二のトランジ
スタ５のコレクタを流れる電流の温度変化が大きくな
る。しかしながら抵抗１４及び抵抗１５に流れる電流は
抵抗１３に流れる電流の半分であるため、抵抗による電
圧降下は抵抗１４及び抵抗１５の方が小さい。
【００２１】すなわち同じ電圧降下を許容した場合、抵
抗１４及び抵抗１５を大きくした方が雑音除去の効果が
大きくなる。本実施例は第二のトランジスタ５のコレク
タ電流の温度変化が許容できる範囲で抵抗１４及び抵抗
１５を大きくし、残りの電圧降下分を抵抗１３に割り当
てることにより雑音除去効果と電流の温度特性の最適設
計を行うことができる。
抗１４及び抵抗１５を大きくした方が雑音除去の効果が
大きくなる。本実施例は第二のトランジスタ５のコレク
タ電流の温度変化が許容できる範囲で抵抗１４及び抵抗
１５を大きくし、残りの電圧降下分を抵抗１３に割り当
てることにより雑音除去効果と電流の温度特性の最適設
計を行うことができる。
【００２２】また、抵抗１３と抵抗１５との接続点にコ
ンデンサを追加することによりさらに雑音除去効果を増
大させることができる。もちろんコンデンサ４及び抵抗
１３と抵抗１５との接続点に追加するコンデンサは１５
pF〜３０pF程度であり、ＩＣに内蔵可能である。
ンデンサを追加することによりさらに雑音除去効果を増
大させることができる。もちろんコンデンサ４及び抵抗
１３と抵抗１５との接続点に追加するコンデンサは１５
pF〜３０pF程度であり、ＩＣに内蔵可能である。
【００２３】実施例１〜実施例３で示すカランとミラー
回路は出力を差動出力として取り出さない差動増幅回路
の電流源として使う場合、特に雑音除去という点で有益
である。
回路は出力を差動出力として取り出さない差動増幅回路
の電流源として使う場合、特に雑音除去という点で有益
である。
【００２４】
【発明の効果】以上のように本発明によれば、第一のト
ランジスタのコレクタに電流源を接続し、前記第一のト
ランジスタのコレクタとベースを抵抗を介して接続する
とともに前記第一のトランジスタのベースとグランド間
にコンデンサを接続し、前記第一のトランジスタのベー
スと第二のトランジスタのベースを接続した構成として
いるため、コンデンサ４から見た第一のトランジスタ３
側のインピーダンスを大きくさせることができ、よって
相対的にコンデンサ４の値を小さくできるため、コンデ
ンサ４をＩＣに内蔵できることとなる。
ランジスタのコレクタに電流源を接続し、前記第一のト
ランジスタのコレクタとベースを抵抗を介して接続する
とともに前記第一のトランジスタのベースとグランド間
にコンデンサを接続し、前記第一のトランジスタのベー
スと第二のトランジスタのベースを接続した構成として
いるため、コンデンサ４から見た第一のトランジスタ３
側のインピーダンスを大きくさせることができ、よって
相対的にコンデンサ４の値を小さくできるため、コンデ
ンサ４をＩＣに内蔵できることとなる。
【００２５】また、第一のトランジスタのコレクタに電
流源を接続し、前記第一のトランジスタのコレクタとベ
ースを抵抗を介して接続し、前記第一のトランジスタの
コレクタと第二のトランジスタのベースを抵抗を介して
接続するとともに第二のトランジスタのベースとグラン
ド間にコンデンサを接続した構成としているため、コン
デンサ４の値をさらに小さくでき、コンデンサ４をＩＣ
に内蔵した場合、チップ面積を削減できる。
流源を接続し、前記第一のトランジスタのコレクタとベ
ースを抵抗を介して接続し、前記第一のトランジスタの
コレクタと第二のトランジスタのベースを抵抗を介して
接続するとともに第二のトランジスタのベースとグラン
ド間にコンデンサを接続した構成としているため、コン
デンサ４の値をさらに小さくでき、コンデンサ４をＩＣ
に内蔵した場合、チップ面積を削減できる。
【００２６】さらに、第一のトランジスタのコレクタに
電流源を接続し、前記第一のトランジスタのコレクタと
ベースとの間に第一の抵抗と第二の抵抗を直列に接続
し、前記第一の抵抗と前記第二の抵抗の接続点と第二の
トランジスタのベースとの間に第３の抵抗を接続すると
ともに第二のトランジスタのベースとグランド間にコン
デンサを接続した構成としているため、第二のトランジ
スタ５のコレクタ電流の温度変化が許容できる範囲で抵
抗１４及び抵抗１５を大きくし、残りの電圧降下分を抵
抗１３に割り当てることにより雑音除去効果と電流の温
度特性の最適設計を行うことができる。
電流源を接続し、前記第一のトランジスタのコレクタと
ベースとの間に第一の抵抗と第二の抵抗を直列に接続
し、前記第一の抵抗と前記第二の抵抗の接続点と第二の
トランジスタのベースとの間に第３の抵抗を接続すると
ともに第二のトランジスタのベースとグランド間にコン
デンサを接続した構成としているため、第二のトランジ
スタ５のコレクタ電流の温度変化が許容できる範囲で抵
抗１４及び抵抗１５を大きくし、残りの電圧降下分を抵
抗１３に割り当てることにより雑音除去効果と電流の温
度特性の最適設計を行うことができる。
【００２７】また、第二のトランジスタのコレクタに第
三のトランジスタのエミッター及び第四のトランジスタ
のエミッターを接続し、前記第三あるいは第四のトラン
ジスタのベースを入力とし、前記第三あるいは第四のト
ランジスタのコレクタを出力とした差動増幅回路の電流
源としているため、差動増幅回路の片方の出力からのみ
信号を取り出した場合であっても、雑音の少ない増幅回
路を実現できる。
三のトランジスタのエミッター及び第四のトランジスタ
のエミッターを接続し、前記第三あるいは第四のトラン
ジスタのベースを入力とし、前記第三あるいは第四のト
ランジスタのコレクタを出力とした差動増幅回路の電流
源としているため、差動増幅回路の片方の出力からのみ
信号を取り出した場合であっても、雑音の少ない増幅回
路を実現できる。
【００２８】また、第二のトランジスタのベースとグラ
ンド間に接続するコンデンサを第一及び第二のトランジ
スタと同一の半導体基板上に構成しているため、外付け
にコンデンサ４が不要となり、コストダウン及び部品点
数の削減ができる。
ンド間に接続するコンデンサを第一及び第二のトランジ
スタと同一の半導体基板上に構成しているため、外付け
にコンデンサ４が不要となり、コストダウン及び部品点
数の削減ができる。
【図１】本発明の実施例１のカレントミラー回路の電気
回路図
回路図
【図２】本発明の実施例２のカレントミラー回路の電気
回路図
回路図
【図３】本発明の実施例３のカレントミラー回路の電気
回路図
回路図
【図４】従来のカレントミラー回路の電気回路図
２ 電流源 ３ 第一のトランジスタ ４ コンデンサ ５ 第二のトランジスタ ６ 第三のトランジスタ ７ 第四のトランジスタ ８、９ 負荷抵抗 １０、１１ 差動増幅回路の差動入力端子 １２ 差動増幅回路の出力端子 １３、１４、１５ 抵抗
Claims (5)
- 【請求項１】第一のトランジスタのコレクタに電流源を
接続し、前記第一のトランジスタのコレクタとベースを
抵抗を介して接続するとともに前記第一のトランジスタ
のベースとグランド間にコンデンサを接続し、前記第一
のトランジスタのベースと第二のトランジスタのベース
とを接続したカレントミラー回路。 - 【請求項２】第一のトランジスタのコレクタに電流源を
接続し、前記第一のトランジスタのコレクタとベースを
抵抗を介して接続し、前記第一のトランジスタのコレク
タと第二のトランジスタのベースを抵抗を介して接続す
るとともに第二のトランジスタのベースとグランド間に
コンデンサを接続したカレントミラー回路。 - 【請求項３】第一のトランジスタのコレクタに電流源を
接続し、前記第一のトランジスタのコレクタとベースと
の間に第一の抵抗と第二の抵抗を直列に接続し、前記第
一の抵抗と前記第二の抵抗の接続点と第二のトランジス
タのベースとの間に第３の抵抗を接続するとともに第二
のトランジスタのベースとグランド間にコンデンサを接
続したカレントミラー回路。 - 【請求項４】第二のトランジスタのコレクタに第三のト
ランジスタのエミッター及び第四のトランジスタのエミ
ッターを接続し、前記第三あるいは第四のトランジスタ
のベースを入力とし、前記第三あるいは第四のトランジ
スタのコレクタを出力とした差動増幅回路の電流源であ
る請求項１、２または３記載のカレントミラー回路。 - 【請求項５】第二のトランジスタのベースとグランド間
に接続するコンデンサを第一及び第二のトランジスタと
同一の半導体基板上に構成した請求項１〜４のいずれか
１項記載のカレントミラー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24936798A JP3846055B2 (ja) | 1998-09-03 | 1998-09-03 | カレントミラー回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24936798A JP3846055B2 (ja) | 1998-09-03 | 1998-09-03 | カレントミラー回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000077956A true JP2000077956A (ja) | 2000-03-14 |
| JP3846055B2 JP3846055B2 (ja) | 2006-11-15 |
Family
ID=17191979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24936798A Expired - Fee Related JP3846055B2 (ja) | 1998-09-03 | 1998-09-03 | カレントミラー回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3846055B2 (ja) |
-
1998
- 1998-09-03 JP JP24936798A patent/JP3846055B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3846055B2 (ja) | 2006-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100413399B1 (ko) | 트랜지스터-증폭기단 | |
| US7692492B2 (en) | Operational amplifier | |
| EP0129553A4 (en) | COMPARATOR CIRCUIT HAVING REDUCED INPUT POLARIZATION CURRENT. | |
| WO2009019985A1 (en) | Detecting circuit and electronic apparatus using detecting circuit | |
| JP3944541B2 (ja) | 増幅回路装置 | |
| US20080029846A1 (en) | Semiconductor Device | |
| KR20020086607A (ko) | 고주파 트랜지스터의 동작점을 설정하는 회로 배열 및증폭기 회로 | |
| US5721484A (en) | Power supply filter with active element assist | |
| EP0123909B1 (en) | Variable resistance circuit | |
| US4017749A (en) | Transistor circuit including source voltage ripple removal | |
| JP2000077956A (ja) | カレントミラー回路 | |
| US20030107429A1 (en) | Current source circuit | |
| JP3425961B2 (ja) | 制御回路装置 | |
| JP4272335B2 (ja) | 半導体集積回路 | |
| EP1206033A2 (en) | Isolator circuit | |
| JPH10224156A (ja) | 電流電圧変換回路 | |
| JPH0534028Y2 (ja) | ||
| GB2349758A (en) | On-chip filtered voltage reference for an amplifier | |
| JPH0360222B2 (ja) | ||
| JP2815038B2 (ja) | 半導体集積回路のトリミング装置 | |
| JP3936881B2 (ja) | 時定数切り替え回路 | |
| JP3676595B2 (ja) | 電流検出回路 | |
| JP2972245B2 (ja) | 電圧検出機能付基準電圧出力回路 | |
| US6717473B1 (en) | Method of forming an audio amplifier voltage reference and structure therefor | |
| JP3178520B2 (ja) | 増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040106 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050629 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060314 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060707 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060801 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060814 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130901 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |