JP2972245B2 - 電圧検出機能付基準電圧出力回路 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、電圧検出機能付基準電圧出力回路、さらに
は電源電圧の異常低下を検出する機能を備えた基準電圧
出力回路に適用して有効な技術に関するもので、たとえ
ば電池で駆動されるFDD（フロッピィ・デイスク・ドラ
イブ）のリード／ライトアンプに利用して有効な技術に
関するものである。

［従来の技術］ 一般に、FDD用リード／ライトアンプなどのアナログ
系電子回路では、電源電圧に加えて、所定の基準電圧を
動作上必要とするものが多い。

また、この種の電子回路では、電源電圧が異常低下し
たときに、なんらかの対策を講じなければならないもの
が多い。

このため、たとえば電池で駆動されるFDDのリード／
ライトアンプをIC（半導体集積回路装置）に組み込む場
合には、第３図に示すように、リード／ライトアンプ部
１とともに、バンドキャップ回路などによる基準電圧発
生回路２と、この基準電圧発生回路２から発せられる基
準電圧Vriを所定倍率に拡大して出力する基準電圧出力
回路３が一緒に組み込まれる。さらに、電源電圧Vccが
異常低下したときにシステムリセットなどの対策処理を
行なわせるために、電源電圧Vccの異常低下を検出する
電圧検出回路４も一緒に組み込まれる。

電源検出回路４は、基準電圧発生回路２から発せられ
る基準電圧Vriを使って、電源電圧Vccが所定以下に低下
したか否かを検出する。この検出出力Vdoは、リード／
ライトアンプ部１にシステムリセット信号Ｒとして与え
られる（以上、たとえば、CQ出版社発行「実用電子回路
ハンドブック５」96〜98頁参照）。

［発明が解決しようとする課題］ しかしながら、上述した技術には、次のような問題の
あることが本発明者らによってあきらかとされた。

すなわち、たとえばFDD用リード／ライトアンプなど
の電子回路を構成するに際しては、上述した基準電圧出
力回路３および電圧検出回路４も一緒に構成しなければ
ならないために、全体として必要な回路素子の数が非常
に多くなり、これとともに全体の消費電力も多くなって
しまう、という問題が生じていた。

本発明の目的は、共に必要頻度の高い基準電圧出力回
路と電圧検出回路のそれぞれの機能を少ない素子数およ
び低消費電力で実現させられるようにする、という技術
を提供することにある。

本発明の前記ならびにそのほかの目的と特徴は、本明
細書の記述および添付図面からあきらかになるであろ
う。

［課題を解決するための手段］ 本願において開示される発明のうち、代表的なものの
概要を簡単に説明すれば、下記のとおりである。

すなわち、基準電圧出力回路を構成する差動増幅回路
の差動部に、被検出電圧が入力される増幅素子を差動形
態で接続させることにより、上記差動部に上記被検出電
圧の比較検出動作を行なわせる、というものである。

［作用］ 上記した手段によれば、基準電圧出力回路と電圧検出
回路のそれぞれの構成が部分的に共有される。

これにより、共に必要頻度の高い基準電圧出力回路と
電圧検出回路のそれぞれの機能を少ない素子数および低
消費電力で実現させる、という目的が達成される。

［実施例］ 以下、本発明の公的な実施例を図面を参照しながら説
明する。

なお、図において、同一符号は同一あるいは相当部分
を示すものとする。

第１図は本発明による電圧検出機能付基準電圧出力回
路の一実施例を示したものである。

同図に示した回路34は、基準電圧出力部30と電圧検出
部40とからなる。

基準電圧出力部30は一種の差動増幅回路であって、一
定電流I1,I2を流す定電流回路31,32と、互いにエミッタ
同士で結合されることにより差動部33を形成する一対の
pnpバイポーラトランジスタQ1,Q2と、カレントミラー34
を形成するnpnバイポーラトランジスタQ3,Q4と、電圧出
力部35を形成するバイポーラトランジスタQ5,Q6と、発
振防止用の移相コンデンサC1と、出力36側に現れる電圧
（Vro）を分圧する抵抗R1,R2とによって構成されてい
る。

この基準電圧出力部30では、差動部33の一方のバイポ
ーラトランジスタQ1のベースに外部からの基準電圧Vri
を入力させるとともに、その他方のバイポーラトランジ
スタQ2のベースに上記抵抗R1,R2で分圧された電圧｛（V
ro×R2）／（R1＋R2）｝を帰還させることにより、上記
出力36側から、上記入力基準電圧Vriに対して所定倍率
（R1＋R2）/R2の電圧をもつ出力基準電圧Vro＝｛Vri×
（R1＋R2）/R2｝を得ることができる。

電圧検出部40には、上記差動部33のpnpバイポーラト
ランジスタQ1,Q2に差動形態で接続するpnpバイポーラト
ランジスタQ7と、このバイポーラトランジスタQ7のコレ
クタ負荷をなす抵抗R3と、被検出電圧としての電源電圧
Vccを分圧して上記バイポーラトランジスタQ7のベース
に入力させる抵抗R4,R5と、上記バイポーラトランジス
タQ7のオン／オフ状態をハイとロウの２値論理で出力す
るバイポーラトランジスタQ8および負荷抵抗R6とが設け
られている。

ここで、基準電圧出力部30の差動部33では、入力基準
電圧Vriが入力されるバイポーラトランジスタQ1と、上
記出力36側から所定の比率に分圧されて帰還される電圧
が入力されるバイポーラトランジスタQ7と、被検出電圧
である電源電圧Vccが分圧されて入力されるバイポーラ
トランジスタQ7とが互いにエミッタ同士で結合されてい
る。

これにより、基準電圧出力部30の差動部33では、抵抗
R4,R5で分圧された電源電圧｛（Vcc×R5）／（R4＋R
5）｝を上記入力基準電圧Vriと比較させる電圧検出動作
も行なわれるようになっている。

以上のように構成させた電圧検出機能付基準電圧出力
回路について、以下その動作を説明する。

第１図において、電源電圧Vccが所定以上の電圧を維
持している正常状態のとき、すなわち｛（Vcc×R5）／
（R4＋R5）｝＞Vriのときには、電圧検出部40側のバイ
ポーラトランジスタQ7はオフ状態となっている。したが
って、この状態では、基準電圧出力部30は、電圧検出部
40側から切り離された状態で動作し、外部から入力され
る基準電圧Vriを抵抗R1,R2で定められる倍率で拡大して
出力する。このとき、電圧検出部40の検出出力Vdoはハ
イになっている。

一方、電源電圧Vccが異常低下して、｛Vcc×R5）／
（R4＋R5）｝＜Vriになると、電圧検出部40側のバイポ
ーラトランジスタQ7がオン状態に切り換わる。このと
き、電圧検出部40の検出出力Vdoがハイからロウにな
る。

以上のようにして、基準電圧Vroの出力動作ととも
に、電圧の検出動作も行なわれる。ここで注目すべきこ
とは、電圧検出回路と基準電圧出力回路のそれぞれの構
成が部分的に共有されていることである。これにより、
共に必要頻度の高い基準電圧出力回路と電圧検出回路の
それぞれの機能が少ない素子数および低消費電力で実現
されている。

第２図は上述した電圧検出機能付基準電圧発生回路34
の使用例に示したものであって、基準電圧Vroの出力と
電源電圧Vccの異常低下検出とが実質的に１つの回路ブ
ロックによって行なわれている。

以上、本発明者によってなされた発明を実施例にもと
づき具体的に説明したが、本発明は上記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲で種々変
更可能であることはいうまでもない。

たとえば、増幅素子としてMOSトランジスタを使用す
る構成であってもよい。

以上の説明では主として本発明者よってなされた発明
をその背景となった利用分野であるリード／ライトアン
プICに適用した場合について説明したが、それに限定さ
れるものではなく、たとえば電圧検出機能付基準電圧発
生回路として単独のICを構成する場合にも適用できる。

［発明の効果］ 本願において開示される発明のうち、代表的なものの
概要を簡単に説明すれば、下記のとおりである。

すなわち、共に必要頻度の高い基準電圧出力回路と電
圧検出回路のそれぞれの機能を少ない素子数および低消
費電力で実現することができる、という効果が得られ
る。

【図面の簡単な説明】

第１図は本発明により電圧検出機能付基準電圧出力回路
の一実施例を示す回路図、 第２図は上記回路の使用例を示すブロック図、 第３図は従来の基準電圧出力回路と電圧検出回路の使用
例を示すブロック図である。 １……リード／アンプ部（応用回路部）、２……基準電
圧発生回路、34……電圧検出機能付基準電圧出力回路、
30……基準電圧出力部、40……電圧検出部、Vri……入
力基準電圧、Vro……出力基準電圧、Vcc……電源電圧
（被検出電圧）、Vdo……電圧検出出力、Q1,Q2……差動
部をなすバイポーラトランジスタ、Q7……電圧検出のた
めに差動接続されたバイポーラトランジスタ。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】エミッタが共通に定電流回路に接続された
   第１と第２のトランジスタを含む差動部と、該差動部の
   出力信号に応答して出力から出力電圧を形成する電圧出
   力部とを有し、上記差動部の上記第１のトランジスタの
   ベースに基準電圧を印加し、上記差動部の上記第２のト
   ランジスタのベースに上記電圧出力部から形成された上
   記出力電圧が帰還されることによって、上記基準電圧に
   依存する出力基準電圧を上記電圧出力部の上記出力から
   発生するする基準電圧出力回路と、 上記第１の第２のトランジスタと同一導電型であってエ
   ミッタが上記第１と第２のトランジスタのエミッタに接
   続された第３のトランジスタを含み、該第３のトランジ
   スタのベースに検出電圧を印加することによって上記基
   準電圧出力回路の上記差動部の上記第１のトランジスタ
   と上記第３のトランジスタとの差動対トランジスタによ
   って上記基準電圧と上記検出電圧との電圧比較を行い、
   該電圧比較の結果を上記第３のトランジスタのコレクタ
   から出力する電圧検出部とを具備してなり、 上記電圧検出部の上記第３のトランジスタのベースに印
   加される上記検出電圧は電源電圧に依存する電圧であ
   り、上記第３のトランジスタの上記コレクタから上記電
   源電圧の異常低下を出力することを特徴とする電圧検出
   機能付基準電圧出力回路。
2. 【請求項２】上記第３のトランジスタのベースに印加さ
   れる上記検出電圧は電源電圧が分圧された電圧であり、
   上記差動部の上記第２のトランジスタのベースには上記
   電圧出力部から形成された上記出力電圧が分圧されて帰
   還されることを特徴とする請求項１記載の電圧検出機能
   付基準電圧出力回路。