JP3676595B2 - 電流検出回路 - Google Patents
電流検出回路 Download PDFInfo
- Publication number
- JP3676595B2 JP3676595B2 JP32360898A JP32360898A JP3676595B2 JP 3676595 B2 JP3676595 B2 JP 3676595B2 JP 32360898 A JP32360898 A JP 32360898A JP 32360898 A JP32360898 A JP 32360898A JP 3676595 B2 JP3676595 B2 JP 3676595B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- emitter
- voltage
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Control Of Voltage And Current In General (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、負荷に供給される供給電流を精度良く検出するための電流検出回路に関するものである。
【０００２】
【従来の技術】
従来、パソコン等に用いられる２次電池の充電量を精度良く求めたり、自動車における電流分配回路を監視することなどを目的として、高精度な電流検出回路が望まれている。電流検出回路として、従来、高精度な低抵抗素子であるシャント抵抗を検出すべき電流が流れる配線に直列に介設し、該抵抗で生じる電圧降下を検出する方法が知られている。
【０００３】
例えば図７では、ＰＮＰトランジスタＱ１１，Ｑ１２と抵抗Ｒ１１を用いてシャント抵抗Ｒｓに流れる負荷電流ＩL に比例した電流Ｉ12を形成し、これを抵抗１２を用いて電圧ＶOUT に変換することにより、負荷電流ＩL を検出するようにしている。
【０００４】
また、従来、オペアンプＩＣを用いてシャント抵抗の両端に発生した電位差を差動増幅し、負荷電流に比例した電圧を出力する方法が知られている。しかし、この場合にはオペアンプＩＣが有するオフセット電圧が出力電圧に重畳されるため、特に負荷電流が小さいときの精度に問題がある。これに対して、外付端子に可変抵抗を接続することにより出力電圧の調整が可能なオペアンプＩＣも存在するが、量産には適さない。また、図８に示す回路により、オフセット電圧の影響を解消する方法が知られている。
【０００５】
図８において、オペアンプＯＰ１の増幅率が十分に大きい場合には、オペアンプＯＰ１の反転入力端子と非反転入力端子の電位差は０とみなせる。従って、
となる。但し、Ｒ14は抵抗Ｒ１４の抵抗値、ＲSはシャント抵抗Ｒｓの抵抗値、Ｉ13はオペアンプＯＰ１の反転入力端子に流入する電流、Ｉ14はオペアンプＯＰ１の非反転入力端子に流入する電流である。
【０００６】
これによって、ＰＮＰトランジスタＱ１３のコレクタ電流Ｉ14は、
Ｉ14≒ＩL・ＲS／Ｒ14
となり、負荷電流ＩLに比例した電流を出力することができる。
【０００７】
【発明が解決しようとする課題】
しかし、上記図７の回路では、シャント抵抗Ｒｓを流れる負荷電流ＩL に比例した電圧が得られる範囲が狭いため、小電流領域をモニタする場合と、大電流領域をモニタする場合とで、例えば抵抗Ｒ１２の抵抗値を切り替えるなど、異なる回路を用いる必要があるという問題があった。なお、後述する「発明の実施の形態」の欄において、図７の回路における負荷電流と出力電圧との関係について本発明と比較する。
【０００８】
また、多数の回路素子を必要とするオペアンプＩＣを用いた図８の回路を使用するのは、電流検出回路のＩＣ化や製造コスト等を考慮すると好ましくない。
【０００９】
本発明は、上記問題を解決するもので、簡素な構成で電流を精度良く検出することができる電流検出回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明は、電源部と負荷の間に介設された電流検出抵抗を用いて上記電源部から上記負荷に供給される供給電流を検出する電流検出回路において、上記電流検出抵抗の抵抗値の所定倍率である第１抵抗値を有する第１抵抗素子と、第２抵抗値を有する第２抵抗素子と、ＰＮＰトランジスタからなる第１トランジスタ及び第２トランジスタと、ＮＰＮトランジスタからなる第３トランジスタ及び第４トランジスタと、電圧検出手段とを備え、上記第１トランジスタと上記第２トランジスタのベース・エミッタ間電圧は互いにほぼ等しく構成され、上記第３トランジスタと上記第４トランジスタのベース・エミッタ間電圧は互いにほぼ等しく構成されており、上記第１トランジスタのエミッタは、上記第１抵抗を介して上記電流検出抵抗の電源部側に接続され、上記第１トランジスタのベースは、上記第２トランジスタのベースに接続され、上記第１トランジスタのコレクタは、上記第３トランジスタのコレクタに接続され、上記第２トランジスタのエミッタは、上記電流検出抵抗の負荷側に接続され、上記第２トランジスタのコレクタは、当該第２トランジスタのベース及び上記第４トランジスタのコレクタに接続され、上記第３トランジスタのベースは、当該第３トランジスタのコレクタ及び上記第４トランジスタのベースに接続され、上記第３トランジスタのエミッタは、上記第２抵抗素子を介して接地され、上記第４トランジスタのエミッタとアースとの間の抵抗値は、上記第２抵抗値に等しくなるように構成されており、上記電圧検出手段は、上記第３トランジスタのエミッタ及び上記第４トランジスタのエミッタの少なくとも一方の電圧値を検出するものである。
【００１１】
この構成によれば、第１トランジスタと第２トランジスタのベース・エミッタ間電圧が互いにほぼ等しいので、電流検出抵抗の電源部側と第１トランジスタのベースとの電位差から、第１トランジスタのエミッタ電流と第２トランジスタのエミッタ電流と電流検出抵抗に流れる供給電流と所定倍率の以上４つの値の関係が得られる。これを第１の関係とする。
【００１２】
また、第３トランジスタと第４トランジスタとは、いわゆるカレントミラー回路を構成し、第３トランジスタと第４トランジスタのベース・エミッタ間電圧が互いにほぼ等しく、かつ、第３トランジスタのエミッタとアースとの間の抵抗値と第４トランジスタのエミッタとアースとの間の抵抗値とは同一の第２抵抗値であるので、第３トランジスタのコレクタ電流と第４トランジスタのコレクタ電流とは等しくなる。これを第２の関係とする。
【００１３】
一方、一般にトランジスタのｈFE＝(コレクタ電流)／(ベース電流)は大きいので、各トランジスタのエミッタ電流とコレクタ電流とは等しいとみなせる。従って、第３トランジスタのコレクタ電流と、第１トランジスタのコレクタ電流と、第１トランジスタのエミッタ電流とは互いに等しい。これを第３の関係とする。また、第４トランジスタのコレクタ電流と、第２トランジスタのコレクタ電流と、第２トランジスタのエミッタ電流とは互いに等しい。これを第４の関係とする。また、第３トランジスタのコレクタ電流と、当該第３トランジスタのエミッタ電流とは互いに等しく、第４トランジスタのコレクタ電流と、当該第４トランジスタのエミッタ電流とは互いに等しい。これらを第５の関係とする。
【００１４】
第２の関係、第３の関係及び第４の関係より、第１トランジスタのエミッタ電流と第２トランジスタのエミッタ電流とが互いに等しいことになる。また、第３の関係及び第５の関係より、第１トランジスタのエミッタ電流と第３トランジスタのエミッタ電流とが互いに等しく、第２トランジスタのエミッタ電流と第４トランジスタのエミッタ電流とが互いに等しいことになる。
【００１５】
従って、電圧検出手段により、第３トランジスタのエミッタ及び第４トランジスタのエミッタの少なくとも一方の電圧値が検出されると、第２抵抗値から第１トランジスタのエミッタ電流を求めることが可能になり、これによって、第１の関係を構成する４つの値のうちで供給電流を除く３つの値が既知となるので、供給電流を求めることが可能になる。このとき、第１の関係〜第５の関係が高精度で成立していることから、検出される電圧値が供給電流に精度良く比例したものとなる。
【００１６】
また、請求項１記載の電流検出回路において、更に、上記第２抵抗値を有する第３抵抗素子と、上記第１抵抗素子と同一の抵抗値を有する第４抵抗素子と、上記第２抵抗値と異なる抵抗値を有する第５抵抗素子と、ＰＮＰトランジスタからなり、ベース・エミッタ間電圧が上記第１トランジスタとほぼ等しい第５トランジスタとを備え、上記第４トランジスタのエミッタは、上記第３抵抗素子を介して接地され、上記第５トランジスタのエミッタは、上記第４抵抗素子を介して上記電流検出抵抗の電源部側に接続され、上記第５トランジスタのベースは、上記第１トランジスタのベースに接続され、上記第５トランジスタのコレクタは、上記第５抵抗素子を介して接地されており、上記電圧検出手段は、更に、上記第５トランジスタのコレクタの電圧値を検出するものであるとしてもよい。
【００１７】
この構成によれば、第５トランジスタのエミッタは、第１抵抗素子と同一の抵抗値を有する第４抵抗素子を介して電流検出抵抗の電源部側に接続され、第５トランジスタのベースは、第１トランジスタのベースに接続され、第５トランジスタのコレクタは、第２抵抗値と異なる抵抗値を有する第５抵抗素子を介して接地されており、第５トランジスタのベース・エミッタ間電圧が第１トランジスタとほぼ等しいことから、第５トランジスタのエミッタ電流、すなわちコレクタ電流は、第１トランジスタのエミッタ電流に等しくなる。
【００１８】
従って、第５抵抗素子の抵抗値が第２抵抗値と異なるので、同一レベルの供給電流に対して、第５トランジスタのコレクタの電圧値は、第３トランジスタ又は第４トランジスタのエミッタの電圧値と異なるものになる。そこで、供給電流を求める際に用いる電圧値を、第３トランジスタ又は第４トランジスタのエミッタの電圧値と第５トランジスタのコレクタの電圧値とで、供給電流のレベルに応じて切り替えることにより、電圧値の変化範囲を所定範囲内に絞ることが可能になる。これによって、検出可能な電圧レベルの範囲が狭い電圧検出手段を使用することが可能になる。
【００１９】
また、請求項１記載の電流検出回路において、更に、上記第２抵抗値を有する所定数の第６抵抗素子と、ベース・エミッタ間電圧が上記第１トランジスタとほぼ等しい上記所定数のＰＮＰトランジスタとを備え、上記所定数のＰＮＰトランジスタのエミッタは、それぞれ上記第１トランジスタのエミッタに接続され、上記所定数のＰＮＰトランジスタのベースは、それぞれ上記第１トランジスタのベースに接続され、上記所定数のＰＮＰトランジスタのコレクタは、それぞれ上記第６抵抗素子を介して接地されているとしてもよい。
【００２０】
この構成によれば、所定数のＰＮＰトランジスタのエミッタは、それぞれ第１トランジスタのエミッタに接続され、所定数のＰＮＰトランジスタのベースは、それぞれ第１トランジスタのベースに接続され、所定数のＰＮＰトランジスタのコレクタは、それぞれ第２抵抗値を有する第６抵抗素子を介して接地されていることから、第２抵抗素子及び各第６抵抗素子には、同一レベルの電流が流れることとなるので、各抵抗素子には、第１抵抗素子に流れる電流の１／(所定数＋１)の電流が流れる。従って、回路全体の消費電力が低減される。
【００２１】
また、請求項１〜３のいずれかに記載の電流検出回路において、上記各トランジスタは、半導体ウェハ上に形成された集積回路により構成されているとしてもよい。
【００２２】
この場合には、各トランジスタが集積回路によって構成されるので、半導体ウェハ上に、例えば第１トランジスタと第２トランジスタとを隣接して形成し、第３トランジスタと第４トランジスタとを隣接して形成することにより、ベース・エミッタ間電圧などの特性を精度良く一致させることが可能になり、これによって、第１トランジスタのエミッタ電流が供給電流に更に精度良く比例したものとされ、供給電流を更に高精度に検出することが可能になる。
【００２３】
また、請求項１〜４のいずれかに記載の電流検出回路において、更に、上記電圧検出手段により検出された電圧値を用いて上記供給電流を求める電流判定手段を備えるようにしてもよい。
【００２４】
この構成によれば、電圧検出手段により検出された電圧値を用いて供給電流が求められることにより、当該電圧値が供給電流に精度良く比例したものとなっているので、供給電流が精度良く求められることとなる。
【００２５】
なお、上記各構成では、ＰＮＰトランジスタ及びＮＰＮトランジスタを用いているが、本発明は、これに限られるものではなく、例えば、電源部と負荷の間に介設された抵抗値が既知の電流検出抵抗を用いて上記電源部から上記負荷に供給される供給電流を検出する電流検出回路において、上記電流検出抵抗の抵抗値の所定倍率の抵抗値を有する第１抵抗素子と、第２抵抗値を有する第２抵抗素子と、それぞれ制御端子及び一対の電流端子の少なくとも３端子を有し、制御端子の流入電流又は流出電流を増幅した電流を電流端子に流す第１、第２、第３及び第４電流制御回路とを備え、上記第１電流制御回路と上記第２電流制御回路の特性は、互いにほぼ等しく構成され、上記第３電流制御回路と上記第４電流制御回路の特性は、互いにほぼ等しく構成され、上記第１電流制御回路の一方の電流端子は、上記第１抵抗素子を介して上記電流検出抵抗の電源部側に接続され、上記第１電流制御回路の制御端子は、上記第２電流制御回路の制御端子に接続され、上記第１電流制御回路の他方の電流端子は、上記第３電流制御回路の一方の電流端子に接続され、上記第２電流制御回路の一方の電流端子は、上記電流検出抵抗の負荷側に接続され、上記第２電流制御回路の他方の電流端子は、当該第２電流制御回路の制御端子及び上記第４電流制御回路の一方の電流端子に接続され、上記第３電流制御回路の制御端子は、当該第３電流制御回路の一方の電流端子及び上記第４電流制御回路の制御端子に接続され、上記第３電流制御回路の他方の電流端子は、上記第２抵抗素子を介して接地され、上記第４電流制御回路の他方の電流端子とアースとの間の抵抗値は、上記第２抵抗値に等しくなるように構成されており、上記第３電流制御回路の他方の電流端子及び上記第４電流制御回路の他方の電流端子の少なくとも一方の電圧値を用いて上記供給電流を求めるように構成されたものであればよい。
【００２６】
この構成によれば、第１電流制御回路と第２電流制御回路の特性が互いにほぼ等しいので、電流検出抵抗の電源部側と第１電流制御回路の制御端子との電位差から、第１電流制御回路の電流端子に流れる電流と、第２電流制御回路の電流端子に流れる電流と、電流検出抵抗に流れる供給電流と、所定倍率の以上４つの値の関係が得られる。
【００２７】
また、第３電流制御回路と第４電流制御回路により、第３、第４電流制御回路の電流端子に流れる電流が互いに一定の関係になされる。
【００２８】
また、各電流制御回路において増幅率が大きいため、電流端子に流れる電流に比べて制御端子の流入電流又は流出電流を無視することができる。従って、第１電流制御回路の各電流端子に流れる電流と第３電流制御回路の各電流端子に流れる電流とは等しいとみなせる。同様に、第２電流制御回路の各電流端子に流れる電流と第４電流制御回路の各電流端子に流れる電流とは等しいとみなせる。
【００２９】
以上より、第３電流制御回路の電流端子又は第４電流制御回路の電流端子に流れる電流は、電流検出抵抗に流れる供給電流に対して一定の関係を有するものとなる。従って、第３電流制御回路の電流端子又は第４電流制御回路の電流端子の電圧値が検出されると、第２抵抗値から第３電流制御回路の電流端子又は第４電流制御回路の電流端子に流れる電流が求められ、これによって供給電流が求められることとなる。
【００３０】
なお、上記第１〜第４電流制御回路は、制御端子が等電位であれば、同一レベルの電流を電流端子に流す性質を有する回路素子又は回路であればよい。
【００３１】
【発明の実施の形態】
図１は本発明に係る電流検出回路の一実施形態の回路図である。
この電流検出回路Ｋ１は、電源部１とアースとの間に、ＦＥＴ２、シャント抵抗Ｒｓ及び負荷３が直列に接続され、駆動回路４からの駆動電圧によりＦＥＴ２がオンにされて負荷電流ＩL が電源部１から負荷３に供給されたときに、負荷電流ＩL に比例した電流を電圧に変換し、これを電圧検出回路５で検出することによって、電源部１から負荷３に供給される供給電流としての負荷電流ＩL を検出するものである。シャント抵抗Ｒｓは、既知の抵抗値ＲS を有する高精度な低抵抗素子で、電流検出抵抗を構成する。
【００３２】
また、電流検出回路Ｋ１は、図１に示すように、ＰＮＰトランジスタからなるトランジスタＱ１（第１トランジスタ）及びトランジスタＱ２（第２トランジスタ）と、ＮＰＮトランジスタからなるトランジスタＱ３（第３トランジスタ）及びトランジスタＱ４（第４トランジスタ）と、抵抗値がＲ1 の抵抗Ｒ１（第１抵抗素子）と、抵抗値がＲ2 の抵抗Ｒ２（第２抵抗素子）とを備えている。
【００３３】
トランジスタＱ１のエミッタは、抵抗Ｒ１を介してシャント抵抗Ｒｓの電源部１側に接続され、トランジスタＱ１のベースは、トランジスタＱ２のベースに接続され、トランジスタＱ１のコレクタは、トランジスタＱ３のコレクタに接続されている。トランジスタＱ２のエミッタは、シャント抵抗Ｒｓの負荷側に接続され、トランジスタＱ２のコレクタは、当該トランジスタＱ２のベース及びトランジスタＱ４のコレクタに接続されている。
【００３４】
トランジスタＱ３のベースは、当該トランジスタＱ３のコレクタ及びトランジスタＱ４のベースに接続され、トランジスタＱ３のエミッタは、抵抗Ｒ２を介して接地されている。トランジスタＱ４のエミッタは、トランジスタＱ３のエミッタに接続され、これによって、トランジスタＱ４のエミッタとアースとの間の抵抗値は、抵抗Ｒ２の抵抗値に等しくなるように構成されている。
【００３５】
電圧検出回路５は、以下の機能を有する。
(1) トランジスタＱ３のエミッタの電圧値ＶOUT を検出する電圧検出手段としての機能。
(2) 検出した電圧値から負荷電流ＩL が正常範囲内にあるかどうかを判定する電流判定手段としての機能。
【００３６】
なお、図１の回路において、ＰＮＰトランジスタＱ１，Ｑ２からなるトランジスタ群Ｔ１及びＮＰＮトランジスタＱ３，Ｑ４からなるトランジスタ群Ｔ２は、それぞれ、同一半導体ウェハ上の隣接トランジスタを利用することなどにより、ベース・エミッタ間電圧Ｖbeの差がほとんど無視できるような構成にしている。
【００３７】
例えば、ディスクリート部品で回路を構成する場合には、隣接する２個のトランジスタを１パッケージに収容したものが市販されているので、それを利用すればよい。また、ＩＣを用いる場合には、半導体ウェハ上でトランジスタＱ１とトランジスタＱ２を隣接して配置し、トランジスタＱ３とトランジスタＱ４を隣接して配置することにより、それぞれベース・エミッタ間電圧Ｖbeの差をほとんど無視できる程度のレベルにすることができる。
【００３８】
次に、負荷電流ＩL を求める原理について説明する。
まず、抵抗Ｒ１は、下記数１に示すように、シャント抵抗Ｒｓの抵抗値ＲS のＮ倍（所定倍率）の抵抗値Ｒ1を有するものを採用している。
【００３９】
【数１】
Ｒ1＝Ｎ・ＲS
トランジスタＱ１，Ｑ２のベースとＦＥＴ２のソースとの電位差について下記数２が得られる。
【００４０】
【数２】
Ｉ2・Ｒ1＋Ｖbe(Ｑ１)
＝(Ｉ1＋ＩL)・ＲS＋Ｖbe(Ｑ２)
但し、図１に示すように、Ｉ1はトランジスタＱ２に流れるコレクタ電流、Ｉ2はトランジスタＱ１に流れるコレクタ電流で、Ｖbe(Ｑ１)はトランジスタＱ１のベース・エミッタ間電圧、Ｖbe(Ｑ２)はトランジスタＱ２のベース・エミッタ間電圧である。
【００４１】
また、トランジスタＱ１とトランジスタＱ２とは、上述したように、特性がほぼ同一のトランジスタを採用しているので、下記数３が得られる。
【００４２】
【数３】
Ｖbe(Ｑ１)＝Ｖbe(Ｑ２)
上記数１、数３を上記数２に代入すると、第１の関係として、下記数４が得られる。
【００４３】
【数４】
Ｉ2＝(Ｉ1＋ＩL)／Ｎ
また、図１の回路において、トランジスタＱ３，Ｑ４は、いわゆるカレントミラー回路を構成している。このカレントミラー回路では、共通のエミッタ抵抗Ｒ２を接続しており、かつ、上述したように特性がほぼ同一のトランジスタを採用していることからベース・エミッタ間電圧が等しいので、第２の関係として、下記数５が得られる。
【００４４】
【数５】
ＩC(Ｑ３)＝ＩC(Ｑ４)
但し、ＩC(Ｑ３)はトランジスタＱ３に流れるコレクタ電流、ＩC(Ｑ４)はトランジスタＱ４に流れるコレクタ電流である。
【００４５】
ここで、一般に、トランジスタのｈFE＝(コレクタ電流)／(ベース電流)は十分に大きいので、各トランジスタのエミッタ電流とコレクタ電流は等しいとみなすことができ、第３の関係として下記数６、第４の関係として下記数７、第５の関係として下記数８が得られる。
【００４６】
【数６】
ＩC(Ｑ３)＝Ｉ2
【００４７】
【数７】
ＩC(Ｑ４)＝Ｉ1
【００４８】
【数８】
ＩC(Ｑ３)＝ＩE(Ｑ３)
ＩC(Ｑ４)＝ＩE(Ｑ４)
従って、上記数５、数６、数７より
【００４９】
【数９】
Ｉ2＝Ｉ1
となる。従って、上記数４、数９より、
【００５０】
【数１０】
Ｉ2＝Ｉ1＝ＩL／(Ｎ−１)
となる。また、上記数６、数８より、
【００５１】
【数１１】
Ｉ2＝ＩE(Ｑ３)
となる。従って、上記数１０、数１１より、電圧検出回路５への出力電圧ＶOUTは、
【００５２】
【数１２】
となる。従って、抵抗Ｒ２の抵抗値Ｒ2 及び数値Ｎが既知であるので、電圧検出回路５において、
【００５３】
【数１３】
ＩL＝ＶOUT・(Ｎ−１)／(２・Ｒ2)
によって、負荷電流ＩLが求められる。
【００５４】
例えば、ＲS＝10(ｍΩ)、Ｒ1＝1(ｋΩ)、Ｒ2＝33(ｋΩ)とすると、ＩL＝3(Ａ)のときはＶOUT＝2(Ｖ)となる。
【００５５】
図２（ａ）は負荷電流ＩL の５(Ａ)から50(Ａ)までの変化を示す図で、横軸には単位はない。図２（ｂ）は、図２（ａ）のように負荷電流ＩL が変化したときの図１の回路及び図７の回路における(負荷電流ＩL)／(出力電圧ＶOUT)の変化を比較した図である。
【００５６】
図２（ｂ）において、図１の回路における(ＩL)／(ＶOUT)の最小値は23.4、最大値は24.8であり、図７の回路における(ＩL)／(ＶOUT)の最小値は19.8、最大値は23.75である。
【００５７】
すなわち、図１の回路では(ＩL)／(ＶOUT)の変動は±３％に納まっているのに対して、図７の回路では±９％もの変動がある。従って、図７の回路を用いて負荷電流が小さい領域を精度良く検出するためには、図７の抵抗Ｒ１２の抵抗値を切り替える必要があるのに対し、図１の回路では、その必要がない。
【００５８】
このように、本実施形態によれば、トランジスタＱ１を抵抗Ｒ１を介してシャント抵抗Ｒｓの電源部１側に接続し、トランジスタＱ２をシャント抵抗Ｒｓの負荷３側に接続し、カレントミラー回路を構成するトランジスタＱ３，Ｑ４をそれぞれトランジスタＱ１，Ｑ２に接続することにより、負荷電流ＩL の一部を精度良く分流し、その分流した電流の出力端を抵抗Ｒ２を介して接地するようにしたので、負荷電流ＩL に比例した電圧を精度良く得ることができ、これによって負荷電流ＩL を精度良く求めることができる。
【００５９】
なお、本発明は、上記実施形態に限られず、以下の変形形態を採用することができる。
【００６０】
（１）図３は電流検出回路の変形形態の回路図である。なお、図１と同一部材については同一符号を付す。
図３の電流検出回路Ｋ２は、図１の回路に加えて、抵抗値Ｒ2 の抵抗Ｒ３（第３抵抗素子）と、抵抗値Ｒ1の抵抗Ｒ４（第４抵抗素子）と、抵抗値Ｒ5（Ｒ5≠Ｒ2）の抵抗Ｒ５（第５抵抗素子）と、ＰＮＰトランジスタからなり、ベース・エミッタ間電圧がトランジスタＱ１とほぼ等しいトランジスタＱ５（第５トランジスタ）とを備えている。
【００６１】
そして、トランジスタＱ４のエミッタを、トランジスタＱ３のエミッタに接続せずに、抵抗Ｒ３を介して接地している。従って、図３の回路では、トランジスタＱ３のエミッタからの出力電圧ＶOUT1は、
【００６２】
【数１４】
ＶOUT1＝Ｒ2・ＩL／(Ｎ−１)
となる。
【００６３】
また、トランジスタＱ５のエミッタは、抵抗Ｒ４を介してシャント抵抗Ｒｓの電源部１側に接続され、トランジスタＱ５のベースは、トランジスタＱ１のベースに接続され、トランジスタＱ５のコレクタは、抵抗Ｒ５を介して接地されている。また、電圧検出回路５は、更に、トランジスタＱ５のコレクタの電圧値ＶOUT2を検出し、この検出電圧値から負荷電流ＩL を求めるものである。
【００６４】
図３の回路において、抵抗Ｒ１，Ｒ４の抵抗値がＲ1 で等しく、トランジスタＱ５の特性は、トランジスタＱ１と同一になるように構成されているので、図３に示すように、トランジスタＱ１と等しい電流Ｉ2 がトランジスタＱ５に流れることとなる。
【００６５】
従って、トランジスタＱ５のコレクタからの出力電圧ＶOUT2は、
【００６６】
【数１５】
ＶOUT2＝Ｒ5・ＩL／(Ｎ−１)
となる。
【００６７】
この形態によれば、抵抗Ｒ１と同一抵抗値の抵抗Ｒ４を介してシャント抵抗Ｒｓの電源部１側に接続され、トランジスタＱ１と同一特性を有するトランジスタＱ５を備え、コレクタ抵抗Ｒ５の抵抗値を抵抗Ｒ２の抵抗値と異なる適当な値に設定することによって、同一レベルの負荷電流ＩL に対して、異なるレベルの電圧ＶOUT1，ＶOUT2を同時に出力することができる。
【００６８】
従って、負荷電流ＩL の変化による出力電圧ＶOUT の変化範囲に比べて、電圧検出回路５の検出可能な電圧範囲が狭い場合でも、精度良く好適に負荷電流ＩL を検出することができる。
【００６９】
（２）図４は電流検出回路の変形形態を示す回路図である。なお、図１と同一部材については同一符号を付す。
図４の電流検出回路Ｋ３は、図１の回路に加えて、抵抗値Ｒ2 の抵抗Ｒ３（第３抵抗素子）と、抵抗値Ｒ2 の抵抗Ｒ６１〜Ｒ６４（第６抵抗素子）と、ベース・エミッタ間電圧がトランジスタＱ１とほぼ等しいＰＮＰトランジスタＱ６１〜Ｑ６４とを備えている。
【００７０】
そして、トランジスタＱ４のエミッタは、トランジスタＱ３のエミッタに接続せずに、抵抗Ｒ３を介して接地している。また、ＰＮＰトランジスタＱ６１〜Ｑ６４のエミッタは、それぞれトランジスタＱ１のエミッタに接続され、ＰＮＰトランジスタＱ６１〜Ｑ６４のベースは、それぞれトランジスタＱ１のベースに接続され、ＰＮＰトランジスタＱ６１〜Ｑ６４のコレクタは、それぞれ抵抗Ｒ６１〜Ｒ６４を介して接地されている。
【００７１】
この形態によれば、抵抗Ｒ２，Ｒ６１〜Ｒ６４に流れる電流は、互いに等しいレベルになるので、それぞれＩ1 ／５になることから、消費電力を低減することができ、これによって電圧検出回路５を低消費電力の回路部品で構成することができ、回路の小型化及び低コスト化を図ることができる。
【００７２】
なお、図４では、４個の抵抗Ｒ６１〜Ｒ６４及びＰＮＰトランジスタＱ６１〜Ｑ６４を備えているが、４個に限られず、所定数Ｍ個であればよい。これによって、Ｍ個の抵抗及び抵抗Ｒ２に流れる電流がＩ1 ／(Ｍ＋１)となり、消費電力を低減することができる。
【００７３】
また、この形態において、負荷電流を精度良く検出するためにはトランジスタＱ１，Ｑ２，Ｑ６１〜Ｑ６４の特性を一致させる必要があるので、トランジスタ回路をＩＣにより均質に構成することが好ましい。
【００７４】
ここで、半導体ウェハ上に形成された集積回路（Integrated Circuit、以下「ＩＣ」という。）における素子の特性のばらつきについて説明する。
ＩＣは、半導体（一般にはシリコン）のインゴットから切り出された１枚のウェハ上に公知の回路形成工程によって多数の同一回路を形成した後に、回路（チップ）毎にダイシングしてモールドすることによって製造される。
【００７５】
従って、ＩＣにおける素子の特性のばらつきは、１枚のウェハ内部のチップ間で発生するばらつきと、ウェハ間のばらつきと、ウェハを切り出したインゴット間のばらつきとに分けることができる。
【００７６】
ＩＣにおける素子の特性のばらつきは、回路形成工程におけるばらつき、すなわちエッチング工程のばらつき、露光工程のばらつき、不純物拡散工程の拡散度合いのばらつき、各工程における温度のばらつきなどの要因によって生じる。
【００７７】
この内で、上記ばらつき要因であるエッチング、露光、不純物拡散の各工程はウェハ毎に行われ、同一ウェハでは各工程の温度も同一であるので、１枚のウェハ内部のチップ間では、特性のばらつきが生じにくい。特に、同一チップ内で近接して形成される素子間におけるばらつきは、殆ど無視することができる。
【００７８】
従って、トランジスタＱ１，Ｑ２，Ｑ６１〜Ｑ６４の特性の相対的なばらつき、トランジスタＱ３，Ｑ４の特性の相対的なばらつき、抵抗Ｒ２，Ｒ３，Ｒ６１〜Ｒ６４の抵抗値の相対的なばらつきは、それぞれ非常に低いレベルにすることができる。
【００７９】
（３）図５は電流検出回路の変形形態を示す回路図である。なお、図１と同一部材については同一符号を付す。
図５において、電圧検出回路５をダイオードＤ１を介して接地している。これによって、例えばバッテリからなる電源部１を回路に接続する際に、誤って正極と負極とが逆に接続された場合でも、電圧検出回路５の内部回路を保護することができる。しかし、この回路構成では、電圧検出回路５による検出電圧がダイオードＤ１の順方向電圧分だけ上昇してしまう。
【００８０】
そこで、図５では、図１に対して抵抗Ｒ２の接続位置を変更するとともに、電圧検出回路５による電圧の検出点を変更している。すなわち、抵抗Ｒ２をトランジスタＱ１のコレクタとトランジスタＱ３のコレクタとの間に介設し、トランジスタＱ１のコレクタを電圧検出回路５に接続している。
【００８１】
これによって、出力電圧ＶOUT のレベルがダイオードＤ１の順方向電圧に等しいトランジスタＱ３のベース・エミッタ間電圧だけ上昇するので、第１実施形態と同様に、精度良く好適に負荷電流ＩL を検出することができる。
【００８２】
なお、図１に対して電圧検出回路５による電圧の検出点のみを変更し、抵抗Ｒ２の接続位置は、図１と同一位置、すなわち図５中、破線で示すブロック６の位置のままでもよい。この場合でも、同様に、出力電圧ＶOUT のレベルをトランジスタＱ３のベース・エミッタ間電圧分だけ上昇させることができる。また、トランジスタＱ３，Ｑ４のエミッタとアースとの間に抵抗Ｒ２を接続することになるので、図５の場合に比べて、トランジスタＱ３，Ｑ４からなるカレントミラー回路を好適に動作させることができる。
【００８３】
（４）上記実施形態の図１において、トランジスタＱ３のコレクタとトランジスタＱ３のベースとを直結しているが、これに代えて、図６に示すように、ＮＰＮトランジスタＱ７を備えるようにしてもよい。すなわち、トランジスタＱ７のベースをトランジスタＱ３のコレクタに接続し、エミッタをトランジスタＱ３のベースに接続し、コレクタをシャント抵抗ＲｓのＦＥＴ２側に接続する。
【００８４】
この形態によれば、トランジスタＱ３のコレクタ電流から引き抜かれる減少分が１／ｈFEになるので、トランジスタＱ３，Ｑ４からなるカレントミラー回路の特性を向上することができる。
【００８５】
（５）負荷３は、上記実施形態及び各変形形態では、図１、図３〜図６に示すようにランプとしているが、これに限られない。例えば２次電池とすることにより、電源部から２次電池に供給される供給電流としての充電電流を精度良く検出することができ、２次電池の充電量を精度良く求めることができる。
【００８６】
【発明の効果】
以上説明したように、本発明によれば、第１トランジスタを第１抵抗素子を介して電流検出抵抗の電源部側に接続し、第２トランジスタを電流検出抵抗の負荷側に接続し、第３、第４トランジスタをそれぞれ第１、第２トランジスタに接続するとともに、第１、第２トランジスタを互いにベース・エミッタ間電圧を等しく構成し、第３、第４トランジスタを互いにベース・エミッタ間電圧を等しく構成することにより、電源部から負荷に供給される供給電流の一部を精度良く分流し、その分流した電流の出力端を第２抵抗素子を介して接地してその電圧値を検出するようにしたので、供給電流に比例した電圧を精度良く得ることができ、これによって供給電流を精度良く求めることが可能になる。
【００８７】
また、ベース・エミッタ間電圧が第１トランジスタとほぼ等しい第５トランジスタのエミッタを第１抵抗素子と同一の抵抗値を有する第４抵抗素子を介して電流検出抵抗の電源部側に接続し、第５トランジスタのコレクタを第２抵抗値と異なる抵抗値を有する第５抵抗素子を介して接地することにより、同一レベルの供給電流に対して、第５トランジスタのコレクタの電圧値は、第３トランジスタ又は第４トランジスタのエミッタの電圧値と異なるものになり、これによって、供給電流を求める際に用いる電圧値を、第３トランジスタ又は第４トランジスタのエミッタの電圧値と第５トランジスタのコレクタの電圧値とで、供給電流のレベルに応じて切り替えることにより、電圧値の変化範囲を所定範囲内に絞ることができる。従って、検出可能な電圧レベルの範囲が狭い電圧検出手段を使用することができる。
【００８８】
また、所定数のＰＮＰトランジスタのエミッタをそれぞれ第１トランジスタのエミッタに接続し、所定数のＰＮＰトランジスタのベースをそれぞれ第１トランジスタのベースに接続し、所定数のＰＮＰトランジスタのコレクタをそれぞれ第２抵抗値を有する第６抵抗素子を介して接地することにより、第２抵抗素子及び各第６抵抗素子には、同一レベルの電流が流れることとなるので、各抵抗素子には、第１抵抗素子に流れる電流の１／(所定数＋１)の電流が流れ、これによって回路全体の消費電力を低減することができる。
【００８９】
また、各トランジスタを半導体ウェハ上に形成された集積回路により構成することにより、半導体ウェハ上に、例えば第１トランジスタと第２トランジスタとを隣接して形成し、第３トランジスタと第４トランジスタとを隣接して形成することにより、ベース・エミッタ間電圧などの特性を精度良く一致させることができるので、供給電流に比例した電圧を更に精度良く得ることができ、これによって供給電流の検出精度を更に向上することができる。
【００９０】
また、電圧検出手段により検出された電圧値を用いて供給電流を求める電流判定手段を備えることにより、当該電圧値が供給電流に精度良く比例したものとなっているので、供給電流を精度良く求めることができる。
【図面の簡単な説明】
【図１】本発明に係る電流検出回路の一実施形態の回路図である。
【図２】（ａ）は負荷電流ＩL の５(Ａ)から50(Ａ)までの変化を示す図、（ｂ）は（ａ）のように負荷電流ＩL が変化したときの図１の回路及び図７の回路における(負荷電流ＩL)／(出力電圧ＶOUT)の変化を比較した図である。
【図３】電流検出回路の変形形態の回路図である。
【図４】電流検出回路の変形形態の回路図である。
【図５】電流検出回路の変形形態を示す回路図である。
【図６】電流検出回路の変形形態を示す回路図である。
【図７】従来の電流検出回路の一例を示す回路図である。
【図８】従来の電流検出回路の一例を示す回路図である。
【符号の説明】
１ 電源部
３ 負荷
５ 電圧検出回路（電圧検出手段、電流判定手段）
Ｒｓ シャント抵抗（電流検出抵抗）
Ｑ１〜Ｑ５ トランジスタ（第１〜第５トランジスタ）
Ｑ６１〜Ｑ６４ ＰＮＰトランジスタ（第６トランジスタ）
Ｒ１〜Ｒ５ 抵抗（第１〜第５抵抗素子）
Ｒ６１〜Ｒ６４ 抵抗（第６抵抗素子）
【発明の属する技術分野】
本発明は、負荷に供給される供給電流を精度良く検出するための電流検出回路に関するものである。
【０００２】
【従来の技術】
従来、パソコン等に用いられる２次電池の充電量を精度良く求めたり、自動車における電流分配回路を監視することなどを目的として、高精度な電流検出回路が望まれている。電流検出回路として、従来、高精度な低抵抗素子であるシャント抵抗を検出すべき電流が流れる配線に直列に介設し、該抵抗で生じる電圧降下を検出する方法が知られている。
【０００３】
例えば図７では、ＰＮＰトランジスタＱ１１，Ｑ１２と抵抗Ｒ１１を用いてシャント抵抗Ｒｓに流れる負荷電流ＩL に比例した電流Ｉ12を形成し、これを抵抗１２を用いて電圧ＶOUT に変換することにより、負荷電流ＩL を検出するようにしている。
【０００４】
また、従来、オペアンプＩＣを用いてシャント抵抗の両端に発生した電位差を差動増幅し、負荷電流に比例した電圧を出力する方法が知られている。しかし、この場合にはオペアンプＩＣが有するオフセット電圧が出力電圧に重畳されるため、特に負荷電流が小さいときの精度に問題がある。これに対して、外付端子に可変抵抗を接続することにより出力電圧の調整が可能なオペアンプＩＣも存在するが、量産には適さない。また、図８に示す回路により、オフセット電圧の影響を解消する方法が知られている。
【０００５】
図８において、オペアンプＯＰ１の増幅率が十分に大きい場合には、オペアンプＯＰ１の反転入力端子と非反転入力端子の電位差は０とみなせる。従って、
【０００６】
これによって、ＰＮＰトランジスタＱ１３のコレクタ電流Ｉ14は、
Ｉ14≒ＩL・ＲS／Ｒ14
となり、負荷電流ＩLに比例した電流を出力することができる。
【０００７】
【発明が解決しようとする課題】
しかし、上記図７の回路では、シャント抵抗Ｒｓを流れる負荷電流ＩL に比例した電圧が得られる範囲が狭いため、小電流領域をモニタする場合と、大電流領域をモニタする場合とで、例えば抵抗Ｒ１２の抵抗値を切り替えるなど、異なる回路を用いる必要があるという問題があった。なお、後述する「発明の実施の形態」の欄において、図７の回路における負荷電流と出力電圧との関係について本発明と比較する。
【０００８】
また、多数の回路素子を必要とするオペアンプＩＣを用いた図８の回路を使用するのは、電流検出回路のＩＣ化や製造コスト等を考慮すると好ましくない。
【０００９】
本発明は、上記問題を解決するもので、簡素な構成で電流を精度良く検出することができる電流検出回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明は、電源部と負荷の間に介設された電流検出抵抗を用いて上記電源部から上記負荷に供給される供給電流を検出する電流検出回路において、上記電流検出抵抗の抵抗値の所定倍率である第１抵抗値を有する第１抵抗素子と、第２抵抗値を有する第２抵抗素子と、ＰＮＰトランジスタからなる第１トランジスタ及び第２トランジスタと、ＮＰＮトランジスタからなる第３トランジスタ及び第４トランジスタと、電圧検出手段とを備え、上記第１トランジスタと上記第２トランジスタのベース・エミッタ間電圧は互いにほぼ等しく構成され、上記第３トランジスタと上記第４トランジスタのベース・エミッタ間電圧は互いにほぼ等しく構成されており、上記第１トランジスタのエミッタは、上記第１抵抗を介して上記電流検出抵抗の電源部側に接続され、上記第１トランジスタのベースは、上記第２トランジスタのベースに接続され、上記第１トランジスタのコレクタは、上記第３トランジスタのコレクタに接続され、上記第２トランジスタのエミッタは、上記電流検出抵抗の負荷側に接続され、上記第２トランジスタのコレクタは、当該第２トランジスタのベース及び上記第４トランジスタのコレクタに接続され、上記第３トランジスタのベースは、当該第３トランジスタのコレクタ及び上記第４トランジスタのベースに接続され、上記第３トランジスタのエミッタは、上記第２抵抗素子を介して接地され、上記第４トランジスタのエミッタとアースとの間の抵抗値は、上記第２抵抗値に等しくなるように構成されており、上記電圧検出手段は、上記第３トランジスタのエミッタ及び上記第４トランジスタのエミッタの少なくとも一方の電圧値を検出するものである。
【００１１】
この構成によれば、第１トランジスタと第２トランジスタのベース・エミッタ間電圧が互いにほぼ等しいので、電流検出抵抗の電源部側と第１トランジスタのベースとの電位差から、第１トランジスタのエミッタ電流と第２トランジスタのエミッタ電流と電流検出抵抗に流れる供給電流と所定倍率の以上４つの値の関係が得られる。これを第１の関係とする。
【００１２】
また、第３トランジスタと第４トランジスタとは、いわゆるカレントミラー回路を構成し、第３トランジスタと第４トランジスタのベース・エミッタ間電圧が互いにほぼ等しく、かつ、第３トランジスタのエミッタとアースとの間の抵抗値と第４トランジスタのエミッタとアースとの間の抵抗値とは同一の第２抵抗値であるので、第３トランジスタのコレクタ電流と第４トランジスタのコレクタ電流とは等しくなる。これを第２の関係とする。
【００１３】
一方、一般にトランジスタのｈFE＝(コレクタ電流)／(ベース電流)は大きいので、各トランジスタのエミッタ電流とコレクタ電流とは等しいとみなせる。従って、第３トランジスタのコレクタ電流と、第１トランジスタのコレクタ電流と、第１トランジスタのエミッタ電流とは互いに等しい。これを第３の関係とする。また、第４トランジスタのコレクタ電流と、第２トランジスタのコレクタ電流と、第２トランジスタのエミッタ電流とは互いに等しい。これを第４の関係とする。また、第３トランジスタのコレクタ電流と、当該第３トランジスタのエミッタ電流とは互いに等しく、第４トランジスタのコレクタ電流と、当該第４トランジスタのエミッタ電流とは互いに等しい。これらを第５の関係とする。
【００１４】
第２の関係、第３の関係及び第４の関係より、第１トランジスタのエミッタ電流と第２トランジスタのエミッタ電流とが互いに等しいことになる。また、第３の関係及び第５の関係より、第１トランジスタのエミッタ電流と第３トランジスタのエミッタ電流とが互いに等しく、第２トランジスタのエミッタ電流と第４トランジスタのエミッタ電流とが互いに等しいことになる。
【００１５】
従って、電圧検出手段により、第３トランジスタのエミッタ及び第４トランジスタのエミッタの少なくとも一方の電圧値が検出されると、第２抵抗値から第１トランジスタのエミッタ電流を求めることが可能になり、これによって、第１の関係を構成する４つの値のうちで供給電流を除く３つの値が既知となるので、供給電流を求めることが可能になる。このとき、第１の関係〜第５の関係が高精度で成立していることから、検出される電圧値が供給電流に精度良く比例したものとなる。
【００１６】
また、請求項１記載の電流検出回路において、更に、上記第２抵抗値を有する第３抵抗素子と、上記第１抵抗素子と同一の抵抗値を有する第４抵抗素子と、上記第２抵抗値と異なる抵抗値を有する第５抵抗素子と、ＰＮＰトランジスタからなり、ベース・エミッタ間電圧が上記第１トランジスタとほぼ等しい第５トランジスタとを備え、上記第４トランジスタのエミッタは、上記第３抵抗素子を介して接地され、上記第５トランジスタのエミッタは、上記第４抵抗素子を介して上記電流検出抵抗の電源部側に接続され、上記第５トランジスタのベースは、上記第１トランジスタのベースに接続され、上記第５トランジスタのコレクタは、上記第５抵抗素子を介して接地されており、上記電圧検出手段は、更に、上記第５トランジスタのコレクタの電圧値を検出するものであるとしてもよい。
【００１７】
この構成によれば、第５トランジスタのエミッタは、第１抵抗素子と同一の抵抗値を有する第４抵抗素子を介して電流検出抵抗の電源部側に接続され、第５トランジスタのベースは、第１トランジスタのベースに接続され、第５トランジスタのコレクタは、第２抵抗値と異なる抵抗値を有する第５抵抗素子を介して接地されており、第５トランジスタのベース・エミッタ間電圧が第１トランジスタとほぼ等しいことから、第５トランジスタのエミッタ電流、すなわちコレクタ電流は、第１トランジスタのエミッタ電流に等しくなる。
【００１８】
従って、第５抵抗素子の抵抗値が第２抵抗値と異なるので、同一レベルの供給電流に対して、第５トランジスタのコレクタの電圧値は、第３トランジスタ又は第４トランジスタのエミッタの電圧値と異なるものになる。そこで、供給電流を求める際に用いる電圧値を、第３トランジスタ又は第４トランジスタのエミッタの電圧値と第５トランジスタのコレクタの電圧値とで、供給電流のレベルに応じて切り替えることにより、電圧値の変化範囲を所定範囲内に絞ることが可能になる。これによって、検出可能な電圧レベルの範囲が狭い電圧検出手段を使用することが可能になる。
【００１９】
また、請求項１記載の電流検出回路において、更に、上記第２抵抗値を有する所定数の第６抵抗素子と、ベース・エミッタ間電圧が上記第１トランジスタとほぼ等しい上記所定数のＰＮＰトランジスタとを備え、上記所定数のＰＮＰトランジスタのエミッタは、それぞれ上記第１トランジスタのエミッタに接続され、上記所定数のＰＮＰトランジスタのベースは、それぞれ上記第１トランジスタのベースに接続され、上記所定数のＰＮＰトランジスタのコレクタは、それぞれ上記第６抵抗素子を介して接地されているとしてもよい。
【００２０】
この構成によれば、所定数のＰＮＰトランジスタのエミッタは、それぞれ第１トランジスタのエミッタに接続され、所定数のＰＮＰトランジスタのベースは、それぞれ第１トランジスタのベースに接続され、所定数のＰＮＰトランジスタのコレクタは、それぞれ第２抵抗値を有する第６抵抗素子を介して接地されていることから、第２抵抗素子及び各第６抵抗素子には、同一レベルの電流が流れることとなるので、各抵抗素子には、第１抵抗素子に流れる電流の１／(所定数＋１)の電流が流れる。従って、回路全体の消費電力が低減される。
【００２１】
また、請求項１〜３のいずれかに記載の電流検出回路において、上記各トランジスタは、半導体ウェハ上に形成された集積回路により構成されているとしてもよい。
【００２２】
この場合には、各トランジスタが集積回路によって構成されるので、半導体ウェハ上に、例えば第１トランジスタと第２トランジスタとを隣接して形成し、第３トランジスタと第４トランジスタとを隣接して形成することにより、ベース・エミッタ間電圧などの特性を精度良く一致させることが可能になり、これによって、第１トランジスタのエミッタ電流が供給電流に更に精度良く比例したものとされ、供給電流を更に高精度に検出することが可能になる。
【００２３】
また、請求項１〜４のいずれかに記載の電流検出回路において、更に、上記電圧検出手段により検出された電圧値を用いて上記供給電流を求める電流判定手段を備えるようにしてもよい。
【００２４】
この構成によれば、電圧検出手段により検出された電圧値を用いて供給電流が求められることにより、当該電圧値が供給電流に精度良く比例したものとなっているので、供給電流が精度良く求められることとなる。
【００２５】
なお、上記各構成では、ＰＮＰトランジスタ及びＮＰＮトランジスタを用いているが、本発明は、これに限られるものではなく、例えば、電源部と負荷の間に介設された抵抗値が既知の電流検出抵抗を用いて上記電源部から上記負荷に供給される供給電流を検出する電流検出回路において、上記電流検出抵抗の抵抗値の所定倍率の抵抗値を有する第１抵抗素子と、第２抵抗値を有する第２抵抗素子と、それぞれ制御端子及び一対の電流端子の少なくとも３端子を有し、制御端子の流入電流又は流出電流を増幅した電流を電流端子に流す第１、第２、第３及び第４電流制御回路とを備え、上記第１電流制御回路と上記第２電流制御回路の特性は、互いにほぼ等しく構成され、上記第３電流制御回路と上記第４電流制御回路の特性は、互いにほぼ等しく構成され、上記第１電流制御回路の一方の電流端子は、上記第１抵抗素子を介して上記電流検出抵抗の電源部側に接続され、上記第１電流制御回路の制御端子は、上記第２電流制御回路の制御端子に接続され、上記第１電流制御回路の他方の電流端子は、上記第３電流制御回路の一方の電流端子に接続され、上記第２電流制御回路の一方の電流端子は、上記電流検出抵抗の負荷側に接続され、上記第２電流制御回路の他方の電流端子は、当該第２電流制御回路の制御端子及び上記第４電流制御回路の一方の電流端子に接続され、上記第３電流制御回路の制御端子は、当該第３電流制御回路の一方の電流端子及び上記第４電流制御回路の制御端子に接続され、上記第３電流制御回路の他方の電流端子は、上記第２抵抗素子を介して接地され、上記第４電流制御回路の他方の電流端子とアースとの間の抵抗値は、上記第２抵抗値に等しくなるように構成されており、上記第３電流制御回路の他方の電流端子及び上記第４電流制御回路の他方の電流端子の少なくとも一方の電圧値を用いて上記供給電流を求めるように構成されたものであればよい。
【００２６】
この構成によれば、第１電流制御回路と第２電流制御回路の特性が互いにほぼ等しいので、電流検出抵抗の電源部側と第１電流制御回路の制御端子との電位差から、第１電流制御回路の電流端子に流れる電流と、第２電流制御回路の電流端子に流れる電流と、電流検出抵抗に流れる供給電流と、所定倍率の以上４つの値の関係が得られる。
【００２７】
また、第３電流制御回路と第４電流制御回路により、第３、第４電流制御回路の電流端子に流れる電流が互いに一定の関係になされる。
【００２８】
また、各電流制御回路において増幅率が大きいため、電流端子に流れる電流に比べて制御端子の流入電流又は流出電流を無視することができる。従って、第１電流制御回路の各電流端子に流れる電流と第３電流制御回路の各電流端子に流れる電流とは等しいとみなせる。同様に、第２電流制御回路の各電流端子に流れる電流と第４電流制御回路の各電流端子に流れる電流とは等しいとみなせる。
【００２９】
以上より、第３電流制御回路の電流端子又は第４電流制御回路の電流端子に流れる電流は、電流検出抵抗に流れる供給電流に対して一定の関係を有するものとなる。従って、第３電流制御回路の電流端子又は第４電流制御回路の電流端子の電圧値が検出されると、第２抵抗値から第３電流制御回路の電流端子又は第４電流制御回路の電流端子に流れる電流が求められ、これによって供給電流が求められることとなる。
【００３０】
なお、上記第１〜第４電流制御回路は、制御端子が等電位であれば、同一レベルの電流を電流端子に流す性質を有する回路素子又は回路であればよい。
【００３１】
【発明の実施の形態】
図１は本発明に係る電流検出回路の一実施形態の回路図である。
この電流検出回路Ｋ１は、電源部１とアースとの間に、ＦＥＴ２、シャント抵抗Ｒｓ及び負荷３が直列に接続され、駆動回路４からの駆動電圧によりＦＥＴ２がオンにされて負荷電流ＩL が電源部１から負荷３に供給されたときに、負荷電流ＩL に比例した電流を電圧に変換し、これを電圧検出回路５で検出することによって、電源部１から負荷３に供給される供給電流としての負荷電流ＩL を検出するものである。シャント抵抗Ｒｓは、既知の抵抗値ＲS を有する高精度な低抵抗素子で、電流検出抵抗を構成する。
【００３２】
また、電流検出回路Ｋ１は、図１に示すように、ＰＮＰトランジスタからなるトランジスタＱ１（第１トランジスタ）及びトランジスタＱ２（第２トランジスタ）と、ＮＰＮトランジスタからなるトランジスタＱ３（第３トランジスタ）及びトランジスタＱ４（第４トランジスタ）と、抵抗値がＲ1 の抵抗Ｒ１（第１抵抗素子）と、抵抗値がＲ2 の抵抗Ｒ２（第２抵抗素子）とを備えている。
【００３３】
トランジスタＱ１のエミッタは、抵抗Ｒ１を介してシャント抵抗Ｒｓの電源部１側に接続され、トランジスタＱ１のベースは、トランジスタＱ２のベースに接続され、トランジスタＱ１のコレクタは、トランジスタＱ３のコレクタに接続されている。トランジスタＱ２のエミッタは、シャント抵抗Ｒｓの負荷側に接続され、トランジスタＱ２のコレクタは、当該トランジスタＱ２のベース及びトランジスタＱ４のコレクタに接続されている。
【００３４】
トランジスタＱ３のベースは、当該トランジスタＱ３のコレクタ及びトランジスタＱ４のベースに接続され、トランジスタＱ３のエミッタは、抵抗Ｒ２を介して接地されている。トランジスタＱ４のエミッタは、トランジスタＱ３のエミッタに接続され、これによって、トランジスタＱ４のエミッタとアースとの間の抵抗値は、抵抗Ｒ２の抵抗値に等しくなるように構成されている。
【００３５】
電圧検出回路５は、以下の機能を有する。
(1) トランジスタＱ３のエミッタの電圧値ＶOUT を検出する電圧検出手段としての機能。
(2) 検出した電圧値から負荷電流ＩL が正常範囲内にあるかどうかを判定する電流判定手段としての機能。
【００３６】
なお、図１の回路において、ＰＮＰトランジスタＱ１，Ｑ２からなるトランジスタ群Ｔ１及びＮＰＮトランジスタＱ３，Ｑ４からなるトランジスタ群Ｔ２は、それぞれ、同一半導体ウェハ上の隣接トランジスタを利用することなどにより、ベース・エミッタ間電圧Ｖbeの差がほとんど無視できるような構成にしている。
【００３７】
例えば、ディスクリート部品で回路を構成する場合には、隣接する２個のトランジスタを１パッケージに収容したものが市販されているので、それを利用すればよい。また、ＩＣを用いる場合には、半導体ウェハ上でトランジスタＱ１とトランジスタＱ２を隣接して配置し、トランジスタＱ３とトランジスタＱ４を隣接して配置することにより、それぞれベース・エミッタ間電圧Ｖbeの差をほとんど無視できる程度のレベルにすることができる。
【００３８】
次に、負荷電流ＩL を求める原理について説明する。
まず、抵抗Ｒ１は、下記数１に示すように、シャント抵抗Ｒｓの抵抗値ＲS のＮ倍（所定倍率）の抵抗値Ｒ1を有するものを採用している。
【００３９】
【数１】
Ｒ1＝Ｎ・ＲS
トランジスタＱ１，Ｑ２のベースとＦＥＴ２のソースとの電位差について下記数２が得られる。
【００４０】
【数２】
Ｉ2・Ｒ1＋Ｖbe(Ｑ１)
＝(Ｉ1＋ＩL)・ＲS＋Ｖbe(Ｑ２)
但し、図１に示すように、Ｉ1はトランジスタＱ２に流れるコレクタ電流、Ｉ2はトランジスタＱ１に流れるコレクタ電流で、Ｖbe(Ｑ１)はトランジスタＱ１のベース・エミッタ間電圧、Ｖbe(Ｑ２)はトランジスタＱ２のベース・エミッタ間電圧である。
【００４１】
また、トランジスタＱ１とトランジスタＱ２とは、上述したように、特性がほぼ同一のトランジスタを採用しているので、下記数３が得られる。
【００４２】
【数３】
Ｖbe(Ｑ１)＝Ｖbe(Ｑ２)
上記数１、数３を上記数２に代入すると、第１の関係として、下記数４が得られる。
【００４３】
【数４】
Ｉ2＝(Ｉ1＋ＩL)／Ｎ
また、図１の回路において、トランジスタＱ３，Ｑ４は、いわゆるカレントミラー回路を構成している。このカレントミラー回路では、共通のエミッタ抵抗Ｒ２を接続しており、かつ、上述したように特性がほぼ同一のトランジスタを採用していることからベース・エミッタ間電圧が等しいので、第２の関係として、下記数５が得られる。
【００４４】
【数５】
ＩC(Ｑ３)＝ＩC(Ｑ４)
但し、ＩC(Ｑ３)はトランジスタＱ３に流れるコレクタ電流、ＩC(Ｑ４)はトランジスタＱ４に流れるコレクタ電流である。
【００４５】
ここで、一般に、トランジスタのｈFE＝(コレクタ電流)／(ベース電流)は十分に大きいので、各トランジスタのエミッタ電流とコレクタ電流は等しいとみなすことができ、第３の関係として下記数６、第４の関係として下記数７、第５の関係として下記数８が得られる。
【００４６】
【数６】
ＩC(Ｑ３)＝Ｉ2
【００４７】
【数７】
ＩC(Ｑ４)＝Ｉ1
【００４８】
【数８】
ＩC(Ｑ３)＝ＩE(Ｑ３)
ＩC(Ｑ４)＝ＩE(Ｑ４)
従って、上記数５、数６、数７より
【００４９】
【数９】
Ｉ2＝Ｉ1
となる。従って、上記数４、数９より、
【００５０】
【数１０】
Ｉ2＝Ｉ1＝ＩL／(Ｎ−１)
となる。また、上記数６、数８より、
【００５１】
【数１１】
Ｉ2＝ＩE(Ｑ３)
となる。従って、上記数１０、数１１より、電圧検出回路５への出力電圧ＶOUTは、
【００５２】
【数１２】
【００５３】
【数１３】
ＩL＝ＶOUT・(Ｎ−１)／(２・Ｒ2)
によって、負荷電流ＩLが求められる。
【００５４】
例えば、ＲS＝10(ｍΩ)、Ｒ1＝1(ｋΩ)、Ｒ2＝33(ｋΩ)とすると、ＩL＝3(Ａ)のときはＶOUT＝2(Ｖ)となる。
【００５５】
図２（ａ）は負荷電流ＩL の５(Ａ)から50(Ａ)までの変化を示す図で、横軸には単位はない。図２（ｂ）は、図２（ａ）のように負荷電流ＩL が変化したときの図１の回路及び図７の回路における(負荷電流ＩL)／(出力電圧ＶOUT)の変化を比較した図である。
【００５６】
図２（ｂ）において、図１の回路における(ＩL)／(ＶOUT)の最小値は23.4、最大値は24.8であり、図７の回路における(ＩL)／(ＶOUT)の最小値は19.8、最大値は23.75である。
【００５７】
すなわち、図１の回路では(ＩL)／(ＶOUT)の変動は±３％に納まっているのに対して、図７の回路では±９％もの変動がある。従って、図７の回路を用いて負荷電流が小さい領域を精度良く検出するためには、図７の抵抗Ｒ１２の抵抗値を切り替える必要があるのに対し、図１の回路では、その必要がない。
【００５８】
このように、本実施形態によれば、トランジスタＱ１を抵抗Ｒ１を介してシャント抵抗Ｒｓの電源部１側に接続し、トランジスタＱ２をシャント抵抗Ｒｓの負荷３側に接続し、カレントミラー回路を構成するトランジスタＱ３，Ｑ４をそれぞれトランジスタＱ１，Ｑ２に接続することにより、負荷電流ＩL の一部を精度良く分流し、その分流した電流の出力端を抵抗Ｒ２を介して接地するようにしたので、負荷電流ＩL に比例した電圧を精度良く得ることができ、これによって負荷電流ＩL を精度良く求めることができる。
【００５９】
なお、本発明は、上記実施形態に限られず、以下の変形形態を採用することができる。
【００６０】
（１）図３は電流検出回路の変形形態の回路図である。なお、図１と同一部材については同一符号を付す。
図３の電流検出回路Ｋ２は、図１の回路に加えて、抵抗値Ｒ2 の抵抗Ｒ３（第３抵抗素子）と、抵抗値Ｒ1の抵抗Ｒ４（第４抵抗素子）と、抵抗値Ｒ5（Ｒ5≠Ｒ2）の抵抗Ｒ５（第５抵抗素子）と、ＰＮＰトランジスタからなり、ベース・エミッタ間電圧がトランジスタＱ１とほぼ等しいトランジスタＱ５（第５トランジスタ）とを備えている。
【００６１】
そして、トランジスタＱ４のエミッタを、トランジスタＱ３のエミッタに接続せずに、抵抗Ｒ３を介して接地している。従って、図３の回路では、トランジスタＱ３のエミッタからの出力電圧ＶOUT1は、
【００６２】
【数１４】
ＶOUT1＝Ｒ2・ＩL／(Ｎ−１)
となる。
【００６３】
また、トランジスタＱ５のエミッタは、抵抗Ｒ４を介してシャント抵抗Ｒｓの電源部１側に接続され、トランジスタＱ５のベースは、トランジスタＱ１のベースに接続され、トランジスタＱ５のコレクタは、抵抗Ｒ５を介して接地されている。また、電圧検出回路５は、更に、トランジスタＱ５のコレクタの電圧値ＶOUT2を検出し、この検出電圧値から負荷電流ＩL を求めるものである。
【００６４】
図３の回路において、抵抗Ｒ１，Ｒ４の抵抗値がＲ1 で等しく、トランジスタＱ５の特性は、トランジスタＱ１と同一になるように構成されているので、図３に示すように、トランジスタＱ１と等しい電流Ｉ2 がトランジスタＱ５に流れることとなる。
【００６５】
従って、トランジスタＱ５のコレクタからの出力電圧ＶOUT2は、
【００６６】
【数１５】
ＶOUT2＝Ｒ5・ＩL／(Ｎ−１)
となる。
【００６７】
この形態によれば、抵抗Ｒ１と同一抵抗値の抵抗Ｒ４を介してシャント抵抗Ｒｓの電源部１側に接続され、トランジスタＱ１と同一特性を有するトランジスタＱ５を備え、コレクタ抵抗Ｒ５の抵抗値を抵抗Ｒ２の抵抗値と異なる適当な値に設定することによって、同一レベルの負荷電流ＩL に対して、異なるレベルの電圧ＶOUT1，ＶOUT2を同時に出力することができる。
【００６８】
従って、負荷電流ＩL の変化による出力電圧ＶOUT の変化範囲に比べて、電圧検出回路５の検出可能な電圧範囲が狭い場合でも、精度良く好適に負荷電流ＩL を検出することができる。
【００６９】
（２）図４は電流検出回路の変形形態を示す回路図である。なお、図１と同一部材については同一符号を付す。
図４の電流検出回路Ｋ３は、図１の回路に加えて、抵抗値Ｒ2 の抵抗Ｒ３（第３抵抗素子）と、抵抗値Ｒ2 の抵抗Ｒ６１〜Ｒ６４（第６抵抗素子）と、ベース・エミッタ間電圧がトランジスタＱ１とほぼ等しいＰＮＰトランジスタＱ６１〜Ｑ６４とを備えている。
【００７０】
そして、トランジスタＱ４のエミッタは、トランジスタＱ３のエミッタに接続せずに、抵抗Ｒ３を介して接地している。また、ＰＮＰトランジスタＱ６１〜Ｑ６４のエミッタは、それぞれトランジスタＱ１のエミッタに接続され、ＰＮＰトランジスタＱ６１〜Ｑ６４のベースは、それぞれトランジスタＱ１のベースに接続され、ＰＮＰトランジスタＱ６１〜Ｑ６４のコレクタは、それぞれ抵抗Ｒ６１〜Ｒ６４を介して接地されている。
【００７１】
この形態によれば、抵抗Ｒ２，Ｒ６１〜Ｒ６４に流れる電流は、互いに等しいレベルになるので、それぞれＩ1 ／５になることから、消費電力を低減することができ、これによって電圧検出回路５を低消費電力の回路部品で構成することができ、回路の小型化及び低コスト化を図ることができる。
【００７２】
なお、図４では、４個の抵抗Ｒ６１〜Ｒ６４及びＰＮＰトランジスタＱ６１〜Ｑ６４を備えているが、４個に限られず、所定数Ｍ個であればよい。これによって、Ｍ個の抵抗及び抵抗Ｒ２に流れる電流がＩ1 ／(Ｍ＋１)となり、消費電力を低減することができる。
【００７３】
また、この形態において、負荷電流を精度良く検出するためにはトランジスタＱ１，Ｑ２，Ｑ６１〜Ｑ６４の特性を一致させる必要があるので、トランジスタ回路をＩＣにより均質に構成することが好ましい。
【００７４】
ここで、半導体ウェハ上に形成された集積回路（Integrated Circuit、以下「ＩＣ」という。）における素子の特性のばらつきについて説明する。
ＩＣは、半導体（一般にはシリコン）のインゴットから切り出された１枚のウェハ上に公知の回路形成工程によって多数の同一回路を形成した後に、回路（チップ）毎にダイシングしてモールドすることによって製造される。
【００７５】
従って、ＩＣにおける素子の特性のばらつきは、１枚のウェハ内部のチップ間で発生するばらつきと、ウェハ間のばらつきと、ウェハを切り出したインゴット間のばらつきとに分けることができる。
【００７６】
ＩＣにおける素子の特性のばらつきは、回路形成工程におけるばらつき、すなわちエッチング工程のばらつき、露光工程のばらつき、不純物拡散工程の拡散度合いのばらつき、各工程における温度のばらつきなどの要因によって生じる。
【００７７】
この内で、上記ばらつき要因であるエッチング、露光、不純物拡散の各工程はウェハ毎に行われ、同一ウェハでは各工程の温度も同一であるので、１枚のウェハ内部のチップ間では、特性のばらつきが生じにくい。特に、同一チップ内で近接して形成される素子間におけるばらつきは、殆ど無視することができる。
【００７８】
従って、トランジスタＱ１，Ｑ２，Ｑ６１〜Ｑ６４の特性の相対的なばらつき、トランジスタＱ３，Ｑ４の特性の相対的なばらつき、抵抗Ｒ２，Ｒ３，Ｒ６１〜Ｒ６４の抵抗値の相対的なばらつきは、それぞれ非常に低いレベルにすることができる。
【００７９】
（３）図５は電流検出回路の変形形態を示す回路図である。なお、図１と同一部材については同一符号を付す。
図５において、電圧検出回路５をダイオードＤ１を介して接地している。これによって、例えばバッテリからなる電源部１を回路に接続する際に、誤って正極と負極とが逆に接続された場合でも、電圧検出回路５の内部回路を保護することができる。しかし、この回路構成では、電圧検出回路５による検出電圧がダイオードＤ１の順方向電圧分だけ上昇してしまう。
【００８０】
そこで、図５では、図１に対して抵抗Ｒ２の接続位置を変更するとともに、電圧検出回路５による電圧の検出点を変更している。すなわち、抵抗Ｒ２をトランジスタＱ１のコレクタとトランジスタＱ３のコレクタとの間に介設し、トランジスタＱ１のコレクタを電圧検出回路５に接続している。
【００８１】
これによって、出力電圧ＶOUT のレベルがダイオードＤ１の順方向電圧に等しいトランジスタＱ３のベース・エミッタ間電圧だけ上昇するので、第１実施形態と同様に、精度良く好適に負荷電流ＩL を検出することができる。
【００８２】
なお、図１に対して電圧検出回路５による電圧の検出点のみを変更し、抵抗Ｒ２の接続位置は、図１と同一位置、すなわち図５中、破線で示すブロック６の位置のままでもよい。この場合でも、同様に、出力電圧ＶOUT のレベルをトランジスタＱ３のベース・エミッタ間電圧分だけ上昇させることができる。また、トランジスタＱ３，Ｑ４のエミッタとアースとの間に抵抗Ｒ２を接続することになるので、図５の場合に比べて、トランジスタＱ３，Ｑ４からなるカレントミラー回路を好適に動作させることができる。
【００８３】
（４）上記実施形態の図１において、トランジスタＱ３のコレクタとトランジスタＱ３のベースとを直結しているが、これに代えて、図６に示すように、ＮＰＮトランジスタＱ７を備えるようにしてもよい。すなわち、トランジスタＱ７のベースをトランジスタＱ３のコレクタに接続し、エミッタをトランジスタＱ３のベースに接続し、コレクタをシャント抵抗ＲｓのＦＥＴ２側に接続する。
【００８４】
この形態によれば、トランジスタＱ３のコレクタ電流から引き抜かれる減少分が１／ｈFEになるので、トランジスタＱ３，Ｑ４からなるカレントミラー回路の特性を向上することができる。
【００８５】
（５）負荷３は、上記実施形態及び各変形形態では、図１、図３〜図６に示すようにランプとしているが、これに限られない。例えば２次電池とすることにより、電源部から２次電池に供給される供給電流としての充電電流を精度良く検出することができ、２次電池の充電量を精度良く求めることができる。
【００８６】
【発明の効果】
以上説明したように、本発明によれば、第１トランジスタを第１抵抗素子を介して電流検出抵抗の電源部側に接続し、第２トランジスタを電流検出抵抗の負荷側に接続し、第３、第４トランジスタをそれぞれ第１、第２トランジスタに接続するとともに、第１、第２トランジスタを互いにベース・エミッタ間電圧を等しく構成し、第３、第４トランジスタを互いにベース・エミッタ間電圧を等しく構成することにより、電源部から負荷に供給される供給電流の一部を精度良く分流し、その分流した電流の出力端を第２抵抗素子を介して接地してその電圧値を検出するようにしたので、供給電流に比例した電圧を精度良く得ることができ、これによって供給電流を精度良く求めることが可能になる。
【００８７】
また、ベース・エミッタ間電圧が第１トランジスタとほぼ等しい第５トランジスタのエミッタを第１抵抗素子と同一の抵抗値を有する第４抵抗素子を介して電流検出抵抗の電源部側に接続し、第５トランジスタのコレクタを第２抵抗値と異なる抵抗値を有する第５抵抗素子を介して接地することにより、同一レベルの供給電流に対して、第５トランジスタのコレクタの電圧値は、第３トランジスタ又は第４トランジスタのエミッタの電圧値と異なるものになり、これによって、供給電流を求める際に用いる電圧値を、第３トランジスタ又は第４トランジスタのエミッタの電圧値と第５トランジスタのコレクタの電圧値とで、供給電流のレベルに応じて切り替えることにより、電圧値の変化範囲を所定範囲内に絞ることができる。従って、検出可能な電圧レベルの範囲が狭い電圧検出手段を使用することができる。
【００８８】
また、所定数のＰＮＰトランジスタのエミッタをそれぞれ第１トランジスタのエミッタに接続し、所定数のＰＮＰトランジスタのベースをそれぞれ第１トランジスタのベースに接続し、所定数のＰＮＰトランジスタのコレクタをそれぞれ第２抵抗値を有する第６抵抗素子を介して接地することにより、第２抵抗素子及び各第６抵抗素子には、同一レベルの電流が流れることとなるので、各抵抗素子には、第１抵抗素子に流れる電流の１／(所定数＋１)の電流が流れ、これによって回路全体の消費電力を低減することができる。
【００８９】
また、各トランジスタを半導体ウェハ上に形成された集積回路により構成することにより、半導体ウェハ上に、例えば第１トランジスタと第２トランジスタとを隣接して形成し、第３トランジスタと第４トランジスタとを隣接して形成することにより、ベース・エミッタ間電圧などの特性を精度良く一致させることができるので、供給電流に比例した電圧を更に精度良く得ることができ、これによって供給電流の検出精度を更に向上することができる。
【００９０】
また、電圧検出手段により検出された電圧値を用いて供給電流を求める電流判定手段を備えることにより、当該電圧値が供給電流に精度良く比例したものとなっているので、供給電流を精度良く求めることができる。
【図面の簡単な説明】
【図１】本発明に係る電流検出回路の一実施形態の回路図である。
【図２】（ａ）は負荷電流ＩL の５(Ａ)から50(Ａ)までの変化を示す図、（ｂ）は（ａ）のように負荷電流ＩL が変化したときの図１の回路及び図７の回路における(負荷電流ＩL)／(出力電圧ＶOUT)の変化を比較した図である。
【図３】電流検出回路の変形形態の回路図である。
【図４】電流検出回路の変形形態の回路図である。
【図５】電流検出回路の変形形態を示す回路図である。
【図６】電流検出回路の変形形態を示す回路図である。
【図７】従来の電流検出回路の一例を示す回路図である。
【図８】従来の電流検出回路の一例を示す回路図である。
【符号の説明】
１ 電源部
３ 負荷
５ 電圧検出回路（電圧検出手段、電流判定手段）
Ｒｓ シャント抵抗（電流検出抵抗）
Ｑ１〜Ｑ５ トランジスタ（第１〜第５トランジスタ）
Ｑ６１〜Ｑ６４ ＰＮＰトランジスタ（第６トランジスタ）
Ｒ１〜Ｒ５ 抵抗（第１〜第５抵抗素子）
Ｒ６１〜Ｒ６４ 抵抗（第６抵抗素子）
Claims (5)
- 電源部と負荷の間に介設された電流検出抵抗を用いて上記電源部から上記負荷に供給される供給電流を検出する電流検出回路において、
上記電流検出抵抗の抵抗値の所定倍率である第１抵抗値を有する第１抵抗素子と、第２抵抗値を有する第２抵抗素子と、ＰＮＰトランジスタからなる第１トランジスタ及び第２トランジスタと、ＮＰＮトランジスタからなる第３トランジスタ及び第４トランジスタと、電圧検出手段とを備え、
上記第１トランジスタと上記第２トランジスタのベース・エミッタ間電圧は互いにほぼ等しく構成され、上記第３トランジスタと上記第４トランジスタのベース・エミッタ間電圧は互いにほぼ等しく構成されており、
上記第１トランジスタのエミッタは、上記第１抵抗を介して上記電流検出抵抗の電源部側に接続され、上記第１トランジスタのベースは、上記第２トランジスタのベースに接続され、上記第１トランジスタのコレクタは、上記第３トランジスタのコレクタに接続され、
上記第２トランジスタのエミッタは、上記電流検出抵抗の負荷側に接続され、上記第２トランジスタのコレクタは、当該第２トランジスタのベース及び上記第４トランジスタのコレクタに接続され、
上記第３トランジスタのベースは、当該第３トランジスタのコレクタ及び上記第４トランジスタのベースに接続され、上記第３トランジスタのエミッタは、上記第２抵抗素子を介して接地され、
上記第４トランジスタのエミッタとアースとの間の抵抗値は、上記第２抵抗値に等しくなるように構成されており、
上記電圧検出手段は、上記第３トランジスタのエミッタ及び上記第４トランジスタのエミッタの少なくとも一方の電圧値を検出するものであることを特徴とする電流検出回路。 - 請求項１記載の電流検出回路において、更に、上記第２抵抗値を有する第３抵抗素子と、上記第１抵抗素子と同一の抵抗値を有する第４抵抗素子と、上記第２抵抗値と異なる抵抗値を有する第５抵抗素子と、ＰＮＰトランジスタからなり、ベース・エミッタ間電圧が上記第１トランジスタとほぼ等しい第５トランジスタとを備え、
上記第４トランジスタのエミッタは、上記第３抵抗素子を介して接地され、
上記第５トランジスタのエミッタは、上記第４抵抗素子を介して上記電流検出抵抗の電源部側に接続され、上記第５トランジスタのベースは、上記第１トランジスタのベースに接続され、上記第５トランジスタのコレクタは、上記第５抵抗素子を介して接地されており、
上記電圧検出手段は、更に、上記第５トランジスタのコレクタの電圧値を検出するものであることを特徴とする電流検出回路。 - 請求項１記載の電流検出回路において、更に、上記第２抵抗値を有する所定数の第６抵抗素子と、ベース・エミッタ間電圧が上記第１トランジスタとほぼ等しい上記所定数のＰＮＰトランジスタとを備え、
上記所定数のＰＮＰトランジスタのエミッタは、それぞれ上記第１トランジスタのエミッタに接続され、上記所定数のＰＮＰトランジスタのベースは、それぞれ上記第１トランジスタのベースに接続され、上記所定数のＰＮＰトランジスタのコレクタは、それぞれ上記第６抵抗素子を介して接地されていることを特徴とする電流検出回路。 - 請求項１〜３のいずれかに記載の電流検出回路において、上記各トランジスタは、半導体ウェハ上に形成された集積回路により構成されていることを特徴とする電流検出回路。
- 請求項１〜４のいずれかに記載の電流検出回路において、更に、上記電圧検出手段により検出された電圧値を用いて上記供給電流を求める電流判定手段を備えたことを特徴とする電流検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32360898A JP3676595B2 (ja) | 1998-11-13 | 1998-11-13 | 電流検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32360898A JP3676595B2 (ja) | 1998-11-13 | 1998-11-13 | 電流検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000147027A JP2000147027A (ja) | 2000-05-26 |
| JP3676595B2 true JP3676595B2 (ja) | 2005-07-27 |
Family
ID=18156628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32360898A Expired - Fee Related JP3676595B2 (ja) | 1998-11-13 | 1998-11-13 | 電流検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3676595B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4941718B2 (ja) * | 2006-11-24 | 2012-05-30 | 横河電機株式会社 | 電圧シフト回路 |
-
1998
- 1998-11-13 JP JP32360898A patent/JP3676595B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000147027A (ja) | 2000-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1096262B1 (en) | Current detector | |
| JPH03150429A (ja) | 抵抗コンパレータ集積回路 | |
| JPH0450772A (ja) | 電流検出装置 | |
| JP3676595B2 (ja) | 電流検出回路 | |
| JP3727788B2 (ja) | 電流検出回路 | |
| JP4824230B2 (ja) | 温度検知回路 | |
| JP2000010643A (ja) | 定電流源 | |
| JP3239052B2 (ja) | 半導体集積回路 | |
| JP2870323B2 (ja) | ウインドウコンパレータ | |
| JPH103321A (ja) | 電流出力回路 | |
| JPH0666648B2 (ja) | ヒステリシスコンパレ−タ | |
| JPH0575418A (ja) | 過電流検出回路 | |
| JP2550416B2 (ja) | クランプ回路 | |
| JP2001265451A (ja) | 電流検出回路 | |
| JP2974304B1 (ja) | タイマ回路 | |
| JP3664038B2 (ja) | リセット回路 | |
| JPS63178310A (ja) | 低入出力電圧差電源回路 | |
| JPS63265174A (ja) | 過電流検出回路 | |
| JPH04366737A (ja) | 温度センサ回路 | |
| JP2003324338A (ja) | 電流クランプ回路 | |
| JPS6162268A (ja) | 電流検出回路 | |
| JPH0498683A (ja) | 差動増幅回路 | |
| JPH04313912A (ja) | 出力保護回路 | |
| JPH0675017U (ja) | 基準電源回路 | |
| JP2001160593A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050421 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050426 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050428 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080513 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130513 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |