JP2000147027A

JP2000147027A - 電流検出回路

Info

Publication number: JP2000147027A
Application number: JP10323608A
Authority: JP
Inventors: Fumiaki Mizuno; 史章水野
Original assignee: Sumitomo Wiring Systems Ltd; Sumitomo Electric Industries Ltd; Harness System Technologies Research Ltd
Current assignee: Sumitomo Wiring Systems Ltd; AutoNetworks Technologies Ltd; Sumitomo Electric Industries Ltd
Priority date: 1998-11-13
Filing date: 1998-11-13
Publication date: 2000-05-26
Anticipated expiration: 2018-11-13
Also published as: JP3676595B2

Abstract

(57)【要約】【課題】簡素な構成で電流を精度良く検出する。【解決手段】トランジスタＱ１を抵抗Ｒ１を介してシ
ャント抵抗Ｒｓの電源部１側に接続し、トランジスタＱ
２をシャント抵抗Ｒｓの負荷３側に接続し、カレントミ
ラー回路を構成するトランジスタＱ３，Ｑ４をそれぞれ
トランジスタＱ１，Ｑ２に接続する。トランジスタＱ
１，Ｑ２のベース・エミッタ間電圧を互いに等しく構成
し、トランジスタＱ３，Ｑ４のベース・エミッタ間電圧
を互いに等しく構成する。トランジスタＱ３のエミッタ
を抵抗Ｒ２を介して接地し、このトランジスタＱ３のエ
ミッタの電圧値を電圧検出回路５により検出する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、負荷に供給される
供給電流を精度良く検出するための電流検出回路に関す
るものである。

【０００２】

【従来の技術】従来、パソコン等に用いられる２次電池
の充電量を精度良く求めたり、自動車における電流分配
回路を監視することなどを目的として、高精度な電流検
出回路が望まれている。電流検出回路として、従来、高
精度な低抵抗素子であるシャント抵抗を検出すべき電流
が流れる配線に直列に介設し、該抵抗で生じる電圧降下
を検出する方法が知られている。

【０００３】例えば図７では、ＰＮＰトランジスタＱ１
１，Ｑ１２と抵抗Ｒ１１を用いてシャント抵抗Ｒｓに流
れる負荷電流Ｉ_Lに比例した電流Ｉ₁₂を形成し、これを
抵抗１２を用いて電圧Ｖ_OUTに変換することにより、負
荷電流Ｉ_Lを検出するようにしている。

【０００４】また、従来、オペアンプＩＣを用いてシャ
ント抵抗の両端に発生した電位差を差動増幅し、負荷電
流に比例した電圧を出力する方法が知られている。しか
し、この場合にはオペアンプＩＣが有するオフセット電
圧が出力電圧に重畳されるため、特に負荷電流が小さい
ときの精度に問題がある。これに対して、外付端子に可
変抵抗を接続することにより出力電圧の調整が可能なオ
ペアンプＩＣも存在するが、量産には適さない。また、
図８に示す回路により、オフセット電圧の影響を解消す
る方法が知られている。

【０００５】図８において、オペアンプＯＰ１の増幅率
が十分に大きい場合には、オペアンプＯＰ１の反転入力
端子と非反転入力端子の電位差は０とみなせる。従っ
て、Ｉ₁₄・Ｒ₁₄＝(Ｉ₁₃＋Ｉ_L)・Ｒ_S ≒Ｉ_L・Ｒ_S となる。但し、Ｒ₁₄は抵抗Ｒ１４の抵抗値、Ｒ_Sはシャ
ント抵抗Ｒｓの抵抗値、Ｉ₁₃はオペアンプＯＰ１の反転
入力端子に流入する電流、Ｉ₁₄はオペアンプＯＰ１の非
反転入力端子に流入する電流である。

【０００６】これによって、ＰＮＰトランジスタＱ１３
のコレクタ電流Ｉ₁₄は、Ｉ₁₄≒Ｉ_L・Ｒ_S／Ｒ₁₄ となり、負荷電流Ｉ_Lに比例した電流を出力することが
できる。

【０００７】

【発明が解決しようとする課題】しかし、上記図７の回
路では、シャント抵抗Ｒｓを流れる負荷電流Ｉ_L に比例
した電圧が得られる範囲が狭いため、小電流領域をモニ
タする場合と、大電流領域をモニタする場合とで、例え
ば抵抗Ｒ１２の抵抗値を切り替えるなど、異なる回路を
用いる必要があるという問題があった。なお、後述する
「発明の実施の形態」の欄において、図７の回路におけ
る負荷電流と出力電圧との関係について本発明と比較す
る。

【０００８】また、多数の回路素子を必要とするオペア
ンプＩＣを用いた図８の回路を使用するのは、電流検出
回路のＩＣ化や製造コスト等を考慮すると好ましくな
い。

【０００９】本発明は、上記問題を解決するもので、簡
素な構成で電流を精度良く検出することができる電流検
出回路を提供することを目的とする。

【００１０】

【課題を解決するための手段】本発明は、電源部と負荷
の間に介設された電流検出抵抗を用いて上記電源部から
上記負荷に供給される供給電流を検出する電流検出回路
において、上記電流検出抵抗の抵抗値の所定倍率である
第１抵抗値を有する第１抵抗素子と、第２抵抗値を有す
る第２抵抗素子と、ＰＮＰトランジスタからなる第１ト
ランジスタ及び第２トランジスタと、ＮＰＮトランジス
タからなる第３トランジスタ及び第４トランジスタと、
電圧検出手段とを備え、上記第１トランジスタと上記第
２トランジスタのベース・エミッタ間電圧は互いにほぼ
等しく構成され、上記第３トランジスタと上記第４トラ
ンジスタのベース・エミッタ間電圧は互いにほぼ等しく
構成されており、上記第１トランジスタのエミッタは、
上記第１抵抗を介して上記電流検出抵抗の電源部側に接
続され、上記第１トランジスタのベースは、上記第２ト
ランジスタのベースに接続され、上記第１トランジスタ
のコレクタは、上記第３トランジスタのコレクタに接続
され、上記第２トランジスタのエミッタは、上記電流検
出抵抗の負荷側に接続され、上記第２トランジスタのコ
レクタは、当該第２トランジスタのベース及び上記第４
トランジスタのコレクタに接続され、上記第３トランジ
スタのベースは、当該第３トランジスタのコレクタ及び
上記第４トランジスタのベースに接続され、上記第３ト
ランジスタのエミッタは、上記第２抵抗素子を介して接
地され、上記第４トランジスタのエミッタとアースとの
間の抵抗値は、上記第２抵抗値に等しくなるように構成
されており、上記電圧検出手段は、上記第３トランジス
タのエミッタ及び上記第４トランジスタのエミッタの少
なくとも一方の電圧値を検出するものである。

【００１１】この構成によれば、第１トランジスタと第
２トランジスタのベース・エミッタ間電圧が互いにほぼ
等しいので、電流検出抵抗の電源部側と第１トランジス
タのベースとの電位差から、第１トランジスタのエミッ
タ電流と第２トランジスタのエミッタ電流と電流検出抵
抗に流れる供給電流と所定倍率の以上４つの値の関係が
得られる。これを第１の関係とする。

【００１２】また、第３トランジスタと第４トランジス
タとは、いわゆるカレントミラー回路を構成し、第３ト
ランジスタと第４トランジスタのベース・エミッタ間電
圧が互いにほぼ等しく、かつ、第３トランジスタのエミ
ッタとアースとの間の抵抗値と第４トランジスタのエミ
ッタとアースとの間の抵抗値とは同一の第２抵抗値であ
るので、第３トランジスタのコレクタ電流と第４トラン
ジスタのコレクタ電流とは等しくなる。これを第２の関
係とする。

【００１３】一方、一般にトランジスタのｈ_FE＝(コレ
クタ電流)／(ベース電流)は大きいので、各トランジス
タのエミッタ電流とコレクタ電流とは等しいとみなせ
る。従って、第３トランジスタのコレクタ電流と、第１
トランジスタのコレクタ電流と、第１トランジスタのエ
ミッタ電流とは互いに等しい。これを第３の関係とす
る。また、第４トランジスタのコレクタ電流と、第２ト
ランジスタのコレクタ電流と、第２トランジスタのエミ
ッタ電流とは互いに等しい。これを第４の関係とする。
また、第３トランジスタのコレクタ電流と、当該第３ト
ランジスタのエミッタ電流とは互いに等しく、第４トラ
ンジスタのコレクタ電流と、当該第４トランジスタのエ
ミッタ電流とは互いに等しい。これらを第５の関係とす
る。

【００１４】第２の関係、第３の関係及び第４の関係よ
り、第１トランジスタのエミッタ電流と第２トランジス
タのエミッタ電流とが互いに等しいことになる。また、
第３の関係及び第５の関係より、第１トランジスタのエ
ミッタ電流と第３トランジスタのエミッタ電流とが互い
に等しく、第２トランジスタのエミッタ電流と第４トラ
ンジスタのエミッタ電流とが互いに等しいことになる。

【００１５】従って、電圧検出手段により、第３トラン
ジスタのエミッタ及び第４トランジスタのエミッタの少
なくとも一方の電圧値が検出されると、第２抵抗値から
第１トランジスタのエミッタ電流を求めることが可能に
なり、これによって、第１の関係を構成する４つの値の
うちで供給電流を除く３つの値が既知となるので、供給
電流を求めることが可能になる。このとき、第１の関係
〜第５の関係が高精度で成立していることから、検出さ
れる電圧値が供給電流に精度良く比例したものとなる。

【００１６】また、請求項１記載の電流検出回路におい
て、更に、上記第２抵抗値を有する第３抵抗素子と、上
記第１抵抗素子と同一の抵抗値を有する第４抵抗素子
と、上記第２抵抗値と異なる抵抗値を有する第５抵抗素
子と、ＰＮＰトランジスタからなり、ベース・エミッタ
間電圧が上記第１トランジスタとほぼ等しい第５トラン
ジスタとを備え、上記第４トランジスタのエミッタは、
上記第３抵抗素子を介して接地され、上記第５トランジ
スタのエミッタは、上記第４抵抗素子を介して上記電流
検出抵抗の電源部側に接続され、上記第５トランジスタ
のベースは、上記第１トランジスタのベースに接続さ
れ、上記第５トランジスタのコレクタは、上記第５抵抗
素子を介して接地されており、上記電圧検出手段は、更
に、上記第５トランジスタのコレクタの電圧値を検出す
るものであるとしてもよい。

【００１７】この構成によれば、第５トランジスタのエ
ミッタは、第１抵抗素子と同一の抵抗値を有する第４抵
抗素子を介して電流検出抵抗の電源部側に接続され、第
５トランジスタのベースは、第１トランジスタのベース
に接続され、第５トランジスタのコレクタは、第２抵抗
値と異なる抵抗値を有する第５抵抗素子を介して接地さ
れており、第５トランジスタのベース・エミッタ間電圧
が第１トランジスタとほぼ等しいことから、第５トラン
ジスタのエミッタ電流、すなわちコレクタ電流は、第１
トランジスタのエミッタ電流に等しくなる。

【００１８】従って、第５抵抗素子の抵抗値が第２抵抗
値と異なるので、同一レベルの供給電流に対して、第５
トランジスタのコレクタの電圧値は、第３トランジスタ
又は第４トランジスタのエミッタの電圧値と異なるもの
になる。そこで、供給電流を求める際に用いる電圧値
を、第３トランジスタ又は第４トランジスタのエミッタ
の電圧値と第５トランジスタのコレクタの電圧値とで、
供給電流のレベルに応じて切り替えることにより、電圧
値の変化範囲を所定範囲内に絞ることが可能になる。こ
れによって、検出可能な電圧レベルの範囲が狭い電圧検
出手段を使用することが可能になる。

【００１９】また、請求項１記載の電流検出回路におい
て、更に、上記第２抵抗値を有する所定数の第６抵抗素
子と、ベース・エミッタ間電圧が上記第１トランジスタ
とほぼ等しい上記所定数のＰＮＰトランジスタとを備
え、上記所定数のＰＮＰトランジスタのエミッタは、そ
れぞれ上記第１トランジスタのエミッタに接続され、上
記所定数のＰＮＰトランジスタのベースは、それぞれ上
記第１トランジスタのベースに接続され、上記所定数の
ＰＮＰトランジスタのコレクタは、それぞれ上記第６抵
抗素子を介して接地されているとしてもよい。

【００２０】この構成によれば、所定数のＰＮＰトラン
ジスタのエミッタは、それぞれ第１トランジスタのエミ
ッタに接続され、所定数のＰＮＰトランジスタのベース
は、それぞれ第１トランジスタのベースに接続され、所
定数のＰＮＰトランジスタのコレクタは、それぞれ第２
抵抗値を有する第６抵抗素子を介して接地されているこ
とから、第２抵抗素子及び各第６抵抗素子には、同一レ
ベルの電流が流れることとなるので、各抵抗素子には、
第１抵抗素子に流れる電流の１／(所定数＋１)の電流が
流れる。従って、回路全体の消費電力が低減される。

【００２１】また、請求項１〜３のいずれかに記載の電
流検出回路において、上記各トランジスタは、半導体ウ
ェハ上に形成された集積回路により構成されているとし
てもよい。

【００２２】この場合には、各トランジスタが集積回路
によって構成されるので、半導体ウェハ上に、例えば第
１トランジスタと第２トランジスタとを隣接して形成
し、第３トランジスタと第４トランジスタとを隣接して
形成することにより、ベース・エミッタ間電圧などの特
性を精度良く一致させることが可能になり、これによっ
て、第１トランジスタのエミッタ電流が供給電流に更に
精度良く比例したものとされ、供給電流を更に高精度に
検出することが可能になる。

【００２３】また、請求項１〜４のいずれかに記載の電
流検出回路において、更に、上記電圧検出手段により検
出された電圧値を用いて上記供給電流を求める電流判定
手段を備えるようにしてもよい。

【００２４】この構成によれば、電圧検出手段により検
出された電圧値を用いて供給電流が求められることによ
り、当該電圧値が供給電流に精度良く比例したものとな
っているので、供給電流が精度良く求められることとな
る。

【００２５】なお、上記各構成では、ＰＮＰトランジス
タ及びＮＰＮトランジスタを用いているが、本発明は、
これに限られるものではなく、例えば、電源部と負荷の
間に介設された抵抗値が既知の電流検出抵抗を用いて上
記電源部から上記負荷に供給される供給電流を検出する
電流検出回路において、上記電流検出抵抗の抵抗値の所
定倍率の抵抗値を有する第１抵抗素子と、第２抵抗値を
有する第２抵抗素子と、それぞれ制御端子及び一対の電
流端子の少なくとも３端子を有し、制御端子の流入電流
又は流出電流を増幅した電流を電流端子に流す第１、第
２、第３及び第４電流制御回路とを備え、上記第１電流
制御回路と上記第２電流制御回路の特性は、互いにほぼ
等しく構成され、上記第３電流制御回路と上記第４電流
制御回路の特性は、互いにほぼ等しく構成され、上記第
１電流制御回路の一方の電流端子は、上記第１抵抗素子
を介して上記電流検出抵抗の電源部側に接続され、上記
第１電流制御回路の制御端子は、上記第２電流制御回路
の制御端子に接続され、上記第１電流制御回路の他方の
電流端子は、上記第３電流制御回路の一方の電流端子に
接続され、上記第２電流制御回路の一方の電流端子は、
上記電流検出抵抗の負荷側に接続され、上記第２電流制
御回路の他方の電流端子は、当該第２電流制御回路の制
御端子及び上記第４電流制御回路の一方の電流端子に接
続され、上記第３電流制御回路の制御端子は、当該第３
電流制御回路の一方の電流端子及び上記第４電流制御回
路の制御端子に接続され、上記第３電流制御回路の他方
の電流端子は、上記第２抵抗素子を介して接地され、上
記第４電流制御回路の他方の電流端子とアースとの間の
抵抗値は、上記第２抵抗値に等しくなるように構成され
ており、上記第３電流制御回路の他方の電流端子及び上
記第４電流制御回路の他方の電流端子の少なくとも一方
の電圧値を用いて上記供給電流を求めるように構成され
たものであればよい。

【００２６】この構成によれば、第１電流制御回路と第
２電流制御回路の特性が互いにほぼ等しいので、電流検
出抵抗の電源部側と第１電流制御回路の制御端子との電
位差から、第１電流制御回路の電流端子に流れる電流
と、第２電流制御回路の電流端子に流れる電流と、電流
検出抵抗に流れる供給電流と、所定倍率の以上４つの値
の関係が得られる。

【００２７】また、第３電流制御回路と第４電流制御回
路により、第３、第４電流制御回路の電流端子に流れる
電流が互いに一定の関係になされる。

【００２８】また、各電流制御回路において増幅率が大
きいため、電流端子に流れる電流に比べて制御端子の流
入電流又は流出電流を無視することができる。従って、
第１電流制御回路の各電流端子に流れる電流と第３電流
制御回路の各電流端子に流れる電流とは等しいとみなせ
る。同様に、第２電流制御回路の各電流端子に流れる電
流と第４電流制御回路の各電流端子に流れる電流とは等
しいとみなせる。

【００２９】以上より、第３電流制御回路の電流端子又
は第４電流制御回路の電流端子に流れる電流は、電流検
出抵抗に流れる供給電流に対して一定の関係を有するも
のとなる。従って、第３電流制御回路の電流端子又は第
４電流制御回路の電流端子の電圧値が検出されると、第
２抵抗値から第３電流制御回路の電流端子又は第４電流
制御回路の電流端子に流れる電流が求められ、これによ
って供給電流が求められることとなる。

【００３０】なお、上記第１〜第４電流制御回路は、制
御端子が等電位であれば、同一レベルの電流を電流端子
に流す性質を有する回路素子又は回路であればよい。

【００３１】

【発明の実施の形態】図１は本発明に係る電流検出回路
の一実施形態の回路図である。この電流検出回路Ｋ１
は、電源部１とアースとの間に、ＦＥＴ２、シャント抵
抗Ｒｓ及び負荷３が直列に接続され、駆動回路４からの
駆動電圧によりＦＥＴ２がオンにされて負荷電流Ｉ_L が
電源部１から負荷３に供給されたときに、負荷電流Ｉ_L
に比例した電流を電圧に変換し、これを電圧検出回路５
で検出することによって、電源部１から負荷３に供給さ
れる供給電流としての負荷電流Ｉ_L を検出するものであ
る。シャント抵抗Ｒｓは、既知の抵抗値Ｒ_S を有する高
精度な低抵抗素子で、電流検出抵抗を構成する。

【００３２】また、電流検出回路Ｋ１は、図１に示すよ
うに、ＰＮＰトランジスタからなるトランジスタＱ１
（第１トランジスタ）及びトランジスタＱ２（第２トラ
ンジスタ）と、ＮＰＮトランジスタからなるトランジス
タＱ３（第３トランジスタ）及びトランジスタＱ４（第
４トランジスタ）と、抵抗値がＲ₁ の抵抗Ｒ１（第１抵
抗素子）と、抵抗値がＲ₂ の抵抗Ｒ２（第２抵抗素子）
とを備えている。

【００３３】トランジスタＱ１のエミッタは、抵抗Ｒ１
を介してシャント抵抗Ｒｓの電源部１側に接続され、ト
ランジスタＱ１のベースは、トランジスタＱ２のベース
に接続され、トランジスタＱ１のコレクタは、トランジ
スタＱ３のコレクタに接続されている。トランジスタＱ
２のエミッタは、シャント抵抗Ｒｓの負荷側に接続さ
れ、トランジスタＱ２のコレクタは、当該トランジスタ
Ｑ２のベース及びトランジスタＱ４のコレクタに接続さ
れている。

【００３４】トランジスタＱ３のベースは、当該トラン
ジスタＱ３のコレクタ及びトランジスタＱ４のベースに
接続され、トランジスタＱ３のエミッタは、抵抗Ｒ２を
介して接地されている。トランジスタＱ４のエミッタ
は、トランジスタＱ３のエミッタに接続され、これによ
って、トランジスタＱ４のエミッタとアースとの間の抵
抗値は、抵抗Ｒ２の抵抗値に等しくなるように構成され
ている。

【００３５】電圧検出回路５は、以下の機能を有する。 (1) トランジスタＱ３のエミッタの電圧値Ｖ_OUTを検出
する電圧検出手段としての機能。 (2) 検出した電圧値から負荷電流Ｉ_L が正常範囲内にあ
るかどうかを判定する電流判定手段としての機能。

【００３６】なお、図１の回路において、ＰＮＰトラン
ジスタＱ１，Ｑ２からなるトランジスタ群Ｔ１及びＮＰ
ＮトランジスタＱ３，Ｑ４からなるトランジスタ群Ｔ２
は、それぞれ、同一半導体ウェハ上の隣接トランジスタ
を利用することなどにより、ベース・エミッタ間電圧Ｖ
_beの差がほとんど無視できるような構成にしている。

【００３７】例えば、ディスクリート部品で回路を構成
する場合には、隣接する２個のトランジスタを１パッケ
ージに収容したものが市販されているので、それを利用
すればよい。また、ＩＣを用いる場合には、半導体ウェ
ハ上でトランジスタＱ１とトランジスタＱ２を隣接して
配置し、トランジスタＱ３とトランジスタＱ４を隣接し
て配置することにより、それぞれベース・エミッタ間電
圧Ｖ_beの差をほとんど無視できる程度のレベルにするこ
とができる。

【００３８】次に、負荷電流Ｉ_L を求める原理について
説明する。まず、抵抗Ｒ１は、下記数１に示すように、
シャント抵抗Ｒｓの抵抗値Ｒ_S のＮ倍（所定倍率）の抵
抗値Ｒ₁を有するものを採用している。

【００３９】

【数１】Ｒ₁＝Ｎ・Ｒ_S トランジスタＱ１，Ｑ２のベースとＦＥＴ２のソースと
の電位差について下記数２が得られる。

【００４０】

【数２】Ｉ₂・Ｒ₁＋Ｖ_be(Ｑ１)＝(Ｉ₁＋Ｉ_L)・Ｒ_S＋Ｖ_be(Ｑ２) 但し、図１に示すように、Ｉ₁はトランジスタＱ２に流
れるコレクタ電流、Ｉ₂はトランジスタＱ１に流れるコ
レクタ電流で、Ｖ_be(Ｑ１)はトランジスタＱ１のベース
・エミッタ間電圧、Ｖ_be(Ｑ２)はトランジスタＱ２のベ
ース・エミッタ間電圧である。

【００４１】また、トランジスタＱ１とトランジスタＱ
２とは、上述したように、特性がほぼ同一のトランジス
タを採用しているので、下記数３が得られる。

【００４２】

【数３】Ｖ_be(Ｑ１)＝Ｖ_be(Ｑ２) 上記数１、数３を上記数２に代入すると、第１の関係と
して、下記数４が得られる。

【００４３】

【数４】Ｉ₂＝(Ｉ₁＋Ｉ_L)／Ｎまた、図１の回路において、トランジスタＱ３，Ｑ４
は、いわゆるカレントミラー回路を構成している。この
カレントミラー回路では、共通のエミッタ抵抗Ｒ２を接
続しており、かつ、上述したように特性がほぼ同一のト
ランジスタを採用していることからベース・エミッタ間
電圧が等しいので、第２の関係として、下記数５が得ら
れる。

【００４４】

【数５】Ｉ_C(Ｑ３)＝Ｉ_C(Ｑ４) 但し、Ｉ_C(Ｑ３)はトランジスタＱ３に流れるコレクタ
電流、Ｉ_C(Ｑ４)はトランジスタＱ４に流れるコレクタ
電流である。

【００４５】ここで、一般に、トランジスタのｈ_FE＝
(コレクタ電流)／(ベース電流)は十分に大きいので、各
トランジスタのエミッタ電流とコレクタ電流は等しいと
みなすことができ、第３の関係として下記数６、第４の
関係として下記数７、第５の関係として下記数８が得ら
れる。

【００４６】

【数６】Ｉ_C(Ｑ３)＝Ｉ₂

【００４７】

【数７】Ｉ_C(Ｑ４)＝Ｉ₁

【００４８】

【数８】Ｉ_C(Ｑ３)＝Ｉ_E(Ｑ３) Ｉ_C(Ｑ４)＝Ｉ_E(Ｑ４）従って、上記数５、数６、数７より

【００４９】

【数９】Ｉ_２＝Ｉ₁ となる。従って、上記数４、数９より、

【００５０】

【数１０】Ｉ₂＝Ｉ₁＝Ｉ_L／(Ｎ−１) となる。また、上記数６、数８より、

【００５１】

【数１１】Ｉ₂＝Ｉ_E(Ｑ３) となる。従って、上記数１０、数１１より、電圧検出回
路５への出力電圧Ｖ_OUTは、

【００５２】

【数１２】Ｖ_OUT＝２・Ｒ₂・Ｉ₁ ＝２・Ｒ₂・Ｉ_L／(Ｎ−１) となる。従って、抵抗Ｒ２の抵抗値Ｒ₂ 及び数値Ｎが既
知であるので、電圧検出回路５において、

【００５３】

【数１３】Ｉ_L＝Ｖ_OUT・(Ｎ−１)／(２・Ｒ₂) によって、負荷電流Ｉ_Lが求められる。

【００５４】例えば、Ｒ_S＝10(ｍΩ)、Ｒ₁＝1(ｋΩ)、
Ｒ₂＝33(ｋΩ)とすると、Ｉ_L＝3(Ａ)のときはＶ_OUT＝2
(Ｖ)となる。

【００５５】図２（ａ）は負荷電流Ｉ_L の５(Ａ)から50
(Ａ)までの変化を示す図で、横軸には単位はない。図２
（ｂ）は、図２（ａ）のように負荷電流Ｉ_L が変化した
ときの図１の回路及び図７の回路における(負荷電流
Ｉ_L)／(出力電圧Ｖ_OUT)の変化を比較した図である。

【００５６】図２（ｂ）において、図１の回路における
(Ｉ_L)／(Ｖ_OUT)の最小値は23.4、最大値は24.8であり、
図７の回路における(Ｉ_L)／(Ｖ_OUT)の最小値は19.8、最
大値は23.75である。

【００５７】すなわち、図１の回路では(Ｉ_L)／(Ｖ_OUT)
の変動は±３％に納まっているのに対して、図７の回路
では±９％もの変動がある。従って、図７の回路を用い
て負荷電流が小さい領域を精度良く検出するためには、
図７の抵抗Ｒ１２の抵抗値を切り替える必要があるのに
対し、図１の回路では、その必要がない。

【００５８】このように、本実施形態によれば、トラン
ジスタＱ１を抵抗Ｒ１を介してシャント抵抗Ｒｓの電源
部１側に接続し、トランジスタＱ２をシャント抵抗Ｒｓ
の負荷３側に接続し、カレントミラー回路を構成するト
ランジスタＱ３，Ｑ４をそれぞれトランジスタＱ１，Ｑ
２に接続することにより、負荷電流Ｉ_L の一部を精度良
く分流し、その分流した電流の出力端を抵抗Ｒ２を介し
て接地するようにしたので、負荷電流Ｉ_L に比例した電
圧を精度良く得ることができ、これによって負荷電流Ｉ
_L を精度良く求めることができる。

【００５９】なお、本発明は、上記実施形態に限られ
ず、以下の変形形態を採用することができる。

【００６０】（１）図３は電流検出回路の変形形態の回
路図である。なお、図１と同一部材については同一符号
を付す。図３の電流検出回路Ｋ２は、図１の回路に加え
て、抵抗値Ｒ₂ の抵抗Ｒ３（第３抵抗素子）と、抵抗値
Ｒ₁の抵抗Ｒ４（第４抵抗素子）と、抵抗値Ｒ₅（Ｒ₅≠
Ｒ₂）の抵抗Ｒ５（第５抵抗素子）と、ＰＮＰトランジ
スタからなり、ベース・エミッタ間電圧がトランジスタ
Ｑ１とほぼ等しいトランジスタＱ５（第５トランジス
タ）とを備えている。

【００６１】そして、トランジスタＱ４のエミッタを、
トランジスタＱ３のエミッタに接続せずに、抵抗Ｒ３を
介して接地している。従って、図３の回路では、トラン
ジスタＱ３のエミッタからの出力電圧Ｖ_OUT1は、

【００６２】

【数１４】Ｖ_OUT1＝Ｒ₂・Ｉ_L／(Ｎ−１) となる。

【００６３】また、トランジスタＱ５のエミッタは、抵
抗Ｒ４を介してシャント抵抗Ｒｓの電源部１側に接続さ
れ、トランジスタＱ５のベースは、トランジスタＱ１の
ベースに接続され、トランジスタＱ５のコレクタは、抵
抗Ｒ５を介して接地されている。また、電圧検出回路５
は、更に、トランジスタＱ５のコレクタの電圧値Ｖ_OUT2
を検出し、この検出電圧値から負荷電流Ｉ_L を求めるも
のである。

【００６４】図３の回路において、抵抗Ｒ１，Ｒ４の抵
抗値がＲ₁ で等しく、トランジスタＱ５の特性は、トラ
ンジスタＱ１と同一になるように構成されているので、
図３に示すように、トランジスタＱ１と等しい電流Ｉ₂
がトランジスタＱ５に流れることとなる。

【００６５】従って、トランジスタＱ５のコレクタから
の出力電圧Ｖ_OUT2は、

【００６６】

【数１５】Ｖ_OUT2＝Ｒ₅・Ｉ_L／(Ｎ−１) となる。

【００６７】この形態によれば、抵抗Ｒ１と同一抵抗値
の抵抗Ｒ４を介してシャント抵抗Ｒｓの電源部１側に接
続され、トランジスタＱ１と同一特性を有するトランジ
スタＱ５を備え、コレクタ抵抗Ｒ５の抵抗値を抵抗Ｒ２
の抵抗値と異なる適当な値に設定することによって、同
一レベルの負荷電流Ｉ_L に対して、異なるレベルの電圧
Ｖ_OUT1，Ｖ_OUT2を同時に出力することができる。

【００６８】従って、負荷電流Ｉ_L の変化による出力電
圧Ｖ_OUT の変化範囲に比べて、電圧検出回路５の検出可
能な電圧範囲が狭い場合でも、精度良く好適に負荷電流
Ｉ_Lを検出することができる。

【００６９】（２）図４は電流検出回路の変形形態を示
す回路図である。なお、図１と同一部材については同一
符号を付す。図４の電流検出回路Ｋ３は、図１の回路に
加えて、抵抗値Ｒ₂ の抵抗Ｒ３（第３抵抗素子）と、抵
抗値Ｒ₂ の抵抗Ｒ６１〜Ｒ６４（第６抵抗素子）と、ベ
ース・エミッタ間電圧がトランジスタＱ１とほぼ等しい
ＰＮＰトランジスタＱ６１〜Ｑ６４とを備えている。

【００７０】そして、トランジスタＱ４のエミッタは、
トランジスタＱ３のエミッタに接続せずに、抵抗Ｒ３を
介して接地している。また、ＰＮＰトランジスタＱ６１
〜Ｑ６４のエミッタは、それぞれトランジスタＱ１のエ
ミッタに接続され、ＰＮＰトランジスタＱ６１〜Ｑ６４
のベースは、それぞれトランジスタＱ１のベースに接続
され、ＰＮＰトランジスタＱ６１〜Ｑ６４のコレクタ
は、それぞれ抵抗Ｒ６１〜Ｒ６４を介して接地されてい
る。

【００７１】この形態によれば、抵抗Ｒ２，Ｒ６１〜Ｒ
６４に流れる電流は、互いに等しいレベルになるので、
それぞれＩ₁ ／５になることから、消費電力を低減する
ことができ、これによって電圧検出回路５を低消費電力
の回路部品で構成することができ、回路の小型化及び低
コスト化を図ることができる。

【００７２】なお、図４では、４個の抵抗Ｒ６１〜Ｒ６
４及びＰＮＰトランジスタＱ６１〜Ｑ６４を備えている
が、４個に限られず、所定数Ｍ個であればよい。これに
よって、Ｍ個の抵抗及び抵抗Ｒ２に流れる電流がＩ₁ ／
(Ｍ＋１)となり、消費電力を低減することができる。

【００７３】また、この形態において、負荷電流を精度
良く検出するためにはトランジスタＱ１，Ｑ２，Ｑ６１
〜Ｑ６４の特性を一致させる必要があるので、トランジ
スタ回路をＩＣにより均質に構成することが好ましい。

【００７４】ここで、半導体ウェハ上に形成された集積
回路（Integrated Circuit、以下「ＩＣ」という。）に
おける素子の特性のばらつきについて説明する。ＩＣ
は、半導体（一般にはシリコン）のインゴットから切り
出された１枚のウェハ上に公知の回路形成工程によって
多数の同一回路を形成した後に、回路（チップ）毎にダ
イシングしてモールドすることによって製造される。

【００７５】従って、ＩＣにおける素子の特性のばらつ
きは、１枚のウェハ内部のチップ間で発生するばらつき
と、ウェハ間のばらつきと、ウェハを切り出したインゴ
ット間のばらつきとに分けることができる。

【００７６】ＩＣにおける素子の特性のばらつきは、回
路形成工程におけるばらつき、すなわちエッチング工程
のばらつき、露光工程のばらつき、不純物拡散工程の拡
散度合いのばらつき、各工程における温度のばらつきな
どの要因によって生じる。

【００７７】この内で、上記ばらつき要因であるエッチ
ング、露光、不純物拡散の各工程はウェハ毎に行われ、
同一ウェハでは各工程の温度も同一であるので、１枚の
ウェハ内部のチップ間では、特性のばらつきが生じにく
い。特に、同一チップ内で近接して形成される素子間に
おけるばらつきは、殆ど無視することができる。

【００７８】従って、トランジスタＱ１，Ｑ２，Ｑ６１
〜Ｑ６４の特性の相対的なばらつき、トランジスタＱ
３，Ｑ４の特性の相対的なばらつき、抵抗Ｒ２，Ｒ３，
Ｒ６１〜Ｒ６４の抵抗値の相対的なばらつきは、それぞ
れ非常に低いレベルにすることができる。

【００７９】（３）図５は電流検出回路の変形形態を示
す回路図である。なお、図１と同一部材については同一
符号を付す。図５において、電圧検出回路５をダイオー
ドＤ１を介して接地している。これによって、例えばバ
ッテリからなる電源部１を回路に接続する際に、誤って
正極と負極とが逆に接続された場合でも、電圧検出回路
５の内部回路を保護することができる。しかし、この回
路構成では、電圧検出回路５による検出電圧がダイオー
ドＤ１の順方向電圧分だけ上昇してしまう。

【００８０】そこで、図５では、図１に対して抵抗Ｒ２
の接続位置を変更するとともに、電圧検出回路５による
電圧の検出点を変更している。すなわち、抵抗Ｒ２をト
ランジスタＱ１のコレクタとトランジスタＱ３のコレク
タとの間に介設し、トランジスタＱ１のコレクタを電圧
検出回路５に接続している。

【００８１】これによって、出力電圧Ｖ_OUT のレベルが
ダイオードＤ１の順方向電圧に等しいトランジスタＱ３
のベース・エミッタ間電圧だけ上昇するので、第１実施
形態と同様に、精度良く好適に負荷電流Ｉ_L を検出する
ことができる。

【００８２】なお、図１に対して電圧検出回路５による
電圧の検出点のみを変更し、抵抗Ｒ２の接続位置は、図
１と同一位置、すなわち図５中、破線で示すブロック６
の位置のままでもよい。この場合でも、同様に、出力電
圧Ｖ_OUT のレベルをトランジスタＱ３のベース・エミッ
タ間電圧分だけ上昇させることができる。また、トラン
ジスタＱ３，Ｑ４のエミッタとアースとの間に抵抗Ｒ２
を接続することになるので、図５の場合に比べて、トラ
ンジスタＱ３，Ｑ４からなるカレントミラー回路を好適
に動作させることができる。

【００８３】（４）上記実施形態の図１において、トラ
ンジスタＱ３のコレクタとトランジスタＱ３のベースと
を直結しているが、これに代えて、図６に示すように、
ＮＰＮトランジスタＱ７を備えるようにしてもよい。す
なわち、トランジスタＱ７のベースをトランジスタＱ３
のコレクタに接続し、エミッタをトランジスタＱ３のベ
ースに接続し、コレクタをシャント抵抗ＲｓのＦＥＴ２
側に接続する。

【００８４】この形態によれば、トランジスタＱ３のコ
レクタ電流から引き抜かれる減少分が１／ｈ_FEになるの
で、トランジスタＱ３，Ｑ４からなるカレントミラー回
路の特性を向上することができる。

【００８５】（５）負荷３は、上記実施形態及び各変形
形態では、図１、図３〜図６に示すようにランプとして
いるが、これに限られない。例えば２次電池とすること
により、電源部から２次電池に供給される供給電流とし
ての充電電流を精度良く検出することができ、２次電池
の充電量を精度良く求めることができる。

【００８６】

【発明の効果】以上説明したように、本発明によれば、
第１トランジスタを第１抵抗素子を介して電流検出抵抗
の電源部側に接続し、第２トランジスタを電流検出抵抗
の負荷側に接続し、第３、第４トランジスタをそれぞれ
第１、第２トランジスタに接続するとともに、第１、第
２トランジスタを互いにベース・エミッタ間電圧を等し
く構成し、第３、第４トランジスタを互いにベース・エ
ミッタ間電圧を等しく構成することにより、電源部から
負荷に供給される供給電流の一部を精度良く分流し、そ
の分流した電流の出力端を第２抵抗素子を介して接地し
てその電圧値を検出するようにしたので、供給電流に比
例した電圧を精度良く得ることができ、これによって供
給電流を精度良く求めることが可能になる。

【００８７】また、ベース・エミッタ間電圧が第１トラ
ンジスタとほぼ等しい第５トランジスタのエミッタを第
１抵抗素子と同一の抵抗値を有する第４抵抗素子を介し
て電流検出抵抗の電源部側に接続し、第５トランジスタ
のコレクタを第２抵抗値と異なる抵抗値を有する第５抵
抗素子を介して接地することにより、同一レベルの供給
電流に対して、第５トランジスタのコレクタの電圧値
は、第３トランジスタ又は第４トランジスタのエミッタ
の電圧値と異なるものになり、これによって、供給電流
を求める際に用いる電圧値を、第３トランジスタ又は第
４トランジスタのエミッタの電圧値と第５トランジスタ
のコレクタの電圧値とで、供給電流のレベルに応じて切
り替えることにより、電圧値の変化範囲を所定範囲内に
絞ることができる。従って、検出可能な電圧レベルの範
囲が狭い電圧検出手段を使用することができる。

【００８８】また、所定数のＰＮＰトランジスタのエミ
ッタをそれぞれ第１トランジスタのエミッタに接続し、
所定数のＰＮＰトランジスタのベースをそれぞれ第１ト
ランジスタのベースに接続し、所定数のＰＮＰトランジ
スタのコレクタをそれぞれ第２抵抗値を有する第６抵抗
素子を介して接地することにより、第２抵抗素子及び各
第６抵抗素子には、同一レベルの電流が流れることとな
るので、各抵抗素子には、第１抵抗素子に流れる電流の
１／(所定数＋１)の電流が流れ、これによって回路全体
の消費電力を低減することができる。

【００８９】また、各トランジスタを半導体ウェハ上に
形成された集積回路により構成することにより、半導体
ウェハ上に、例えば第１トランジスタと第２トランジス
タとを隣接して形成し、第３トランジスタと第４トラン
ジスタとを隣接して形成することにより、ベース・エミ
ッタ間電圧などの特性を精度良く一致させることができ
るので、供給電流に比例した電圧を更に精度良く得るこ
とができ、これによって供給電流の検出精度を更に向上
することができる。

【００９０】また、電圧検出手段により検出された電圧
値を用いて供給電流を求める電流判定手段を備えること
により、当該電圧値が供給電流に精度良く比例したもの
となっているので、供給電流を精度良く求めることがで
きる。

【図面の簡単な説明】

【図１】本発明に係る電流検出回路の一実施形態の回路
図である。

【図２】（ａ）は負荷電流Ｉ_L の５(Ａ)から50(Ａ)まで
の変化を示す図、（ｂ）は（ａ）のように負荷電流Ｉ_L
が変化したときの図１の回路及び図７の回路における
(負荷電流Ｉ_L)／(出力電圧Ｖ_OUT)の変化を比較した図で
ある。

【図３】電流検出回路の変形形態の回路図である。

【図４】電流検出回路の変形形態の回路図である。

【図５】電流検出回路の変形形態を示す回路図である。

【図６】電流検出回路の変形形態を示す回路図である。

【図７】従来の電流検出回路の一例を示す回路図であ
る。

【図８】従来の電流検出回路の一例を示す回路図であ
る。

【符号の説明】

１電源部３負荷５電圧検出回路（電圧検出手段、電流判定手段）Ｒｓシャント抵抗（電流検出抵抗）Ｑ１〜Ｑ５トランジスタ（第１〜第５トランジスタ）Ｑ６１〜Ｑ６４ＰＮＰトランジスタ（第６トランジス
タ）Ｒ１〜Ｒ５抵抗（第１〜第５抵抗素子）Ｒ６１〜Ｒ６４抵抗（第６抵抗素子）

───────────────────────────────────────────────────── フロントページの続き (72)発明者水野史章愛知県名古屋市南区菊住１丁目７番10号株式会社ハーネス総合技術研究所内Ｆターム(参考） 2G035 AA16 AB03 AC01 AC02 AC18 AD02 AD03 AD06 AD10 AD54 5H410 BB01 BB02 BB05 CC02 DD02 EA11 EA32 EB14 EB37 FF05 FF16 FF25 5H430 BB01 BB05 BB09 BB12 EE06 FF08 FF13 GG04 HH03

Claims

【特許請求の範囲】

【請求項１】電源部と負荷の間に介設された電流検出
抵抗を用いて上記電源部から上記負荷に供給される供給
電流を検出する電流検出回路において、上記電流検出抵抗の抵抗値の所定倍率である第１抵抗値
を有する第１抵抗素子と、第２抵抗値を有する第２抵抗
素子と、ＰＮＰトランジスタからなる第１トランジスタ
及び第２トランジスタと、ＮＰＮトランジスタからなる
第３トランジスタ及び第４トランジスタと、電圧検出手
段とを備え、上記第１トランジスタと上記第２トランジスタのベース
・エミッタ間電圧は互いにほぼ等しく構成され、上記第
３トランジスタと上記第４トランジスタのベース・エミ
ッタ間電圧は互いにほぼ等しく構成されており、上記第１トランジスタのエミッタは、上記第１抵抗を介
して上記電流検出抵抗の電源部側に接続され、上記第１
トランジスタのベースは、上記第２トランジスタのベー
スに接続され、上記第１トランジスタのコレクタは、上
記第３トランジスタのコレクタに接続され、上記第２トランジスタのエミッタは、上記電流検出抵抗
の負荷側に接続され、上記第２トランジスタのコレクタ
は、当該第２トランジスタのベース及び上記第４トラン
ジスタのコレクタに接続され、上記第３トランジスタのベースは、当該第３トランジス
タのコレクタ及び上記第４トランジスタのベースに接続
され、上記第３トランジスタのエミッタは、上記第２抵
抗素子を介して接地され、上記第４トランジスタのエミッタとアースとの間の抵抗
値は、上記第２抵抗値に等しくなるように構成されてお
り、上記電圧検出手段は、上記第３トランジスタのエミッタ
及び上記第４トランジスタのエミッタの少なくとも一方
の電圧値を検出するものであることを特徴とする電流検
出回路。
【請求項２】請求項１記載の電流検出回路において、
更に、上記第２抵抗値を有する第３抵抗素子と、上記第
１抵抗素子と同一の抵抗値を有する第４抵抗素子と、上
記第２抵抗値と異なる抵抗値を有する第５抵抗素子と、
ＰＮＰトランジスタからなり、ベース・エミッタ間電圧
が上記第１トランジスタとほぼ等しい第５トランジスタ
とを備え、上記第４トランジスタのエミッタは、上記第３抵抗素子
を介して接地され、上記第５トランジスタのエミッタは、上記第４抵抗素子
を介して上記電流検出抵抗の電源部側に接続され、上記
第５トランジスタのベースは、上記第１トランジスタの
ベースに接続され、上記第５トランジスタのコレクタ
は、上記第５抵抗素子を介して接地されており、上記電圧検出手段は、更に、上記第５トランジスタのコ
レクタの電圧値を検出するものであることを特徴とする
電流検出回路。
【請求項３】請求項１記載の電流検出回路において、
更に、上記第２抵抗値を有する所定数の第６抵抗素子
と、ベース・エミッタ間電圧が上記第１トランジスタと
ほぼ等しい上記所定数のＰＮＰトランジスタとを備え、上記所定数のＰＮＰトランジスタのエミッタは、それぞ
れ上記第１トランジスタのエミッタに接続され、上記所
定数のＰＮＰトランジスタのベースは、それぞれ上記第
１トランジスタのベースに接続され、上記所定数のＰＮ
Ｐトランジスタのコレクタは、それぞれ上記第６抵抗素
子を介して接地されていることを特徴とする電流検出回
路。
【請求項４】請求項１〜３のいずれかに記載の電流検
出回路において、上記各トランジスタは、半導体ウェハ
上に形成された集積回路により構成されていることを特
徴とする電流検出回路。
【請求項５】請求項１〜４のいずれかに記載の電流検
出回路において、更に、上記電圧検出手段により検出さ
れた電圧値を用いて上記供給電流を求める電流判定手段
を備えたことを特徴とする電流検出回路。