JP2000124743A - 電流源回路 - Google Patents
電流源回路Info
- Publication number
- JP2000124743A JP2000124743A JP10297358A JP29735898A JP2000124743A JP 2000124743 A JP2000124743 A JP 2000124743A JP 10297358 A JP10297358 A JP 10297358A JP 29735898 A JP29735898 A JP 29735898A JP 2000124743 A JP2000124743 A JP 2000124743A
- Authority
- JP
- Japan
- Prior art keywords
- current source
- source circuit
- bipolar transistor
- transistor
- resistance element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 ポリシリコンなどの負の温度係数を持つ抵抗
素子を用いた電流源回路において、全体として温度依存
性のない電流源回路を提供する。 【解決手段】 電流源回路は、トランジスタＱ１とトラ
ンジスタＱ２とを有するカレントミラー型定電流源回路
（第１の電流源回路部）１１と、第２の電流源回路部１
２と第３の電流源回路部１３とを有する。第２の電流源
回路部１２は、第３のバイポーラトランジスタＱ３と、
コレクタとベースとが接続されたダイオードとして動作
するトランジスタＱ５と、ポリシリコン製の抵抗素子Ｒ
１とが直列接続されている。第３の電流源回路部１３
は、第４のバイポーラトランジスタＱ４とポリシリコン
製の抵抗素子Ｒ２とが直列接続されている。抵抗素子Ｒ
１の抵抗値と抵抗素子Ｒ２の抵抗値との比率を設定する
ことにより、電流源回路の温度係数を適宜設定できる。
素子を用いた電流源回路において、全体として温度依存
性のない電流源回路を提供する。 【解決手段】 電流源回路は、トランジスタＱ１とトラ
ンジスタＱ２とを有するカレントミラー型定電流源回路
（第１の電流源回路部）１１と、第２の電流源回路部１
２と第３の電流源回路部１３とを有する。第２の電流源
回路部１２は、第３のバイポーラトランジスタＱ３と、
コレクタとベースとが接続されたダイオードとして動作
するトランジスタＱ５と、ポリシリコン製の抵抗素子Ｒ
１とが直列接続されている。第３の電流源回路部１３
は、第４のバイポーラトランジスタＱ４とポリシリコン
製の抵抗素子Ｒ２とが直列接続されている。抵抗素子Ｒ
１の抵抗値と抵抗素子Ｒ２の抵抗値との比率を設定する
ことにより、電流源回路の温度係数を適宜設定できる。
Description
【０００１】
【発明の属する技術分野】本発明は電流源回路に関する
ものであり、特に、負の温度係数を有する抵抗を持つ電
流源回路において、全体として負の温度係数を持つか、
温度依存性がなく熱暴走を防止できる電流源回路に関す
る。
ものであり、特に、負の温度係数を有する抵抗を持つ電
流源回路において、全体として負の温度係数を持つか、
温度依存性がなく熱暴走を防止できる電流源回路に関す
る。
【０００２】
【従来の技術】図３は、本発明の電流源回路が適用され
る１回路例としての差動増幅回路１０と、その電流源回
路２０の１例を示す回路図である。差動増幅回路１０
は、エミッタが共通接続された１対のＮＰＮ型バイポー
ラトランジスタＱ１１，Ｑ１２と負荷抵抗素子Ｒ１１，
Ｒ１２を有しており、トランジスタＱ１１，Ｑ１２のベ
ースに印加された入力信号ＩＮ１，ＩＮ２の差に応じた
信号がトランジスタＱ１１，Ｑ１２のコレクタに出力さ
れる。電流源回路２０は差動増幅回路１０に一定の電流
を提供する回路である。電流源回路２０の従来の回路構
成例を図４および図５に図解する。
る１回路例としての差動増幅回路１０と、その電流源回
路２０の１例を示す回路図である。差動増幅回路１０
は、エミッタが共通接続された１対のＮＰＮ型バイポー
ラトランジスタＱ１１，Ｑ１２と負荷抵抗素子Ｒ１１，
Ｒ１２を有しており、トランジスタＱ１１，Ｑ１２のベ
ースに印加された入力信号ＩＮ１，ＩＮ２の差に応じた
信号がトランジスタＱ１１，Ｑ１２のコレクタに出力さ
れる。電流源回路２０は差動増幅回路１０に一定の電流
を提供する回路である。電流源回路２０の従来の回路構
成例を図４および図５に図解する。
【０００３】図４の電流源回路２０Ａは、ＮＰＮ型バイ
ポーラトランジスタＱ２０と、抵抗素子Ｒ２０とが直列
接続された回路構成をしている。トランジスタＱ２０の
ベースに制御電圧ＶCSを印加すると、トランジスタＱ２
０のコレクタからエミッタに電流Ｉ20が流れ、抵抗素子
Ｒ２０において電圧降下Ｖ２０＝Ｉ20×Ｒ20が発生す
る。Ｒ20は抵抗器Ｒ２０の抵抗値である。トランジスタ
Ｑ２０を流れる電流Ｉ20は、差動増幅回路１０の１対の
トランジスタＱ１１，Ｑ１２それぞれのコレクタからエ
ミッタ（ノードＮ１０）に流れ、さらに、ノードＮ１０
を介して電流源回路２０内のトランジスタＱ２０のコレ
クタからエミッタに流れ、抵抗素子Ｒ２０を介して接地
電位に流れ込む。このように、トランジスタＱ２０のコ
レクタを負荷としての差動増幅回路１０のトランジスタ
Ｑ１１，Ｑ１２のエミッタが共通接続されたノードＮ１
０に接続すれば、トランジスタＱ２０と抵抗素子Ｒ２０
とは差動増幅回路１０の定電流源回路として動作する。
ポーラトランジスタＱ２０と、抵抗素子Ｒ２０とが直列
接続された回路構成をしている。トランジスタＱ２０の
ベースに制御電圧ＶCSを印加すると、トランジスタＱ２
０のコレクタからエミッタに電流Ｉ20が流れ、抵抗素子
Ｒ２０において電圧降下Ｖ２０＝Ｉ20×Ｒ20が発生す
る。Ｒ20は抵抗器Ｒ２０の抵抗値である。トランジスタ
Ｑ２０を流れる電流Ｉ20は、差動増幅回路１０の１対の
トランジスタＱ１１，Ｑ１２それぞれのコレクタからエ
ミッタ（ノードＮ１０）に流れ、さらに、ノードＮ１０
を介して電流源回路２０内のトランジスタＱ２０のコレ
クタからエミッタに流れ、抵抗素子Ｒ２０を介して接地
電位に流れ込む。このように、トランジスタＱ２０のコ
レクタを負荷としての差動増幅回路１０のトランジスタ
Ｑ１１，Ｑ１２のエミッタが共通接続されたノードＮ１
０に接続すれば、トランジスタＱ２０と抵抗素子Ｒ２０
とは差動増幅回路１０の定電流源回路として動作する。
【０００４】図５の電流源回路２０Ｂは、カレントミラ
ー型定電流源回路と呼ばれる電流源回路であり、負荷抵
抗素子Ｒ２２と、１対のＮＰＮ型バイポーラトランジス
タＱ３２，Ｑ３３を有する。トランジスタＱ３２のコレ
クタとベースとが接続されており、トランジスタＱ３２
はダイオードとして機能する。トランジスタＱ３２のベ
ースとトランジスタＱ３３のベースとが共通接続されて
いる。電流源回路２０Ｂにおいて、抵抗素子Ｒ２２を介
してトランジスタＱ３２のコレクタからエミッタに流れ
る電流Ｉ32と値の同じ電流Ｉ33がトランジスタＱ３３の
コレクタからエミッタに流れる。したがって、トランジ
スタＱ３３のコレクタを負荷としての差動増幅回路１０
のトランジスタＱ１１，Ｑ１２のエミッタが共通接続さ
れたノードＮ１０に接続すれば、ノードＮ１０からトラ
ンジスタＱ３３に向かって、電流Ｉ32と同じ電流Ｉ33が
流れ、安定した電流源回路として使用できる。このよう
に、図５に図解したカレントミラー型定電流源回路２０
Ｂは、抵抗素子Ｒ２２の値によって規定された一定の電
流をノードＮ１０に提供する安定な電流源回路として動
作する。
ー型定電流源回路と呼ばれる電流源回路であり、負荷抵
抗素子Ｒ２２と、１対のＮＰＮ型バイポーラトランジス
タＱ３２，Ｑ３３を有する。トランジスタＱ３２のコレ
クタとベースとが接続されており、トランジスタＱ３２
はダイオードとして機能する。トランジスタＱ３２のベ
ースとトランジスタＱ３３のベースとが共通接続されて
いる。電流源回路２０Ｂにおいて、抵抗素子Ｒ２２を介
してトランジスタＱ３２のコレクタからエミッタに流れ
る電流Ｉ32と値の同じ電流Ｉ33がトランジスタＱ３３の
コレクタからエミッタに流れる。したがって、トランジ
スタＱ３３のコレクタを負荷としての差動増幅回路１０
のトランジスタＱ１１，Ｑ１２のエミッタが共通接続さ
れたノードＮ１０に接続すれば、ノードＮ１０からトラ
ンジスタＱ３３に向かって、電流Ｉ32と同じ電流Ｉ33が
流れ、安定した電流源回路として使用できる。このよう
に、図５に図解したカレントミラー型定電流源回路２０
Ｂは、抵抗素子Ｒ２２の値によって規定された一定の電
流をノードＮ１０に提供する安定な電流源回路として動
作する。
【０００５】
【発明が解決しようとする課題】図４に図解した電流源
回路２０Ａにおいて、抵抗素子Ｒ２０を拡散抵抗素子ま
たはトランジスタの接合抵抗素子で形成した場合は、抵
抗素子Ｒ２０は正の温度係数を持つ。正の温度係数と
は、温度の上昇に伴って抵抗値が増加する温度係数をい
う。なお、負の温度係数とは温度の上昇に伴って抵抗値
が低下する温度係数をいう。
回路２０Ａにおいて、抵抗素子Ｒ２０を拡散抵抗素子ま
たはトランジスタの接合抵抗素子で形成した場合は、抵
抗素子Ｒ２０は正の温度係数を持つ。正の温度係数と
は、温度の上昇に伴って抵抗値が増加する温度係数をい
う。なお、負の温度係数とは温度の上昇に伴って抵抗値
が低下する温度係数をいう。
【０００６】抵抗素子Ｒ２０を正の温度係数を持つ材料
で形成した場合、温度が上昇すると抵抗素子Ｒ２０の抵
抗値Ｒ20が増加してトランジスタＱ２０のコレクタ・エ
ミッタに流れる電流、すなわち、電流Ｉ20を減少させ
る。トランジスタＱ２０のベース・エミッタ間電圧ＶBE
は、約−２ｍＶ／°Ｃの負の温度特性を持つ。抵抗素子
Ｒ２０は正の温度係数であるが、トランジスタＱ２０の
温度係数より１桁程度小さい。したがって、図４に図解
した電流源回路２０Ａ全体の温度係数は負になる。この
ように、回路の温度係数が負または０の場合は、温度が
上昇しても回路は安全な方法に動作する。
で形成した場合、温度が上昇すると抵抗素子Ｒ２０の抵
抗値Ｒ20が増加してトランジスタＱ２０のコレクタ・エ
ミッタに流れる電流、すなわち、電流Ｉ20を減少させ
る。トランジスタＱ２０のベース・エミッタ間電圧ＶBE
は、約−２ｍＶ／°Ｃの負の温度特性を持つ。抵抗素子
Ｒ２０は正の温度係数であるが、トランジスタＱ２０の
温度係数より１桁程度小さい。したがって、図４に図解
した電流源回路２０Ａ全体の温度係数は負になる。この
ように、回路の温度係数が負または０の場合は、温度が
上昇しても回路は安全な方法に動作する。
【０００７】しかしながら、最近、抵抗素子Ｒ２０がポ
リ（多結晶）シリコンで実現されることが多くなった。
ポリシリコンは負の温度係数を示すから、温度が上昇す
ると抵抗素子Ｒ２０の抵抗値が低下して、トランジスタ
Ｑ２０のコレクタ・エミッタを流れる電流が増大する。
トランジスタＱ２０を流れる電流が増大すると抵抗素子
Ｒ２０の抵抗値が低下し、トランジスタＱ２０を流れる
電流が益々増加する。その結果、抵抗素子Ｒ２０の抵抗
値をさらに低下させる。このような現象が反復すると、
電流源回路２０Ａを通して差動増幅回路１０のノードＮ
１０から電流源回路２０Ａに過大な電流が流れる。その
結果、差動増幅回路１０内のトランジスタＱ１１，Ｑ１
２のコレクタ・エミッタに過大な電流が流れて、差動増
幅回路１０および電流源回路２０Ａを破壊することがあ
る。これを熱暴走という。
リ（多結晶）シリコンで実現されることが多くなった。
ポリシリコンは負の温度係数を示すから、温度が上昇す
ると抵抗素子Ｒ２０の抵抗値が低下して、トランジスタ
Ｑ２０のコレクタ・エミッタを流れる電流が増大する。
トランジスタＱ２０を流れる電流が増大すると抵抗素子
Ｒ２０の抵抗値が低下し、トランジスタＱ２０を流れる
電流が益々増加する。その結果、抵抗素子Ｒ２０の抵抗
値をさらに低下させる。このような現象が反復すると、
電流源回路２０Ａを通して差動増幅回路１０のノードＮ
１０から電流源回路２０Ａに過大な電流が流れる。その
結果、差動増幅回路１０内のトランジスタＱ１１，Ｑ１
２のコレクタ・エミッタに過大な電流が流れて、差動増
幅回路１０および電流源回路２０Ａを破壊することがあ
る。これを熱暴走という。
【０００８】図５の電流源回路２０Ｂにおいて、抵抗素
子Ｒ２２を拡散抵抗素子またはトランジスタの接合抵抗
素子として形成した場合は、抵抗素子Ｒ２２は正の温度
係数を持つから、温度が上昇すると抵抗素子Ｒ２２の抵
抗値が増加して電流Ｉ32を制限する。差動増幅回路１０
のノードＮ１０にコレクタが接続されているトランジス
タＱ３３を流れる電流Ｉ33はトランジスタＱ３２を流れ
る電流Ｉ32に等しいから、差動増幅回路１０のノードＮ
１０からトランジスタＱ３３に流れる電流Ｉ33も制限さ
れる。トランジスタＱ３２，Ｑ３３のベース・エミッタ
間電圧ＶBEは負の温度係数、約−２ｍＶ／°Ｃを持つ
が、抵抗素子Ｒ２２の正の温度係数より大きいから、電
流源回路２０Ｂ全体としては、負の温度係数を示し熱暴
走は起きない。
子Ｒ２２を拡散抵抗素子またはトランジスタの接合抵抗
素子として形成した場合は、抵抗素子Ｒ２２は正の温度
係数を持つから、温度が上昇すると抵抗素子Ｒ２２の抵
抗値が増加して電流Ｉ32を制限する。差動増幅回路１０
のノードＮ１０にコレクタが接続されているトランジス
タＱ３３を流れる電流Ｉ33はトランジスタＱ３２を流れ
る電流Ｉ32に等しいから、差動増幅回路１０のノードＮ
１０からトランジスタＱ３３に流れる電流Ｉ33も制限さ
れる。トランジスタＱ３２，Ｑ３３のベース・エミッタ
間電圧ＶBEは負の温度係数、約−２ｍＶ／°Ｃを持つ
が、抵抗素子Ｒ２２の正の温度係数より大きいから、電
流源回路２０Ｂ全体としては、負の温度係数を示し熱暴
走は起きない。
【０００９】しかしながら、上述したように、最近、抵
抗素子Ｒ２２がポリ（多結晶）シリコンで実現されるこ
とが多くなった。ポリシリコンは負の温度係数を示すか
ら、温度が上昇すると抵抗素子Ｒ２２の抵抗値が低下し
て、トランジスタＱ３２を流れる電流Ｉ32が増大する。
トランジスタＱ３２を流れる電流Ｉ32が増大するとポリ
シリコン製の抵抗素子Ｒ２２の値が一層低下し、トラン
ジスタＱ３２を流れる電流Ｉ32が益々増加し、抵抗素子
Ｒ２２の抵抗値をさらに低下させる。この動作を反復し
ていくと、トランジスタＱ３２を流れる電流Ｉ32は過大
になる。電流源回路２０Ｂはカレントミラー型定電流源
回路であるから、トランジスタＱ３３を流れる電流Ｉ31
は、トランジスタＱ３２を流れる電流Ｉ33に等しく、ト
ランジスタＱ３２に流れる電流Ｉ32の増加は、トランジ
スタＱ３３に流れる電流Ｉ33の増加となる。その結果、
電流源回路２０Ｂを通して差動増幅回路１０のノードＮ
１０に過大な電流が流れ、図４に図解した電流源回路２
０Ａと同様、差動増幅回路１０および電流源回路２０Ｂ
が破壊するという熱暴走が起こる可能性がある。
抗素子Ｒ２２がポリ（多結晶）シリコンで実現されるこ
とが多くなった。ポリシリコンは負の温度係数を示すか
ら、温度が上昇すると抵抗素子Ｒ２２の抵抗値が低下し
て、トランジスタＱ３２を流れる電流Ｉ32が増大する。
トランジスタＱ３２を流れる電流Ｉ32が増大するとポリ
シリコン製の抵抗素子Ｒ２２の値が一層低下し、トラン
ジスタＱ３２を流れる電流Ｉ32が益々増加し、抵抗素子
Ｒ２２の抵抗値をさらに低下させる。この動作を反復し
ていくと、トランジスタＱ３２を流れる電流Ｉ32は過大
になる。電流源回路２０Ｂはカレントミラー型定電流源
回路であるから、トランジスタＱ３３を流れる電流Ｉ31
は、トランジスタＱ３２を流れる電流Ｉ33に等しく、ト
ランジスタＱ３２に流れる電流Ｉ32の増加は、トランジ
スタＱ３３に流れる電流Ｉ33の増加となる。その結果、
電流源回路２０Ｂを通して差動増幅回路１０のノードＮ
１０に過大な電流が流れ、図４に図解した電流源回路２
０Ａと同様、差動増幅回路１０および電流源回路２０Ｂ
が破壊するという熱暴走が起こる可能性がある。
【００１０】以上、図４および図５を参照して、図３に
図解した差動増幅回路１０の電流源回路２０として基本
的な回路構成を有する電流源回路について例示したが、
上述した電流源回路に限らず、その他の負の温度係数を
持つ抵抗素子とトランジスタとで構成される電流源回路
は、上述したと同様の問題に遭遇する。また、電流源回
路の負荷回路としては、図３に図解した差動増幅回路１
０に限らず、種々の電子回路の電流源回路として用いた
場合も上記同様である。
図解した差動増幅回路１０の電流源回路２０として基本
的な回路構成を有する電流源回路について例示したが、
上述した電流源回路に限らず、その他の負の温度係数を
持つ抵抗素子とトランジスタとで構成される電流源回路
は、上述したと同様の問題に遭遇する。また、電流源回
路の負荷回路としては、図３に図解した差動増幅回路１
０に限らず、種々の電子回路の電流源回路として用いた
場合も上記同様である。
【００１１】本発明は上述した負の温度係数を持つ抵抗
器、たとえば、ポリシリコンを用いて形成した抵抗素子
を有する電流源回路において、熱暴走が起きず、安定し
た電流を提供しうる電流源回路を提供することにある。
器、たとえば、ポリシリコンを用いて形成した抵抗素子
を有する電流源回路において、熱暴走が起きず、安定し
た電流を提供しうる電流源回路を提供することにある。
【００１２】
【課題を解決するための手段】本発明の電流源回路は、
ベースとコレクタとが接続されている第１導電型の第１
のバイポーラトランジスタと、ベースが上記第１のバイ
ポーラトランジスタのベースに接続されている第１導電
型の第２のバイポーラトランジスタとを有する第１の電
流源回路部と、上記第１のバイポーラトランジスタのコ
レクタと電源端子との間に直列に接続されている第２導
電型の第３のバイポーラトランジスタと負の温度特性を
持つ第１の抵抗素子とを有する第２の電流源回路部と、
上記第２のバイポーラトランジスタのコレクタと上記電
源端子との間に直列に接続されている第２導電型の第４
のバイポーラトランジスタと負の温度特性を持つ第２の
抵抗素子とを有する第３の電流源回路とを含み、上記第
３及び第４のバイポーラトランジスタのベースには所定
の基準電圧が印加されており、上記第３のバイポーラト
ランジスタと上記第１の抵抗素子との間又は上記第４の
バイポーラトランジスタと上記第２の抵抗素子との間に
ゲートとコレクタとが接続された第２導電型の第５のバ
イポーラトランジスタが設けられており、上記第２のバ
イポーラトランジスタと上記第４のバイポーラトランジ
スタとの接続中点に出力電流を供給する。
ベースとコレクタとが接続されている第１導電型の第１
のバイポーラトランジスタと、ベースが上記第１のバイ
ポーラトランジスタのベースに接続されている第１導電
型の第２のバイポーラトランジスタとを有する第１の電
流源回路部と、上記第１のバイポーラトランジスタのコ
レクタと電源端子との間に直列に接続されている第２導
電型の第３のバイポーラトランジスタと負の温度特性を
持つ第１の抵抗素子とを有する第２の電流源回路部と、
上記第２のバイポーラトランジスタのコレクタと上記電
源端子との間に直列に接続されている第２導電型の第４
のバイポーラトランジスタと負の温度特性を持つ第２の
抵抗素子とを有する第３の電流源回路とを含み、上記第
３及び第４のバイポーラトランジスタのベースには所定
の基準電圧が印加されており、上記第３のバイポーラト
ランジスタと上記第１の抵抗素子との間又は上記第４の
バイポーラトランジスタと上記第２の抵抗素子との間に
ゲートとコレクタとが接続された第２導電型の第５のバ
イポーラトランジスタが設けられており、上記第２のバ
イポーラトランジスタと上記第４のバイポーラトランジ
スタとの接続中点に出力電流を供給する。
【００１３】また、本発明の電流源回路においては、上
記第１の抵抗素子の抵抗値Ｒ1 と上記第２の抵抗素子の
抵抗値Ｒ2 の比率Ｒ1 ／Ｒ2 は、所定の値以下に設定さ
れている。
記第１の抵抗素子の抵抗値Ｒ1 と上記第２の抵抗素子の
抵抗値Ｒ2 の比率Ｒ1 ／Ｒ2 は、所定の値以下に設定さ
れている。
【００１４】好適には、上記第１の導電型のバイポーラ
トランジスタはＰＮＰ型バイポーラトランジスタであ
り、上記第２導電型のバイポーラトランジスタはＮＰＮ
型バイポーラトランジスタであり、上記第１及び第２の
抵抗素子はポリシリコン抵抗である。
トランジスタはＰＮＰ型バイポーラトランジスタであ
り、上記第２導電型のバイポーラトランジスタはＮＰＮ
型バイポーラトランジスタであり、上記第１及び第２の
抵抗素子はポリシリコン抵抗である。
【００１５】
【発明の実施の形態】本発明の電流源回路の実施の形態
について述べる。本発明の電流源回路は種々の回路にお
いて一定の電流を提供する定電流源回路として使用され
るが、本実施の形態においては、図３に図解した差動増
幅回路１０の電流源回路として好適な実施の形態を例示
する。
について述べる。本発明の電流源回路は種々の回路にお
いて一定の電流を提供する定電流源回路として使用され
るが、本実施の形態においては、図３に図解した差動増
幅回路１０の電流源回路として好適な実施の形態を例示
する。
【００１６】第１の実施の形態 図１は本発明の電流源回路の第１の実施の形態としての
電流源回路１を図解する図である。電流源回路１は、図
３に図解した差動増幅回路１０の定電流源回路として使
用できる。電流源回路１は、ベースが共通接続された１
対のＰＮＰ型バイポーラトランジスタＱ１，Ｑ２と、ベ
ースに基準電圧Ｖref が印加されている１対のＮＰＮ型
バイポーラトランジスタＱ３，Ｑ４と、コレクタとベー
スが接続されてダイオードとして機能するＮＰＮ型バイ
ポーラトランジスタ（以下、ダイオードとも言う）Ｑ５
と、ポリシリコンで形成した第１の抵抗素子Ｒ１と、ポ
リシリコンで形成した第２の抵抗素子Ｒ２を有する。ト
ランジスタＱ２のコレクタとトランジスタＱ４のコレク
タとの共通接続点（これをノードＮ１という）が差動増
幅回路１０のトランジスタＱ１１，Ｑ１２のエミッタが
共通接続されているノードＮ１０に接続される。
電流源回路１を図解する図である。電流源回路１は、図
３に図解した差動増幅回路１０の定電流源回路として使
用できる。電流源回路１は、ベースが共通接続された１
対のＰＮＰ型バイポーラトランジスタＱ１，Ｑ２と、ベ
ースに基準電圧Ｖref が印加されている１対のＮＰＮ型
バイポーラトランジスタＱ３，Ｑ４と、コレクタとベー
スが接続されてダイオードとして機能するＮＰＮ型バイ
ポーラトランジスタ（以下、ダイオードとも言う）Ｑ５
と、ポリシリコンで形成した第１の抵抗素子Ｒ１と、ポ
リシリコンで形成した第２の抵抗素子Ｒ２を有する。ト
ランジスタＱ２のコレクタとトランジスタＱ４のコレク
タとの共通接続点（これをノードＮ１という）が差動増
幅回路１０のトランジスタＱ１１，Ｑ１２のエミッタが
共通接続されているノードＮ１０に接続される。
【００１７】トランジスタＱ１のベースとコレクタとが
接続されており、トランジスタＱ１のベースとトランジ
スタＱ２のベースとが共通接続されている。すなわち、
トランジスタＱ１とトランジスタＱ２とはカレントミラ
ー型定電流源回路を構成しており、第１の電流源回路部
１１と呼ぶ。
接続されており、トランジスタＱ１のベースとトランジ
スタＱ２のベースとが共通接続されている。すなわち、
トランジスタＱ１とトランジスタＱ２とはカレントミラ
ー型定電流源回路を構成しており、第１の電流源回路部
１１と呼ぶ。
【００１８】カレントミラー型定電流源回路を構成する
第１の電流源回路部１１の下部に、第１の電流源回路部
１１の一方の負荷回路として、トランジスタＱ３，Ｑ
５、抵抗素子Ｒ１が接続され、および、他方の負荷回路
として、トランジスタＱ４および抵抗素子Ｒ２が接続さ
れている。
第１の電流源回路部１１の下部に、第１の電流源回路部
１１の一方の負荷回路として、トランジスタＱ３，Ｑ
５、抵抗素子Ｒ１が接続され、および、他方の負荷回路
として、トランジスタＱ４および抵抗素子Ｒ２が接続さ
れている。
【００１９】トランジスタＱ４と抵抗素子Ｒ２との直列
回路は、図４に図解した電流源回路と同等の回路であ
る。したがって、トランジスタＱ４と抵抗素子Ｒ２とを
組み合わせた直列回路も電流源回路を構成しており、第
１の電流源回路部１１の電流源回路である。トランジス
タＱ４と抵抗素子Ｒ２との直列回路を第３の電流源回路
部１３と呼ぶ。
回路は、図４に図解した電流源回路と同等の回路であ
る。したがって、トランジスタＱ４と抵抗素子Ｒ２とを
組み合わせた直列回路も電流源回路を構成しており、第
１の電流源回路部１１の電流源回路である。トランジス
タＱ４と抵抗素子Ｒ２との直列回路を第３の電流源回路
部１３と呼ぶ。
【００２０】トランジスタＱ３と、ダイオードＱ５と、
抵抗素子Ｒ１との回路も、第１の電流源回路部１１の電
流源回路を構成しており、トランジスタＱ３とダイオー
ドＱ５と抵抗素子Ｒ１との直列回路を第２の電流源回路
部１２と呼ぶ。
抵抗素子Ｒ１との回路も、第１の電流源回路部１１の電
流源回路を構成しており、トランジスタＱ３とダイオー
ドＱ５と抵抗素子Ｒ１との直列回路を第２の電流源回路
部１２と呼ぶ。
【００２１】差動増幅回路１０のノードＮ１０に接続さ
れたノードＮ１からトランジスタＱ４のコレクタ・エミ
ッタに流れる電流Ｉ4 の値を考察する。電流Ｉ4 は下記
式で規定される。
れたノードＮ１からトランジスタＱ４のコレクタ・エミ
ッタに流れる電流Ｉ4 の値を考察する。電流Ｉ4 は下記
式で規定される。
【００２２】 Ｉ4 ＝（Ｖ2 ／Ｒ2 ）−（Ｖ1 ／Ｒ1 ） ただし、Ｖ1 は抵抗素子Ｒ１の両端の電圧であり、 Ｖ2 は抵抗素子Ｒ２の両端の電圧であり、 Ｒ1 は抵抗素子Ｒ１の抵抗値であり、 Ｒ2 は抵抗素子Ｒ２の抵抗値である。 ・・・（１）
【００２３】バイポーラトランジスタのベース・エミッ
タ間の温度係数は（換言すれば、バイポーラトランジス
タの接合部分の温度係数は）約−２ｍＶ／°Ｃであり、
ポリシリコン製の抵抗素子Ｒ１，Ｒ２それぞれの温度係
数を４２００ｐｐｍであるとする。ある温度Ｔにおけ
る、このような温度係数を考慮した電流Ｉ4(T)は下記式
で規定される。
タ間の温度係数は（換言すれば、バイポーラトランジス
タの接合部分の温度係数は）約−２ｍＶ／°Ｃであり、
ポリシリコン製の抵抗素子Ｒ１，Ｒ２それぞれの温度係
数を４２００ｐｐｍであるとする。ある温度Ｔにおけ
る、このような温度係数を考慮した電流Ｉ4(T)は下記式
で規定される。
【００２４】 Ｉ4(T)＝ （Ｖ2 ＋0.002 ×ΔＴ）／（Ｒ2 −0.00042 ×Ｒ2 ×ΔＴ） −（Ｖ1 ＋0.002 ×２×ΔＴ）／（Ｒ1 −0.00042 ×Ｒ1 ×ΔＴ） ・・・（２）
【００２５】式２において、第２の電流源回路部１２は
トランジスタＱ３と、ダイオード（トランジスタ）Ｑ５
との２つの接合部分が存在するので、トランジスタＱ４
だけの第３の電流源回路部１３の２倍の温度変化ΔＴの
影響を受ける。そのため、式２の右辺、２項の分子は２
×ΔＴとしている。
トランジスタＱ３と、ダイオード（トランジスタ）Ｑ５
との２つの接合部分が存在するので、トランジスタＱ４
だけの第３の電流源回路部１３の２倍の温度変化ΔＴの
影響を受ける。そのため、式２の右辺、２項の分子は２
×ΔＴとしている。
【００２６】熱暴走を防止するには、電流源回路１が０
か負の温度係数である必要がある。すなわち、下記式が
成立しなければならない。
か負の温度係数である必要がある。すなわち、下記式が
成立しなければならない。
【００２７】 Ｉ4 −Ｉ4(T) ≧ ０ ・・・（３）
【００２８】したがって、下記式が成立する必要があ
る。
る。
【００２９】 〔（Ｖ2 ／Ｒ2 ）−（Ｖ1 ／Ｒ1 ）〕 −〔（Ｖ2 ＋0.002 ×ΔＴ）／（Ｒ2 −0.00042 ×Ｒ2 ×ΔＴ） −（Ｖ1 ＋0.002 ×２×ΔＴ）／（Ｒ1 −0.00042 ×Ｒ1 ×ΔＴ）〕 ≧ ０ ・・・（４）
【００３０】具体的な数値による考察を行う。バイポー
ラトランジスタのベース・エミッタ間の温度係数は約−
２ｍＶ／°Ｃであり、抵抗素子Ｒ１，Ｒ２それぞれの温
度係数を４２００ｐｐｍとし、２５°Ｃにおけるバイポ
ーラトランジスタのベース・エミッタ間電圧（接合電
圧）ＶBE≒０．７Ｖとして、トランジスタＱ３，Ｑ４の
ベースに印加される基準電圧Ｖre f ＝２．４Ｖとした
時、温度Ｔ＝２５°Ｃにおける電流Ｉ4(25) と、温度Ｔ
＝７５°Ｃにおける電流Ｉ4(75) を求める。
ラトランジスタのベース・エミッタ間の温度係数は約−
２ｍＶ／°Ｃであり、抵抗素子Ｒ１，Ｒ２それぞれの温
度係数を４２００ｐｐｍとし、２５°Ｃにおけるバイポ
ーラトランジスタのベース・エミッタ間電圧（接合電
圧）ＶBE≒０．７Ｖとして、トランジスタＱ３，Ｑ４の
ベースに印加される基準電圧Ｖre f ＝２．４Ｖとした
時、温度Ｔ＝２５°Ｃにおける電流Ｉ4(25) と、温度Ｔ
＝７５°Ｃにおける電流Ｉ4(75) を求める。
【００３１】 Ｉ4(25) ＝（Ｖ2 ／Ｒ2 ）−（Ｖ1 ／Ｒ1 ） ＝（1.7 （Ｖ）／Ｒ2 ）−（１（Ｖ）／Ｒ1 ） ・・・（５）
【００３２】 Ｉ4(75) ＝（Ｖ2 ／Ｒ2 ）−（Ｖ1 ／Ｒ1 ） ＝（1.８（Ｖ）／0.979 Ｒ2 ）−（１.2（Ｖ）／0.979 Ｒ1 ） ・・・（６）
【００３３】式３に則して下記関係を満足する条件を求
める。
める。
【００３４】 Ｉ4(25) −Ｉ4(75) ≧ ０ ・・・（７）
【００３５】 Ｒ1 ／Ｒ2 ≦ 1.628 ・・・（８）
【００３６】すなわち、抵抗素子Ｒ１とＲ２の抵抗値を
式８の条件に設定すると、電流源回路１は負の温度係数
を持ち、熱暴走は起きない。なお、式８の右辺の値1.62
8 は、バイポーラトランジスタのベース・エミッタ間の
温度係数、抵抗素子Ｒ１，Ｒ２の温度係数、バイポーラ
トランジスタのベース・エミッタ間電圧（接合電圧）Ｖ
BE、トランジスタＱ３，Ｑ４のベースに印加される基準
電圧Ｖref 、評価温度などの条件によって、異なるが、
トランジスタとしてバイポーラトランジスタを用い、抵
抗素子Ｒ１，Ｒ２をポリシリコンで作製した場合は、式
８の所定値は、ほぼ１．６程度となる。
式８の条件に設定すると、電流源回路１は負の温度係数
を持ち、熱暴走は起きない。なお、式８の右辺の値1.62
8 は、バイポーラトランジスタのベース・エミッタ間の
温度係数、抵抗素子Ｒ１，Ｒ２の温度係数、バイポーラ
トランジスタのベース・エミッタ間電圧（接合電圧）Ｖ
BE、トランジスタＱ３，Ｑ４のベースに印加される基準
電圧Ｖref 、評価温度などの条件によって、異なるが、
トランジスタとしてバイポーラトランジスタを用い、抵
抗素子Ｒ１，Ｒ２をポリシリコンで作製した場合は、式
８の所定値は、ほぼ１．６程度となる。
【００３７】図１に図解した電流源回路１と、図４に図
解した電流源回路２０Ａとの比較評価を行う。バイポー
ラトランジスタのベース・エミッタ間の温度係数は約−
２ｍＶ／°Ｃであり、抵抗素子Ｒ１，Ｒ２それぞれの温
度係数を４２００ｐｐｍとし、２５°Ｃにおけるバイポ
ーラトランジスタのベース・エミッタ間電圧（接合電
圧）ＶBE≒０．７Ｖとして、基準電圧Ｖref ＝２．４Ｖ
とした。図１における抵抗素子Ｒ１の抵抗値をＲ1 ＝７
０ＫΩ、抵抗素子Ｒ２の抵抗値をＲ1 ＝５０ＫΩとし
た。したがって、Ｒ1 ／Ｒ2 ＝１．４（≦ 1.62）であ
る。図４における抵抗素子Ｒ２０の抵抗値をＲ20＝９０
ＫΩとした。上記条件において、温度Ｔ＝２５°Ｃと温
度Ｔ＝７５°Ｃにおける、図４の電流源回路２０Ａと図
１の電流源回路１の、差動増幅回路１０のノードＮ１０
に流れる電流を計算した。
解した電流源回路２０Ａとの比較評価を行う。バイポー
ラトランジスタのベース・エミッタ間の温度係数は約−
２ｍＶ／°Ｃであり、抵抗素子Ｒ１，Ｒ２それぞれの温
度係数を４２００ｐｐｍとし、２５°Ｃにおけるバイポ
ーラトランジスタのベース・エミッタ間電圧（接合電
圧）ＶBE≒０．７Ｖとして、基準電圧Ｖref ＝２．４Ｖ
とした。図１における抵抗素子Ｒ１の抵抗値をＲ1 ＝７
０ＫΩ、抵抗素子Ｒ２の抵抗値をＲ1 ＝５０ＫΩとし
た。したがって、Ｒ1 ／Ｒ2 ＝１．４（≦ 1.62）であ
る。図４における抵抗素子Ｒ２０の抵抗値をＲ20＝９０
ＫΩとした。上記条件において、温度Ｔ＝２５°Ｃと温
度Ｔ＝７５°Ｃにおける、図４の電流源回路２０Ａと図
１の電流源回路１の、差動増幅回路１０のノードＮ１０
に流れる電流を計算した。
【００３８】図１の電流源回路 Ｉ4(25) ＝ ２０．０４μＡ Ｉ4(75) ＝ ２０．０２μＡ
【００３９】図４の電流源回路 Ｉ20(25)＝ １９．１８μＡ Ｉ20(75)＝ ２０．７ μＡ
【００４０】図１の電流源回路は、−０．１％程度しか
電流変化はなく、温度依存性がほとんどなく、安定な電
流源回路として動作する。また、図１の電流源回路１
は、幾分、負の温度係数を示す。したがって、熱暴走は
起きない。
電流変化はなく、温度依存性がほとんどなく、安定な電
流源回路として動作する。また、図１の電流源回路１
は、幾分、負の温度係数を示す。したがって、熱暴走は
起きない。
【００４１】それに対して、図４の電流源回路は、＋７
％程度の電流変化があり、図１の電流源回路より温度依
存性が大きく、正の温度係数を示している。
％程度の電流変化があり、図１の電流源回路より温度依
存性が大きく、正の温度係数を示している。
【００４２】なお、図１に図解した電流源回路１におい
て、Ｒ1 ／Ｒ2 ≦ 1.628の条件を満足させて、抵抗素子
Ｒ１の抵抗値Ｒ1 と抵抗素子Ｒ２の抵抗値Ｒ2 を適切に
選択することにより、図１に図解した電流源回路１を負
の温度係数を持つ回路とすることができる。
て、Ｒ1 ／Ｒ2 ≦ 1.628の条件を満足させて、抵抗素子
Ｒ１の抵抗値Ｒ1 と抵抗素子Ｒ２の抵抗値Ｒ2 を適切に
選択することにより、図１に図解した電流源回路１を負
の温度係数を持つ回路とすることができる。
【００４３】図１の電流源回路１によれば、ポリシリコ
ンなどの負の温度係数を有する抵抗素子を用いて電流源
回路を構成した場合でも、抵抗素子の値を適切に設定す
ることにより、負〜０の温度係数を示す電流源回路を提
供できる。また、抵抗素子をポリシリコンで形成した場
合は、差動増幅回路などの電流を供給する相手の回路と
ともに、集積回路として形成することができる。
ンなどの負の温度係数を有する抵抗素子を用いて電流源
回路を構成した場合でも、抵抗素子の値を適切に設定す
ることにより、負〜０の温度係数を示す電流源回路を提
供できる。また、抵抗素子をポリシリコンで形成した場
合は、差動増幅回路などの電流を供給する相手の回路と
ともに、集積回路として形成することができる。
【００４４】第２の実施の形態 図２は本発明の電流源回路の第２の実施の形態としての
電流源回路１Ａを図解する図である。電流源回路１Ａ
も、図１に図解した電流源回路１と同様、図３に図解し
た差動増幅回路１０の電流源回路２０として使用する。
電流源回路１Ａを図解する図である。電流源回路１Ａ
も、図１に図解した電流源回路１と同様、図３に図解し
た差動増幅回路１０の電流源回路２０として使用する。
【００４５】図２に図解した電流源回路１Ａは、図１に
図解した電流源回路１に類似しているが下記の構成をし
ている。すなわち、電流源回路１Ａは、ＰＮＰ型バイポ
ーラトランジスタＱ１とＰＮＰ型バイポーラトランジス
タＱ２とでカレントミラー型定電流源回路を構成してい
る第１の電流源回路部１１と、ＮＰＮ型バイポーラトラ
ンジスタＱ３と抵抗素子Ｒ１Ａとの直列回路であり図４
と同等の電流源回路を構成している第２の電流源回路部
１２Ａと、ＮＰＮ型バイポーラトランジスタＱ４とＮＰ
Ｎ型バイポーラトランジスタＱ６と抵抗素子Ｒ２Ａとの
直列回路であり第２の電流源回路部１２と同等の電流源
回路を構成している第３の電流源回路部１３Ａとを有す
る。トランジスタＱ６はコレクタとベースとが接続され
ているから、ダイオードとして動作する。
図解した電流源回路１に類似しているが下記の構成をし
ている。すなわち、電流源回路１Ａは、ＰＮＰ型バイポ
ーラトランジスタＱ１とＰＮＰ型バイポーラトランジス
タＱ２とでカレントミラー型定電流源回路を構成してい
る第１の電流源回路部１１と、ＮＰＮ型バイポーラトラ
ンジスタＱ３と抵抗素子Ｒ１Ａとの直列回路であり図４
と同等の電流源回路を構成している第２の電流源回路部
１２Ａと、ＮＰＮ型バイポーラトランジスタＱ４とＮＰ
Ｎ型バイポーラトランジスタＱ６と抵抗素子Ｒ２Ａとの
直列回路であり第２の電流源回路部１２と同等の電流源
回路を構成している第３の電流源回路部１３Ａとを有す
る。トランジスタＱ６はコレクタとベースとが接続され
ているから、ダイオードとして動作する。
【００４６】電流源回路１Ａにおいては、図１に示した
電流源回路１における第２の電流源回路部１２と第３の
電流源回路部１３との位置が逆になっている。すなわ
ち、図１に図解した第２の電流源回路部１２におけるト
ランジスタ（ダイオード）Ｑ５が削除されて、図１の第
３の電流源回路部１３にトランジスタ（ダイオード）Ｑ
６が追加されている。そのため、図１の抵抗素子Ｒ１と
同じ抵抗値の抵抗素子Ｒ２Ａが第３の電流源回路部１３
Ａに設けられ、図１の第３の電流源回路部１３の抵抗素
子Ｒ２と同じ抵抗値の抵抗素子Ｒ１Ａが第２の電流源回
路部１２Ａに設けられている。
電流源回路１における第２の電流源回路部１２と第３の
電流源回路部１３との位置が逆になっている。すなわ
ち、図１に図解した第２の電流源回路部１２におけるト
ランジスタ（ダイオード）Ｑ５が削除されて、図１の第
３の電流源回路部１３にトランジスタ（ダイオード）Ｑ
６が追加されている。そのため、図１の抵抗素子Ｒ１と
同じ抵抗値の抵抗素子Ｒ２Ａが第３の電流源回路部１３
Ａに設けられ、図１の第３の電流源回路部１３の抵抗素
子Ｒ２と同じ抵抗値の抵抗素子Ｒ１Ａが第２の電流源回
路部１２Ａに設けられている。
【００４７】差動増幅回路１０のノードＮ１０に接続さ
れたノードＮ１に流れ込む電流ＩN1を考察する。電流Ｉ
N1は図１に図解した電流源回路１における考察と同様、
式１と同様、下記式９で規定される。
れたノードＮ１に流れ込む電流ＩN1を考察する。電流Ｉ
N1は図１に図解した電流源回路１における考察と同様、
式１と同様、下記式９で規定される。
【００４８】 ＩN1＝（Ｖ2 ／Ｒ2A ）−（Ｖ1 ／Ｒ1A） ただし、Ｖ1 は抵抗素子Ｒ１Ａの両端の電圧であり、 Ｖ2 は抵抗素子Ｒ２Ａの両端の電圧であり、 Ｒ1Aは抵抗素子Ｒ１Ａの抵抗値であり、 Ｒ2Aは抵抗素子Ｒ２Ａの抵抗値である。 ・・・（９）
【００４９】図２の電流源回路１Ａにおいては、ノード
Ｎ１からノードＮ１０に電流Ｉ2 が流れる。すなわち、
第２の電流源回路部１２と第３の電流源回路部１３との
位置を逆にしたので、電流源回路１ＡのノードＮ１から
ノードＮ１０に電流Ｉ2 が流れるという電流の向きの相
違がある。
Ｎ１からノードＮ１０に電流Ｉ2 が流れる。すなわち、
第２の電流源回路部１２と第３の電流源回路部１３との
位置を逆にしたので、電流源回路１ＡのノードＮ１から
ノードＮ１０に電流Ｉ2 が流れるという電流の向きの相
違がある。
【００５０】図２に図解した電流源回路１Ａにおける温
度変化があった場合の考察は、式２〜式８を参照して、
図１の電流源回路１について考察したものと同様であ
る。図２の電流源回路１Ａにおいても、温度Ｔ１と温度
Ｔ２における電流ＩN1（電流Ｉ2 ）について下記式が成
立する。
度変化があった場合の考察は、式２〜式８を参照して、
図１の電流源回路１について考察したものと同様であ
る。図２の電流源回路１Ａにおいても、温度Ｔ１と温度
Ｔ２における電流ＩN1（電流Ｉ2 ）について下記式が成
立する。
【００５１】 ＩN1(T1)−ＩN1(T2)≧ ０ ・・・（１０）
【００５２】 Ｒ2A／Ｒ1A≦ α ・・・（１１）
【００５３】すなわち、抵抗素子Ｒ１ＡとＲ２Ａの抵抗
値を式１０の条件に設定すると、電流源回路１Ａは負の
温度係数を持ち、熱暴走は起きない。すなわち、図２の
電流源回路１Ａも温度依存性がほとんどなく、安定な電
流源回路として動作する。
値を式１０の条件に設定すると、電流源回路１Ａは負の
温度係数を持ち、熱暴走は起きない。すなわち、図２の
電流源回路１Ａも温度依存性がほとんどなく、安定な電
流源回路として動作する。
【００５４】図１に図解した電流源回路１および図２に
図解した電流源回路１Ａにおいて、トランジスタＱの導
電性を図解と逆にすることができる。その他、本発明の
電流源回路の実施に則しては、実施の形態として例示し
た図１および図２の電流源回路の種々の変形態様をとる
ことができる。
図解した電流源回路１Ａにおいて、トランジスタＱの導
電性を図解と逆にすることができる。その他、本発明の
電流源回路の実施に則しては、実施の形態として例示し
た図１および図２の電流源回路の種々の変形態様をとる
ことができる。
【００５５】
【発明の効果】本発明によれば、負の温度係数を有する
抵抗素子を用いて電流源回路を構成した場合でも、抵抗
素子の値を適切に設定することにより、負〜０の温度係
数を示す電流源回路を提供できる。
抵抗素子を用いて電流源回路を構成した場合でも、抵抗
素子の値を適切に設定することにより、負〜０の温度係
数を示す電流源回路を提供できる。
【００５６】本発明において、抵抗素子をポリシリコン
で形成した場合は、差動増幅回路などの電流を供給する
相手の回路とともに、集積回路として形成することがで
きる。
で形成した場合は、差動増幅回路などの電流を供給する
相手の回路とともに、集積回路として形成することがで
きる。
【図１】図１は本発明の電流源回路の第１の実施の形態
の電流源回路の回路構成図である。
の電流源回路の回路構成図である。
【図２】図２は本発明の電流源回路の第２の実施の形態
の電流源回路の回路構成図である。
の電流源回路の回路構成図である。
【図３】図３は本発明の電流源回路が適用される１回路
例としての差動増幅回路と電流源回路との接続関係を示
す回路図である。
例としての差動増幅回路と電流源回路との接続関係を示
す回路図である。
【図４】図４は従来の第１例の電流源回路の回路構成図
である。
である。
【図５】図５は従来の第２例の電流源回路の回路構成図
である。
である。
１，１Ａ・・電流源回路 １１・・第１の電流源回路部 １２，１２Ａ・・第２の電流源回路部 １３，１３Ａ・・第３の電流源回路部
フロントページの続き Ｆターム(参考） 5J066 AA03 AA44 AA59 CA02 CA56 FA05 FA08 FA15 FA20 HA08 HA25 HA43 KA02 KA05 KA06 KA10 KA12 KA47 MA19 MA21 MD05 ND24 PD02 TA01 5J090 AA03 AA44 AA59 CA02 CA56 CN03 FA05 FA08 FA15 FA20 FN01 FN09 HA08 HA25 HA43 HN20 KA02 KA05 KA06 KA10 KA12 KA47 MA19 MA21 TA01 5J091 AA03 AA44 AA59 CA02 CA56 FA05 FA08 FA15 FA20 GP05 HA08 HA25 HA43 KA02 KA05 KA06 KA10 KA12 KA47 MA19 MA21 TA01
Claims (3)
- 【請求項１】ベースとコレクタとが接続されている第１
導電型の第１のバイポーラトランジスタと、ベースが上
記第１のバイポーラトランジスタのベースに接続されて
いる第１導電型の第２のバイポーラトランジスタとを有
する第１の電流源回路部と、 上記第１のバイポーラトランジスタのコレクタと電源端
子との間に直列に接続されている第２導電型の第３のバ
イポーラトランジスタと負の温度特性を持つ第１の抵抗
素子とを有する第２の電流源回路部と、 上記第２のバイポーラトランジスタのコレクタと上記電
源端子との間に直列に接続されている第２導電型の第４
のバイポーラトランジスタと負の温度特性を持つ第２の
抵抗素子とを有する第３の電流源回路とを含み、上記第
３及び第４のバイポーラトランジスタのベースには所定
の基準電圧が印加されており、上記第３のバイポーラト
ランジスタと上記第１の抵抗素子との間又は上記第４の
バイポーラトランジスタと上記第２の抵抗素子との間に
ゲートとコレクタとが接続された第２導電型の第５のバ
イポーラトランジスタが設けられており、上記第２のバ
イポーラトランジスタと上記第４のバイポーラトランジ
スタとの接続中点に出力電流を供給する電流源回路。 - 【請求項２】上記第１の抵抗素子の抵抗値Ｒ1 と上記第
２の抵抗素子の抵抗値Ｒ2 の比率Ｒ 1 ／Ｒ2 は、所定の
値以下である請求項１記載の電流源回路。 - 【請求項３】上記第１の導電型のバイポーラトランジス
タはＰＮＰ型バイポーラトランジスタであり、上記第２
導電型のバイポーラトランジスタはＮＰＮ型バイポーラ
トランジスタであり、上記第１及び第２の抵抗素子はポ
リシリコン抵抗である請求項１又は２記載の電流源回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29735898A JP4130856B2 (ja) | 1998-10-19 | 1998-10-19 | 電流源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29735898A JP4130856B2 (ja) | 1998-10-19 | 1998-10-19 | 電流源回路 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000124743A true JP2000124743A (ja) | 2000-04-28 |
| JP2000124743A5 JP2000124743A5 (ja) | 2005-11-17 |
| JP4130856B2 JP4130856B2 (ja) | 2008-08-06 |
Family
ID=17845479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29735898A Expired - Fee Related JP4130856B2 (ja) | 1998-10-19 | 1998-10-19 | 電流源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4130856B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6954058B2 (en) | 2003-03-18 | 2005-10-11 | Denso Corporation | Constant current supply device |
| CN108646846A (zh) * | 2018-06-29 | 2018-10-12 | 苏州锴威特半导体有限公司 | 一种零温漂电流偏置电路 |
-
1998
- 1998-10-19 JP JP29735898A patent/JP4130856B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6954058B2 (en) | 2003-03-18 | 2005-10-11 | Denso Corporation | Constant current supply device |
| CN108646846A (zh) * | 2018-06-29 | 2018-10-12 | 苏州锴威特半导体有限公司 | 一种零温漂电流偏置电路 |
| CN108646846B (zh) * | 2018-06-29 | 2023-11-10 | 苏州锴威特半导体股份有限公司 | 一种零温漂电流偏置电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4130856B2 (ja) | 2008-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4399399A (en) | Precision current source | |
| JP3358459B2 (ja) | 温度検出回路 | |
| US6384586B1 (en) | Regulated low-voltage generation circuit | |
| KR0136121B1 (ko) | 과열 검출 회로 | |
| US6316971B1 (en) | Comparing and amplifying detector circuit | |
| US7893681B2 (en) | Electronic circuit | |
| US4578633A (en) | Constant current source circuit | |
| US20090295465A1 (en) | All npn-transistor ptat current source | |
| JP2581492B2 (ja) | 入力バッファ回路 | |
| JPS62191907A (ja) | 半導体回路 | |
| JP2000124743A (ja) | 電流源回路 | |
| JP3349047B2 (ja) | 定電圧回路 | |
| JP2000124744A (ja) | 定電圧発生回路 | |
| JPH0367366B2 (ja) | ||
| JP2729001B2 (ja) | 基準電圧発生回路 | |
| US4240024A (en) | Temperature compensated current source | |
| JP4097989B2 (ja) | バンドギャップリファレンス回路 | |
| JP3255226B2 (ja) | 電圧制御増幅器 | |
| JPH0642252Y2 (ja) | 定電圧回路 | |
| JP2897522B2 (ja) | カレントミラー回路 | |
| JP2550241B2 (ja) | フローティング電源回路 | |
| JPH022545B2 (ja) | ||
| JP3437274B2 (ja) | 基準電圧回路 | |
| JPH06260925A (ja) | レベルシフト回路 | |
| JPS62182819A (ja) | 電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050921 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050921 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071225 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080404 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080430 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080526 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130530 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |