JPH09246888A - 利得制御増幅回路 - Google Patents

Abstract

(57)【要約】 【課題】 大きな入力信号であっても、飽和出力電力の
低下を招くことなく、かつ、電圧歪みが少なく、消費電
力の変動の少ない利得制御増幅回路を提供する。 【解決手段】 いわゆるＡＧＣ電圧を出力する第１のバ
イアス電源２０にベースが接続されている第１及び第４
のトランジスタ１３，１６は、入力信号が小さくなる
と、エミッタ電流が小さくなり、各トランジスタ１３，
１６のエミッタ入力インピーダンスは大となる一方、第
２のバイアス電源２１にベースが接続された第２及び第
３のトランジスタ１４，１５のエミッタ電流は増え、両
トランジスタ１４，１５の増幅度が増して、入力信号の
増幅がなされる。また、入力信号が大となると、第１及
び第４のトランジスタ１３，１６のエミッタ電流の増加
により、エミッタ入力インピーダンスが低下し、入力信
号に対して減衰を与え、一方、第２及び第３のトランジ
スタ１４，１５のエミッタ電流は減少して、両トランジ
スタ１４，１５の増幅度は低下し、出力信号が必要以上
のレベルとならないようになっている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば、いわゆる
ＴＶチューナやＶＴＲ等で中間周波数に変換されたテレ
ビジョン信号を映像復調回路や映像増幅回路等へ、テレ
ビジョン信号の変動に関わらず略一定のレベルで供給す
るために用いられる利得制御増幅回路に係り、特に、利
得制御範囲の拡大、電流歪みの改善等を図ったものに関
する。

【０００２】

【従来の技術】従来、この種の回路としては、例えば、
図４に示されたようなものが公知・周知となっている。
以下、同図を参照しつつこの従来回路例について説明す
る、まず、この利得制御増幅回路の構成、動作を概括的
に説明すれば、トランジスタ３１，３２で構成される差
動増幅回路３０の増幅動作が、ＡＧＣ信号に応じて動作
状態が変化するトランジスタ３３，３４により制御され
ることにより入力信号の変動に関わらず略一定の出力が
得られるようになっているものである。

【０００３】すなわち、トランジスタ３１，３２は、差
動増幅回路３０を構成するもので、エミッタが共に接続
され、この差動増幅回路３０のための定電流源回路３５
を構成するトランジスタ３６のコレクタに接続されてい
る。また、トランジスタ３１，３２のコレクタは、それ
ぞれ抵抗３７ａ，３７ｂを介して電源３８に接続される
と共に、出力端子４０ａ，４０ｂにそれぞれ接続される
一方、トランジスタ３１，３２のベースは、入力端子３
９ａ，３９ｂにそれぞれ接続されている。さらに、トラ
ンジスタ３１のべースには、抵抗４１ａを介して、トラ
ンジスタ３２のベースには抵抗４１ｂを介して、それぞ
れ第２のバイアイス電源４３から所定のバイアス電圧が
印加されるように構成されている。

【０００４】一方、定電流源回路３５は、トランジスタ
３６のエミッタが抵抗４５を介してアースに接続される
一方、ベースが第１のバイアス電源４２を介してアース
に接続されて構成されている。また、トランジスタ３
３，３４は、相互にベースが接続され、第３のバイアス
電源４４からいわゆるＡＧＣ信号としての所定バイアス
電圧Ｖ_AGCが印加されるようになっていると共に、トラ
ンジスタ３３のコレクタは、トランジスタ３１のコレク
タに、トランジスタ３４のコレクタは、トランジスタ３
２のコレクタに、それぞれ接続され、さらに、各トラン
ジスタ３３，３４のエミッタは、それぞれ抵抗４６ａ，
４６ｂを介してトランジスタ３６のエミッタに接続され
た構成となっている。

【０００５】かかる構成における動作を説明すれば、ま
ず、前提として、第１のバイアス電源４２の電圧は、所
定値に固定されており、第３のバイアス電源４４の電圧
は、入力端子３９ａ，３９ｂに印加される入力信号の大
小と共に変化するようになっており、入力信号が小さい
場合には小さく、入力信号が大きい場合には大きくな
り、かつ、入力端子３９ａ，３９ｂに印加される入力信
号が充分小さい場合に、この第３のバイアス電源４４の
電圧は、第１のバイアス電源４２のそれよりも小さくな
るように大小関係が予め設定されているものとする。

【０００６】かかる前提の下、入力信号が小さい場合、
第３のバイアス電源４４の電圧も小となり、このため、
トランジスタ３３，３４のコレクタ電流が減少すること
となる。そして、入力信号がさらに小さくなり、第３の
バイアス電源４４の電圧が第１のバイアス電源４２の電
圧よりも小さくなると、トランジスタ３３，３４にはコ
レクタ電流が流れなくなり、定電流源回路３５を構成す
るトランジスタ３６には、トランジスタ３３，３４の影
響を受けることなく充分なコレクタ電流が流れる結果、
差動増幅回路３０を構成するトランジスタ３１，３２が
動作状態となり、入力端子３９ａ，３９ｂに印加された
入力信号がこの差動増幅回路３０により充分な増幅を受
け、出力端子４０ａ，４０ｂに所定レベルとなって出力
されるようになっている。

【０００７】一方、入力信号が大きくなると、第３のバ
イアス電源４４の電圧も大となり、それに伴いトランジ
スタ３３，３４にコレクタ電流が流れるため、トランジ
スタ３６のエミッタ電位が上昇する結果、トランジスタ
３６のコレクタ電流が減少することとなる。したがっ
て、このトランジスタ３６のコレクタ電流の減少によ
り、差動増幅回路３０を構成するトランジスタ３１，３
２のエミッタ電流も減少し、それに応じてトランジスタ
３１，３２による増幅動作が低下するため、入力信号の
レベル増大と相殺され、結果的に出力端子４０ａ，４０
ｂには、入力信号の変化前と略同一の出力が得られるこ
ととなる。

【０００８】そして、入力信号がさらに大となり、第３
のバイアス電源４４の電圧が第１のバイアス電源４２の
電圧を越えるようになると、トランジスタ３６のコレク
タ電流が流れなくなると共に、トランジスタ３１，３２
のエミッタ電流も流れなくなり、トランジスタ３１，３
２の増幅動作は最小の状態となるようになっている。

【０００９】

【発明が解決しようとする課題】しかしながら、上述の
従来回路においては、入力端子３９ａ，３９ｂに特に、
大信号が入力された場合、第３のバイアス電源４４の電
圧もこれに応じて大となり、トランジスタ３３，３４の
コレクタ電流が増加する結果、負荷抵抗３７ａ，３７ｂ
における電圧降下が大となり、差動増幅回路３０を構成
するトランジスタ３１，３２のコレクタ・エミッタ間電
圧を小さくするため、飽和出力電力が低下すると共に、
電圧歪みも増加するという問題がある。

【００１０】また、入力信号の大小により、各トランジ
スタに流れるコレクタ電流が大きく変動するために、各
トランジスタにおける熱発生量が大きく変動し、これに
より、雰囲気温度の変化を招き、温度変化に起因する出
力特性の変動、さらには、電源電圧の変動をも招くこと
があり、安定性、信頼性に欠けるという問題もある。

【００１１】本発明は、上記実状に鑑みてなされたもの
で、大きな入力信号の際に、飽和出力電力の低下を招く
ことなく、電圧歪みが少なく、しかも消費電流の大きな
変動のない利得制御増幅回路を提供するものである。本
発明の他の目的は、発熱量の変動が少なく、安定性、信
頼性の高い利得制御増幅回路を提供することにある。

【００１２】

【課題を解決するための手段】本発明に係る利得制御増
幅回路は、２つの入力段における信号に対して差動的に
動作するよう構成されてなる２組の差動増幅回路と、前
記２組の差動増幅回路へ定電流を供給する定電流源回路
とを有し、前記２組の差動増幅回路の内、一方の差動増
幅回路の第１の入力段を構成するトランジスタのベース
と、他方の差動増幅回路の第１の入力段を構成するトラ
ンジスタのベースは、共に接続され、入力信号に応じて
変化する第１のバイアス電圧が印加されると共に、これ
ら２つのトランジスタのコレクタは、共に直流電源に接
続され、前記一方の差動増幅回路の第２の入力段を構成
するトランジスタのベースと、他方の差動増幅回路の第
２の入力段を構成するトランジスタのベースは、共に所
定電圧の第２のバイアス電源に接続されると共に、これ
ら２つのトランジスタのコレクタは、それぞれ出力端子
に接続されると共に、負荷インピーダンスを介して前記
直流電源に接続され、前記２組の差動増幅回路のそれぞ
れの２つのトランジスタのエミッタは相互に接続され、
当該それぞれのエミッタ側には、前記定電流源回路の出
力段が接続される共に、入力信号が印加され、前記入力
信号の変化に伴い前記第１のバイアス電圧を変化させる
ことにより、前記入力信号に対する２組の差動増幅回路
の利得制御を可能としたものである。

【００１３】かかる構成においては、第１のバイアス電
圧が印加されるトランジスタと第２のバイアス電源によ
る電圧が印加されるトランジスタとが、第１のバイアス
電圧と第２のバイアス電圧の相互の大小により、入力信
号に対するそれぞれの動作状態が異なることを利用した
ものである。すなわち、第１のバイアス電圧が第２のバ
イアス電圧よりも大となった場合、第１のバイアス電圧
が印加されたそれぞれの差動増幅回路のトランジスタの
エミッタ電流は、第２のバイアス電圧が印加されたそれ
ぞれの差動増幅回路のトランジスタのエミッタ電流より
も大となり、エミッタ側の入力信号に対するエミッタ入
力インピーダンスが非常に小さくなるため、入力信号に
対して大きな減衰を与えることとなる。一方、第２のバ
イアス電圧が印加されたそれぞれの差動増幅回路のトラ
ンジスタの増幅度は小となり、結局、大きな入力信号に
対するこの利得制御回路の増幅度は、上述の一方のトラ
ンジスタによる減衰効果と相俟って充分小となる。ま
た、逆に、第１のバイアス電圧が第２のバイアス電圧よ
りも小となった場合には、上述の場合とは逆に、第１の
バイアス電圧が印加されたそれぞれの差動増幅回路のト
ランジスタのエミッタ側の入力信号に対するエミッタ入
力インピーダンスが大、すなわち入力信号に対する減衰
量が小となる一方、第２のバイアス電圧が印加されたそ
れぞれの差動増幅回路のトランジスタのエミッタ電流が
大、すなわち入力信号に対する増幅度が大となり、小さ
な入力信号に対して充分大きな増幅効果が得られること
となるものである。

【００１４】

【発明の実施の形態】以下、本発明の実施の形態におけ
る回路構成例について図１乃至図３を参照しつつ説明す
る。なお、以下に説明する部材、配置等は本発明を限定
するものではなく、本発明の趣旨の範囲内で種々改変す
ることができるものである。まず、図１を参照しつつ第
１の回路構成例について説明する。最初に、回路構成に
ついて説明すれば、この利得制御増幅回路は、２つの差
動増幅回路２５，２６と、定電流源回路２７とを中心に
してなるものである。このような利得制御増幅回路は、
例えば、中間周波数に変換されたテレビジョン信号から
映像信号を復調する機能を有するいわゆる専用ＩＣに映
像復調回路等と共に組み込まれるものである。

【００１５】すなわち、第１の差動増幅回路２５は、エ
ミッタが共通接続されたｎｐｎ型の第１及び第２のトラ
ンジスタ１３，１４により構成されており、第１のトラ
ンジスタ１３のコレクタは直接に、第２のトランジスタ
１４のコレクタは負荷インピーダンスとしての負荷抵抗
５を介して、共に直流電源１９に接続されている。ま
た、第２のトランジスタ１４のコレクタは、出力端子３
に接続されている。

【００１６】また、第１の入力段を構成する第１のトラ
ンジスタ１３のベースは、後述する第４のトランジスタ
１６のベースと共に第１のバイアス電源２０に接続され
ており、いわゆるＡＧＣ電圧が印加されるようになって
いる。この第１のバイアス電源２０は、入力信号の強度
によっていわゆるＡＧＣ信号を発生する回路によって実
現されるもので、このＡＧＣ信号を発生する回路として
は、平均値ＡＧＣ回路、尖頭値ＡＧＣ回路、キードＡＧ
Ｃ回路等の公知・周知の回路でよく、何れか特定のもの
に限定される必要はないので、ここでの詳細な説明は省
略することとする。

【００１７】一方、第２の入力段を構成する第２のトラ
ンジスタ１４のベースは、後述する第３のトランジスタ
１５のベースと共に、第２のバイアス電源２１に接続さ
れており、所定電圧Ｖ_REFが印加されるようになってい
る。

【００１８】一方、第２の差動増幅回路２６は、エミッ
タが共通接続されたｎｐｎ型の第３及び第４のトランジ
スタ１５，１６により構成されており、第１の入力段を
構成する第３のトランジスタ１５のコレクタは負荷イン
ピーダンスとしての負荷抵抗６を介して、第２の入力段
を構成する第４のトランジスタ１６のコレクタは直接、
共に直流電源１９に接続されている。また、第３のトラ
ンジスタ１５のコレクタは、出力端子４に接続されてい
る。

【００１９】そして、第１の差動増幅回路２５を構成す
る第１及び第２のトランジスタ１３，１４のエミッタ
は、定電流源回路２７を構成するｎｐｎ型の第５トラン
ジスタ１７のコレクタに、第２の差動増幅回路２６を構
成する第３及び第４のトランジスタ１５，１６のエミッ
タは、定電流源回路２７を構成するｎｐｎ型の第６のト
ランジスタ１８のコレクタに、それぞれ接続されてい
る。

【００２０】定電流源回路２７は、第５及び第６のトラ
ンジスタ１７，１８のベースが共に第３のバイアス電源
２２に接続されて所定電圧Ｖ_B1が印加されるようになっ
ていると共に、第５のトランジスタ１７のエミッタはエ
ミッタ抵抗１１を介して、第６のトランジスタ１８のエ
ミッタはエミッタ抵抗１２を介して、それぞれアースに
接続されてなるもので、第５及び第６のトランジスタ１
７，１８のコレクタは、先に述べたようにそれぞれ第１
又は第２の差動増幅回路２５，２６へ接続されている。
また、第５のトランジスタ１７のコレクタは入力端子１
へ、第６のトランジスタ１８のコレクタは入力端子２
へ、それぞれ接続されており、入力信号（例えば、中間
周波数に変換されたテレビジョン信号）が外部から印加
されるようになっている。

【００２１】次に、上記構成における動作について説明
する。まず、前提として、第１のバイアス電源２０の電
圧Ｖ_AGCは、入力端子１，２に印加される入力信号の変
化に応じて変わるものであり、入力信号が小さい場合に
は、電圧Ｖ_AGCも小さくなり、入力信号が大きい場合に
は、電圧Ｖ_AGCも大となるとする。また、入力信号電圧
Ｖ_AGCが小さい場合に、その大きさは第２のバイアス電
源２１の電圧Ｖ_REF以下となるように相互の関係が予め
設定されているものとする。さらに、第１及び第２のバ
イアス電源２０，２１のそれぞれの電圧Ｖ_AGC，Ｖ
_REFは、第３のバイアス電源２２の電圧Ｖ_B1よりも充分
大きい電圧に設定されているものとする。

【００２２】かかる前提の下、入力端子１，２に印加さ
れる入力信号が小さくなり、それに伴い電圧Ｖ_AGCが電
圧Ｖ_REF以下となると、第１及び第４のトランジスタ１
３，１６のエミッタ電流が減少する一方、第２及び第３
のトランジスタ１４，１５のエミッタ電流は増加するこ
ととなる。入力信号がさらに小さくなり、それに伴い電
圧Ｖ_AGCが電圧Ｖ_REFに比して充分小さくなると、第１及
び第４のトランジスタ１３，１６のエミッタ電流は流れ
なくなる一方、第２及び第３のトランジスタ１４，１５
のエミッタ電流は最大値となり、第５及び第６のトラン
ジスタ１７，１８のコレクタ電流とそれぞれ等しくな
る。

【００２３】かかる状態において、第１及び第４のトラ
ンジスタ１３，１６のエミッタ入力インピーダンスは最
大となるため、入力端子１，２に印加された入力信号に
対する第１及び第４のトランジスタ１３，１６における
減衰量は最小となる一方、第２及び第３のトランジスタ
１４，１５の増幅度が最大となるので、出力端子３，４
には最大出力が得られることとなる。

【００２４】一方、入力信号が大きくなり、それに伴い
電圧Ｖ_AGCが電圧Ｖ_REFを越えると、入力信号が小さくな
った場合とは逆に、第２及び第３のトランジスタ１４，
１５のエミッタ電流が減少する一方、第１及び第４のト
ランジスタ１３，１６のエミッタ電流は増加することと
なり、これら第１及び第４のトランジスタ１３，１６の
エミッタ入力インピーダンスが低下することとなる。

【００２５】入力信号がさらに大となり、電圧Ｖ_AGCが
電圧Ｖ_REFに比して充分大となると、第１及び第４のト
ランジスタ１３，１６のエミッタ電流は、最大値となっ
て第５及び第６のトランジスタ１７，１８のコレクタ電
流に等しくなる。したがって、第１及び第４のエミッタ
入力インピーダンスは、最小となり、これら第１及び第
４のトランジスタ１３，１６における入力信号に対する
減衰量は最大となる。換言すれば、第１及び第４のトラ
ンジスタ１３，１６は、いわばシャントトランジスタと
して作用するようになっている。一方、このとき、第２
及び第３のトランジスタ１４，１５のエミッタ電流は、
流れなくなるので、これら第２及び第３のトランジスタ
１４，１５による入力信号に対する増幅度は最小とな
り、結局、出力端子３，４における出力信号は最小の状
態となる。

【００２６】このように、上述した回路においては、第
２及び第３のトランジスタ１４，１５の電流制御による
増幅度の変化と、第１及び第４のトランジスタ１３，１
６のエミッタ入力インピーダンスの変化とのいわば二重
の効果により、大きな利得制御が行われる、換言すれ
ば、利得制御可能な入力信号の変化幅を大（いわゆるダ
イナミックレンジが大）とすることができ、入力信号に
大きな変動があっても、後段の回路に安定した出力信号
を供給できるようになっているものである。

【００２７】また、第１及び第２のトランジスタ１３，
１４の各エミッタ電流の和は、第１のバイアス電源２０
の電圧Ｖ_AGCの大きさに関わらず、第５のトランジスタ
１７のコレクタ電流値に等しく、常に一定である。さら
に、第３及び第４のトランジスタ１５，１６の各エミッ
タ電流の和は、第６のトランジスタ１８のコレクタ電流
値に等しく、常に一定である。

【００２８】したがって、電圧Ｖ_AGCの変化により、例
えば、第１及び第４のトランジスタ１３，１６のエミッ
タ電流が増加し、これら第１及び第４のトランジスタ１
３，１６のエミッタ入力インピーダンスが低下する場合
には、第２及び第３のトランジスタ１４，１５のエミッ
タ電流は逆に減少し、これら第２及び第３のトランジス
タ１４，１５のエミッタ入力インピーダンスは増加する
よう動作する一方、上述とは逆に、電圧Ｖ_AGCの変化に
より、第１及び第４のトランジスタ１３，１６のエミッ
タ電流が減少し、これら２つのトランジスタ１３，１６
のエミッタ入力インピーダンスが増大する場合には、第
２及び第３のトランジスタ１４，１５のエミッタ入力イ
ンピーダンスは減少するように動作するようになってい
る。このため、入力端子１，２から見た入力インピーダ
ンスの変化は、結果的に小さなものとなり、外部回路に
とっては、電気的特性の変動の少ない、安定した回路と
なるものである。さらに、回路消費電力の変動の少ない
ものとなる。

【００２９】次に、第２の回路構成例について、図２を
参照しつつ説明する。なお、図１に示された第１の回路
構成例と同一の構成要素については、同一の符号を付し
てその詳細な説明を省略し、以下、異なる点を中心に説
明することとする。この第２の回路構成例は、第２及び
第３のトランジスタ１４，１５のエミッタ側にエミッタ
抵抗を挿入した点が先の第１の回路構成例と異なるもの
である。

【００３０】すなわち、第２のトランジスタ１４のエミ
ッタと第５のトランジスタ１７のコレクタとの間には、
エミッタ抵抗７が、第３のトランジスタ１５のエミッタ
と第６のトランジスタ１８のコレクタとの間には、エミ
ッタ抵抗８が、それぞれ接続されてなる構成となってい
る。

【００３１】このエミッタ抵抗７，８は、第２及び第３
のトランジスタ１４，１５に対して一種の負帰還抵抗と
して作用するもので、これにより電流歪みの改善、利得
の調整等がなされることとなるものである。エミッタ抵
抗７，８の具体的な大きさは、入力端子１，２に接続さ
れる信号源すなわち図示されない前段の回路のインピー
ダンスに応じて選定されるものである。なお、この第２
の回路構成例の全体の回路動作は、図１に示された第１
の回路構成例と基本的に同様であるのでここでの詳細な
説明は省略することとする。

【００３２】次に、第３の回路構成例について、図３を
参照しつつ説明する。なお、図１に示された第１の回路
構成例と同一の構成要素については、同一の符号を付し
てその詳細な説明を省略し、以下、異なる点を中心に説
明することとする。この第３の回路構成例は、第１及び
第２のトランジスタ１３，１４のエミッタと第５のトラ
ンジスタ１７のコレクタとの間に抵抗９が、第３及び第
４のトランジスタ１５，１６のエミッタと第６のトラン
ジスタ１８のコレクタとの間に抵抗１０が、それぞれ接
続された点が第１の回路構成例と異なるものである。

【００３３】この抵抗９，１０も、図２に示された第２
の回路構成例におけるエミッタ抵抗７，８と同様に、抵
抗９は第１及び第２のトランジスタ１３，１４に対し
て、抵抗１０は第３及び第４のトランジスタ１５，１６
に対して、それぞれ負帰還抵抗として作用し、その結
果、第２の回路構成例の場合と同様に、電流歪みの改
善、利得の調整ができるようになるものであるが、特
に、電流歪みの改善が顕著となるものである。なお、こ
の第３の回路構成例の全体の回路動作は、図１に示され
た第１の回路構成例と基本的に同様であるのでここでの
詳細な説明は省略することとする。

【００３４】なお、上述した発明の実施の形態において
は、トランジスタとしてｎｐｎ型トランジスタを用いた
が、勿論これに限定される必要はなく、ｐｎｐ型トラン
ジスタを用いて構成してもよく、さらには、これらバイ
ポーラトランジスタに代えて電界効果トランジスタ等の
他の形式のトランジスタを用いて構成してもよいもので
ある。また、第１及び第４のトランジスタ１３，１６の
ベースに第２のバイアス電源２１を接続し、第２及び第
３のトランジスタ１４，１５のベースに第１のバイアス
電源２０を接続するようにしてもよい。

【００３５】またさらに、上述の説明においては、第１
のバイアス電源２０の電圧を入力信号に応じて変化する
ようにしたが、第１のバイアス電源２０の電圧と第２の
バイアス電源２１の電圧との電位差を、入力信号の大き
さに応じて変化させるようにしても基本的に同一の作
用、効果を得ることができるものである。

【００３６】

【発明の効果】以上、述べたように、本発明によれば、
２つの差動増幅回路を設け、それぞれの一方の入力段に
は入力信号に応じて変化する第１のバイアス電圧を、そ
れぞれの他方の入力段には所定の第２のバイアス電圧
を、それぞれ印加し、これら２つのバイアス電圧の相対
関係に応じて、入力信号に対して増幅作用を与えるトラ
ンジスタの動作と、入力信号に対して減衰を与えるトラ
ンジスタの動作とが得られるような構成することによ
り、入力信号が大となる場合には、増幅度が小となるト
ランジスタの動作と、入力信号に対する減衰量が大とな
るトランジスタの動作とが同時に得られる一方、入力信
号が小となる場合には、増幅度が大となるトランジスタ
の動作と、入力信号に対する減衰量が小となるトランジ
スタの動作とが同時に得られるので、増幅度の変化と減
衰量との変化の２重の効果により従来に比して非常に大
きな利得制御を行うことができる。

【００３７】また、入力端子から見た入力インピーダン
スの変化が従来に比して少なく、入力信号源に対して安
定した回路となると共に、回路電流の変動が少なくて済
むので、発熱量の変化による温度変化が少なくて済み、
安定した回路動作を得ることができ、このため、特に、
集積回路化に適したものが提供されることとなる。さら
に、入力インピーダンスの変化が少ないため、入出力間
における寄生インピーダンスによる帰還が少なくなり、
このため、大きな入出力アイソレーションが得られ、広
い利得制御範囲を得ることができる。

【００３８】またさらに、入力信号が大となった場合
に、この大入力信号のエネルギーの大半が、それぞれの
差動増幅回路の一方の入力段を構成するそれぞれのトラ
ンジスタにおいて減衰を受けるので、出力段における電
流歪が極めて小さいという効果を奏するものである。

【図面の簡単な説明】

【図１】本発明の実施の形態における第１の回路構成例
を示す回路図である。

【図２】本発明の実施の形態における第２の回路構成例
を示す回路図である。

【図３】本発明の実施の形態における第３の回路構成例
を示す回路図である。

【図４】従来の利得制御増幅回路の一構成例を示す回路
図である。

【符号の説明】

１，２…入力端子 ３，４…出力端子 ５，６…負荷抵抗 １３…第１のトランジスタ １４…第２のトランジスタ １５…第３のトランジスタ １６…第４のトランジスタ １７…第５のトランジスタ １８…第６のトランジスタ ２０…第１のバイアス電源 ２１…第２のバイアス電源 ２２…第３のバイアス電源

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ２つの入力段における信号に対して差動
   的に動作するよう構成されてなる２組の差動増幅回路
   と、 前記２組の差動増幅回路へ定電流を供給する定電流源回
   路とを有し、 前記２組の差動増幅回路の内、一方の差動増幅回路の第
   １の入力段を構成するトランジスタのベースと、他方の
   差動増幅回路の第１の入力段を構成するトランジスタの
   ベースは、共に接続され、入力信号に応じて変化する第
   １のバイアス電圧が印加されると共に、これら２つのト
   ランジスタのコレクタは、共に直流電源に接続され、 前記一方の差動増幅回路の第２の入力段を構成するトラ
   ンジスタのベースと、他方の差動増幅回路の第２の入力
   段を構成するトランジスタのベースは、共に所定電圧の
   第２のバイアス電源に接続されると共に、これら２つの
   トランジスタのコレクタは、それぞれ出力端子に接続さ
   れると共に、負荷インピーダンスを介して前記直流電源
   に接続され、 前記２組の差動増幅回路のそれぞれの２つのトランジス
   タのエミッタは相互に接続され、当該それぞれのエミッ
   タ側には、前記定電流源回路の出力段が接続される共
   に、入力信号が印加され、 前記入力信号の変化に伴い前記第１のバイアス電圧を変
   化させることにより、前記入力信号に対する２組の差動
   増幅回路の利得制御を可能としたことを特徴とする利得
   制御増幅回路。
2. 【請求項２】 ２組の差動増幅回路のそれぞれの第１の
   入力段を構成するそれぞれのトランジスタのベースに第
   ２のバイアス電源を接続する一方、２組の差動増幅回路
   のそれぞれの第２の入力段に第１のバイアス電圧を印加
   するようにしたことを特徴とする請求項１記載の利得制
   御増幅回路。
3. 【請求項３】 第１のバイアス電圧と第２のバイアス電
   源の電圧との差を、入力信号に応じて変化させることに
   より利得制御を可能としたことを特徴とする請求項１記
   載の利得制御増幅回路。