JP5060852B2 - 半導体装置 - Google Patents

Description

本発明は、キャパシタを充電もしくは放電して時定数電圧を生成する技術に関する。

多くの半導体装置において、所定の時間を計測するために時定数回路が利用される。時定数回路は、キャパシタを充電もしくは放電することによって、時定数電圧を生成する。特許文献１、２には関連する技術が記載される。時定数電圧をしきい値電圧と比較すれば、所定の時間の経過を検出することができる。

時定数を長くするためには、容量値の大きなキャパシタを用いる必要があるため、キャパシタをチップ部品として半導体集積回路の外部に設ける必要がある。あるいは、時定数を変更する目的で、チップ部品のキャパシタを利用する場合がある。
特開２００４−１４７０４８号公報 特開平８−１７２３８４号公報

しかしながら、時定数回路の外部にキャパシタを設けるためには、半導体集積回路にキャパシタ接続用の端子（ピン）を設ける必要がある。半導体集積回路の端子数の増加は、回路の占有面積を大きくし、またコストを上昇させる原因となってしまう。

本発明はこうした課題に鑑みてなされたものであり、その目的は、回路面積の増大を抑制しつつ、時定数電圧を生成可能な半導体装置の提供にある。

本発明のある態様は、半導体装置に関する。この半導体装置は、一端が固定電圧端子に接続された外部抵抗の他端が接続されるとともに、時定数キャパシタが接続される制御端子と、制御端子の電圧を所定のしきい値電圧と比較し、比較結果に応じて本半導体装置の機能を切り替える制御部と、制御端子に接続される時定数キャパシタを充電または放電する充放電回路と、を備える。充放電回路による充電または放電に応じて変化する制御端子の電圧を、時定数電圧として利用する。

半導体装置には、その機能を切り替える目的で、ハイレベルまたはローレベルいずれかの電圧が固定的に入力される端子が設けられる場合がある。本実施の形態によれば、この端子を、時定数電圧を生成するためのキャパシタを接続するための端子と共有することができ、回路面積を縮小することができる。「半導体装置の機能を切り替える」とは、半導体装置に実装される機能を変更し、あるいはその半導体装置の動作を変更することを意味する。

制御部は、制御端子の電圧をしきい値電圧と比較する判定コンパレータと、判定コンパレータの出力を、本半導体装置の起動時に発生するトリガ信号のタイミングでラッチするラッチ回路と、を含み、ラッチ回路の出力に応じて本半導体装置の機能を切り替えてもよい。
この場合、トリガ信号のタイミングで制御端子の電圧を判定することにより、そのタイミングの以降、制御端子の電圧は固定されている必要はないため、時定数キャパシタを自由に充電もしくは放電できる。

充放電回路は、制御端子からシンク電流を引き込み、制御端子の電圧を第１しきい値電圧と比較する第１時定数回路と、制御端子に対してソース電流を吐き出し、制御端子の電圧を第２しきい値電圧と比較する第２時定数回路と、を含んでもよい。半導体装置は、制御部による比較結果に応じて、第１時定数回路と第２時定数回路のいずれかを選択してもよい。
シンク電流とソース電流を生成可能な回路を設けることにより、時定数キャパシタの電圧を正負任意の方向に変化させることができる。

第１時定数回路は、制御端子から電流を引き込む第１電流源と、制御端子の電圧を第１しきい値電圧と比較する第１コンパレータと、を含んでもよい。第２時定数回路は、制御端子に電流を供給する第２電流源と、制御端子の電圧を第２しきい値電圧と比較する第２コンパレータと、を含んでもよい。半導体装置は、制御部による判定結果に応じて、第１電流源または第２電流源のいずれかを選択的にアクティブとしてもよい。

ある態様の半導体装置は、所定の電圧を生成する電圧源と、生成した電圧を外部に出力するための電圧出力端子と、をさらに備えてもよい。外部抵抗の一端は、電圧出力端子または接地端子のいずれかに接続されてもよい。

外部抵抗は、制御端子と電圧出力端子との間、または制御端子と接地端子の間に接続されてもよい。時定数キャパシタは、外部抵抗と並列に接続されてもよい。時定数キャパシタは、制御端子と接地端子との間に接続されてもよい。

時定数キャパシタは、制御端子とキャパシタ端子との間に接続されてもよい。

本半導体装置は、蛍光ランプの駆動回路であって、回路異常が所定の異常検出時間の間、継続的に発生したことを検出する異常検出部をさらに備えてもよい。充放電回路による充電または放電に応じて変化する制御端子の電圧を、異常検出時間を測定するために利用してもよい。

本半導体装置は、蛍光ランプの駆動回路であってもよい。半導体装置は、外部から蛍光ランプを調光するためのアナログ電圧が入力される調光端子と、周期電圧を調光端子に入力されるアナログ電圧でスライスしてパルス信号を生成し、パルス信号を利用して蛍光ランプをバースト調光する調光回路と、を含んでもよい。調光回路は、制御部による判定結果に応じて、バースト調光の極性を切り替えてもよい。

本半導体装置は、蛍光ランプの駆動回路であって、外部から蛍光ランプをバースト調光するためのパルス信号が入力される調光端子と、パルス信号を利用して蛍光ランプをバースト調光する調光回路と、を含んでもよい。調光回路は、制御部による判定結果に応じて、バースト調光の極性を切り替えてもよい。

本半導体装置は、蛍光ランプの駆動回路であって、一方がマスター回路として機能し、他方がスレーブ回路として機能する一対の回路ペアのいずれかとして利用され、制御部による判定結果に応じて、マスター回路またはスレーブ回路のいずれかが切り替えられてもよい。

本半導体装置は、外部陰極蛍光ランプの駆動回路であって、制御部による判定結果に応じて、外部陰極蛍光ランプをストライクする回数を切り替えてもよい。

なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明によれば、時定数回路を備える半導体装置の回路面積を縮小できる。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａと部材Ｂが接続」された状態とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、「部材Ａと部材Ｂの間に部材Ｃが設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

図１は、本実施の形態に係る半導体装置１００の構成を示す回路図である。半導体装置１００は、外部から入力される制御電圧Ｖ１のレベルに応じて、回路の機能もしくは動作が切り替えられる。つまり、制御電圧Ｖ１がハイレベルのとき、第１の機能または第１の動作を行い、制御電圧Ｖ１がローレベルのとき、第２の機能または第２の動作を行う。さらに、半導体装置１００は、時間とともにレベルが変化する時定数電圧Ｖ２を生成する機能を備える。本発明はこのような回路であれば用途を限定せずに広く適用可能である。

半導体装置１００は、制御電圧Ｖ１を外部から受けるための制御端子Ｐ１を備えている。制御端子Ｐ１には、外付け部品として外部抵抗Ｒ１０が接続される。外部抵抗Ｒ１０によって制御端子Ｐ１がプルダウンされるとき、制御電圧Ｖ１はローレベル（ＶＬ）となり、制御端子Ｐ１が所定の電圧レベルにプルアップされるとき、制御電圧Ｖ１はハイレベルＶＨとなる。図１では、制御電圧Ｖ１がハイレベルとなる状態を示している。
つまり、半導体装置１００は、外部抵抗Ｒ１０と共通のプリント基板上に実装され、かつ外部抵抗Ｒ１０によってハイレベルまたはローレベルの電圧が供給されることを前提として設計される。

また、半導体装置１００には、時定数電圧Ｖ２を生成するための時定数キャパシタＣ１０が外付けされる。時定数キャパシタＣ１０もまた、外部抵抗Ｒ１０と共通のプリント基板上に実装される。半導体装置１００は、時定数キャパシタＣ１０を充電もしくは放電することによって、時定数電圧Ｖ２を生成する。外部抵抗Ｒ１０および時定数キャパシタＣ１０を外部回路１１０という。

本実施の形態にかかる半導体装置１００は、時定数キャパシタＣ１０を接続するための専用端子を設けず、制御端子Ｐ１と共通化する点をひとつの特徴としている。つまり、時定数キャパシタＣ１０の一端は、制御電圧Ｖ１が印加される時定数キャパシタＣ１０に接続される。

言い換えれば、制御端子Ｐ１には、一端が固定電圧端子に接続された外部抵抗Ｒ１０の他端が接続されるとともに、時定数キャパシタＣ１０が接続される。さらに、あるタイミングにおいては、制御端子Ｐ１の電圧が、制御電圧Ｖ１となり、別のタイミングにおいては、時定数電圧Ｖ２となる。

半導体装置１００は、制御部１０、充放電回路１４、電圧源４０、を備える。

電圧源４０は、半導体装置１００の内部、もしくは外部において必要な安定した電圧を生成する。以下、この電圧を安定化電圧ＶＲＥＧという。電圧出力端子Ｐ２は、安定化電圧ＶＲＥＧを外部に出力し、あるいは安定化電圧ＶＲＥＧを平滑化するためのキャパシタ（不図示）を接続するための端子である。

図１の半導体装置１００は、制御端子Ｐ１の制御電圧Ｖ１を、外部抵抗Ｒ１０によってプルアップするために、安定化電圧ＶＲＥＧを利用する。すなわち、制御電圧Ｖ１をハイレベルとする場合、外部抵抗Ｒ１０は、制御端子Ｐ１と電圧出力端子Ｐ２間に接続される。逆に、制御電圧Ｖ１をローレベルとする場合、外部抵抗Ｒ１０は制御端子Ｐ１と接地端子間に接続される。なお、制御電圧Ｖ１をハイレベルとする際に、外部抵抗Ｒ１０の一端を、電圧出力端子Ｐ２ではなく、バッテリ電圧や外部からの電源電圧が印加されるラインに接続してもよい。

制御部１０は、制御端子Ｐ１の制御電圧Ｖ１を所定のしきい値電圧Ｖｔｈ３と比較し、比較結果に応じて半導体装置１００の機能もしくは動作を切り替える。
充放電回路１４は、制御端子Ｐ１に接続される時定数キャパシタＣ１０を充電または放電する。「キャパシタを充電する」とは、キャパシタの両端間の電位差が増加するように、キャパシタの電極の電荷を変化させることをいう。また、「キャパシタを放電する」とは、キャパシタの両端間の電位差が減少するように、キャパシタの電極の電荷を変化させることをいう。充放電回路１４は、少なくとも充電または放電のいずれかが可能に構成されていればよい。

半導体装置１００は、充放電回路１４による充電または放電に応じて変化する制御端子Ｐ１の電圧を、時定数電圧Ｖ２として利用する。つまり、外部からの制御電圧Ｖ１は、固定的に供給されるため、一旦そのレベルを判定して半導体装置１００の機能、動作を設定すれば、その後は不要となる。そこで、図１の半導体装置１００は、制御電圧Ｖ１のレベルを判定した後、あるいは制御電圧Ｖ１が不要な期間、時定数キャパシタＣ１０を充電または放電することにより、時定数電圧Ｖ２を生成する。

図１の半導体装置１００によれば、制御電圧Ｖ１を入力するための制御端子と、時定数を生成するためのキャパシタを接続するための端子を共通にできるため、端子の数を減らすことが可能となる。

以下、半導体装置１００の具体的な構成例を説明する。
制御部１０は、判定部１０ａ、ロジック部１０ｂを含む。判定部１０ａは、判定コンパレータＣＭＰ３、判定ラッチ回路１２を含む。判定コンパレータＣＭＰ３は、制御端子Ｐ１の電圧Ｖ１をしきい値電圧Ｖｔｈ３と比較し、比較結果に応じてハイレベルまたはローレベルとなる判定信号Ｓ３を出力する。しきい値電圧Ｖｔｈ３は、安定化電圧ＶＲＥＧを第１抵抗Ｒ１、第２抵抗Ｒ２によって分圧することにより生成される。

判定ラッチ回路１２は、判定コンパレータＣＭＰ３から出力される判定信号Ｓ３を、所定のタイミングでハイレベルとなるトリガ信号Ｓ４を利用してラッチする。ラッチ回路には、Ｄラッチ、Ｄフリップフロップなど、さまざまな論理回路が利用できる。トリガ信号Ｓ４は、半導体装置１００の起動直後であって、制御電圧Ｖ１が安定的に供給されるタイミングにおいて生成するのが望ましい。ロジック部１０ｂはトリガ信号Ｓ４を所定のタイミングでハイレベルとし、判定ラッチ回路１２に供給する。

判定ラッチ回路１２は、リセット信号によってリセットされるまでの間、判定コンパレータＣＭＰ３からの判定信号Ｓ３を保持し続ける。判定ラッチ回路１２によって保持された判定信号Ｓ５は、ロジック部１０ｂに入力され、ロジック部１０ｂは、判定信号Ｓ５のレベルに応じて半導体装置１００の機能、動作を設定する。

充放電回路１４は、第１時定数回路２０、第２時定数回路３０を備える。
第１時定数回路２０は、制御端子Ｐ１からシンク電流Ｉｃ１を引き込み、制御端子Ｐ１に時定数電圧Ｖ２を発生させる。第１時定数回路２０は、時定数電圧Ｖ２を第１しきい値電圧Ｖｔｈ１と比較し、所定の時間（以下、第１時定数という）τ１を計測する。第１しきい値電圧Ｖｔｈ１は、安定化電圧ＶＲＥＧを第３抵抗Ｒ３、第４抵抗Ｒ４によって分圧することにより生成される。

第２時定数回路３０は、制御端子Ｐ１に対してソース電流Ｉｃ２を吐き出し（プッシュ）、制御端子Ｐ１に時定数電圧Ｖ２を発生させる。第２時定数回路３０は時定数電圧Ｖ２を第２しきい値電圧Ｖｔｈ２と比較し、所定の時間（以下、第２時定数という）τ２を計測する。第２しきい値電圧Ｖｔｈ２は、安定化電圧ＶＲＥＧを第５抵抗Ｒ５、第６抵抗Ｒ６によって分圧することにより生成される。以下では、第１時定数回路２０、第２時定数回路３０の時定数τ１、τ２は等しいものとし、単に時定数τという。

ロジック部１０ｂは、判定部１０ａによる比較結果、すなわち判定信号Ｓ５にもとづいて、第１時定数回路２０と第２時定数回路３０のいずれかを選択し、時定数τを計測する。つまり、外部回路１１０の回路状態に応じて、第１時定数回路２０、第２時定数回路３０のいずれを選択するかを切り替える。

図２（ａ）〜（ｄ）は、外部回路１１０のバリエーションを示す回路図である。図２（ａ）、（ｂ）の外部回路１１０ａ、１１０ｂでは、外部抵抗Ｒ１０が制御端子Ｐ１と電圧出力端子Ｐ２の間に設けられ、制御電圧Ｖ１がハイレベルにプルアップされる。一方、図２（ｃ）、（ｄ）の外部回路１１０ｃ、１１０ｄでは、外部抵抗Ｒ１０が制御端子Ｐ１と接地端子ＧＮＤの間に設けられ、制御電圧Ｖ１がローレベルにプルダウンされる。

なお、外部回路１１０の組み合わせは、以下のいずれを選択してもよい。
（１）外部回路１１０ａと外部回路１１０ｃ
（２）外部回路１１０ａと外部回路１１０ｄ
（３）外部回路１１０ｂと外部回路１１０ｃ
（４）外部回路１１０ｂと外部回路１１０ｄ

（１）の組み合わせの場合、時定数キャパシタＣ１０は外部抵抗Ｒ１０と並列に設けられる。（２）の組み合わせの場合、時定数キャパシタＣ１０は制御端子Ｐ１、電圧出力端子Ｐ２の間に設けられる。（３）の組み合わせの場合、時定数キャパシタＣ１０は制御端子Ｐ１と接地端子ＧＮＤの間に設けられる。（４）の組み合わせの場合、時定数キャパシタＣ１０および外部抵抗Ｒ１０は、電圧出力端子Ｐ２と接地端子ＧＮＤ間に直列に設けられる。

半導体装置１００は、制御電圧Ｖ１がハイレベルにプルアップされるとき、すなわち外部回路１１０ａ、１１０ｂのときに、第１時定数回路２０をアクティブとする。
この場合、初期状態においてＶ２＝Ｖ１（＝ＶＲＥＧ）となる。時定数τの計測を開始するために第１時定数回路２０をアクティブとすると、時定数キャパシタＣ１０から半導体装置１００の内部にシンク電流Ｉｃ１が引き込まれるため、制御端子Ｐ１の電位が時間とともに低下していき、時定数電圧Ｖ２が生成される。第１時定数回路２０は、時定数電圧Ｖ２がＶＲＥＧからＶｔｈ１に低下するまでの時間を時定数τ１とする。

逆に、制御電圧Ｖ１がローレベルにプルダウンされるとき、すなわち外部回路１１０ｃ、１１０ｄのときに、第２時定数回路３０をアクティブとする。
この場合、初期状態においてＶ２＝Ｖ１（＝０Ｖ）となる。時定数τの計測を開始するために第２時定数回路３０をアクティブとすると、時定数キャパシタＣ１０に対して半導体装置１００からソース電流Ｉｃ２が流れ込み、制御端子Ｐ１の電位が時間とともに上昇していき、時定数電圧Ｖ２が生成される。第２時定数回路３０は、時定数電圧Ｖ２が０ＶからＶｔｈ１に上昇するまでの時間を時定数τ２とする。

図１の回路において、第１時定数回路２０は、制御端子Ｐ１からシンク電流Ｉｃ１を引き込む第１電流源２２と、制御端子Ｐ１の電圧Ｖ２を第１しきい値電圧Ｖｔｈ１と比較する第１コンパレータＣＭＰ１と、第１電流源２２のオン、オフを制御する第１スイッチＳＷ１と、第１コンパレータＣＭＰ１の出力をラッチする第１ラッチ回路２４と、を含む。

第２時定数回路３０は、制御端子Ｐ１にソース電流Ｉｃ２を供給する第２電流源３２と、制御端子Ｐ１の電圧Ｖ２を第２しきい値電圧Ｖｔｈ２と比較する第２コンパレータＣＭＰ２と、第２電流源３２のオン、オフを制御する第２スイッチＳＷ２と、第２コンパレータＣＭＰ２の出力をラッチする第２ラッチ回路３４と、を含む。

第１電流源２２、第２電流源３２に替えて、充放電用抵抗を用いてもよい。この場合、時定数キャパシタＣ１０の容量値と、充放電用抵抗の抵抗値によって時定数τが定まる。

ロジック部１０ｂは、判定部１０ａからの判定信号Ｓ５に応じて、第１電流源２２または第２電流源３２のいずれかを選択的にアクティブとする。つまり、制御電圧Ｖ１がハイレベルの場合、第１電流源２２を動作させ、制御電圧Ｖ１がローレベルの場合、第２電流源３２を動作させる。

ロジック部１０ｂは時間τの計測を開始するタイミングにおいて、スイッチ制御信号ＳＨ、ＳＬによって、第１スイッチＳＷ１、第２スイッチＳＷ２の一方をオンとする。その結果、時定数電圧Ｖ２が変化し始め、時定数τの経過後に、第１コンパレータＣＭＰ１、第２コンパレータＣＭＰ２のいずれかの出力信号（以下、比較信号という）Ｓ１、Ｓ２のレベルが遷移する。比較信号Ｓ１、Ｓ２は第１ラッチ回路２４、第２ラッチ回路３４によってラッチされ、第１ラッチ回路２４または第２ラッチ回路３４の出力がハイレベルとなる。

ＯＲゲート４４は、第１ラッチ回路２４と第２ラッチ回路３４の出力信号Ｓ１’、Ｓ２’の論理和（以下、出力信号Ｓｏｕｔという）を出力する。出力信号Ｓｏｕｔは、ロジック部１０ｂによって計時開始が指示された後、時定数τの経過後にハイレベルとなる。

図３は、図１の半導体装置１００の動作を示すタイムチャートである。図３のタイムチャートは、制御電圧Ｖ１がハイレベルの場合を示している。時刻ｔ０に、半導体装置１００が起動すると、電圧源４０によって安定化電圧ＶＲＥＧが生成される。安定化電圧ＶＲＥＧが安定したタイミングｔ１で、トリガ信号Ｓ４をハイレベルとし、制御電圧Ｖ１のレベルを判定する。

時定数τの計時開始のタイミングｔ２において、ロジック部１０ｂはスイッチ制御信号ＳＨをハイレベルとし、第１スイッチＳＷ１をオンして第１電流源２２をアクティブとする。その結果、時定数電圧Ｖ２が時間とともに低下し始める。時刻ｔ２から時定数τ経過後の時刻ｔ３に時定数電圧Ｖ２が第２しきい値電圧Ｖｔｈ２を下回ると、比較信号Ｓ１がハイレベルとなる。

再度時定数τを計測する場合、計測に先立ってリセット信号ＲＳＴにより第１ラッチ回路２４、第２ラッチ回路３４をリセットし、同様の動作を繰り返す。

このように、図１の半導体装置１００によれば、制御電圧Ｖ１がハイレベルまたはローレベルの場合であっても、時定数τを計測することができる。なお、第１時定数回路２０と第２時定数回路３０とで時定数を異ならせてもよい。

また、図２（ａ）〜（ｄ）に示すように、制御電圧Ｖ１をハイレベルとする際に、外部抵抗Ｒ１０の一端を電圧出力端子Ｐ２に接続している。電圧源４０によって生成される安定化電圧ＶＲＥＧは一定であるため、時定数τのばらつきを抑制できる。
もっとも、時定数τのばらつきが許容できる場合、あるいは半導体装置１００が電圧源４０を有さない場合には、電池電圧や外部電源からの電源ラインに接続してもよい。

次に、図１の半導体装置１００のアプリケーションを例示する。図４は、図１の半導体装置１００を利用した蛍光ランプの駆動回路２００を示すブロック図である。
駆動回路２００、出力回路６はインバータを構成する。駆動回路２００はパルス変調された駆動信号Ｓｄｒｖを生成し、出力回路６へと供給する。出力回路６は、Ｈブリッジやハーフブリッジなどのスイッチング回路と、トランスを含んでおり、駆動信号Ｓｄｒｖにもとづいてスイッチング回路を制御し、交流電圧Ｖａｃを生成して、蛍光ランプ８に供給する。インバータの構成は公知であるため詳細な説明は省略する。

駆動回路２００は、駆動部２、調光回路４、異常検出回路５、半導体装置１００を含む。駆動部２は、蛍光ランプ８に流れる電流をフィードバック信号Ｖｆｂとして受け、これを一定に保つように駆動信号Ｓｄｒｖを生成する。異常検出回路５は蛍光ランプ８のショート、オープン、不灯などの回路異常を検出し、異常が発生すると、異常検出信号Ｓ８を半導体装置１００へと出力する。

半導体装置１００は、駆動回路２００の起動時に、制御端子Ｐ１に与えられた制御電圧Ｖ１を判定する。また、半導体装置１００は異常検出信号Ｓ８のレベル遷移を契機として、時定数τの計測を開始する。時定数τが経過すると、出力信号Ｓｏｕｔが異常検出回路５へと出力される。異常検出回路５は、回路異常が所定の異常検出時間τの間、継続的に発生すると、所定の回路保護を実行する。

図４において、調光端子Ｐ３には、アナログ電圧Ｖｄｉｍが入力される。調光回路４は、調光コンパレータ４ａ、発振器４ｂを含む。発振器４ｂは、三角波またはのこぎり波の周期電圧Ｖｏｓｃを生成する。調光コンパレータ４ａは、周期電圧Ｖｏｓｃをアナログ電圧Ｖｄｉｍでスライスし、パルス信号Ｓ９を生成する。駆動部２は、パルス信号Ｓ９を利用して蛍光ランプ８をバースト調光する。

制御電圧Ｖ１によって切り替えられる駆動回路２００の機能、動作を例示する。
調光回路４は、半導体装置１００の判定部１０ａによる判定結果である判定信号Ｓ５（つまり制御電圧Ｖ１）に応じて、バースト調光の極性を切り替える。すなわち、第１の極性のとき、アナログ電圧Ｖｄｉｍが高いほど、蛍光ランプ８の点灯期間が長く設定し、第２の極性のとき、アナログ電圧Ｖｄｉｍが低いほど、蛍光ランプ８の点灯期間が長く設定する。

また、別の変形例では、調光コンパレータ４ａ、発振器４ｂを省略し、外部から調光用のパルス信号Ｓ９を直接入力してもよい。この場合に、駆動部２は、制御電圧Ｖ１に応じて、バースト調光の極性を切り替えてもよい。すなわち、第１の極性の場合、パルス信号Ｓ９のハイレベルを蛍光ランプ８の点灯に割り当て、第２の極性の場合、パルス信号Ｓ９のローレベルを蛍光ランプ８の点灯に割り当てる。

別の変形例では、駆動回路２００は、２つをペアとして動作する。そして、一方の駆動回路２００がマスター回路として機能し、他方がスレーブ回路として機能する。この場合に、制御電圧Ｖ１によって、マスター回路とスレーブ回路の設定を行ってもよい。

さらに別の変形例では、蛍光ランプ８が外部陰極蛍光ランプ（ＥＥＦＬ）である。この場合に、制御電圧Ｖ１に応じて、外部陰極蛍光ランプをストライクする回数を切り替える。

図４の駆動回路２００によれば、回路の機能、動作の切り替えを好適に実行できるとともに、異常検出に必要な時間測定を行うことができる。

上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例を説明する。

実施の形態では、時定数電圧Ｖ２を時間計測に利用したが、本発明はこれに限定されず、その他の用途に利用してもよい。たとえば、ソフトスタートを行う際のソフトスタート電圧として利用できる。

実施の形態では、制御電圧Ｖ１がハイ、ローの２値で入力される場合を説明したが、３値以上が切り替えられる構成としてもよい。

実施の形態にもとづき、特定の語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を離脱しない範囲において、多くの変形例や配置の変更が可能である。

本実施の形態に係る半導体装置の構成を示す回路図である。 図２（ａ）〜（ｄ）は、外部回路のバリエーションを示す回路図である。 図１の半導体装置の動作を示すタイムチャートである。 図１の半導体装置を利用した蛍光ランプの駆動回路を示すブロック図である。

符号の説明

１００…半導体装置、１１０…外部回路、Ｐ１…制御端子、Ｐ２…電圧出力端子、１０…制御部、１０ａ…判定部、１０ｂ…ロジック部、１２…判定ラッチ回路、１４…充放電回路、２０…第１時定数回路、２２…第１電流源、２４…第１ラッチ回路、３０…第２時定数回路、３２…第２電流源、３４…第２ラッチ回路、ＣＭＰ１…第１コンパレータ、ＣＭＰ２…第２コンパレータ、ＣＭＰ３…判定コンパレータ、Ｒ１…第１抵抗、Ｒ２…第２抵抗、Ｒ３…第３抵抗、Ｒ４…第４抵抗、Ｒ５…第５抵抗、Ｒ６…第６抵抗、Ｒ１０…外部抵抗、Ｃ１０…時定数キャパシタ、Ｖ１…制御電圧、Ｖ２…時定数電圧、４０…電圧源、４４…ＯＲゲート、Ｓ３…判定信号、Ｓ４…トリガ信号、Ｓ５…判定信号、ＳＷ１…第１スイッチ、ＳＷ２…第２スイッチ、Ｖｔｈ１…第１しきい値電圧、Ｖｔｈ２…第２しきい値電圧、２００…駆動回路、２…駆動部、４…調光回路、５…異常検出回路、６…出力回路、８…蛍光ランプ。

Claims (5)

1. 一端が固定電圧端子に接続された外部抵抗の他端が接続されるとともに、時定数キャパシタが接続される制御端子と、
   前記制御端子の電圧を所定のしきい値電圧と比較し、比較結果に応じて本半導体装置の機能を切り替える制御部と、
   前記制御端子に接続される前記時定数キャパシタを充電または放電する充放電回路と、
   を備え、
   前記充放電回路は、
   前記制御端子からシンク電流を引き込み、前記制御端子の電圧を第１しきい値電圧と比較する第１時定数回路と、
   前記制御端子に対してソース電流を吐き出し、前記制御端子の電圧を第２しきい値電圧と比較する第２時定数回路と、
   を含み、前記制御部による比較結果に応じて、前記第１時定数回路と前記第２時定数回路のいずれかを選択可能に構成され、
   前記充放電回路による充電または放電に応じて変化する前記制御端子の電圧を、時定数電圧として利用することを特徴とする半導体装置。
2. 前記制御部は、
   前記制御端子の電圧を前記しきい値電圧と比較する判定コンパレータと、
   前記判定コンパレータの出力を、本半導体装置の起動時に発生するトリガ信号のタイミングでラッチするラッチ回路と、
   を含み、前記ラッチ回路の出力に応じて本半導体装置の機能を切り替えることを特徴とする請求項１に記載の半導体装置。
3. 所定の電圧を生成する電圧源と、
   生成した電圧を外部に出力するための電圧出力端子と、
   をさらに備え、
   前記外部抵抗の前記一端は、前記電圧出力端子または接地端子のいずれかに接続されることを特徴とする請求項１に記載の半導体装置。
4. 前記時定数キャパシタは、前記制御端子と前記電圧出力端子との間に接続されることを特徴とする請求項３に記載の半導体装置。
5. 本半導体装置は、蛍光ランプの駆動回路であって、
   回路異常が所定の異常検出時間の間、継続的に発生したことを検出する異常検出部をさらに備え、
   前記充放電回路による充電または放電に応じて変化する前記制御端子の電圧を、前記異常検出時間を測定するために利用することを特徴とする請求項１から４のいずれかに記載の半導体装置。

Images